CN103500744B - 一种阵列基板、其制备方法及显示装置 - Google Patents

Abstract

本发明涉及显示技术领域，公开了一种阵列基板、其制备方法及显示装置，阵列基板包括显示区域和数据引线区域，所述显示区域包括数据信号线和栅线，所述数据引线区域包括连接数据信号线与接线端子的周边布线；其特征在于，所述周边布线包括与所述数据信号线一一对应、与所述栅线同层制备的多条金属走线，每一条所述金属走线与其对应的数据信号线连接。上述阵列基板中，数据电极侧周边走线中的金属走线的宽度以及相邻两条金属走线之间的间隙较小，进而减小上述周边走线布线时占用的空间，利于显示装置的窄边框设计。

Description

一种阵列基板、其制备方法及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板、其制备方法及显示装置。

背景技术

如图1所示，目前，常规边框的阵列基板采用如图1所示的布线方式，阵列基板内包括位于显示区域A内的数据信号线01，位于虚线框B内的金属走线02，起始端采用数据金属层的金属制备的短路环04和起始端采用栅极金属层制备的短路环03。

在显示技术领域，为简化阵列基板制备的工艺流程，降低阵列基板的制备成本，目前，ADS模式的显示装置的阵列基板的工艺流程为：①制备公共电极，②形成栅极信号线，③在栅极信号线上形成第一绝缘层、半导体层、数据金属层，然后通过构图工艺形成数据信号线以及数据电极侧连接金属走线，④在数据信号线以及金属走线上制备第二绝缘层，⑤在第二绝缘层上形成像素电极。

上述工艺流程中，为了减少工艺复杂程度，半导体层和数据金属层通过一次构图工艺形成显示区域内的数据信号线、有源层以及数据引线区的周边走线；但是，在制备第一绝缘层、半导体层以及数据金属层的光刻工序中采用干法刻蚀工艺进行刻蚀，由于干法刻蚀工艺的刻蚀方向的问题，位于数据金属层下方的半导体层干法刻蚀之后会有部分的残留，得到的金属走线02的宽度较大，进而导致数据引线区域的走线布线时占用的空间较大，不利于实现显示装置的窄边框设计。

发明内容

本发明提供了一种阵列基板、其制备方法及显示装置，该阵列基板中，数据电极侧周边走线中的金属走线的宽度以及相邻两条金属走线之间的间隙较小，进而减小上述周边走线布线时占用的空间，利于显示装置的窄边框设计。

为达到上述目的，本发明提供以下技术方案：

一种阵列基板，包括显示区域和数据引线区域，所述显示区域包括数据信号线和栅线，所述数据引线区域包括连接数据信号线与接线端子的周边布线；所述周边布线包括与所述数据信号线一一对应、与所述栅线同层制备的多条金属走线，每一条所述金属走线与其对应的数据信号线连接。

上述阵列基板中，数据引线区域内的周边布线中的金属走线与栅线同层制备，且栅极金属层单独通过一次构图工艺得到相应的栅线和上述金属走线，因此，得到的金属走线的宽度和金属走线之间的间隙都可以比较小。

因此，上述阵列基板中，该阵列基板中，数据引线区域中金属走线的宽度以及相邻两条金属走线之间的间隙可以较小，进而减小上述周边走线布线时占用的空间，利于显示装置的窄边框设计。

优选地，每一条所述金属走线与其对应的数据信号线之间通过一条连接线电性连接；其中，

所述金属走线与所述数据信号线之间具有第一绝缘层，所述数据信号线与所述连接线之间具有第二绝缘层，所述第一绝缘层和第二绝缘层上具有与所述金属走线一一对应的第一过孔，所述第二绝缘层上具有与所述数据信号线一一对应的第二过孔；每一条所述连接线通过第一过孔与金属走线电性连接，通过第二过孔与数据信号线电性连接。

为便于对显示区域内的数据信号线进行检测，优选地，还包括：与所述数据信号线同层制备的第一短路环，和与所述栅线同层制备的第二短路环，所述第一短路环和所述第二短路环与所述接线端子连接；所述多条金属走线中，与所述第一短路环连接的金属走线和与所述第二短路环连接的金属走线间隔设置。

优选地，与所述第一短路环连接的金属走线和所述第一短路环之间通过一条连接线电性连接；其中，

所述金属走线与所述第一短路环之间具有第一绝缘层，所述第一短路环与所述连接线之间具有第二绝缘层，所述第一绝缘层和第二绝缘层上具有与所述金属走线一一对应的第一过孔，所述第二绝缘层上具有与所述第一短路环对应的第二过孔；每一条所述连接线通过第一过孔与金属走线电性连接，通过第二过孔与所述第一短路环电性连接。

优选地，阵列基板上还包括形成于所述第二绝缘层上的像素电极，为减小阵列基板的厚度，上述数据信号线与其对应的金属走线之间的连接线，和所述第一短路环与其对应的金属走线之间的连接线均与所述像素电极同层制备。

优选地，所述连接线为ITO材料制备的连接线。

本发明还提供了一种显示装置，包括上述技术方案中提供的任一种阵列基板。

本发明还提供了一种制备上述阵列基板的制备方法，包括：

在衬底基板上形成栅极金属层，通过一次构图工艺形成栅线和周边布线的金属走线的图形；

在栅极金属层上形成第一绝缘层、半导体层和数据金属层，通过一次构图工艺形成有源层图形和数据信号线的图形；

在所述数据金属层上形成第二绝缘层；

在第二绝缘层上形成透明导电层，通过构图工艺形成像素电极的图形。

通过上述制备方法制备的阵列基板中，数据引线区域中周边布线的金属走线与栅线同层制备，金属走线的宽度以及相邻的两根金属走线之间的间隙可以较小，可以减小上述周边走线布线时占用的空间，利于显示装置的窄边框设计。

优选地，所述通过一次构图工艺形成栅线和周边布线的金属走线的图形的同时，还形成周边布线中第二短路环的图形，所述通过一次构图工艺形成有源层图形和数据信号线的图形的同时，还形成周边布线中第一短路环的图形；与第一短路环连接的金属走线和与第二短路环连接的金属走线间隔设置，且第一短路环和第二短路环分别与接线端子连接。

优选地，所述在所述数据金属层上形成第二绝缘层中具体包括：

通过构图工艺形成多个贯穿所述第一绝缘层的第二过孔，且形成多个贯穿所述第一绝缘层和第二绝缘层形的第一过孔；

所述通过构图工艺形成像素电极的图形的同时，还形成连接金属走线与数据信号线的连接线的图形，和连接金属走线与第一短路环的连接线的图形；

其中：

连接所述金属走线与数据信号线的连接线通过第一过孔与金属走线连接，并通过第二过孔与数据信号线连接；

连接所述金属走线与第一短路环的连接线通过第一过孔与金属走线连接，并通过第二过孔与第一短路环连接。

附图说明

图1为现有技术中阵列基板中数据信号线以及周边走线的布线原理示意图；

图2为本发明提供的阵列基板中数据信号线以及周边走线的布线原理示意图；

图3为本发明提供的阵列基板中数据信号线与金属走线之间电性连接部位的结构示意图；

图4为本发明提供的阵列基板中金属走线与第一短路环之间电性连接部位的结构示意图；

图5为本发明提供的阵列基板的制备方法的原理示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图2，本发明实施例提供的显示装置的阵列基板包括位于显示区域A内的数据信号线1、栅线和位于非显示区域内、连接数据信号线与非显示区域的接线端子pad的周边走线；周边走线包括与数据信号线1一一对应、与栅线同层制备的多条金属走线2，如图2中虚线框B中所示，每一条金属走线2与其对应的数据信号线1连接，且金属走线2为由制备栅线的栅极金属层制备的金属走线。

上述阵列基板中，非显示区域内的周边走线中的金属走线2与栅线同层制备，由于栅极金属层单独通过一次构图工艺得到相应的栅线和上述金属走线，栅极金属层的构图工艺中采用湿法刻蚀，因此，得到的金属走线2的宽度和相邻两条金属走线2之间的间隙都可以比较小。

因此，上述阵列基板中，数据引线区域的金属走线2的宽度以及相邻两条金属走线2之间的间隙较小，进而减小上述金属布线占用的空间，有利于显示装置的窄边框设计。

上述实施方式中，每一对金属走线2与数据信号线1之间的连接可以通过多种方式实现，由于数据信号线1与金属走线2之间不同层，可以直接通过过孔连接。

当然，请参考图2和图3，优选地，如图2所示，每一条金属走线2与数据信号线1之间可以通过一条连接线6电性连接；其中，

如图3所示，金属走线2与数据信号线1之间具有第一绝缘层7，数据信号线1与连接线6之间具有第二绝缘层8，第一绝缘层7和第二绝缘层8上具有与金属走线2一一对应的第一过孔61，第二绝缘层8上具有与数据信号线1一一对应的第二过孔81；每一条连接线6通过第一过孔61与金属走线2电性连接，通过第二过孔81与数据信号线1电性连接。最终实现金属走线2与数据信号线1之间的连接。

请继续参考图2，在上述实施方式的基础上，为便于对显示区域内的数据信号线1进行检测，优选地，上述阵列基板还包括：与数据信号线1同层制备的第一短路环3，和与栅线同层制备的第二短路环4，第一短路环3和第二短路环4与接线端子连接；上述多条金属走线2中，如图2所示，与第一短路环3连接的金属走线21和与第二短路环4连接的金属走线22间隔设置。

第一短路环3与第二短路环4不同层，且与第一短路环3连接的金属走线21和与第二短路环4连接的金属走线22间隔设置，便于对任意相邻的两条数据信号线1输入不同的信号，便于实现对数据信号线1的检测。

上述实施方式中，每一条金属走线21与第一短路环3之间的连接可以通过多种方式实现，由于第一短路环3与数据信号线1同层制备，第一短路环3与金属走线2之间不同层，可以直接通过过孔连接。

当然，请参考图2和图4，在上述实施方式的基础上，如图2所示，与第一短路环3连接的金属走线21和第一短路环3之间通过一条连接线5电性连接；其中，

如图4所示，金属走线21与第一短路环3之间具有第一绝缘层7，第一短路环3与连接线5之间具有第二绝缘层8，第一绝缘层7和第二绝缘层8上具有与金属走线21一一对应的第一过孔51，第二绝缘层8上具有与第一短路环3对应的第二过孔82；每一条连接线5通过第一过孔51与金属走线21电性连接，通过第二过孔82与第一短路环3电性连接，实现金属走线21与第一短路环3之间的连接，最终实现第一短路环3与和金属走线21对应的数据信号线1之间的连接。

一种优选实施方式中，阵列基板上还包括形成于第二绝缘层8上的像素电极，为减小阵列基板的厚度，上述数据信号线1与其对应的金属走线2之间的连接线5，和第一短路环3与其对应的金属走线21之间的连接线6均与像素电极同层制备。

优选地，连接线5和连接线6均为ITO材料制备的连接线。

另外，本发明还提供了一种显示装置，该显示装置包括上述各实施方式中提供的任一种阵列基板。该显示装置便于实现窄边框设计。

请参考图5，本发明还提供了一种制备上述阵列基板的制备方法，包括：

步骤S501：在衬底基板上形成栅极金属层，通过一次构图工艺形成栅线和周边布线的金属走线的图形；

步骤S502：在栅极金属层上形成第一绝缘层、半导体层和数据金属层，通过一次构图工艺形成有源层图形和数据信号线的图形；

步骤S503：在所述数据金属层上形成第二绝缘层；

步骤S504：在第二绝缘层上形成透明导电层，通过构图工艺形成像素电极的图形。

通过上述制备方法制备的阵列基板中，通过步骤S501制备栅线和数据引线区域中周边布线的金属走线，金属走线与栅线同层制备，因此金属走线的宽度以及相邻的两根金属走线之间的间隙可以较小，可以减小上述周边走线布线时占用的空间，利于显示装置的窄边框设计。

一种优选实施方式中，步骤S501中，在通过一次构图工艺形成栅线和周边布线的金属走线的图形的同时，还形成周边布线中第二短路环的图形，且步骤S502中，通过一次构图工艺形成有源层图形和数据信号线的图形的同时，还形成周边布线中第一短路环的图形；且与第一短路环连接的金属走线和与第二短路环连接的金属走线间隔设置，且第一短路环和第二短路环分别与接线端子连接。

一种优选实施方式中，步骤S503中，在数据金属层上形成第二绝缘层中具体包括：

通过构图工艺形成多个贯穿所述第一绝缘层的第二过孔，且形成多个贯穿所述第一绝缘层和第二绝缘层形的第一过孔；

且步骤S504中，在通过构图工艺形成像素电极的图形的同时，还形成连接金属走线与数据信号线的连接线的图形，和连接金属走线与第一短路环的连接线的图形；

其中：

连接所述金属走线与数据信号线的连接线通过第一过孔与金属走线连接，并通过第二过孔与数据信号线连接；

连接所述金属走线与第一短路环的连接线通过第一过孔与金属走线连接，并通过第二过孔与第一短路环连接。

显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种阵列基板，包括显示区域和数据引线区域，所述显示区域包括数据信号线和栅线，所述数据引线区域包括连接数据信号线与接线端子的周边布线；其特征在于，所述周边布线包括与所述数据信号线一一对应、与所述栅线同层制备的多条金属走线，每一条所述金属走线与其对应的数据信号线连接；

还包括：与所述数据信号线同层制备的第一短路环，和与所述栅线同层制备的第二短路环，所述第一短路环和所述第二短路环与所述接线端子连接；所述多条金属走线中，与所述第一短路环连接的金属走线和与所述第二短路环连接的金属走线间隔设置。

2.根据权利要求1所述的阵列基板，其特征在于，每一条所述金属走线与数据信号线之间通过一条连接线电性连接；其中，

所述金属走线与所述数据信号线之间具有第一绝缘层，所述数据信号线与所述连接线之间具有第二绝缘层，所述第一绝缘层和第二绝缘层上具有与所述金属走线一一对应的第一过孔，所述第二绝缘层上具有与所述数据信号线一一对应的第二过孔；每一条所述连接线通过第一过孔与金属走线电性连接，通过第二过孔与数据信号线电性连接。

3.根据权利要求1所述的阵列基板，其特征在于，与所述第一短路环连接的金属走线和所述第一短路环之间通过一条连接线电性连接；其中，

所述金属走线与所述第一短路环之间具有第一绝缘层，所述第一短路环与所述连接线之间具有第二绝缘层，所述第一绝缘层和第二绝缘层上具有与所述金属走线一一对应的第一过孔，所述第二绝缘层上具有与所述第一短路环对应的第二过孔；每一条所述连接线通过第一过孔与金属走线电性连接，通过第二过孔与所述第一短路环电性连接。

4.根据权利要求2或3所述的阵列基板，其特征在于，还包括形成于所述第二绝缘层上的像素电极，所述连接线与所述像素电极同层制备。

5.根据权利要求4所述的阵列基板，其特征在于，所述连接线为ITO材料制备的连接线。

6.一种显示装置，其特征在于，包括如权利要求1～5任一项所述的阵列基板。

7.一种如权利要求1所述的阵列基板的制备方法，其特征在于，包括：

在衬底基板上形成栅极金属层，通过一次构图工艺形成栅线和周边布线的金属走线的图形；

在栅极金属层上形成第一绝缘层、半导体层和数据金属层，通过一次构图工艺形成有源层图形和数据信号线的图形；

在所述数据金属层上形成第二绝缘层；

在第二绝缘层上形成透明导电层，通过构图工艺形成像素电极的图形。

8.根据权利要求7所述的制备方法，其特征在于，所述通过一次构图工艺形成栅线和周边布线的金属走线的图形的同时，还形成周边布线中第二短路环的图形，所述通过一次构图工艺形成有源层图形和数据信号线的图形的同时，还形成周边布线中第一短路环的图形；与第一短路环连接的金属走线和与第二短路环连接的金属走线间隔设置，且第一短路环和第二短路环分别与接线端子连接。

9.根据权利要求8所述的制备方法，其特征在于，所述在所述数据金属层上形成第二绝缘层中具体包括：

通过构图工艺形成多个贯穿所述第一绝缘层的第二过孔，且形成多个贯穿所述第一绝缘层和第二绝缘层形的第一过孔；

所述通过构图工艺形成像素电极的图形的同时，还形成连接金属走线与数据信号线的连接线的图形，和连接金属走线与第一短路环的连接线的图形；

其中：

连接所述金属走线与数据信号线的连接线通过第一过孔与金属走线连接，并通过第二过孔与数据信号线连接；

连接所述金属走线与第一短路环的连接线通过第一过孔与金属走线连接，并通过第二过孔与第一短路环连接。