CN104538413B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104538413B
CN104538413B CN201510055567.3A CN201510055567A CN104538413B CN 104538413 B CN104538413 B CN 104538413B CN 201510055567 A CN201510055567 A CN 201510055567A CN 104538413 B CN104538413 B CN 104538413B
Authority
CN
China
Prior art keywords
layer
source
metal level
drain metal
gate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510055567.3A
Other languages
English (en)
Other versions
CN104538413A (zh
Inventor
王武
邱海军
尚飞
王国磊
汪锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510055567.3A priority Critical patent/CN104538413B/zh
Publication of CN104538413A publication Critical patent/CN104538413A/zh
Priority to US14/740,943 priority patent/US9490266B2/en
Application granted granted Critical
Publication of CN104538413B publication Critical patent/CN104538413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种阵列基板及其制作方法、显示装置，涉及显示领域，不需要添加对栅绝缘层的构图工艺即可减小过孔空间，从而很大程度降低产品成本。本发明的方法阵列基板，包括：栅金属层、栅绝缘层、源漏金属层和钝化层，所述阵列基板设置有贯穿所述钝化层、所述源漏金属层及所述栅绝缘层的过孔，该过孔处沉积有透明导电材料，用于将所述源漏金属层与所述栅金属层相连。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
目前的某些窄边框、GOA(Gate On Array)产品中，为满足减小边框，目前通常采用的方式是在栅绝缘层沉积后增加一道栅绝缘层构图工艺来减小过孔空间。以HADS(HighAperture Advanced-Super Dimensional Switching，简称：HADS)产品为例，其工艺流程需要7次构图工艺(7mask)，具体如下：
在基板上沉积栅金属层并进行栅金属层构图工艺，形成图案化的栅金属层；沉积栅绝缘层并进行栅绝缘层构图工艺，形成栅绝缘层过孔；沉积有源层并进行有源层构图工艺，形成图案化的有源层；沉积源漏金属层并进行源漏金属层构图工艺，形成图案化的源漏金属层；沉积第一透明导电层(1ITO)并进行构图工艺，形成图案化的第一透明导电层；沉积钝化层(PVX)并进行钝化层构图工艺，形成钝化层过孔；沉积第二透明导电层(2ITO)并进行构图工艺，形成图案化的第二透明导电层。其中，上述的构图工艺包括涂覆光刻胶、曝光、显影、刻蚀、剥离光刻胶等步骤。
经过上述步骤，在基板边缘的引线区，形成有如图1所示贯穿栅绝缘层12的栅绝缘层过孔(经栅绝缘层构图工艺形成)，形成于源漏金属层14的栅极引线通过栅绝缘层过孔与栅金属层11相连，钝化层16沉积在栅绝缘层过孔处作为保护层。上述方法虽然能够达到减小过孔空间实现窄边框的目的，但构图工艺次数的增加从一定程度上推高了产品成本。
发明内容
本发明的实施例提供一种阵列基板及其制作方法、显示装置，不需要添加对栅绝缘层的构图工艺即可减小过孔空间，从而很大程度降低产品成本。
为达到上述目的，本发明的实施例采用如下技术方案：
一种阵列基板，包括：栅金属层、栅绝缘层、源漏金属层和钝化层，所述阵列基板设置有贯穿所述钝化层、所述源漏金属层及所述栅绝缘层的过孔，该过孔处沉积有透明导电材料，用于将所述源漏金属层与所述栅金属层相连。
具体地，贯穿所述栅绝缘层、所述源漏金属层及所述钝化层的过孔，通过以下方式形成：沉积栅绝缘层；沉积有源层并进行有源层构图工艺；沉积源漏金属层并进行源漏金属层构图工艺，在源漏金属层形成包括所述过孔在内的图形；继续后续制作其余膜层的流程直至完成钝化层沉积；进行钝化层构图工艺，刻蚀所述过孔处的钝化层和栅绝缘层，形成包括所述过孔在内的图形。
可选地，所述的阵列基板还包括：像素电极，所述过孔处的透明导电材料与所述像素电极均由同一透明导电层形成。
可选地，所述阵列基板还包括：像素电极和公共电极，所述过孔处的透明导电材料与所述像素电极由同一透明导电层形成，或所述过孔处的透明导电材料与所述公共电极由同一透明导电层形成。
本发明实施例还提供一种显示装置，包括：上述任一项所述的阵列基板。
本发明实施例还提供一种上述任一项所述阵列基板的制作方法，包括：在基板上沉积栅金属层并进行栅金属层构图工艺，形成图案化的栅金属层；沉积栅绝缘层；沉积有源层并进行有源层构图工艺；沉积源漏金属层进行源漏金属层构图工艺，在源漏金属层形成包括所述过孔在内的图形；继续后续制作其余膜层的流程直至完成钝化层沉积；进行钝化层构图工艺，刻蚀所述过孔处的钝化层和栅绝缘层，形成的图形包括贯穿所述钝化层、所述源漏金属层及所述栅绝缘层的过孔在内；沉积透明导电薄膜并进行构图工艺，形成图案化的透明导电层，所述图案化的透明导电层包括位于所述过孔处的透明导电材料，所述过孔处的透明导电材料用于将所述源漏金属层与所述栅金属层相连。
可选地，所述图案化的透明导电层还包括：像素电极。
进一步地，所述的制作方法，所述图案化的透明导电层还包括：公共电极；所述制作方法还包括：形成像素电极的工序。
本发明的实施例提供的阵列基板、显示装置，形成有贯穿钝化层、源漏金属层及栅绝缘层的过孔，并且该过孔处沉积有用于将源漏金属层与栅金属层相连的透明导电材料，该种过孔设计能够达到减小过孔空间实现窄边框的目的，同时制作时不需要添加对栅绝缘层的构图工艺，因而可以很大程度降低产品成本。具体而言，本发明阵列基板在形成栅金属层引线过孔时，通过源漏金属层构图工艺挖空过孔处的源漏金属层；再在钝化层构图工艺中刻蚀掉过孔处的钝化层和栅绝缘层，再在过孔内沉积透明导电材料用以连接栅金属层和源漏金属层，这样并不需要添加对栅绝缘层的构图工艺即可形成连接栅金属层和源漏金属层的过孔。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中HADS阵列基板引线区处过孔处的截面示意图；
图2为本发明实施例提供的阵列基板引线区过孔处的截面示意图；
图3(a)～3(d)分别示出过孔处栅绝缘层、源漏金属层、钝化层、透明导电材料所在层的平面设计图；
图3(e)为过孔处各膜层的总设计图；
图4为ADS阵列基板显示区域的剖面结构示意图；
图5为本发明实施例提供的ADS阵列基板的制造方法流程图；
图6为HADS阵列基板显示区域的剖面结构示意图；
图7为本发明实施例提供的HADS阵列基板的制造方法流程图；
图8为ADS阵列基板显示区域的剖面结构示意图。
附图标记
10-基板，11-栅金属层，110-公共电极线，12-栅绝缘层，13-有源层，14-源漏金属层，150-公共电极，16-钝化层(PVX)，170-像素电极，21-过孔，22-透明导电材料。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例
本实施例提供一种阵列基板，参照图2所示，该阵列基板包括：栅金属层11、设置在栅金属层11之上的栅绝缘层12、有源层(只分布在显示区域，图中未示出)、源漏金属层14和钝化层16，阵列基板设置有贯穿上述钝化层16、源漏金属层14及栅绝缘层12的过孔21，该过孔21处沉积有透明导电材料22，用于将源漏金属层14与栅金属层11相连。
本实施例中的过孔21贯穿栅绝缘层12、源漏金属层14和钝化层16，然后在该过孔21处沉积透明导电材料22，将源漏金属层14与栅金属层11相连。与图1所示现有技术相比，该种过孔设计可以选择在其它层的构图工艺中将过孔处的栅绝缘层去除，因而可以省去对栅绝缘层12的构图工序，从而很大程度降低产品成本。
本领域技术人员可以理解的是，在各膜层的构图工艺中，所形成的图形可能还包括过孔21之外其他图形，但由于其他图形与本发明并不相关，因此下面叙述中仅涉及过孔21的形成，说明书附图2-4也仅示出过孔21处各膜层的结构。下面结合附图对本实施例提供的技术方案进行详细解释。
例如可选地，可选择在钝化层构图工序中将过孔21处的栅绝缘层12与钝化层16一起刻蚀掉，而过孔处的源漏金属层14可以通过源漏金属层构图工艺去除，具体而言，过孔21可以通过以下方式形成：沉积栅绝缘层12；然后直接沉积有源层并进行有源层构图工艺(有源层只在TFT处保留膜层，图2中未示出)；沉积源漏金属层14并进行源漏金属层构图工艺，在源漏金属层14形成包括过孔21在内的图形；继续后续制作其余膜层的流程直至完成钝化层16的沉积；进行钝化层构图工艺，刻蚀过孔21处的钝化层16和栅绝缘层12，形成包括过孔21在内的图形。
因材质的原因，钝化层16、栅绝缘层12一般采用干法刻蚀形成图案，而源漏金属层14则一般采用刻蚀液进行湿法刻蚀，本实施例中通过对源漏金属层的图案进行重新设计，使其在源漏金属层构图工艺中将过孔21处的源漏金属层14一并挖空，而在后续钝化层构图工艺中就可以将过孔21处的钝化层16和栅绝缘层12一起刻蚀掉。
图3(a)～3(d)分别示出栅绝缘层12、源漏金属层14、钝化层16和透明导电材料22所在层过孔处的平面设计图，图3(e)为过孔处各膜层的总设计图。如图3(a)所示，栅绝缘层12在过孔21的预设位置不设过孔图形，制作时沉积成膜后不需要对栅绝缘层12进行构图工艺，直接进行有源层制作工序；源漏金属层14在该过孔21的预设位置设置过孔图形，如图3(b)所示，沉积成膜后需要对源漏金属层14进行构图工艺，对该位置进行挖空处理；然后，按现有技术方案继续制作后续其余膜层(其余膜层在该过孔位置处不保留膜层)，直至完成钝化层16的沉积；如图3(c)所示，钝化层16在该过孔预设位置设置有过孔图形，沉积成膜后需对钝化层16进行构图工艺，并且需要在该工序中对过孔位置处的钝化层16和栅绝缘层12一并进行挖空；最后沉积一层透明导电材料22，将源漏金属层14与栅金属层11相连。其中，优选地，在钝化层16的过孔图形设计的比源漏金属层14的过孔图形大些，这样如图2所示，会在源漏金属层14过孔边缘沉积透明导电材料22，便于实现栅金属层11与源漏金属层的14的可靠性连接。
本发明的实施例提供的阵列基板，形成有贯穿钝化层、源漏金属层及栅绝缘层的过孔，并且该过孔处沉积有用于将源漏金属层与栅金属层相连的透明导电材料，该种过孔设计能够达到减小过孔空间实现窄边框的目的，同时制作时不需要添加对栅绝缘层的构图工艺，因而可以很大程度降低产品成本。
参照图8所示，阵列基板一般还包括像素电极170，过孔处的透明导电材料22与像素电极170同层形成；参照图4和图6所示，阵列基板还可同时包括像素电极170和公共电极150，这时过孔21处的透明导电材料可以与像素电极170由同一透明导电层经同一构图工序形成，也可以与公共电极150由同一透明导电层经同一构图工序形成，这样不需要为了形成过孔21处透明导电材料22而额外增加工序。
具体而言，对于TN(Twisted Nematic)型阵列基板，参照图8所示，阵列基板上只设有像素电极170，这时过孔处的透明导电材料22一般选择与像素电极170同层形成，即透明导电材料22与像素电极170均由同一透明导电层形成。而对于平面场模式的阵列基板如ADS(Advanced-Super Dimensional Switching，简称：高级超维场开关技术)阵列基板或HADS阵列基板等，参照图4和图6所示，阵列基板上既设置有像素电极170，也设置有公共电极150，这时过孔处的透明导电材料22可以选择与像素电极170同层形成，也可以选择与公共电极150同层形成，具体实施时选择像素电极170还是公共电极150取决于那一个可设置在钝化层之上，即像素电极170和公共电极150中哪一个的形成工序可在钝化层工序之后进行。
本实施例采用的过孔设计，上述阵列基板制造时可以省去对栅绝缘层12的构图工序，从而很大程度降低产品成本。
具体而言，上述阵列基板制造时可采用如下方法：在基板上沉积栅金属层并进行栅金属层构图工艺，形成图案化的栅金属层；沉积栅绝缘层；沉积有源层并进行有源层构图工艺；沉积源漏金属层并进行源漏金属层构图工艺，在源漏金属层形成包括上述过孔21在内的图形；继续后续制作其余膜层的流程直至完成钝化层沉积；进行钝化层构图工艺，刻蚀所述过孔处的钝化层和栅绝缘层，形成的图形包括贯穿所述钝化层、所述源漏金属层及所述栅绝缘层的过孔在内；沉积透明导电薄膜并进行构图工艺，形成图案化的透明导电层，所述图案化的透明导电层包括位于所述过孔处的透明导电材料，所述过孔处的透明导电材料用于将所述源漏金属层与所述栅金属层相连。
具体实施时，本实施例中形成过孔处的透明导电材料22的工序可以选择与形成像素电极的工序同步完成，即上述方法中最后形成的图案化的透明导电层还可包括：像素电极。
对于平面场模式的阵列极板，形成过孔处的透明导电材料22的工序还可以选择与形成公共电极的工序同步完成，这时上述图案化的透明导电层还包括：公共电极；所述制作方法还包括：形成像素电极的工序。
为了本领域技术人员更好的理解本发明实施例提供的阵列基板的结构以及制造方法，下面通过具体的实施例对本发明提供的技术方案进行详细说明。
本实施例技术方案既可以适用于ADS(Advanced-Super Dimensional Switching，简称：高级超维场开关技术)阵列基板，也可以适用于HADS(High Aperture Advanced-Super Dimensional Switching，简称：高透过率ADS)阵列基板等水平场阵列基板，还可用于TN(Twisted Nematic)型阵列基板。
如果是ADS阵列基板，如图4所示，包括：基板10自下而上依次形成有：公共电极150、栅金属层11、栅绝缘层12、有源层13、源漏金属层14、钝化层和像素电极170。其中，公共电极150由第一透明导电层形成，设置于栅金属层11之下，在栅金属层11之前形成，公共电极线110设置在栅金属层11；像素电极170位于钝化层16之上，由第二透明导电层形成。
本实施例中的过孔21处的透明导电材料22和像素电极170由同一透明导电层形成，即第二透明导电层经构图工艺后同步形成像素电极170以及过孔处的透明导电材料22，不需要为形成过孔21处透明导电材料22而额外增加工序。过孔21处的其余结构与本实施例上面所述相同，不再详述。
本实施例ADS阵列基板的制作方法，如图5所示，包括：
S101、在基板上沉积第一透明导电层并通过构图工艺，形成公共电极150，公共电极150为板式电极；
S102、沉积栅金属层11并进行栅金属层构图工艺，形成图案化的栅金属层，所述图案化的栅金属层包括栅线、TFT栅极以及公共电极线110图案，所述公共电极线110与栅线平行，层叠在公共电极150(即第一透明导电层)之上；
S103、沉积栅绝缘层12；
S104、沉积有源层13并进行有源层构图工艺，仅在TFT沟道的预设区域保留有源层，其余地方的有源层被去除；
S105、沉积源漏金属层14并进行源漏金属层构图工艺，在源漏金属层形成包括过孔21在内的图形，源漏金属层14的图形一般还包括源极、漏极和数据线的图形；
S106、沉积钝化层16，并进行钝化层构图工艺，刻蚀过孔处的钝化层16和栅绝缘层12，形成的图形包括贯穿钝化层、源漏金属层及栅绝缘层的过孔21，后续形成的透明导电材料22通过过孔21与栅金属层11相连；本步骤还形成有贯穿钝化层16的漏极过孔，后续形成的像素电极170通过漏极过孔连接到薄膜晶体管的漏极；
S107、沉积第二透明导电层并进行构图工艺，形成图案化的透明导电层，所述图案化的透明导电层包括像素电极170，像素电极170为狭缝电极；图案化的透明导电层还包括位于过孔21处的透明导电材料22，过孔21处的透明导电材料22用于将源漏金属层14与栅金属层11相连。
进一步地，本实施例阵列基板还可以将公共电极150隔着钝化层16设置于像素电极170的下方。对应的，工序S101可以在工序S105之后，工序S106形成钝化层之前进行。
本实施例提供的ADS阵列基板制作方法，对原有的ADS阵列基板制作工艺进行了改进，在源漏金属层构图工艺中还将过孔21处的源漏金属层挖空，在钝化层构图工艺中还将过孔21处的钝化层16和栅绝缘层12一起刻蚀掉，在像素电极工艺中在过孔处保留第二透明导电层，从而形成连接栅金属层和源漏金属层的过孔实现窄边框设计要求，又可以省去对栅绝缘层12的构图工序，从而很大程度降低产品成本。
如果本实施例中的阵列基板为HADS阵列基板，参照图6所示，包括：基板10自下而上依次形成有：栅金属层11、栅绝缘层12、有源层13、源漏金属层14、像素电极170、钝化层16和公共电极150；其中，像素电极170由第一透明导电层形成，在源漏金属层14工序之后，钝化层工序之前形成，即像素电极170隔着钝化层16设置于公共电极150的下方，公共电极线110设置在栅金属层11，公共电极150通过贯穿钝化层16、栅绝缘层12的过孔与公共电极线110相连；像素电极150位于钝化层16之上，由第二透明导电层形成。
过孔21处的结构与上一实施例所述基本相同，只不过本实施例中的过孔21处的透明导电材料22与公共电极150由同一透明导电层形成，即第二透明导电层经构图工艺后形成公共电极150以及过孔处的透明导电材料22，也不需要额外增加工序。
本实施例ADS阵列基板的制作方法，如图7所示，包括：
S201、在基板上沉积栅金属层并进行栅金属层构图工艺，形成图案化的栅金属层，所述图案化的栅金属层11包括栅线、TFT栅极以及公共电极线110图案，所述公共电极线110与栅线平行设置；
S202、沉积栅绝缘层12；
S203、沉积有源层13并进行有源层构图工艺，仅在TFT沟道的预设区域保留有源层，其余地方的有源层被去除；
S204、沉积源漏金属层14并进行源漏金属层构图工艺，在源漏金属层形成包括过孔在内的图形，源漏金属层14的图形一般还包括源极和漏极的图形；
S205、沉积第一透明导电层并通过第一透明导电层构图工艺，形成像素电极170，像素电极170为板式电极；
S206、沉积钝化层16，并进行钝化层构图工艺，刻蚀过孔处的钝化层16和栅绝缘层12，形成的图形包括贯穿钝化层、源漏金属层及栅绝缘层的过孔21，还包括公共电极线110上方的过孔；
S207、沉积第二透明导电层并进行构图工艺，形成图案化的透明导电层，本步骤形成的图案化的透明导电层包括公共电极150，公共电极150为狭缝电极；还包括位于过孔21处的透明导电材料22，透明导电材料22用于将源漏金属层14与栅金属层11相连。
本实施例提供的HADS阵列基板制作方法，对原有的HADS阵列基板制作工艺进行了改进，从而既可以形成连接栅金属层和源漏金属层的过孔，实现窄边框设计要求，又可以省去对栅绝缘层12的构图工序，从而很大程度降低产品成本。
本实施例中的阵列基板还可以为TN型阵列基板，如图8所示，基板10自下而上依次形成有：栅金属层11、栅绝缘层12、有源层13、源漏金属层14、钝化层16和像素电极170；其中，像素电极170由透明导电层形成，在钝化层工序之后形成；公共电极位于彩膜基板，本实施例中不涉及。
本实施例TN型阵列基板制作方法，对原有的TN型阵列基板制作工艺大致相同，改进点仍然是在源漏金属层构图工艺中还将过孔21处的源漏金属层挖空，在钝化层构图工艺中还将过孔21处的钝化层16和栅绝缘层12一起刻蚀掉，在像素电极形成工艺中在过孔21处保留透明导电层，从而形成连接栅金属层和源漏金属层的过孔实现窄边框设计要求，又可以省去对栅绝缘层12的构图工序，从而很大程度降低产品成本。
本发明实施例还提供一种显示装置，其包括上述任意一种阵列基板。所述显示装置能够实现窄边框设计，同时制作时沉积栅绝缘层后还可省去栅绝缘层的构图工艺。所述显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
为了便于清楚说明，在本发明中采用了第一、第二等字样对相似项进行类别区分，该第一、第二字样并不在数量上对本发明进行限制，只是对一种优选的方式的举例说明，本领域技术人员根据本发明公开的内容，想到的显而易见的相似变形或相关扩展均属于本发明的保护范围内。
在不冲突的前提下，本实施例的各项技术特征可任意组合使用。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (8)

1.一种阵列基板，包括：栅金属层、栅绝缘层、源漏金属层和钝化层，其特征在于，
所述阵列基板的引线区设置有贯穿所述钝化层、所述源漏金属层及所述栅绝缘层的过孔，该过孔处沉积有透明导电材料，用于将形成于所述源漏金属层的栅极引线与所述栅金属层相连，其中，所述钝化层对应该过孔的孔径大于所述源漏金属层对应该过孔的孔径，该过孔内的所述透明导电材料的一部分层叠在所述源漏金属层上。
2.根据权利要求1所述的阵列基板，其特征在于，贯穿所述栅绝缘层、所述源漏金属层及所述钝化层的过孔，通过以下方式形成：
沉积栅绝缘层；
沉积有源层并进行有源层构图工艺；
沉积源漏金属层并进行源漏金属层构图工艺，在源漏金属层形成包括所述过孔、所述栅极引线在内的图形；
继续后续制作其余膜层的流程直至完成钝化层沉积；
进行钝化层构图工艺，刻蚀所述过孔处的钝化层和栅绝缘层，形成包括所述过孔在内的图形。
3.根据权利要求1或2所述的阵列基板，其特征在于，还包括：像素电极，
所述过孔处的透明导电材料与所述像素电极均由同一透明导电层形成。
4.根据权利要求1或2所述的阵列基板，其特征在于，还包括：像素电极和公共电极，所述过孔处的透明导电材料与所述像素电极由同一透明导电层形成，或所述过孔处的透明导电材料与所述公共电极由同一透明导电层形成。
5.一种显示装置，其特征在于，包括：权利要求1-4任一项所述的阵列基板。
6.一种权利要求1-4任一项所述阵列基板的制作方法，其特征在于，包括：
在基板上沉积栅金属层并进行栅金属层构图工艺，形成图案化的栅金属层；
沉积栅绝缘层；
沉积有源层并进行有源层构图工艺；
沉积源漏金属层并进行源漏金属层构图工艺，在源漏金属层形成包括所述过孔、栅极引线在内的图形；
继续后续制作其余膜层的流程直至完成钝化层沉积；
进行钝化层构图工艺，刻蚀所述过孔处的钝化层和栅绝缘层，形成的图形包括贯穿所述钝化层、所述源漏金属层及所述栅绝缘层的过孔在内，其中所述钝化层对应该过孔的孔径大于所述源漏金属层对应该过孔的孔径；
沉积透明导电薄膜并进行构图工艺，形成图案化的透明导电层，所述图案化的透明导电层包括位于所述过孔处的透明导电材料，所述过孔处的透明导电材料用于将所述栅极引线与所述栅金属层相连，该过孔内的所述透明导电材料的一部分层叠在所述源漏金属层上。
7.根据权利要求6所述的制作方法，其特征在于，所述图案化的透明导电层还包括：像素电极。
8.根据权利要求6所述的制作方法，其特征在于，所述图案化的透明导电层还包括：公共电极；所述制作方法还包括：形成像素电极的工序。
CN201510055567.3A 2015-02-03 2015-02-03 阵列基板及其制作方法、显示装置 Active CN104538413B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510055567.3A CN104538413B (zh) 2015-02-03 2015-02-03 阵列基板及其制作方法、显示装置
US14/740,943 US9490266B2 (en) 2015-02-03 2015-06-16 Array substrate and method for producing the same and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510055567.3A CN104538413B (zh) 2015-02-03 2015-02-03 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104538413A CN104538413A (zh) 2015-04-22
CN104538413B true CN104538413B (zh) 2018-03-23

Family

ID=52853916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510055567.3A Active CN104538413B (zh) 2015-02-03 2015-02-03 阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US9490266B2 (zh)
CN (1) CN104538413B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102148491B1 (ko) * 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
CN105702685B (zh) 2016-03-01 2018-09-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105845692A (zh) * 2016-03-25 2016-08-10 京东方科技集团股份有限公司 一种显示基板、显示装置及显示基板的制造方法
CN205910471U (zh) * 2016-05-05 2017-01-25 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
CN106990632A (zh) * 2017-04-14 2017-07-28 京东方科技集团股份有限公司 阵列基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244034A (zh) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 阵列基板及其制造方法
CN202093289U (zh) * 2011-06-30 2011-12-28 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN203117620U (zh) * 2013-03-19 2013-08-07 北京京东方光电科技有限公司 Tft阵列基板及显示装置
CN103676386A (zh) * 2013-12-27 2014-03-26 京东方科技集团股份有限公司 一种显示面板及显示装置
CN104392990A (zh) * 2014-11-25 2015-03-04 合肥鑫晟光电科技有限公司 一种阵列基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544144B1 (ko) * 2004-05-22 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
US8871590B2 (en) * 2009-12-31 2014-10-28 Lg Display Co., Ltd. Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
CN102456619B (zh) * 2010-10-22 2014-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
KR20130007310A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
CN103035568B (zh) * 2012-12-21 2014-12-31 北京京东方光电科技有限公司 一种tft阵列基板及制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244034A (zh) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 阵列基板及其制造方法
CN202093289U (zh) * 2011-06-30 2011-12-28 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN203117620U (zh) * 2013-03-19 2013-08-07 北京京东方光电科技有限公司 Tft阵列基板及显示装置
CN103676386A (zh) * 2013-12-27 2014-03-26 京东方科技集团股份有限公司 一种显示面板及显示装置
CN104392990A (zh) * 2014-11-25 2015-03-04 合肥鑫晟光电科技有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
US9490266B2 (en) 2016-11-08
CN104538413A (zh) 2015-04-22
US20160225794A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
CN104538413B (zh) 阵列基板及其制作方法、显示装置
CN106847744A (zh) 阵列基板的制备方法、阵列基板及显示装置
US9893098B2 (en) Array substrate and fabrication method thereof, and display device
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN103295970A (zh) 阵列基板、其制造方法及显示装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN103928400A (zh) 阵列基板及其制作方法、显示装置
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN107833895A (zh) 显示面板及其制造方法、显示装置
CN103021940A (zh) 阵列基板及其制造方法、显示装置
CN106019751A (zh) 阵列基板及其制造方法、显示装置
CN108133932A (zh) 阵列基板及其制作方法、显示面板
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN102723308B (zh) 一种阵列基板及其制作方法和显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN102945846A (zh) 阵列基板及其制造方法、显示装置
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN105448936B (zh) 一种阵列基板及其制作方法、显示装置
CN105575977B (zh) 显示基板、制备方法及显示装置
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
CN104409483B (zh) 阵列基板及其制造方法、显示装置
CN105655293B (zh) 阵列基板及其制作方法和显示装置
CN109599363B (zh) 一种阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant