CN102945846A - 阵列基板及其制造方法、显示装置 - Google Patents

Abstract

本发明实施例公开了一种阵列基板及其制造方法、显示装置，涉及液晶显示领域，能够有效减少TFT阵列基板制造过程中的静电击穿现象。本发明实施例的阵列基板，包括：公共电极总线和多条相互平行的公共电极线，其特征在于，所述公共电极总线包括多个间隔的栅极金属段和多个间隔的源漏极金属段，且所述源漏极金属段对应于所述栅极金属段之间的空缺位置，所述栅极金属段与所述源漏极金属段之间通过第一绝缘层隔开，对应相邻的所述栅极金属段和所述源漏极金属段之间通过过孔电连接。

Description

阵列基板及其制造方法、显示装置

技术领域

本发明涉及液晶显示领域，尤其涉及一种阵列基板及其制造方法、显示装置。

背景技术

随着电子技术的不断发展，液晶显示器已广泛的应用于各个显示领域。薄膜晶体管(Thin Film Transistor，TFT)阵列基板是液晶显示器的重要组成部分。如图1所示，TFT阵列基板的公共电极通常分为两部分，位于有效显示(Active Area，AA)区(图中虚线框部分)内的呈网络矩阵的公共电极线，位于AA区外的公共电极总线，而公共电极总线通常为连续的大面积金属11，并与AA区内的公共电极线相连。由于大面积金属11形成的公共电极部分是TFT阵列基板的制造过程中静电击穿的常见发生源，并且随着玻璃基板尺寸的增大，AA区外金属11的面积也在增大，也就更容易积累电荷，造成静电击穿。

为了防止静电击穿现象的发生，现有技术在公共电极的线路设计中会加入短路线12，如图1所示，但这种设计只能在回路形成后的产生静电防护作用，即只能在液晶显示装置的使用过程中发挥静电防护的作用，仍然没有解决TFT阵列基板制造过程中静电击穿的问题。

发明内容

本发明的实施例所要解决的技术问题在于提供一种阵列基板及其制造方法、显示装置，能够有效减少TFT阵列基板制造过程中的静电击穿现象。

本申请的一方面，提供一种阵列基板，包括公共电极总线和多条相互平行的公共电极线，所述公共电极总线包括多个间隔的栅极金属段和多个间隔的源漏极金属段，且所述源漏极金属段对应于所述栅极金属段之间的空缺位置，所述栅极金属段与所述源漏极金属段之间通过第一绝缘层隔开，对应相邻的所述栅极金属段和所述源漏极金属段之间通过过孔电连接。

所述源漏极金属段上覆盖有第二绝缘层，所述过孔包括第一连接孔和第二连接孔，所述第一连接孔穿过所述第二绝缘层与所述源漏极金属段相接，所述第二连接孔依次穿过所述第二绝缘层和所述第一绝缘层与所述栅极金属段相接。

所述过孔中填充有导电材料，所述导电材料为形成像素电极层时沉积至所述过孔中的像素电极材料，所述第一连接孔与第二连接孔通过所述像素电极材料相连接。

所述过孔位于所述第一绝缘层中，所述过孔的上端与所述源漏极金属段相接，下端与所述栅极金属段相接。

所述过孔中填充有导电材料，所述导电材料为形成源漏极金属层时沉积至所述过孔中的源漏极金属。

所述栅极金属段和所述源漏极金属段的长度相同。

本申请的另一方面，提供一种显示装置，包括以上所述的阵列基板。

本申请的再一方面，提供一种阵列基板的制造方法，包括：

形成栅极金属层，通过构图工艺形成栅电极的图形以及多个间隔的栅极金属段；

形成第一绝缘层；

形成源漏极金属层，通过构图工艺形成源电极和漏电极的图形以及多个间隔的源漏极金属段，所述源漏极金属段对应于所述栅极金属段之间的空缺位置；

形成第二绝缘层；

通过构图工艺在所述第一绝缘层和所述第二绝缘层中形成过孔；

形成像素电极层，通过构图工艺形成像素电极，并使像素电极材料沉积至所述过孔中以使对应相邻的所述栅极金属段和所述源漏极金属段电连接。

本申请的再一方面，提供一种阵列基板的制造方法，包括：

形成栅极金属层，通过构图工艺形成栅电极的图形以及多个间隔的栅极金属段；

形成第一绝缘层，通过构图工艺在所述第一绝缘层中形成过孔；

形成源漏极金属层，通过构图工艺形成源电极和漏电极的图形以及多个间隔的源漏极金属段，并使源漏极金属沉积至所述过孔中以使对应相邻的所述栅极金属段和所述源漏极金属段电连接，所述源漏极金属段对应于所述栅极金属段之间的空缺位置。

本发明实施例的阵列基板及其制造方法、显示装置，通过将公共电极总线设计为双金属层结构，即包括栅极金属段与源漏极金属段，并且将两层金属段设计为交错分段的形式，再通过过孔将两层金属段电连接。这样，在TFT阵列基板的制造过程中就可以避免形成大面积金属，而是形成了多个面积较小的金属段，降低了AA区外的公共电极总线的积累电荷能力，从而在不增加公共电极电阻的同时，有效减少TFT阵列基板制造过程中的静电击穿现象。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的阵列基板的结构示意图；

图2为本发明实施例的阵列基板的示意图；

图3为本发明实施例的阵列基板的结构示意图之一；

图4为本发明实施例的阵列基板的结构示意图之二；

图5为本发明实施例的阵列基板的制作方法的流程示意图之一；

图6a至图6h为本发明实施例的阵列基板逐步形成示意图之一；

图7为本发明实施例的阵列基板的制作方法的流程示意图之二；

图8a至图8g为本发明实施例的阵列基板逐步形成示意图之二。

具体实施方式

本发明实施例提供一种阵列基板及其制造方法、显示装置，能够有效减少TFT阵列基板制造过程中的静电击穿现象。

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透切理解本发明。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

实施例一

本实施例提供一种阵列基板，如图2和图3所示，包括公共电极总线2和多条相互平行的公共电极线1，其中，公共电极总线2位于有效显示区外部，公共电极线1位于有效显示区的内部，多条相互平行的公共电极线1以并联的方式连接在一起。本实施例的公共电极总线2包括多个间隔的栅极金属段21和多个间隔的源漏极金属段22，且所述源漏极金属段22对应于所述栅极金属段21之间的空缺位置，所述栅极金属段21与所述源漏极金属段22之间通过第一绝缘层3隔开，作为本发明的一种实施方式，该第一绝缘层3可以是栅极绝缘层。优选的，所述栅极金属段21和所述源漏极金属段22的长度相同。对应相邻的所述栅极金属段21和所述源漏极金属段22之间通过过孔20电连接。本发明实施例的公共电极，通过将公共电极总线2设计为双金属层结构，即栅极金属段21与源漏极金属段22，且该两层金属段交错分段，再通过过孔20将两层金属段电连接。这样，在TFT阵列基板的制造过程中就可以避免形成大面积金属，而是形成了多个面积较小的金属段，降低了有效显示区外的公共电极总线2的积累电荷能力，从而在不增加公共电极电阻的同时，有效减少TFT阵列基板制造过程中的静电击穿现象。

作为本发明的一种实施方式，如图3所示，所述源漏极金属段22上覆盖有第二绝缘层4，具体的，该第二绝缘层4可以是源漏极绝缘层。所述过孔20包括第一连接孔201和第二连接孔202，所述第一连接孔201穿过所述第二绝缘层4与所述源漏极金属段22相接，第二连接孔202依次穿过所述第二绝缘层4和所述第一绝缘层3与所述栅极金属段21相接。第一连接孔201与第二连接孔202的交接部可以设置在第二绝缘层4的内部，也可以位于第二绝缘层4的上方，也可以部分位于第二绝缘层4的内部另一部分位于第二绝缘层4的上方。以连通第一连接孔201与第二连接孔202。且该过孔20在制作过程中是与源漏电极一起形成的，不需要增加额外的步骤，只需要修改掩膜版等工具的图形即可。

进一步的，过孔20中填充有导电材料，所述导电材料为形成像素电极层时沉积至所述过孔20中的像素电极材料。在阵列基板的制造过程中，在沉积第二绝缘层4后，会沉积一层像素电极层，用以制作像素电极，本发明充分利用了该步骤，在不增加其他步骤的前提下，实现了过孔20中导电材料的填充。通过上述方式，栅极金属段21与源漏极金属段22之间就可实现电连接。像素电极还可以使用氧化锌锡或其他透明导电材料制得。

本实施例还提供一种制造上述阵列基板的方法，如图5所示，包括：

步骤101、形成栅极金属层，通过构图工艺形成栅电极的图形以及多个间隔的栅极金属段；

如图6a和6b所示，本实施例中，构图工艺指的是包括涂胶、曝光、显影、刻蚀、光刻胶剥离等步骤的工艺技术。在制作过程中，栅极金属层210可以通过蒸镀或者沉积方法形成在玻璃基板上，也可以根据需要形成在其他层结构上，例如，基板上首先沉积一层缓冲层，然后再沉积栅极金属层210，本发明在此不做限定。沉积栅极金属层210后，通过构图工艺的一系列工序形成栅电极的图形，同时形成多个间隔的栅极金属段21，在该步骤中，只需要修改掩膜版的图形，两者的制作就可以同时完成，不会增加其他步骤。

步骤102、形成第一绝缘层；

如图6c所示，在完成步骤101的基板上形成第一绝缘层3，以使栅电极的图形以及多个间隔的栅极金属段21与其他结构相隔离。

步骤103、形成源漏极金属层，通过构图工艺形成源电极和漏电极的图形以及多个间隔的源漏极金属段22，所述源漏极金属段22对应于所述栅极金属段21之间的空缺位置；

如图6d所示，在通过蒸镀或者沉积的方法形成源漏极金属层220后，通过构图工艺的一系列工序形成源电极和漏电极的图形，如图6e所示，同时形成多个间隔的源漏极金属段22，在该步骤中，只需要修改掩膜版的图形，两者的制作就可以同时完成，不会增加其他步骤。

步骤104、形成第二绝缘层；

如图6f所示，在完成步骤103的基板上形成第二绝缘层4，以使源电极和漏电极的图形以及多个间隔的源漏极金属段22与其他结构相隔离。

步骤105、通过构图工艺在所述第一绝缘层和所述第二绝缘层中形成过孔；

如图6g所示，本实施例中，所需制作的过孔20包括第一连接孔201和第二连接孔202，其中，第一连接孔201穿过所述第二绝缘层4与所述源漏极金属段22相接，第二连接孔202依次穿过所述第二绝缘层4和所述第一绝缘层3与所述栅极金属段21相接。第一连接孔201与第二连接孔202的交接部可以设置在第二绝缘层4的内部，也可以位于第二绝缘层4的上方，也可以部分位于第二绝缘层4的内部另一部分位于第二绝缘层4的上方。以连通第一连接孔201与第二连接孔202。

步骤106、形成像素电极层，通过构图工艺形成像素电极，并使像素电极材料沉积至所述过孔中以使对应相邻的所述栅极金属段和所述源漏极金属段电连接。

如图6h所示，在阵列基板的制造过程中，在形成第二绝缘层4后，会沉积一层像素电极层，用以制作像素电极，在沉积像素电极层的过程中，像素电极材料会沉积至过孔20中，而过孔20要实现电连接的功能必须填充有导电材料，本实施例的导电材料为沉积像素电极层时沉积至所述过孔20中的像素电极材料。本发明充分利用了该步骤，在不增加其他步骤的前提下，实现了过孔20中导电材料的填充。该步骤完成后，栅极金属段21与源漏极金属段22之间就可实现电连接。

进一步的，在形成第一绝缘层3之后，形成源漏极金属层之前，还包括：形成半导体活性层和欧姆接触层，通过构图工艺形成掺杂区域的图形。

在阵列基板的制作过程中，除上述步骤外，还涉及其他必须的工艺步骤，本领域技术人员根据现有技术可得知其他工艺步骤的具体实施方法，在此不再赘述。

本发明实施例的阵列基板及其制造方法，通过将公共电极总线设计为双金属层结构，即包括栅极金属段与源漏极金属段，并且将两层金属段设计为交错分段的形式，再通过过孔将两层金属段电连接。这样，在TFT阵列基板的制造过程中就可以避免形成大面积金属，而是形成了多个面积较小的金属段，降低了AA区外的公共电极总线的积累电荷能力，从而在不增加公共电极电阻的同时，有效减少TFT阵列基板制造过程中的静电击穿现象。

实施例二

本实施例提供一种阵列基板，如图2所示，包括公共电极总线2和多条相互平行的公共电极线1，其中，公共电极总线2位于有效显示区外部，公共电极线1位于有效显示区的内部，多条相互平行的公共电极线1以并联的方式连接在一起。本实施例的公共电极总线2包括多个间隔的栅极金属段21和多个间隔的源漏极金属段22，且所述源漏极金属段22对应于所述栅极金属段21之间的空缺位置，所述栅极金属段21与所述源漏极金属段22之间通过第一绝缘层3隔开，作为本发明的一种实施方式，第一绝缘层3可以是栅极绝缘层。优选的，所述栅极金属段21和所述源漏极金属段22的长度相同。对应相邻的所述栅极金属段21和所述源漏极金属段22之间通过过孔20电连接。本发明实施例的公共电极，通过将公共电极总线2设计为双金属层结构，即栅极金属段21与源漏极金属段22，且该两层金属段交错分段，再通过过孔20将两层金属段电连接。这样，在TFT阵列基板的制造过程中就可以避免形成大面积金属，而是形成了多个面积较小的金属段，降低了有效显示区外的公共电极总线2的积累电荷能力，从而在不增加公共电极电阻的同时，有效减少TFT阵列基板制造过程中的静电击穿现象。

作为本发明的另外一种实施方式，如图4所示，所述过孔20位于所述第一绝缘层3中，所述过孔20的上端与所述源漏极金属段22相接，下端与所述栅极金属段21相接。所述过孔20中填充有导电材料，所述导电材料为形成源漏极金属层时沉积至所述过孔20中的源漏极金属。通过上述方式，栅极金属段21与源漏极金属段22之间就可实现电连接。

本实施例还提供一种阵列基板的制造方法，如图7所示，包括：

步骤201、形成栅极金属层，通过构图工艺形成栅电极的图形以及多个间隔的栅极金属段；

如图8a所示，本实施例中，构图工艺指的是包括涂胶、曝光、显影、刻蚀、光刻胶剥离等步骤的工艺技术。在制作过程中，栅极金属层210可以通过蒸镀或者沉积的方法形成在玻璃基板上，也可以根据需要形成在其他层结构上，例如，基板上首先沉积一层缓冲层，然后再沉积栅极金属层210，本发明在此不做限定。如图8b所示，沉积栅极金属层210后，通过构图工艺的一系列工序形成栅电极的图形，同时形成多个间隔的栅极金属段21，在该步骤中，只需要修改掩膜版的图形，两者的制作就可以同时完成，不会增加其他步骤。

步骤202、形成第一绝缘层，通过构图工艺在所述第一绝缘层3中形成过孔20；

如图8c所示，在完成步骤201的基板上形成第一绝缘层3，以使栅电极的图形以及多个间隔的栅极金属段21与其他结构相隔离。作为本发明的一种实施方式，第一绝缘层3可以是栅极绝缘层。与现有的工艺流程不同的是，如图8d所示，本发明在形成第一绝缘层3后，增加了一次构图工艺，并通过该构图工艺在第一绝缘层3中形成过孔20。

步骤203、形成源漏极金属层，通过构图工艺形成源电极和漏电极的图形以及多个间隔的源漏极金属段22，并使源漏极金属沉积至所述过孔20中以使对应相邻的所述栅极金属段21和所述源漏极金属段22电连接，所述源漏极金属段22对应于所述栅极金属段21之间的空缺位置。

如图8e所示，在形成源漏极金属层220的过程中，源漏极金属会沉积到第一绝缘层3的过孔20中，本发明充分利用了该步骤，在不增加其他步骤的前提下，实现了过孔20中导电材料的填充。该步骤完成后，栅极金属段21与源漏极金属段22之间就可实现电连接。如图8f所示，在沉积源漏极金属层220后，通过构图工艺的一系列工序形成源电极和漏电极的图形，同时形成多个间隔的源漏极金属段22，在该步骤中，只需要修改掩膜版的图形，两者的制作就可以同时完成，不会增加其他步骤。

在阵列基板的制作过程中，除上述步骤外，还涉及其他必须的工艺步骤，例如在步骤203后，还需要形成第二绝缘层4等，本领域技术人员根据现有技术可得知其他工艺步骤的具体实施方法，在此不再赘述。

本发明实施例的阵列基板及其制造方法，通过将公共电极总线设计为双金属层结构，即包括栅极金属段与源漏极金属段，并且将两层金属段设计为交错分段的形式，再通过过孔将两层金属段电连接。这样，在TFT阵列基板的制造过程中就可以避免形成大面积金属，而是形成了多个面积较小的金属段，降低了AA区外的公共电极总线的积累电荷能力，从而在不增加公共电极电阻的同时，有效减少TFT阵列基板制造过程中的静电击穿现象。

本发明实施例中例举的阵列基板的结构是显示区域周边的引线区域的结构，各个膜层都是在进行显示区域制作时，同时在周边形成的。而显示区域的膜层顺序可以有很多种变化，只要制作出面板驱动必要的元素(比如栅极、源极、漏极和像素电极等)，确保面板正常驱动即可。所以周边的膜层结构也相应的有很多变化，比如栅极金属段21和源漏极金属段22的上下顺序可以颠倒，只要确保各金属层彼此绝缘，且具有连接栅极金属段21和源漏极金属段22的部件即可。

本发明实施例还提供了一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，包括公共电极总线和多条相互平行的公共电极线，其特征在于，所述公共电极总线包括多个间隔的栅极金属段和多个间隔的源漏极金属段，且所述源漏极金属段对应于所述栅极金属段之间的空缺位置，所述栅极金属段与所述源漏极金属段之间通过第一绝缘层隔开，对应相邻的所述栅极金属段和所述源漏极金属段之间通过过孔电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述源漏极金属段上覆盖有第二绝缘层，所述过孔包括第一连接孔和第二连接孔，所述第一连接孔穿过所述第二绝缘层与所述源漏极金属段相接，所述第二连接孔依次穿过所述第二绝缘层和所述第一绝缘层与所述栅极金属段相接。

3.根据权利要求2所述的阵列基板，其特征在于，所述过孔中填充有导电材料，所述导电材料为形成像素电极层时沉积至所述过孔中的像素电极材料，所述第一连接孔与第二连接孔通过所述像素电极材料相连接。

4.根据权利要求1所述的阵列基板，其特征在于，所述过孔位于所述第一绝缘层中，所述过孔的上端与所述源漏极金属段相接，下端与所述栅极金属段相接。

5.根据权利要求4所述的阵列基板，其特征在于，所述过孔中填充有导电材料，所述导电材料为形成源漏极金属层时沉积至所述过孔中的源漏极金属。

6.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述栅极金属段和所述源漏极金属段的长度相同。

7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的阵列基板。

8.一种阵列基板的制造方法，其特征在于，包括：

形成栅极金属层，通过构图工艺形成栅电极的图形以及多个间隔的栅极金属段；

形成第一绝缘层；

形成源漏极金属层，通过构图工艺形成源电极和漏电极的图形以及多个间隔的源漏极金属段，所述源漏极金属段对应于所述栅极金属段之间的空缺位置；

形成第二绝缘层；

通过构图工艺在所述第一绝缘层和所述第二绝缘层中形成过孔；

形成像素电极层，通过构图工艺形成像素电极，并使像素电极材料沉积至所述过孔中以使对应相邻的所述栅极金属段和所述源漏极金属段电连接。

9.根据权利要求8所述的阵列基板的制造方法，其特征在于，在形成第一绝缘层之后，形成源漏极金属层之前，还包括：

形成半导体活性层和欧姆接触层，通过构图工艺形成掺杂区域的图形。

10.一种阵列基板的制造方法，其特征在于，包括：

形成栅极金属层，通过构图工艺形成栅电极的图形以及多个间隔的栅极金属段；

形成第一绝缘层，通过构图工艺在所述第一绝缘层中形成过孔；

形成源漏极金属层，通过构图工艺形成源电极和漏电极的图形以及多个间隔的源漏极金属段，并使源漏极金属沉积至所述过孔中以使对应相邻的所述栅极金属段和所述源漏极金属段电连接，所述源漏极金属段对应于所述栅极金属段之间的空缺位置。

Images