CN103472615B - 一种电连接结构及其制造方法、阵列基板 - Google Patents

一种电连接结构及其制造方法、阵列基板 Download PDF

Info

Publication number
CN103472615B
CN103472615B CN201310432205.2A CN201310432205A CN103472615B CN 103472615 B CN103472615 B CN 103472615B CN 201310432205 A CN201310432205 A CN 201310432205A CN 103472615 B CN103472615 B CN 103472615B
Authority
CN
China
Prior art keywords
public electrode
connection structure
electric connection
source
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310432205.2A
Other languages
English (en)
Other versions
CN103472615A (zh
Inventor
田明
刘家荣
徐利燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310432205.2A priority Critical patent/CN103472615B/zh
Publication of CN103472615A publication Critical patent/CN103472615A/zh
Application granted granted Critical
Publication of CN103472615B publication Critical patent/CN103472615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种电连接结构及其制造方法、阵列基板，所述电连接结构用于连接阵列基板公共电极总线区域的公共电极总线与显示区域的公共电极线，其特征在于，所述电连接结构位于所述公共电极总线区域的一端从基板侧向上依次包括：栅金属图案、栅绝缘层、半导体层、源漏金属层和保护层，其中，所述公共电极总线由所述源漏金属层制成，所述保护层在所述栅金属图案的上方形成有开口，所述源漏金属层从所述开口露出，并与周围的所述保护层齐平，所述源漏金属层从所述开口露出的部分通过透明导电薄膜与所述公共电极线连接。

Description

一种电连接结构及其制造方法、阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种电连接结构及其制造方法、阵列基板。
背景技术
液晶显示器包括以矩阵形式设计的像素单元以及驱动这些像素单元的驱动电路，通过液晶盒内电场的变化来实现液晶分子的偏转，从而达到显示效果。
由于薄膜晶体管液晶显示器件中不可避免地存在不同金属层跨接的问题，所以需要制作跨接过孔来实现金属的连接，其中最主要的跨接就是阵列基板公共电极总线区域的公共电极总线(由源漏金属制成)与显示区域内的公共电极线(由栅线制成)的跨接。因此，在公共电极总线上会形成许多密集的浅过孔，以使得公共电极总线通过该过孔与显示区域内的公共电极线实现跨接。
在现有技术中公共电极总线与显示区域内的公共电极线的跨接方案中，为了保证良好的导电性，需要形成多个浅过孔，然而较多的浅过孔会使得公共电极总线表面呈现出凹凸不平的形貌，这样会造成公共电极总线区域上方的取向层扩散不均的问题，从而严重影响显示区局部画面品质。
发明内容
本发明所要解决的技术问题是改善公共电极总线区域表面的平整度，从而提高显示区局部画面品质。
为此目的，本发明提出了一种电连接结构，用于连接阵列基板公共电极总线区域的公共电极总线与显示区域的公共电极线，其特征在于，所述电连接结构位于所述公共电极总线区域的一端从基板侧向上依次包括：栅金属图案、栅绝缘层、半导体层、源漏金属层和保护层，其中，所述公共电极总线由所述源漏金属层制成，所述保护层在所述栅金属图案的上方形成有开口，所述源漏金属层从所述开口露出，并与周围的所述保护层齐平，所述源漏金属层从所述开口露出的部分通过透明导电薄膜与所述公共电极线连接。
优选地，所述栅金属图案和所述保护层的厚度相等。
优选地，所述栅金属图案和所述保护层的厚度均为3950～4000。
优选地，所述栅金属图案由Mo、Al、Mo三层金属依次叠置形成或由铜制成。
优选地，所述源漏金属层由Mo、Al、Mo三层金属依次叠置形成或由铜制成。
优选地，所述栅绝缘层和/或所述保护层由氮化硅制成。
优选地，所述显示区域的公共电极线由栅线制成。
本发明还提出了一种阵列基板，其特征在于，包括上述电连接结构。
此外，本发明还提出了一种电连接结构的制造方法，所述电连接结构用于连接阵列基板公共电极总线区域的公共电极总线与显示区域的公共电极线，其特征在于，所述方法包括：在基板的公共电极总线区域上形成栅金属图案；在所述栅金属图案上形成栅绝缘层；在所述栅绝缘层上形成半导体层；在所述半导体层上形成源漏金属层；在所述源漏金属层上方形成保护层；对所述保护层进行减薄，使所述源漏金属层周围的保护层厚度与所述源漏金属层齐平，以露出部分所述源漏金属层；形成透明导电薄膜，使得所述源漏金属层从所述开口露出的部分与所述公共电极线连接。
优选地，对所述保护层进行减薄是采用平坦化工艺。
通过本发明所公开的电连接结构及其制造方法、阵列基板，在形成电连接结构后，整个公共电极总线区域表面为一平面，从而有效避免了因取向层扩散不均而导致的画面异常。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了根据本发明实施例的电连接结构的示意图；
图2-7示出了根据本发明实施例的电连接结构的制造方法的示意图。
具体实施方式
下面将结合附图对本发明的实施例进行详细描述。
图1示出了根据本发明实施例的电连接结构的示意图。
如图1所示，根据本发明实施例的电连接结构用于连接阵列基板公共电极总线区域的公共电极总线与显示区域的公共电极线，该电连接结构位于公共电极总线区域的一端从阵列基板1侧向上依次包括：栅金属图案2、栅绝缘层3、半导体层4、源漏金属层5和保护层6。在阵列基板公共电极总线区域中，阵列基板1上形成有栅金属图案2，栅金属图案2的厚度为3950～4000，其可以由铜制成，也可以由Mo、Al、Mo三层金属叠置而成。由于栅金属图案2形成在电连接结构的最下方，可以将源漏金属层5的位置垫高，从而形成平坦的公共电极总线区域表面7。
栅绝缘层3形成在栅金属图案2上方，栅绝缘层3可以由氮化硅材料制成，对半导体层4与栅金属图案2起到绝缘作用，并且充当像素区的存储电容介质。
半导体层4形成在栅绝缘层3上方，其可以由a-Si和n+型a-Si制成。半导体层4主要作为薄膜晶体管器件导通时的电子传输层。
源漏金属层5形成在半导体层4上方，其可以由铜制成，也可以由Mo、Al、Mo三层金属叠置而成。源漏金属层5既可以作为信号线金属层，又可作为公共电极总线。
保护层6形成源漏金属层5上，其在栅金属图案2的上方形成有开口，源漏金属层5从该开口露出，并与周围的保护层6齐平。保护层6可由氮化硅制成，且厚度可以与栅金属图案2的厚度相等，为3950～4000。源漏金属层5从该开口露出的部分通过诸如ITO等透明导电薄膜与显示区域内由栅线制成的公共电极线连接。
由此，实现了根据本发明实施例的电连接结构。从图1可以看到，根据本发明实施例的电连接结构的公共电极总线区域表面7为一平坦表面，从而避免了公共电极总线区域上方的取向层扩散不均的问题，改善了画面质量。
图2-6示出了根据本发明实施例的电连接结构的制造方法的示意图。
如图2所示，在诸如玻璃等的阵列基板1的公共电极总线区域上采用诸如溅射等方法沉积栅金属膜，栅金属膜的厚度为3950～4000，栅金属膜可以由铜制成，也可以由Mo、Al、Mo三层金属叠置而成。通过诸如湿法蚀刻等蚀刻工艺对栅金属膜进行构图，以形成栅金属图案2。栅金属图案2可以为薄膜晶体管的工作提供导通和截止电压。
如图3所示，可以采用诸如化学气相沉积(CVD)等沉积方法，在构图后的栅金属图案2上沉积栅绝缘层3，栅绝缘层3可以由氮化硅材料制成。栅绝缘层3可以对薄膜晶体管器件内的半导体层4与栅金属图案2起到绝缘作用，并且可以充当像素区的存储电容介质。
如图4所示，在形成栅绝缘层3之后，可以采用诸如CVD等沉积方法，在栅绝缘层3上沉积半导体层4，半导体层4可以由a-Si和n+型a-Si制成。半导体层4主要作为薄膜晶体管器件导通时的电子传输层。
如图5所示，在形成半导体层4之后，可以采用诸如溅射等沉积方法，在半导体层4上沉积源漏金属层5。源漏金属层5可以由铜制成，也可以由Mo、Al、Mo三层金属叠置而成。然后，通过半色调曝光刻蚀工艺，将源漏金属层5制成公共电极总线区域内的公共电极总线和显示区域内的薄膜晶体管的源漏极。因此，源漏金属层5既可以作为信号线金属层，又可作为公共电极总线，其主要作用是为每个像素区输入信号电压和为显示区提供稳定的公共电压。
如图6所示，在形成源漏金属层5之后，可以采用诸如CVD等沉积方法，在源漏金属层5上沉积保护层6。保护层6的厚度可以与栅金属图案的厚度相等，即3950～4000，并且可以由氮化硅材料制成。保护层6主要对面板区域进行保护，同时也是像素区的存储电容介质之一。
如图7所示，在形成保护层6之后，可以采用平坦化工艺(例如，干法蚀刻、研磨等)对保护层6进行减薄，以形成开口，露出部分源漏金属层5，露出的源漏金属层5表面与其周围的保护层6齐平。在平坦化工艺完成之后，公共电极总线区域表面7为平面。
最后，在源漏金属层5的露出表面上形成诸如ITO等透明导电薄膜，以与显示区域的公共电极线连接，显示区域的公共电极线由栅线制成。由此完成了根据本发明实施例的电连接结构的制造。
通过采用本发明所公开的电连接结构及其制造方法，在形成电连接结构后，整个公共电极总线区域表面为一平面，从而有效避免了因取向层扩散不均而导致的画面异常。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种电连接结构，用于连接阵列基板公共电极总线区域的公共电极总线与显示区域的公共电极线，其特征在于，所述电连接结构位于所述公共电极总线区域的一端从基板侧向上依次包括：栅金属图案、栅绝缘层、半导体层、源漏金属层和保护层，其中，
所述公共电极总线由所述源漏金属层制成，所述保护层在所述栅金属图案的上方形成有开口，所述源漏金属层从所述开口露出，并与周围的所述保护层齐平，所述源漏金属层从所述开口露出的部分通过透明导电薄膜与所述公共电极线连接。
2.根据权利要求1所述的电连接结构，其特征在于，所述栅金属图案和所述保护层的厚度相等。
3.根据权利要求1所述的电连接结构，其特征在于，所述栅金属图案和所述保护层的厚度均为
4.根据权利要求1所述的电连接结构，其特征在于，所述栅金属图案由Mo、Al、Mo三层金属依次叠置形成或由铜制成。
5.根据权利要求1所述的电连接结构，其特征在于，所述源漏金属层由Mo、Al、Mo三层金属依次叠置形成或由铜制成。
6.根据权利要求1所述的电连接结构，其特征在于，所述栅绝缘层和/或所述保护层由氮化硅制成。
7.根据权利要求1所述的电连接结构，其特征在于，所述显示区域的公共电极线由栅线制成。
8.一种阵列基板，其特征在于，包括如权利要求1-7中任一项所述的电连接结构。
9.一种电连接结构的制造方法，所述电连接结构用于连接阵列基板公共电极总线区域的公共电极总线与显示区域的公共电极线，其特征在于，所述方法包括：
在基板的公共电极总线区域上形成栅金属图案；
在所述栅金属图案上形成栅绝缘层；
在所述栅绝缘层上形成半导体层；
在所述半导体层上形成源漏金属层；
在所述源漏金属层上方形成保护层；
对所述保护层进行减薄，使所述源漏金属层周围的保护层厚度与所述源漏金属层齐平，以露出部分所述源漏金属层；
形成透明导电薄膜，使得所述源漏金属层露出的部分与所述公共电极线连接。
10.根据权利要求9所述的方法，其特征在于，对所述保护层进行减薄是采用平坦化工艺。
CN201310432205.2A 2013-09-22 2013-09-22 一种电连接结构及其制造方法、阵列基板 Active CN103472615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310432205.2A CN103472615B (zh) 2013-09-22 2013-09-22 一种电连接结构及其制造方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310432205.2A CN103472615B (zh) 2013-09-22 2013-09-22 一种电连接结构及其制造方法、阵列基板

Publications (2)

Publication Number Publication Date
CN103472615A CN103472615A (zh) 2013-12-25
CN103472615B true CN103472615B (zh) 2015-12-02

Family

ID=49797522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310432205.2A Active CN103472615B (zh) 2013-09-22 2013-09-22 一种电连接结构及其制造方法、阵列基板

Country Status (1)

Country Link
CN (1) CN103472615B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085600A (zh) * 2018-01-25 2019-08-02 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法、tft阵列基板及其制备方法
CN108732840A (zh) * 2018-05-31 2018-11-02 深圳市华星光电技术有限公司 阵列基板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945846A (zh) * 2012-09-28 2013-02-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852830B1 (ko) * 2002-07-29 2008-08-18 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR20050068611A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR20050070325A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100838324B1 (ko) * 2006-08-04 2008-06-13 비오이 하이디스 테크놀로지 주식회사 프린지 필드 액정표시소자, 그 제조 방법 및 그 구동 방법
JP5912668B2 (ja) * 2012-03-01 2016-04-27 シャープ株式会社 液晶ディスプレイ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945846A (zh) * 2012-09-28 2013-02-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
CN103472615A (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
CN107331669B (zh) Tft驱动背板的制作方法
CN111415948B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US9613986B2 (en) Array substrate and its manufacturing method, display device
CN106783737B (zh) 阵列基板及其制造方法、显示面板、显示装置
TW200402888A (en) Thin film transistor array panel and manufacturing method thereof
US9673229B2 (en) Array substrate, method for manufacturing the same and display apparatus
US9496284B2 (en) Display panel and display apparatus including the same
US7057675B2 (en) Liquid crystal display device and the fabricating method thereof comprising pixel electrode completely covering adjacent gate line and adjacent channel region unconnected to the pixel electrode
WO2013127200A1 (zh) 阵列基板及其制造方法和显示装置
WO2015000247A1 (zh) 阵列基板、阵列基板的制备方法以及显示装置
CN105810695B (zh) 阵列基板及显示装置
JP2010153912A (ja) アレイ及び製品
WO2015043069A1 (zh) 阵列基板及其制备方法、显示装置
WO2018209761A1 (zh) 阵列基板及其制造方法、液晶显示面板
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
WO2017202057A1 (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
WO2019109473A1 (zh) Ffs模式阵列基板及其制造方法
CN109742151A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
CN101436569B (zh) 薄膜晶体管阵列基板的制造方法及显示装置
US7786479B2 (en) Array substrate for LCD and method of fabrication thereof
US11347334B2 (en) Array substrate, method for fabricating the same, and display device
CN103472615B (zh) 一种电连接结构及其制造方法、阵列基板
CN103926754A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
KR102232258B1 (ko) 표시 기판 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant