KR20050068611A - 액정표시장치 제조방법 - Google Patents

액정표시장치 제조방법 Download PDF

Info

Publication number
KR20050068611A
KR20050068611A KR1020030100235A KR20030100235A KR20050068611A KR 20050068611 A KR20050068611 A KR 20050068611A KR 1020030100235 A KR1020030100235 A KR 1020030100235A KR 20030100235 A KR20030100235 A KR 20030100235A KR 20050068611 A KR20050068611 A KR 20050068611A
Authority
KR
South Korea
Prior art keywords
metal
film
layer
etching
substrate
Prior art date
Application number
KR1020030100235A
Other languages
English (en)
Inventor
권오남
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030100235A priority Critical patent/KR20050068611A/ko
Publication of KR20050068611A publication Critical patent/KR20050068611A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 배선과 소오스/드레인 배선을 단일 물질로 형성하고, 아울러 Al계 금속과의 오믹 콘택 저항을 향상시킨 액정표시장치 제조방법을 개시한다. 개시된 본 발명은 글라스 기판 상에 단일 금속막을 증착하고 식각하여 게이트 버스 라인, 게이트 전극, 스토리지 커패시터를 형성하기 위한 공통 버스 라인, 게이트 패드를 형성하는 단계; 상기 게이트 전극 등이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 도포하고, 계속해서 오믹 콘택 저항 개선을 위하여 금속막을 고온 증착하는 단계; 상기 고온 증착된 금속막 상에 감광막을 도포하고 이를 식각하여 박막 트랜지스터 영역과 스토리지 전극 형성 영역에 엑티브층을 형성하는 단계; 상기 엑티브층이 형성된 기판 상에 단일 금속으로된 소오스/드레인 금속막을 증착하고, 이를 식각하여 소오스/드레인 전극, 스토리지 전극, 데이터 버스 라인, 데이터 패드를 형성하는 단계; 상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하고 식각하여 콘택홀을 형성하는 단계; 및 상기 콘택홀이 형성된 기판 상에 ITO 금속막을 증착하고 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

액정표시장치 제조방법{METHOD FOR MANUFACTURING LCD}
본 발명은 액정표시장치 제조방법에 관한 것으로, 보다 구체적으로는 게이트 배선과 소오스/드레인 배선을 단일 배선으로하고, 몰리브덴 금속 또는 크롬 금속으로 엑티브층 상에 실리사이드 합금을 형성하여, Al계 금속과 엑티브층 사이의 오믹 콘택 저항을 향상시킨 액정표시장치 제조방법에 관한 것이다.
일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.
반면에 액정표시장치는 가격 측면에서 다소 비싸지만 소형화, 경량화, 박형화, 저 전력, 소비화 등의 장점을 갖고 있어 CRT의 단점을 극복할 수 있는 대체수단으로 주목되고 있다.
상기 액정표시장치는 박막 트랜지스터가 배열된 어레이 기판과, 레드(Red), 그린(Green), 블루(Blue) 컬러 필터 층이 형성된 컬러 필터 기판이 액정을 사이에 두고 합착된 구조를 하고 있다.
특히, 어레이 기판의 구조는 투명한 유리 기판 상에 구동신호를 인가하는 게이트 버스 라인과 그래픽 신호를 인가하는 데이터 버스 라인이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 각각의 단위 화소 영역 상에는 스위칭 동작을 하는 TFT와 ITO 화소 전극이 배치되어 있다.
그리고, 상기 게이트 버스 라인과 데이터 버스 라인의 가장자리 영역 상에는 신호인가를 위하여 패드 영역이 형성되어 있는데, 패드 영역은 PCB 기판에서 발생하는 구동신호와 그래픽 신호들이 매트릭스 형태로 형성된 화소 영역에 인가된다.
상기와 같이 어레이 기판과 컬러 필터는 일정한 마스크 공정을 따라 금속 막과 절연막을 패터닝 하면서 식각하여 제조한다.
상기 어레이 기판은 금속 증착하고 식각하여 패터닝 하거나 반도체 물질을 순차적 도포하고 이를 식각하여 패터닝 함으로써, 기판 상에 소자를 형성한다.
종래에는 어레이 기판의 게이트 버스 라인, 데이터 버스 라인 등은 알루미늄 금속을 사용하였으나, 순차적으로 적층될 때, 상하부에 형성된 반도체 물질에 대한 접착성 및 식각의 포머티를 향상하기 위하여 2층 또는 3층 구조를 갖는 배선을 사용한다.
도 1a 내지 도 1d는 종래 기술에 따른 액정표시장치 제조공정을 도시한 도면이다.
도 1a에 도시된 바와 같이, 어레이 기판의 박막 트랜지스터 영역, 스토리지 커패시터 영역, 게이트 패드 영역 및 데이터 패드 영역의 단면도를 제조 공정에 따라 순차적으로 도시하였다.
먼저, 글라스 기판(10) 상에 AlNd 금속과 몰리브덴(Mo) 금속을 순차적으로 증착하고, 이를 습식 식각 공정으로 식각과 건식 식각을 사용하여 게이트 버스 라인, 게이트 전극(1), 스토리지 커패시터를 형성하기 위한 공통 버스 라인(11), 게이트 패드(21)를 동시에 형성한다.
따라서, 상기 게이트 버스 라인, 게이트 전극(1), 공통 버스 라인(11), 게이트 패드(21)를 각각 AlNd 금속(1b, 11b, 21b)과 Mo 금속(1a, 11a, 21a)으로된 이중 배선 구조를 갖게 된다.
상기에서 사용하는 식각 공정은 일반적으로 액정표시장치 제조 공정에서 사용되는 포토 공정인 감광막을 도포하고, 노광 및 현상하여 식각 패턴을 형성하는 공정이다.
상기에서와 같이, 게이트 전극(1), 게이트 버스 라인 등의 배선을 이중 배선으로 형성한 다음, 도 1b에 도시된 바와 같이, 글라스 기판(10)의 전영역 상에 게이트 절연막(3)을 도포한다.
그런 다음, 도 1c에 도시된 바와 같이, 게이트 절연막(3)이 도포된 기판(10)의 전영역 상에 비정질 실리콘막, 도핑된 비정질 실리콘막을 순차적으로 도포하고, 이를 식각하여 박막 트랜지스터가 형성된 영역에 채널층과 오믹 콘택층으로된 엑티브 층(5)을 형성한다.
이때, 스토리지 전극이 형성될 영역에도 엑티브층(5)이 존재하도록 하여 이후 형성된 스토리지 전극과 하부의 공통 버스 라인(21)과의 사이에 소정의 커패시터 값이 형성될 수 있도록 한다.
그리고 도 1d에 도시된 바와 같이, 상기 엑티브층(5)이 형성된 기판(10) 상에 소오스/드레인 금속막을 증착한 다음, 이를 식각하여 박막 트랜지스터의 소오스/드레인 전극(7a, 7b), 스토리지 커패시터의 스토리지 전극(17), 데이터 버스 라인과 데이터 패드(37)를 형성한다.
상기 소오스/드레인 금속막은 AlNd를 사이에 두고 상하층이 크롬(Cr) 금속으로 구성된 3중층 금속막이다.
따라서, 상기 3중층으로된 소오스/드레인 금속막을 식각하기 위해서는 3번의 습식 식각을 진행하여 소오스/드레인 전극(7a, 7b), 스토리지 전극(17) 및 데이터 패드(37)를 형성한다.
그러나, 종래 기술에서와 같이 게이트 배선과 소오스/드레인 배선을 각각 Mo/AlNd 이중 금속층, Cr/AlNd/Cr 삼중 금속층으로된 경우에는 여러 번의 식각 공정을 연속으로 진행하여야 하므로 제조 공정이 복잡한 문제가 있다.
상기와 같이, 제조 공정이 복잡한 경우에는 제조 단가가 상승하게 된다.
특히, 최근 액정표시장치의 패널 사이즈가 대형화되어 감에 따라 상기의 문제는 더욱 심화될 것으로 보인다.
아울러, 소오스/드레인 전극 하부에 존재하는 엑티브층과의 오믹 저항 특성이 저하되는 문제가 있다.
본 발명은, 액정표시장치의 게이트 배선과 소오스/드레인 배선을 단일 배선으로 하고, 몰리브덴 금속 또는 크롬 금속을 엑티브층 상에 증착하고 가열함으로써, 상기 엑티브층 상에 실리사이드 합금을 형성하여 오믹 콘택 저항을 향상시킨 액정표시장치 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,
글라스 기판 상에 단일 금속막을 증착하고 식각하여 게이트 버스 라인, 게이트 전극, 스토리지 커패시터를 형성하기 위한 공통 버스 라인, 게이트 패드를 형성하는 단계;
상기 게이트 전극 등이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 도포하고, 계속해서 오믹 콘택 저항 개선을 위하여 금속막을 고온 증착하는 단계;
상기 고온 증착된 금속막 상에 감광막을 도포하고 이를 식각하여 박막 트랜지스터 영역과 스토리지 전극 형성 영역에 엑티브층을 형성하는 단계;
상기 엑티브층이 형성된 기판 상에 단일 금속으로된 소오스/드레인 금속막을 증착하고, 이를 식각하여 소오스/드레인 전극, 스토리지 전극, 데이터 버스 라인, 데이터 패드를 형성하는 단계;
상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하고 식각하여 콘택홀을 형성하는 단계; 및
상기 콘택홀이 형성된 기판 상에 ITO 금속막을 증착하고 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 소오스/드레인 전극과 엑티브층, 스토리지 전극과 엑티브층 사이에는 고온 증착된 금속막과 엑티브층의 화합물인 실리사이드 금속막이 존재하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치 제조방법은,
글라스 기판 상에 단일 금속막을 증착하고 식각하여 게이트 버스 라인, 게이트 전극, 스토리지 커패시터를 형성하기 위한 공통 버스 라인, 게이트 패드를 형성하는 단계;
상기 게이트 전극 등이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 도포하여 엑티브층을 형성하는 단계;
상기 비정질 실리콘막이 도포된 기판 상에 오믹 콘택 저항 개선을 위한 금속막을 고온 증착하여 상기 금속막과 엑티브층 상에 실리사이드 금속막을 형성하는 단계;
상기 실리사이드 금속막이 형성된 기판 상에 전면 에치 공정을 진행하여 상기 고온 증착된 금속막을 제거하는 단계;
상기 전면 에치 공정 후 단일 금속인 소오스/드레인 금속막을 증착한 다음, 이를 회절 노광 공정에 따라 식각하여 소오스/드레인 전극, 스토리지 전극, 데이터 버스 라인, 데이터 패드 및 엑티브층 패턴을 함께 형성하는 단계;
상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하고 식각하여 콘택홀을 형성하는 단계; 및
상기 콘택홀이 형성된 기판 상에 ITO 금속막을 증착하고 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 글라스 기판 상에 증착하는 금속막은 Al 계열의 단일 금속막이고, 상기 소오스/드레인 금속막은 Al 계열의 단일 금속막이며, 상기 고온 증착하는 금속막은 몰리브덴 또는 크롬 금속막인 것을 특징으로 한다.
그리고 상기 고온 증착하는 금속막과 엑티브층이 접촉하는 영역에는 상기 몰리브덴 또는 크롬 금속이 실리사이드화된 금속층이 형성되어 이중층을 이루고, 상기 실리사이드화된 금속층 상에 존재하는 몰리브덴 금속 또는 크롬 금속을 제거하기 위하여 전면 에칭 공정 단계를 더 포함하고, 상기 소오스/드레인 전극과 엑티브층, 스토리지 전극과 엑티브층, 데이터 패드와 엑티브층 사이에는 고온 증착된 금속막과 엑티브층의 화합물인 실리사이드 금속막이 존재하는 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치의 게이트 배선과 소오스/드레인 배선을 단일 배선으로 하고, 몰리브덴 금속 또는 크롬 금속을 엑티브층 상에 증착하고 가열함으로써, 상기 엑티브층 상에 실리사이드 합금을 형성하여 오믹 콘택 저항을 향상시킨 이점이 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 2a 내지 도 2f는 본 발명에 따른 액정표시장치 제조 공정을 도시한 도면이다.
도 2a에 도시된 바와 같이, 5마스크 공정에 따른 어레이 기판의 박막 트랜지스터 영역, 스토리지 커패시터 영역, 게이트 패드 영역 및 데이터 패드 영역의 단면도를 제조 공정에 따라 순차적으로 도시하였다.
먼저, 글라스 기판(100) 상에 AlNd 계열의 단일 금속을 증착하고, 이를 식각하여 게이트 버스 라인, 게이트 전극(101), 스토리지 커패시터를 형성하기 위한 공통 버스 라인(111), 게이트 패드(121)를 동시에 형성한다.
따라서, 상기 게이트 버스 라인, 게이트 전극(101), 공통 버스 라인(111), 게이트 패드(121)를 각각 AlNd 계열의 단일 배선으로 형성하였다.
상기에서 사용하는 식각 공정은 일반적으로 액정표시장치 제조 공정에서 사용되는 포토 공정인 감광막을 도포하고, 노광 및 현상하여 식각 패턴을 형성하는 공정이다.
상기에서와 같이, 게이트 전극(101), 게이트 버스 라인 등의 배선을 단일 배선으로 형성한 다음, 도 2b에 도시된 바와 같이, 글라스 기판(100)의 전 영역 상에 게이트 절연막(103)을 도포한다. 그런 다음, 게이트 절연막(103)이 도포된 기판(100)의 전영역 상에 비정질 실리콘막과 도핑된 비정질 실리콘막(105a)을 순차적으로 도포한다.
그런 다음 도 2c에 도시된 바와 같이, 계속해서 몰리브덴 또는 크롬 금속막(106)을 기판(100)의 전 영역 상에 증착한다. 이때, 증착하는 온도를 100~400℃에서 고온 증착하여 상기 몰리브덴 또는 크롬 금속막(106)과 엑티브층(105)이 접촉하는 영역에서 실리사이드 금속막(도 2c의 106a)이 형성되도록 한다.
도 2d에 도시된 바와 같이, 상기 비정질 실리콘막과 도핑된 비정질 실리콘 막으로된 엑티브층(105)과 몰리브덴 또는 크롬 금속막(106)이 접촉되는 영역에서 실리사이드 금속막(106a)이 형성된다.
도 2e에 도시된 바와 같이, 실리사이드 금속막(106a)이 형성된 기판(100)의 전면 에치 공정을 진행하여 실리사이드 금속막(106a)이 형성되지 않은 몰리브덴 또는 크롬 금속막(106)을 제거한다.
상기 전면 에치 공정을 진행한 다음, 박막 트랜지스터의 엑티브 패턴과 스토리지 전극 영역의 엑티브 패턴을 형성하기 위하여 식각 공정을 진행한다.
이렇게 엑티브층(105) 식각 공정을 진행하면 게이트 패드(121) 영역과 데이터 패드(137) 영역에 존재하던 실리사이드 금속막(106a)과 엑티브층(105)이 식각되어 제거된다.
상기 실리사이드 금속막(106a)이 금속 성질도 있지만, 엑티브층(105)과 화합되어 형성되는 금속층이므로 엑티브층(105) 패턴 공정에서 제거될 수 있다.
하지만, 본 발명에서는 전면 에치 공정 없이 곧바로 엑티브 패턴을 진행하여도 상기 몰리브덴 또는 크롬 금속막(106)의 두께가 매우 얇고, 엑티브 패턴 공정에서 식각되므로 상기 전면 에치 공정은 선택적으로 진행할 수 있다.
상기와 같이 엑티브층(105)을 패터닝하면, 도 2f에 도시된 바와 같이, 엑티브층(105)이 형성된 기판(100)의 전영역 상에 Al계열의 단일 금속막을 증착하고, 이를 식각하여 소오스/드레인 전극(107a, 107b), 스토리지 전극(117) 및 데이터 버스 라인과 데이터 패드(137)를 형성한다.
특히, 상기 실리사이드 금속막(106a)이 형성된 스토리지 커패시터 영역과 박막 트랜지스터 영역에는 소오스/드레인 전극(107a, 107b)과 엑티브층(105), 스토리지 전극(117)과 엑티브층(105) 사이에 실리사이드 금속막(106a)이 존재하여 오믹 콘택 저항을 향상시킨다.
도면에는 도시하지 않았지만, 이후 공정인 소오스/드레인 전극(107a, 107b), 스토리지 전극(117) 및 데이터 패드(137)가 형성된 기판(100) 상에 보호막(109)을 도포하고, 이를 식각하여 콘택홀을 형성한다.
그리고 콘택홀이 형성된 기판(100) 상에 ITO 금속막을 증착하고, 이를 식각하여 화소 전극(115)을 형성하고, 상기 스토리지 전극(117), 게이트 패드(121), 데이터 패드(137) 상에는 콘택 패드를 형성한다.
따라서, 본 발명에서는 게이트 배선과 소오스/드레인 배선을 Al계열의 단일 금속막으로 형성함으로써, 제조 공정을 단순화시킨 효과가 있다.
아울러 Al 계열의 금속 접촉하는 엑티브층(105) 사이에는 실리사이드 금속막(106a)을 형성함으로써, 단일 금속에 의하여 저하될 오믹 콘택 저항 특성을 향상시킨 효과가 있다.
도 3a 내지 도 3e는 본 발명의 다른 실시 예에 따른 액정표시장치 제조 공정을 도시한 도면이다.
도 3a에 도시된 바와 같이, 5마스크 공정에 따른 어레이 기판의 박막 트랜지스터 영역, 스토리지 커패시터 영역, 게이트 패드 영역 및 데이터 패드 영역의 단면도를 제조 공정에 따라 순차적으로 도시하였다.
먼저, 글라스 기판(200) 상에 AlNd 계열의 단일 금속을 증착하고, 이를 식각하여 게이트 버스 라인, 게이트 전극(201), 스토리지 커패시터를 형성하기 위한 공통 버스 라인(211), 게이트 패드(221)를 동시에 형성한다.
따라서, 상기 게이트 버스 라인, 게이트 전극(121), 공통 버스 라인(111), 게이트 패드(221)를 각각 AlNd 계열의 단일 배선으로 형성하였다.
상기에서 사용하는 식각 공정은 일반적으로 액정표시장치 제조 공정에서 사용되는 포토 공정인 감광막을 도포하고, 노광 및 현상하여 식각 패턴을 형성하는 공정이다.
상기에서와 같이, 게이트 전극(201), 게이트 버스 라인 등의 배선을 단일 배선으로 형성한 다음, 도 3b에 도시된 바와 같이, 글라스 기판(200)의 전 영역 상에 게이트 절연막(203)을 도포한다. 그런 다음, 게이트 절연막(203)이 도포된 기판(200)의 전영역 상에 비정질 실리콘막, 도핑된 비정질 실리콘막(205a)을 순차적으로 도포한다.
그런 다음 도 3c에 도시된 바와 같이, 계속해서 몰리브덴 또는 크롬 금속막(206)을 기판(200)의 전 영역 상에 증착한다. 이때, 증착하는 온도를 100~400℃에서 고온 증착하여 상기 몰리브덴 또는 크롬 금속막(200)과 엑티브층(205)이 접촉하는 영역에서 실리사이드 금속막(도 3d의 206a)이 형성되도록 한다.
도 3d에 도시된 바와 같이, 상기 비정질 실리콘막과 도핑된 비정질 실리콘 막으로된 엑티브층(205)과 몰리브덴 또는 크롬막(206)이 접촉되는 영역에서 실리사이드 금속막(206a)이 형성된다.
도 3e에 도시된 바와 같이, 실리사이드 금속막(206a)이 형성된 기판(200)에 전면 에치 공정을 진행한 다음, 계속해서 Al계열의 소오스/드레인 금속막(206)을 증착하고, 이를 회절 노광 고정에 따라 식각을 위한 감광막을 패터닝한다.
상기 회절 노광에 의하여 형성된 하프톤 패턴에 따라 습식 식각과 건식 식각을 연속적으로 진행하여 소오스/드레인 전극(207a, 207b), 스토리지 전극(217) 및 데이터 버스 라인과 데이터 패드(237)를 형성한다.
특히, 4마스크 공정에서는 몰리브덴과 크롬 금속막(206)을 증착한 후 실리사이드 금속막(206a)을 형성할 때 반드시 전면 에치 공정을 진행하는 것이 상기 도 2a 내지 도 2e에서 설명한 5마스크 공정을 따라 제조되는 공정과 다르다.
따라서, 상기 소오스/드레인 전극(207a, 207b)을 형성함에 따라 상기 소오스/드레인 전극(207a, 207b)과 엑티브층(205) 사이에 실리사이드 금속막(206a)이 존재하고, 상기 스토리지 전극(217)과 엑티브층(205) 사이에서도 실리사이드 금속막(206a)이 존재한다.
또한, 4마스크 공정의 데이터 패드(237) 하부에는 엑티브층(205)이 존재하므로 상기 데이터 패드(237)와 엑티브층(205) 사이에도 실리사이드 금속막(206a)이 존재하는 구조를 갖게 된다.
도면에는 도시하지 않았지만, 이후 공정인 소오스/드레인 전극(207a, 207b), 스토리지 전극(217) 및 데이터 패드(237)가 형성된 기판(200) 상에 보호막(209)을 도포하고, 이를 식각하여 콘택홀을 형성한다.
그리고 콘택홀이 형성된 기판(200) 상에 ITO 금속막을 증착하고, 이를 식각하여 화소 전극(215)을 형성하고, 상기 스토리지 전극(217), 게이트 패드(221), 데이터 패드(237) 상에는 콘택 패드들(219, 222, 231)을 형성한다.
따라서, 본 발명에서는 게이트 배선과 소오스/드레인 배선을 Al계열의 단일 금속막으로 형성함으로써, 제조 공정을 단순화시킨 효과가 있다.
아울러 Al 계열의 금속 접촉하는 엑티브층(205) 사이에는 금속 실리사이드막(206a)을 형성함으로써, 단일 금속에 의하여 저하될 오믹 콘택 저항 특성을 향상시킨 효과가 있다.
이상에서 자세히 설명된 바와 같이, 액정표시장치의 게이트 배선과 소오스/드레인 배선을 단일 배선으로 하고, 몰리브덴 금속 또는 크롬 금속을 엑티브층 상에 증착하고 가열함으로써, 상기 엑티브층 상에 실리사이드 합금을 형성하여 오믹 콘택 저항을 향상시킨 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 액정표시장치 제조 공정을 도시한 도면.
도 2a 내지 도 2f는 본 발명에 따른 액정표시장치 제조 공정을 도시한 도면.
도 3a 내지 도 3e는 본 발명의 다른 실시 예에 따른 액정표시장치 제조 공정을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
100: 기판 103: 게이트 절연막
105: 엑티브층 106: 몰리브덴 또는 크롬 금속막
106a: 실리사이드 금속막 111: 공통 버스 라인
121: 게이트 패드 137: 데이터 패드
107a/107b: 소오스/드레인 전극 109: 보호막

Claims (9)

  1. 글라스 기판 상에 단일 금속막을 증착하고 식각하여 게이트 버스 라인, 게이트 전극, 스토리지 커패시터를 형성하기 위한 공통 버스 라인, 게이트 패드를 형성하는 단계;
    상기 게이트 전극 등이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 도포하고, 계속해서 오믹 콘택 저항 개선을 위하여 금속막을 고온 증착하는 단계;
    상기 고온 증착된 금속막 상에 감광막을 도포하고 이를 식각하여 박막 트랜지스터 영역과 스토리지 전극 형성 영역에 엑티브층을 형성하는 단계;
    상기 엑티브층이 형성된 기판 상에 단일 금속으로된 소오스/드레인 금속막을 증착하고, 이를 식각하여 소오스/드레인 전극, 스토리지 전극, 데이터 버스 라인, 데이터 패드를 형성하는 단계;
    상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하고 식각하여 콘택홀을 형성하는 단계; 및
    상기 콘택홀이 형성된 기판 상에 ITO 금속막을 증착하고 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  2. 제 1에 있어서,
    상기 소오스/드레인 전극과 엑티브층, 스토리지 전극과 엑티브층 사이에는 고온 증착된 금속막과 엑티브층의 화합물인 실리사이드 금속막이 존재하는 것을 특징으로 하는 액정표시장치 제조방법.
  3. 글라스 기판 상에 단일 금속막을 증착하고 식각하여 게이트 버스 라인, 게이트 전극, 스토리지 커패시터를 형성하기 위한 공통 버스 라인, 게이트 패드를 형성하는 단계;
    상기 게이트 전극 등이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 도포하여 엑티브층을 형성하는 단계;
    상기 비정질 실리콘막이 도포된 기판 상에 오믹 콘택 저항 개선을 위한 금속막을 고온 증착하여 상기 금속막과 엑티브층 상에 실리사이드 금속막을 형성하는 단계;
    상기 실리사이드 금속막이 형성된 기판 상에 전면 에치 공정을 진행하여 상기 고온 증착된 금속막을 제거하는 단계;
    상기 전면 에치 공정 후 단일 금속인 소오스/드레인 금속막을 증착한 다음, 이를 회절 노광 공정에 따라 식각하여 소오스/드레인 전극, 스토리지 전극, 데이터 버스 라인, 데이터 패드 및 엑티브층 패턴을 함께 형성하는 단계;
    상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하고 식각하여 콘택홀을 형성하는 단계; 및
    상기 콘택홀이 형성된 기판 상에 ITO 금속막을 증착하고 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 글라스 기판 상에 증착하는 금속막은 Al 계열의 단일 금속막인 것을 특징으로 하는 액정표시장치 제조방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 소오스/드레인 금속막은 Al 계열의 단일 금속막인 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 고온 증착하는 금속막은 몰리브덴 또는 크롬 금속막인 것을 특징으로 하는 액정표시장치 제조방법.
  7. 제 1 항 또는 제 3 항에 있어서,
    상기 고온 증착하는 금속막과 엑티브층이 접촉하는 영역에는 상기 몰리브덴 또는 크롬 금속이 실리사이드화된 금속층이 형성되어 이중층을 이루는 것을 징으로 하는 액정표시장치 제조방법.
  8. 제 7항에 있어서,
    상기 실리사이드화된 금속층 상에 존재하는 몰리브덴 금속 또는 크롬 금속을 제거하기 위하여 전면 에칭 공정 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  9. 제 3 항에 있어서,
    상기 소오스/드레인 전극과 엑티브층, 스토리지 전극과 엑티브층, 데이터 패드와 엑티브층 사이에는 고온 증착된 금속막과 엑티브층의 화합물인 실리사이드 금속막이 존재하는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020030100235A 2003-12-30 2003-12-30 액정표시장치 제조방법 KR20050068611A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100235A KR20050068611A (ko) 2003-12-30 2003-12-30 액정표시장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100235A KR20050068611A (ko) 2003-12-30 2003-12-30 액정표시장치 제조방법

Publications (1)

Publication Number Publication Date
KR20050068611A true KR20050068611A (ko) 2005-07-05

Family

ID=37259153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100235A KR20050068611A (ko) 2003-12-30 2003-12-30 액정표시장치 제조방법

Country Status (1)

Country Link
KR (1) KR20050068611A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582501B2 (en) 2006-03-15 2009-09-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
CN103472615A (zh) * 2013-09-22 2013-12-25 京东方科技集团股份有限公司 一种电连接结构及其制造方法、阵列基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582501B2 (en) 2006-03-15 2009-09-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
CN103472615A (zh) * 2013-09-22 2013-12-25 京东方科技集团股份有限公司 一种电连接结构及其制造方法、阵列基板

Similar Documents

Publication Publication Date Title
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
US7115913B2 (en) Array substrate used for a display device and a method of making the same
US7907228B2 (en) TFT LCD structure and the manufacturing method thereof
US20100117088A1 (en) Thin film transistor substrate and method of manufacturing the same
US20090121234A1 (en) Liquid crystal display device and fabrication method thereof
KR20190077570A (ko) 어레이 기판, 그 제조 방법 및 표시 장치
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
US6500702B2 (en) Method for manufacturing thin film transistor liquid crystal display
US7491593B2 (en) TFT array substrate and photo-masking method for fabricating same
JP2003517641A (ja) アクティブマトリクスデバイスの製造方法
US7177003B2 (en) LCD with gate and data lines formed of copper and an aluminum under-layer
JP2002268585A (ja) アクティブマトリクス基板およびその製造方法
KR20050070325A (ko) 액정표시장치 및 그 제조방법
KR100511353B1 (ko) 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자
KR100764273B1 (ko) 박막트랜지스터 제조방법
KR20050068611A (ko) 액정표시장치 제조방법
KR101023323B1 (ko) 액정표시장치 및 액정표시장치 제조방법
US20050094049A1 (en) Liquid crystal display device and fabrication method thereof
KR101281901B1 (ko) 액정표시장치 및 그 제조방법
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR101029409B1 (ko) 액정표시장치 및 그 제조방법
KR20020054848A (ko) 액정표시장치의 제조방법
JP2000275679A (ja) 液晶表示装置
KR20050064518A (ko) 액정표시장치 제조방법 및 액정표시장치 제조장비
JP3247084B2 (ja) アクティブ素子アレイ基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110323

Effective date: 20111213