KR101023323B1 - 액정표시장치 및 액정표시장치 제조방법 - Google Patents

Abstract

본 발명은 액정표시장치의 게이트 배선과 화소 전극을 Cu 금속과 ITO 금속으로된 이중층 배선을 사용함으로써, 저저항 배선을 게이트 배선으로 사용과 마스크 공정 수를 줄일 수 있는 액정표시장치 및 액정표시장치 제조방법을 개시한다. 개시된 본 발명은 액정표시장치에 있어서, 상기 하부 기판 상에 이중 금속 구조로 배치된 게이트 전극, 게이트 버스 라인, 공통 전극, 공통 버스 라인 및 화소 전극을 포함하는 것을 특징으로 한다.

여기서, 상기 이중 금속 구조는 ITO 금속과 Cu 금속으로 되어 있고, 상기 게이트 전극, 게이트 버스 라인, 공통 전극, 공통 버스 라인 및 화소 전극은 동일층에 배치되어 있으며, 상기 공통 전극과 화소 전극은 복수개의 바 형태의 슬릿 구조로 되어 있는 것을 특징으로 한다.

액정표시장치, 식각, 이중 배선, 공통 전극, 화소 전극

Description

액정표시장치 및 액정표시장치 제조방법{LCD AND METHOD FOR MANUFACTURING LCD}

도 1a 내지 도 1e는 종래 기술에 따른 액정표시장치 제조공정을 도시한 도면.

도 2는 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도.

도 3a 내지 도 3f는 본 발명의 액정표시장치 제조 공정을 설명하기 위하여 상기 도 2의 A-A'를 수직 절단한 도면.

도 4 와 도 5는 본 발명에 따른 이중 배선 구조를 2스텝과 3스텝으로 식각한 공정을 설명하기 위한 도면이다.

도 6은 본 발명에 따른 액정표시장치 제조 공정에 사용되는 장비의 구조를 도시한 블록도.

*도면의 주요 부분에 대한 부호의 설명*

20a, 20b: 게이트 버스 라인 21: 게이트 전극

27a/27b: 소오스/드레인 전극 31: 공통 버스 라인

31a: 공통 전극 35: 화소 전극

본 발명은 액정표시장치 및 액정표시장치 제조방법에 관한 것으로, 보다 구체적으로는 액정표시장치의 게이트 배선과 화소 전극을 Cu 금속과 ITO 금속으로된 이중층 배선을 사용함으로써, 저저항 배선 형성과 마스크 공정 수를 줄일 수 있는 액정표시장치 및 액정표시장치 제조방법에 관한 것이다.

일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.

반면에 액정표시장치는 가격 측면에서 다소 비싸지만 소형화, 경량화, 박형화, 저 전력, 소비화 등의 장점을 갖고 있어 CRT의 단점을 극복할 수 있는 대체수단으로 주목되고 있다.

상기 액정표시장치는 박막 트랜지스터가 배열된 어레이 기판과, 레드(Red), 그린(Green), 블루(Blue) 컬러 필터 층이 형성된 컬러 필터 기판이 액정을 사이에 두고 합착된 구조를 하고 있다.

특히, 어레이 기판의 구조는 투명한 유리 기판 상에 구동신호를 인가하는 게이트 버스 라인과 그래픽 신호를 인가하는 데이터 버스 라인이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 각각의 단위 화소 영역 상에는 스위칭 동작을 하는 TFT와 ITO 화소 전극이 배치되어 있다.

그리고, 상기 게이트 버스 라인과 데이터 버스 라인의 가장자리 영역 상에는 신호인가를 위하여 패드 영역이 형성되어 있는데, 패드 영역은 PCB 기판에서 발생하는 구동신호와 그래픽 신호들이 매트릭스 형태로 형성된 화소 영역에 인가된다.

상기와 같이 어레이 기판과 컬러 필터는 일정한 마스크 공정을 따라 금속 막과 절연막을 패터닝 하면서 식각하여 제조한다.

상기 어레이 기판은 금속 증착하고 식각하여 패터닝 하거나 반도체 물질을 순차적 도포하고 이를 식각하여 패터닝 함으로써, 기판 상에 소자를 형성한다.

종래에는 어레이 기판의 게이트 버스 라인, 데이터 버스 라인 등은 알루미늄 금속을 사용하였으나, 순차적으로 적층될 때, 상하부에 형성된 반도체 물질에 대한 접착성 및 식각의 포머티를 향상하기 위하여 2층 또는 3층 구조를 갖는 배선을 사용한다.

도 1a 내지 도 1e는 종래 기술에 따른 액정표시장치 제조공정을 도시한 도면이다.

도 1a에 도시된 바와 같이, 먼저, 글라스 기판(1) 상에 금속막을 증착하고 이를 식각하여 게이트 전극(1a), 게이트 버스 라인, 게이트 패드등 게이트 배선을 형성한다.

상기 게이트 전극(1a), 게이트 버스 라인, 게이트, 게이트 패드의 금속막은 보통 Al 계열의 합금을 사용한다.

또한, 상기에서 사용하는 식각 공정은 일반적으로 액정표시장치 제조 공정에서 사용되는 포토 공정에 따라 진행되는데, 먼저 감광막을 도포하고, 노광 및 현상한 다음, 이를 식각 패턴으로 사용하여 금속막을 식각하여 배선을 형성하는 공정이 다.

상기에서와 같이, 게이트 배선이 형성되면 도 1b에 도시된 바와 같이, 기판(1)의 전영역 상에 게이트 절연막(3)을 도포하고, 상기 게이트 절연막(3)이 도포된 기판의 전영역 상에 비정질 실리콘막, 도핑된 비정질 실리콘막을 순차적으로 도포한다.

그런 다음, 이를 식각하여 박막 트랜지스터가 형성된 영역에 채널층과 오믹 콘택층 구조를 갖는 엑티브 층(5)을 형성하는데, 이때 상기 비정질 실리콘막과 도핑된 비정질 실리콘막을 순차적으로 식각하여 형성한다.

그리고 도 1c에 도시된 바와 같이, 상기 엑티브층(5)이 형성된 기판(1) 상에 소오스/드레인 금속막을 증착한 다음, 이를 식각하여 박막 트랜지스터의 소오스/드레인 전극(7a, 7b), 공통 버스 라인(8), 데이터 버스 라인(6), 스토리지 전극, 데이터 패드(도시하지 않음)를 형성한다.

도 1d에 도시된 바와 같이, 소오스/드레인 전극(7a, 7b), 스토리지 전극 및 데이터 패드가 형성된 기판 상에 보호막(9)을 도포하고, 이를 식각하여 콘택홀을 형성한다.

상기 콘택홀은 드레인 전극(7b) 상의 보호막을 오픈 하여 형성하며, 이후 화소 전극이 형성될 때, 상기 드레인 전극(7b)과의 전기적으로 콘택시키기 위함이다.

또한, 도면에는 도시되지 않았지만, 상기 게이트 패드와 데이터 패드 상의 보호막(9)도 오픈 시켜 드라이브 IC로부터 구동 신호 또는 데이터 신호를 인가할 수 있도록 한다.

특히, 게이트 패드 상부에는 게이트 절연막(3)과 보호막(9)이 존재하므로 이 영역에서는 보호막(9) 및 게이트 절연막(3)을 연속적으로 식각하여 게이트 패드를 오픈 시킨다.

상기와 같이 콘택홀 공정을 진행한 다음 도 1e에 도시된 바와 같이, 소오스/드레인 전극(7b)이 형성된 기판의 전영역 상에 ITO 금속막을 증착한 다음, 이를 식각하여 화소 전극(10)을 형성한다.

상기 화소 전극(10)은 드레인 전극(7b) 상에 형성된 콘택홀을 통하여 드레인 전극(7b)과 전기적으로 콘택되고, 도면에는 도시되지 않았지만, 상기 게이트 패드, 데이터 패드의 보호막이 오픈 된 영역에도 ITO 금속막으로된 콘택 패드들을 형성한다.

상기에서 설명한 액정표시장치는 공통 전극과 화소 전극이 하부 기판에 존재하는 IPS 모드 구조인데, 상기 화소 전극(10)의 구조도 여러개의 바(bar)로 구성된 슬릿 구조를 하고 있다.

그러나, 상기에서 설명한 액정표시장치 제조 방법은 저저항 배선 구조를 갖지 않기 때문에 최근 추세인 대형 액정표시장치 제조 공정에는 적합하지 않는 제조 방법이다.

또한, 상기와 같은 제조 방법은 액정표시장치의 마스크 공정 수를 줄일 수 없어, 대형 사이즈 제작에서 생산 단가가 높아지는 문제가 있다.

본 발명은, 액정표시장치의 게이트 배선을 Cu 금속과 ITO 금속으로 구성된 이중 배선을 사용함으로써, 게이트 배선을 저저항 배선으로 형성할 수 있고, 아울러 마스크 공정을 줄여 3마스크 공정에 적용할 수 있는 액정표시장치 및 액정표시장치 제조방법을 제공함에 그 목적이 있다.

상기한 목적을 달성하기 위한, 본 발명의 액정표시장치 제조방법은,
글라스 기판 상에 이중 금속막을 순차적으로 증착하는 단계;
상기 증착된 이중 금속막을 차례로 연속 식각하여 이중 금속막 구조를 갖는 게이트 전극, 게이트 버스 라인, 공통 버스 라인, 공통 전극 및 화소 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 게이트 절연막과, 비정질 실리콘막, 도핑된 비정질 실리콘막으로된 엑티브층을 순차적으로 도포하고 상기 화소전극의 이중 금속막의 일부와 인접한 글라스 기판의 일부가 노출되도록 콘택홀을 형성하는 단계;
상기 콘택홀이 형성되어 있는 엑티브층 상에 소오스/드레인 금속막을 증착하고 회절 노광 공정에 따라 하프톤 감광막 패턴을 형성하는 단계;
상기 하프톤 감광막 패턴을 따라 식각하여 소오스/드레인 전극을 형성하는 단계; 및
상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하는 단계;를 포함하고,

삭제

삭제

삭제

삭제

삭제

상기 이중 금속막은 ITO 금속막과 Cu 금속막이며, 상기 콘택홀 공정에 이해 노출되는 화소전극은 ITO 금속막과 Cu 금속막의 이중 금속막이며, 상기 드레인 전극은 노출된 화소전극의 ITO 금속막과 Cu 금속막에 직접 콘택되어 있는 것을 특징으로 한다.

삭제

삭제

삭제

삭제

삭제

여기서, 상기 이중 금속막은 ITO 금속막과 Cu 금속막이고, 상기 콘택홀 형성 공정은 화소 전극과 드레인 전극이 콘택되는 영역에 엑티브층과 게이트 절연막을 식각하여 홀을 형성하며, 상기 게이트 전극, 화소 전극 등은 동일 챔버내에서 2스텝 또는 3스텝으로 식각하는 것을 특징으로 한다.

그리고 상기 게이트 전극, 게이트 버스라인, 공통 전극, 공통 버스 라인 및 화소 전극은 ITO 금속과 Cu 금속의 이중 구조로 형성하는 것을 특징으로 한다.

본 발명에 따른 액정표시장치 제조장비는,

게이트 배선을 형성하는 장비는,

글라스 기판을 이송하기 위한 버퍼 배쓰;

상기 버퍼 배쓰로부터 이송된 글라스 기판의 금속막을 식각하는 제 1 식각 배쓰;

상기 제 1 식각 배쓰로부터 이송된 글라스 기판을 순차적으로 세정, 건조하는 제 1 세정 배쓰와 제 1 건조 배쓰;

상기 제 1 건조 배쓰로부터 이송된 글라스 기판의 금속막을 식각하는 제 2 식각 배쓰; 및

상기 제 2 식각 배쓰에서 식각된 글라스 기판을 순차적으로 세정, 건조하는 제 2 세정 배쓰와 제 2 건조 배쓰;를 포함하는 것을 특징으로 한다.

여기서, 상기 제 2 세정 배쓰와 제 2 건조 배쓰 후 공정으로 식각 배쓰, 세정 배쓰, 건조 배쓰를 더 포함하는 것을 특징으로 한다.

본 발명에 의하면, 액정표시장치의 게이트 배선을 Cu 금속과 ITO 금속으로 구성된 이중 배선을 사용함으로써, 게이트 배선을 저 저항 배선으로 형성할 수 있고, 아울러 마스크 공정을 줄여 3마스크 공정에 적용할 수 있는 이점이 있다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.

도 2는 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.

도 2에 도시된 바와 같이, 본 발명의 액정표시장치는 IPS 모드에 적용되었지만, 공통 전극과 화소 전극이 하부 기판에 있는 구조인 경우에는 모두 적용될 수 있는 기술이다.

먼저, 액정표시장치의 어레이 기판 상에 형성된 화소 구조는 도시된 바와 같이, 데이터 버스 라인(26a, 26b)과 게이트 버스 라인(20a, 20b)이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 상기 단위 화소 영역에는 공통 전극(31a)과 화소 전극(35)이 다수개의 바로 구성된 슬릿 형태로 배치되어 있다.

또한, 상기 게이트 버스 라인(20a)과 평행한 방향으로 공통 버스 라인(31)이 배치되어 있는데, 상기 공통 버스 라인(31)은 상기 공통 전극(31a)과 전기적으로 연결되어 공통 전압을 인가한다.

그리고 상기 데이터 버스 라인(26a)과 게이트 버스 라인(20a, 20b)이 수직으로 교차되는 영역 상에는 박막 트랜지스터가 배치되어 있고, 상기 박막 트랜지스터의 소오스 전극(27a)과는 상기 데이터 버스 라인(26a)과 연결되고, 드레인 전극(27b)과는 상기 화소 전극(35)과 연결되어 있다.

또한, 상기 게이트 버스 라인(20b)과 오버랩 되는 영역, 즉 상기 데이터 버스 라인(26a)이 형성되는 층에 스토리지 커패시터를 형성하기 위하여 스토리지 전극(30)이 배치되어 있다.

상기 스토리지 전극(30)은 하부에 배치되어 있는 게이트 버스 라인(20b)과의 사이에 스토리지 커패시터를 형성한다.

또한, 상기 게이트 버스 라인(20b), 게이트 전극(21), 공통 버스 라인(31), 공통 전극(31a)등 게이트 배선들과, 화소 전극(35)은 ITO 금속과 Cu 금속의 이중 배선 구조를 하고 있다.

특히, 본 발명에서는 게이트 배선(21, 31, 31a)과 화소 전극(35)을 형성하기 위하여 ITO 금속과 Cu 금속으로된 이중 금속막을 증착하고, 이중 Cu 금속과 ITO 금속을 연속 식각하여 형성한다.

따라서, 상기 화소 전극(35)은 게이트 배선들선(21, 31, 31a)이 형성된 층에 형성된다.

상기 게이트 배선들(21, 31, 31a)을 형성하기 위하여 ITO 금속과 Cu 금속으 로 구성된 이중 금속막이 증착되어 있고, 이를 2번 또는 3번의 식각에 의하여 게이트 배선들과 화소 전극을 형성하기 때문에 상기 게이트 전극(21), 게이트 버스 라인(20a, 20b), 공통 버스 라인(31), 공통 전극(31a) 및 화소 전극(35)은 ITO 금속과 Cu 금속으로 구성된 이중 배선 구조를 한다.

그러므로 본 발명에서는 글라스 기판 상에 ITO 금속과 Cu 금속으로된 이중 금속막을 증착하고 이를 식각하여 게이트 배선(20a, 20b, 31, 31a)과 화소 전극(35)을 동시에 형성하므로 마스크 공정 수를 줄일 수 있는 효과가 있다.

아울러, 상기 화소 전극(35)과 게이트 배선들(21, 31, 31a)을 ITO 금속과 Cu 금속으로된 이중 배선으로 형성함으로써, Cu의 저 저항 배선 특성을 얻을 수 있다.

도 3a 내지 도 3f는 본 발명의 액정표시장치 제조 공정을 설명하기 위하여 상기 도 2의 A-A'를 수직 절단한 도면이다.

도 3a에 도시된 바와 같이, 먼저, 글라스 기판(100) 상에 ITO 금속막과 Cu 금속막을 순차적으로 증착하여, 이중 금속막 구조를 형성한다.

즉, 상기 글라스 기판(100) 전 영역 상에 ITO 금속막을 증착하고, 계속해서 ITO 금속막 상에 Cu 금속막을 증착한 다음, 순차적으로 Cu 금속막, ITO 금속막을 식각한다.

그리고 본 발명에서는 ITO 금속막과 Cu 금속막으로 구성된 이중 금속막을 증착한 다음, 식각하여 게이트 전극(21), 게이트 버스 라인, 공통 전극(31a), 화소 전극(35)을 함께 형성한다.

이때, 도 4에서 설명하는 바와 같이, 이중 금속막을 식각할 때, Cu 금속막 식각, ITO 금속막 식각을 연속으로 하거나, 프로파일 향상을 위하여 도 5에서 설명한 바와 같이 Cu 금속막 식각, ITO 금속막 식각, 다시 Cu 금속막을 식각하는 공정을 순차적으로 진행한다.

상기 게이트 전극(21), 게이트 버스 라인, 공통 전극(31a), 화소 전극(35)의 구조는 ITO 금속막과 Cu 금속막으로된 이중 배선 구조를 하게 되고, 본 발명에서 제안된 2 스텝 또는 3 스텝에 의하여 이중 막을 식각할 경우 프로파일과 소자 특성을 향상시킬 수 있다.

그리고 상기와 같이 이중 금속막을 식각할 때에는 Cu와 반응하는 식각 용액과 ITO와 반응하는 식각 용액등 2종의 식각 용액을 사용하여 식각을 진행한다.

그러므로, 상기 이중 배선 구조를 하고 있는 게이트 배선들(게이트 전극(21), 공통 전극(31a), 게이트 버스 라인)과 화소 전극(35)은 상부에 존재하는 Cu 금속이 존재하므로 모두 저 저항 배선을 특성을 갖게 된다.

도 4 와 도 5는 본 발명에 따른 이중 배선 구조를 2스텝과 3스텝으로 식각한 공정을 설명하기 위한 도면으로서, Cu 금속막(51b) 식각과 ITO 금속막(51a) 식각의 2스텝만을 진행하여 게이트 배선(51)을 형성하는 경우와 Cu 금속막(61b) 식각, ITO 금속(61a) 식각, Cu 금속(61b) 식각의 3스텝만으로 진행하여 게이트 배선(61)을 형성하는 경우의 상하부 금속 패턴의 프로파일이 상이함을 알 수 있다.

도 4에서와 같이, Cu 금속막(51b) 식각과 ITO 금속막(51a) 식각의 2스텝만을 진행하는 경우에는 상기 상부의 Cu 금속막(51b)의 폭과, 하부의 ITO 금속막(51a)의 폭이 비슷한 구조를 갖는다.

하지만, 도 5에 도시된 바와 같이, Cu 금속막(61b), ITO 금속막(61a), Cu 금속막(61b)처럼 3스텝으로 진행된 경우에는 상부 Cu 금속막(61b)의 폭이 하부 ITO 금속막(61a)의 폭보다 좁기 때문에, 상기 이중 구조를 갖는 게이트 배선(61) 상부에 절연막이 도포될 경우, 부드럽게 도포될 수 있다.

도면에는 도시하였지만 설명하지 않은 50, 60은 하부 기판이다.

상기에서와 같이 ITO 금속막과 Cu 금속막의 이중 구조를 갖는 게이트 배선들과 화소 전극(35)을 형성한 다음, 도 3b와, 도 3c에 도시된 바와 같이, 기판(100)의 전 영역 상에 게이트 절연막(25)을 도포하고, 계속해서 비정질 실리콘막과 도핑된 비정질 실리콘막으로된 엑티브층(29)을 도포한다.

도 3c에서와 같이, 엑티브층(29)이 형성된 기판(100) 상에 포토 공정을 진행하여 상기 화소 전극(35)과 박막 트랜지스터의 드레인 전극 전기적 콘택을 위하여 콘택홀을 형성한다.

그런 다음, 도 3d에 도시된 바와 같이, 소오스/드레인 금속막(27)을 기판의 전 영역 상에 증착하고, 회절 노광 공정에 따른 포토 공정(photo)을 진행한다.

따라서, 소오스/드레인 전극이 형성될 영역 상에는 감광막이 하프톤 패턴(120: half tone)으로 형성된다.

도 3e에 도시된 바와 같이, 상기 하프톤 패턴 감광막(120)을 마스크로 하여 습식 식각과 건식 식각을 진행하여 박막 트랜지스터의 소오스/드레인 전극(27a, 27b)과 엑티브층(29)을 동시에 형성한다.

이때, 상기 드레인 전극(27b)은 소오스/드레인 금속막이 증착될 때, 콘택홀 형성 과정에서 오픈 시킨 화소 전극(35)과 전기적으로 콘택되어 있는 구조를 하고 있다.

즉, 상기 드레인 전극(27b)은 화소 전극(35)의 상부에 존재하는 Cu 금속과 전기적으로 콘택된 구조를 하고 있다.

또한, 화소 영역에서는 소오스/드레인 금속막과 엑티브층(29)을 모두 식각하여 게이트 절연막(25)만 존재하도록 하였다.

그런 다음, 도 3f에 도시된 바와 같이, 소오스/드레인 전극(27a, 27b)이 형성된 기판(100) 상에 보호막(39)을 도포한다.

이때, 상기 보호막(39)을 도포함에 따라 기판(100) 상에 게이트 패드, 데이터 패드 영역이 보호막(39)으로 도포되어 있어, 패드 오픈 공정을 진행하여야 한다.

상기에서는 드레인 전극(27b)과 화소 전극(35)을 전기적으로 콘택시키기 위하여 콘택홀(contact hole) 공정을 진행하였으므로, 데이터 패드 영역과 게이트 패드 영역만을 오픈 시키면 된다.

그래서, 본 발명에서는 칼라 필터 기판과의 합착, 액정 주입 후에 패드 영역을 대기 플라즈마에 의한 건식 식각 또는 HF 에천트를 사용한 건식 식각을 진행하여 패드 영역을 오픈 시킨다.

글라스 합착 공정이 진행되고 액정 주입을 하였으므로 액정 패널 형태로 절단되어 있고, 어레이 기판의 패드 영역만 노출되어 있으므로 상기 건식 식각 공정에 의하여 다른 영역에 영향을 미치지 않게 된다.

도 6은 본 발명에 따른 액정표시장치 제조 공정에 사용되는 장비의 구조를 도시한 블록도이다.

도 6에 도시된 바와 같이, 도 3a에서 설명한 바와 같이 이중 금속막을 형성하고 이를 순차적으로 2스텝 또는 3스텝 식각할 수 있는 장비를 도시하였다.

글라스 기판 상에 ITO 금속막을 증착하고, 계속해서 Cu 금속막을 증착하여 이중 금속막을 형성한 다음, 게이트 배선들과 화소 전극을 형성하기 위하여 두 번 또는 세 번의 식각 공정을 진행한다.

두 번의 식각 공정이 기본이고 상기 도 4와 도 5에서 설명한 바와 같이 금속막 패턴의 프로파일을 향상시키기 위하여 한번의 식각 공정을 추가할 수 있다.

상기 글라스 기판 상에 이중 금속막이 증착되면 이를 글라스를 이송하는 이송 라인이 배치된 버퍼 배쓰에 로딩 시킨다. 그런 다음, 상기 글라스 기판 상에 증착된 금속막 중 Cu 금속막을 식각하기 위하여 제 1 식각 배쓰로 이송 시켜 식각 공정을 진행한다.

상기 제 1 식각 배쓰에서 Cu 금속막을 식각한 다음, 제 1 세정 배쓰에서 일차적으로 글라스 세정 작업을 하고, 이를 제 1 건조 배쓰에서 건조시킨다.

상기 제 1 건조 배쓰에서 건조된 글라스는 하부에 증착된 ITO 금속막을 식각하기 위하여 제 2 식각 배쓰로 이송시켜 ITO 금속막을 식각한다.

상기와 같이 ITO 금속막이 식각되면 게이트 배선들과 화소 전극이 동시에 기판 상에 형성되게 된다.

상기 게이트 배선들과 화소 전극의 상부에 존재하는 Cu와 하부에 존재하는 ITO 금속과의 프로파일 향상을 위하여 Cu 식각 공정을 진행할 수 있다.

이렇게 식각 공정을 진행한 다음, 제 2 세정 배쓰와 제 2 건조 배쓰에서 세정 및 건조를 하고, 다음 공정을 진행한다.

따라서, 본 발명에서는 ITO 금속과 Cu 금속으로 구성된 이중 배선을 형성하면서 게이트 배선 형성 과정에서 이중 배선 구조를 갖는 화소 전극을 함께 형성할 수 있어 마스크 공정 수를 줄일 수 있다.

또한, 글라스 상에 형성된 게이트 전극, 공통 전극, 공통 버스 라인, 게이트 버스 라인을 저 저항 Cu 배선으로 형성되므로 글라스 사이즈 증가에 따른 신호 딜레이등의 문제점을 방지할 수 있다.

이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치의 게이트 배선을 Cu 금속과 ITO 금속으로 구성된 이중 배선을 사용함으로써, 게이트 배선을 저 저항 배선으로 형성할 수 있고, 아울러 마스크 공정을 줄여 3마스크 공정에 적용할 수 있는 효과가 있다.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (12)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 글라스 기판 상에 이중 금속막을 순차적으로 증착하는 단계;

   상기 증착된 이중 금속막을 차례로 연속 식각하여 이중 금속막 구조를 갖는 게이트 전극, 게이트 버스 라인, 공통 버스 라인, 공통 전극 및 화소 전극을 형성하는 단계;

   상기 게이트 전극이 형성된 기판 상에 게이트 절연막과, 비정질 실리콘막, 도핑된 비정질 실리콘막으로된 엑티브층을 순차적으로 도포하고 상기 화소전극의 이중 금속막의 일부와 인접한 글라스 기판의 일부가 노출되도록 콘택홀을 형성하는 단계;

   상기 콘택홀이 형성되어 있는 엑티브층 상에 소오스/드레인 금속막을 증착하고 회절 노광 공정에 따라 하프톤 감광막 패턴을 형성하는 단계;

   상기 하프톤 감광막 패턴을 따라 식각하여 소오스/드레인 전극을 형성하는 단계; 및

   상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하는 단계;를 포함하고,

   상기 이중 금속막은 ITO 금속막과 Cu 금속막이며, 상기 콘택홀 공정에 이해 노출되는 화소전극은 ITO 금속막과 Cu 금속막의 이중 금속막이며, 상기 드레인 전극은 노출된 화소전극의 ITO 금속막과 Cu 금속막에 직접 콘택되어 있는 것을 특징으로 하는 액정표시장치 제조방법.
7. 삭제
8. 제 6 항에 있어서,

   상기 증착된 이중 금속막을 차례로 연속 식각하여 이중 금속막 구조를 갖는 게이트 전극, 게이트 버스 라인, 공통 버스 라인, 공통 전극 및 화소 전극을 형성하는 단계는,

   상기 이중 금속막의 상측에 형성된 Cu 금속막을 1차 식각 한 후, 이후 ITO 금속막을 2차 식각하여 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
9. 제 6 항에 있어서,

   상기 증착된 이중 금속막을 차례로 연속 식각하여 이중 금속막 구조를 갖는 게이트 전극, 게이트 버스 라인, 공통 버스 라인, 공통 전극 및 화소 전극을 형성하는 단계는,

   상기 이중 금속막의 상측에 형성된 Cu 금속막을 1차 식각 한 후, 이후 ITO 금속막을 2차 식각하고, 이후 Cu 금속막을 3차 식각하여, 패터닝되는 Cu 금속막의 폭이 하측의 ITO 금속막 보다 좁게 형성하는 것을 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
10. 제 8항 또는 제 9 항에 있어서,

    상기 게이트 전극, 게이트 버스라인, 공통 전극, 공통 버스 라인 및 화소 전극은 패터닝된 ITO 금속막과 Cu 금속막의 이중 구조로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
11. 삭제
12. 삭제

Images