KR100663288B1 - 박막 트랜지스터 액정표시장치의 제조방법 - Google Patents
박막 트랜지스터 액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100663288B1 KR100663288B1 KR1020000058885A KR20000058885A KR100663288B1 KR 100663288 B1 KR100663288 B1 KR 100663288B1 KR 1020000058885 A KR1020000058885 A KR 1020000058885A KR 20000058885 A KR20000058885 A KR 20000058885A KR 100663288 B1 KR100663288 B1 KR 100663288B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal film
- mask process
- source
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 82
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000010409 thin film Substances 0.000 abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 7
- 238000002834 transmittance Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Abstract
본 발명은 4-마스크 공정을 이용하되, 공정 상의 신뢰성을 확보하면서 광 투과율을 높일 수 있는 박막 트랜지스터 액정표시장치의 제조방법을 개시한다. 개시된 본 발명의 박막 트랜지스터 액정표시장치의 제조방법은, 유리기판 상에 ITO 금속막과 게이트용 금속막을 차례로 증착하고, 그런다음, 제1마스크 공정으로 상기 막들을 패터닝하여 게이트 라인과 화소전극을 형성한다. 다음으로, 상기 결과물 상에 SiNX막과 a-Si막 및 n+ a-Si막을 차례로 증착하고, 그런다음, 제2마스크 공정으로 상기 막들을 패터닝해서 반도체층 및 액티브 라인과 게이트 절연막을 형성하고, 연이어서, 상기 화소전극 상에 잔류되어 있는 게이트용 금속막을 식각·제거한다. 그 다음, 상기 결과물 상에 소오스/드레인용 금속막을 증착하고, 그런다음, 제3마스크 공정으로 상기 막을 패터닝해서 소오스/드레인 전극을 포함한 데이터 라인을 형성하고, 연이어서, 소오스 전극과 드레인 전극 사이의 n+ a-Si막 부분을 식각하여 오믹 콘택층을 형성한다. 그리고나서, 상기 결과물 상에 보호막을 증착한 후, 제4마스크 공정으로 화소부 및 패드부에 증착된 보호막 부분을 제거한다.
Description
도 1a 내지 도 1h는 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1 : 유리기판 2 : ITO 금속막
2a : 화소 전극 3 : 게이트용 금속막
3a : 게이트 라인 4 : SiNX막
4a : 게이트 절연막 5 : a-Si막
5a : 반도체층 6 : n+ a-Si막
6a : 오믹 콘택층 7 : 소오스/드레인용 금속막
7a,7b : 소오스/드레인 전극 10 : 박막 트랜지스터
11 : 보호막
본 발명은 박막 트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 공정 상의 신뢰성을 확보하면서 광 투과율을 높일 수 있는 박막 트랜지스터 액정표시장치의 제조방법에 관한 것이다.
박막 트랜지스터 액정표시장치(이하, TFT-LCD)는 경량, 박형 및 저소비 전력 등의 특성을 갖기 때문에 CRT를 대신하여 각종 정보 기기의 단말기 또는 비디오 기기 등에 사용되고 있다. 이러한 TFT-LCD는, 크게, 박막 트랜지스터 및 화소 전극이 구비된 어레이 기판과 컬러필터 및 상대 전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착되어진 구조를 갖는다.
한편, 상기와 같은 TFT-LCD에 있어서, 그 제조 공정 수, 특히, 어레이 기판의 제조 공정 수를 감소시키는 것은 매우 중요하다. 왜냐하면, 제조 공정 수를 줄일수록 TFT-LCD의 제조 비용을 감소시킬 수 있는 바, 더 저렴한 값에 보다 많은 양의 TFT-LCD를 보급할 수 있기 때문이다. 상기 제조 공정 수의 감소는, 통상, 마스크 수의 감소에 의해 실현되며, 최근의 TFT-LCD는 BCE 기술의 적용에 따라 6-마스크 공정을 통해 제조되고 있고, 나아가, 4-마스크 공정을 통해서도 제조되고 있다.
상기에서, BCE 기술은 적용한 6-마스크 공정은 게이트 라인을 형성하기 위한 제1마스크 공정과, ITO 재질의 화소 전극을 형성하기 위한 제2마스크 공정, 게이트 절연막을 패터닝하기 위한 제3마스크 공정, 반도체층 및 액티브 라인을 형성하기 위한 제4마스크 공정, 소오스/드레인 전극을 포함한 데이터 라인을 형성하기 위한 제5마스크 공정, 및 보호막을 패터닝하기 위한 제6마스크 공정으로 이루어진다.
반면, 4-마스크 공정은 탑 ITO 구조를 갖으며, 반도체 제조 공정에서 사용되는 할프 톤 마스크(Half Tone Mask)를 이용하는 것에 의해서 반도체층 및 액티브 라인을 형성하기 위한 마스크 공정과 소오스/드레인을 포함한 데이터 라인을 형성하기 위한 마스크 공정을 하나의 마스크 공정으로 행하는 방식이다.
그러나, 종래의 BCE 기술을 적용한 6-마스크 공정 및 할프 톤 마스크를 이용한 4-마스크 공정은 화소영역에 게이트 절연막, 보호막 및 화소전극이 적층됨에 따라 광 투과율이 낮은 문제점이 있고, 또한, ITO 에천트(etchant)에 의해서 하부 레이어의 어택 (attack)이 야기됨은 물론, 마스크 공정과 감광막 제거 공정이 공정 상의 정밀도를 요구하는 바, 공정 상의 신뢰성이 확보되지 못하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 4-마스크 공정을 이용하되, 공정 상의 신뢰성을 확보하면서 광 투과율을 높일 수 있는 TFT-LCD의 제조방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD의 제조방법은, 유리기판 상에 화소전극용 ITO 금속막과 게이트용 금속막을 차례로 증착하는 단계; 상기 게이트용 금속막과 화소전극용 ITO 금속막을 제1마스크 공정으로 패터닝하여 게이트 라인 및 화소전극을 형성하는 단계; 상기 게이트 라인 및 화소전극이 형성된 기판 결과물 상에 SiNX막과 a-Si막 및 n+ a-Si막을 차례로 증착하는 단계; 상기 n+ a-Si막과 a-Si막 및 SiNX막을 제2마스크 공정으로 패터닝하여 반도체층 및 액티브 라인과 게이트 절연막을 형성함과 아울러 ITO 금속막으로 이루어진 화소전극 상에 잔류되어 있는 게이트용 금속막을 제거하는 단계; 상기 반도체층 및 액티브 라인과 게이트 절연막이 형성된 기판 결과물 상에 소오스/드레인용 금속막을 증착하는 단계; 상기 소오스/드레인용 금속막을 제3마스크 공정으로 패터닝하여 소오스/드레인 전극을 포함한 데이터 라인을 형성하고, 상기 소오스 전극과 드레인 전극 사이의 n+ a-Si막 부분을 식각하여 오믹 콘택층을 형성하는 단계; 상기 소오스/드레인 전극을 포함한 데이터 라인과 오믹 콘택층이 형성된 기판 결과물 상에 보호막을 증착하는 단계; 및 상기 보호막을 제4마스크 공정으로 패터닝하여 화소전극을 노출시키는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 할프 톤 마스크를 사용하지 않는 것에 기인해서 공정 상의 신뢰성을 높일 수 있으며, 또한, ITO 재질의 화소전극을 최하부에 배치시키는 것에 기인해서 ITO 에천트에 의한 하부 레이어의 어택 야기를 방지할 수 있고, 게다가, 화소영역에서의 게이트 절연막 및 보호막을 제거하는 의해서 광 투과율을 높일 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 TFT-LCD의 제조방법을 설명하기 위한 각 공정별 단면도로서, 이를 설명하하면 다음과 같다.
도 1a 및 도 1b를 참조하면, 유리기판(1) 상에 ITO 금속막(2)과 게이트용 금속막(3)을 차례로 증착한다. 그 다음, 상기 게이트용 금속막(3) 상에 감광막으로 이루어지면서 게이트 라인 형성 영역 및 화소전극 형성 영역을 블로킹(blocking)하는 제1마스크(도시안됨)를 형성하고, 이어서, 상기 제1마스크를 이용하여 상기 게이트용 금속막(3)과 ITO 금속막(2)을 식각함으로써 게이트 라인(3a)과 화소전극(2a)을 형성한다. 이때, 도시된 바와 같이, 화소부에 형성된 화소전극(2a) 상에는 게이트용 금속막(3)이 잔류된다. 이후, 공지된 에이싱(ashing) 공정으로 상기 제1마스크를 제거한다.
도 1c 및 도 1d를 참조하면, 상기 결과물 상에 SiNX막(4)과, a-Si막(5) 및 n+ a-Si막(6)을 차례로 증착한다. 그 다음, 상기 n+ a-Si막(6) 상에 반도체층 형성 영역과 액티브 라인 형성 영역을 블로킹하는 제2마스크(도시안됨)를 형성하고, 이어서, 제2마스크를 이용하여 상기 n+ a-Si막(6), a-Si막(5) 및 SiNX막(4)을 식각함으로써 반도체층(5a) 및 액티브 라인(도시안됨)과 게이트 절연막(4a)을 형성한다. 그리고나서, 화소부 상의 SiNX막(4)이 제거되는 것에 의해 노출된 게이트용 금속막을 식각하여 제거한다. 이후, 상기 제2마스크를 제거한다.
여기서, 상기 게이트 라인(3a)을 덮고 있는 막들, 즉, 반도체층(5a) 및 액티브 라인은 후속의 소오스/드레인 형성시에 상기 게이트 라인(3a)을 보호하도록 기능하며, 아울러, 상기 게이트 라인(3a)과 데이터 라인간을 절연시키도록 기능한다. 또한, 화소부 상에 잔류시킨 막들은 박막 트랜지스터부에서 드러난 ITO막과 보조용량을 형성하도록 기능한다.
도 1e 및 도 1f를 참조하면, 상기 결과물 상에 소오스/드레인용 금속막(7)을 증착한다. 그 다음, 상기 소오스/드레인용 금속막(7) 상에 소오스/드레인 전극 형성 영역과 데이터 라인 형성 영역을 블로킹하는 제3마스크를 형성하고, 제3마스크 를 이용하여 상기 소오스/드레인용 금속막(7)을 식각함으로써 소오스/드레인 전극 (7a, 7b)을 포함한 데이터 라인(도시안됨)을 형성하고, 연이어서, 소오스 전극(7a)과 드레인 전극(7b) 사이의 n+ a-Si막 부분을 식각하여 오믹 콘택층(6a)을 형성함으로써, 박막 트랜지스터(10)를 구성한다. 이후, 상기 제3마스크를 제거한다.
도 1g 및 도 1h를 참조하면, 상기 결과물 상에 SiNX막 재질의 보호막(11)을 증착한다. 그 다음, 상기 보호막(11) 상에 박막 트랜지스터(10)를 블로킹하는 제4마스크(도시안됨)를 형성하고, 상기 제4마스크를 이용하여 상기 보호막(11)을 식각함으로써 상기 화소부의 화소전극(2a)를 노출시키고, 아울러, 도시하지는 않았으나, 게이트 패드 및 데이터 패드도 노출시킨다.
한편, 상기 보호막(11)에 대한 식각시에는 이웃하여 배치되는 데이터 라인들 사이에서 게이트 라인(3a) 상에 잔류된 a-Si막 부분을 통해 커런트(current)가 흐르는 것이 방지되도록, 상기 데이트 라인들 사이에 배치된 게이트 라인 부분 상의 n+ a-Si막 및 a-Si막의 일부분을 함께 제거한다.
이후, 상기 제4마스크를 제거한 상태에서, 공지된 후속 공정을 수행하여 TFT-LCD를 완성한다.
상기와 같은 본 발명의 제조방법은 2회의 마스크 공정을 통해 게이트 라인, 화소 전극, 게이트 절연막 및 반도체층을 포함한 액티브 라인을 형성할 수 있기 때문에, 할프 톤 마스크를 사용하지 않고도, 동일한 수, 즉, 4장의 마스크를 사용하여 TFT-LCD의 하부기판을 제조할 수 있다.
또한, 본 발명의 제조방법은 화소영역 내에 게이트 절연막 및 보호막을 적층시키지 않으며, 그래서, 투과율을 향상시킨다.
한편, 도시하지는 않았으나, 게이트용 금속막과 데이터 라인을 연결시킴에 있어서, 본 발명에서는 게이트용 금속막 하부의 ITO 금속막을 통해 데이터 라인과의 연결할 수 있다. 또한, 본 발명의 다른 실시예로서, 공통전극라인은 소오스/드레인용 금속막으로 형성할 수도 있다.
이상에서와 같이, 본 발명은 할프 톤 마스크를 사용하지 않고도, 4-마스크 공정을 통해 TFT-LCD의 하부기판을 제조할 수 있는 바, 공정 상의 신뢰성을 확보할 수 있다. 또한, 본 발명은 ITO 재질의 화소전극이 최하부에 배치되는 바, ITO 에천트에 의한 하부 레이어의 어택 야기를 방지할 수 있으며, 그래서, 데이터 오픈과 같은 결함을 근본적으로 방지할 수 있다. 게다가, 본 발명은 화소영역에 게이트 절연막 및 보호막이 배치되지 않도록 하는 바, 보다 향상된 투과율을 얻을 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (2)
- 유리기판 상에 화소전극용 ITO 금속막과 게이트용 금속막을 차례로 증착하는 단계;상기 게이트용 금속막과 화소전극용 ITO 금속막을 제1마스크 공정으로 패터닝하여 게이트 라인 및 화소전극을 형성하는 단계;상기 게이트 라인 및 화소전극이 형성된 기판 결과물 상에 SiNX막과 a-Si막 및 n+ a-Si막을 차례로 증착하는 단계;상기 n+ a-Si막과 a-Si막 및 SiNX막을 제2마스크 공정으로 패터닝하여 반도체층 및 액티브 라인과 게이트 절연막을 형성함과 아울러 ITO 금속막으로 이루어진 화소전극 상에 잔류되어 있는 게이트용 금속막을 제거하는 단계;상기 반도체층 및 액티브 라인과 게이트 절연막이 형성된 기판 결과물 상에 소오스/드레인용 금속막을 증착하는 단계;상기 소오스/드레인용 금속막을 제3마스크 공정으로 패터닝하여 소오스/드레인 전극을 포함한 데이터 라인을 형성하고, 상기 소오스 전극과 드레인 전극 사이의 n+ a-Si막 부분을 식각하여 오믹 콘택층을 형성하는 단계;상기 소오스/드레인 전극을 포함한 데이터 라인과 오믹 콘택층이 형성된 기판 결과물 상에 보호막을 증착하는 단계; 및상기 보호막을 제4마스크 공정으로 패터닝하여 화소전극을 노출시키는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 보호막에 대한 패터닝은상기 데이터 라인들 사이에 배치된 게이트 라인 부분 상의 n+ a-Si막 및 a-Si막의 일부분을 함께 제거하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000058885A KR100663288B1 (ko) | 2000-10-06 | 2000-10-06 | 박막 트랜지스터 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000058885A KR100663288B1 (ko) | 2000-10-06 | 2000-10-06 | 박막 트랜지스터 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020028014A KR20020028014A (ko) | 2002-04-15 |
| KR100663288B1 true KR100663288B1 (ko) | 2007-01-02 |
Family
ID=19692250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000058885A KR100663288B1 (ko) | 2000-10-06 | 2000-10-06 | 박막 트랜지스터 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100663288B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9646996B2 (en) | 2013-09-11 | 2017-05-09 | Samsung Display Co., Ltd. | Thin film transistor substrate and manufacturing method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982178B2 (en) | 2002-06-10 | 2006-01-03 | E Ink Corporation | Components and methods for use in electro-optic displays |
| CN103928405A (zh) * | 2014-03-28 | 2014-07-16 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制造方法 |
| KR102621592B1 (ko) | 2018-08-23 | 2024-01-08 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
-
2000
- 2000-10-06 KR KR1020000058885A patent/KR100663288B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9646996B2 (en) | 2013-09-11 | 2017-05-09 | Samsung Display Co., Ltd. | Thin film transistor substrate and manufacturing method thereof |
| US10288966B2 (en) | 2013-09-11 | 2019-05-14 | Samsung Display Co., Ltd. | Thin film transistor substrate and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020028014A (ko) | 2002-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6337284B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| TWI393970B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| JP2008010440A (ja) | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| US6927087B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| US8178374B2 (en) | Thin film patterning method and method for manufacturing a liquid crystal display device | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| US7575945B2 (en) | Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| KR100807580B1 (ko) | 액정 표시장치의 제조방법 | |
| JPH1068970A (ja) | 液晶表示装置の製造方法及び液晶表示装置の構造 | |
| TW201322340A (zh) | 畫素結構及其製作方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100272255B1 (ko) | 박막트랜지스터제조방법 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20060021530A (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| JP4152396B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| KR100527086B1 (ko) | 액정표시장치의 제조방법 | |
| JPH1039331A (ja) | アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| JP3528388B2 (ja) | トランジスタアレイの製造方法 | |
| KR20060021531A (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141118 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151116 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 13 |