TWI393970B - 薄膜電晶體陣列面板及其製造方法 - Google Patents

薄膜電晶體陣列面板及其製造方法 Download PDF

Info

Publication number
TWI393970B
TWI393970B TW093101177A TW93101177A TWI393970B TW I393970 B TWI393970 B TW I393970B TW 093101177 A TW093101177 A TW 093101177A TW 93101177 A TW93101177 A TW 93101177A TW I393970 B TWI393970 B TW I393970B
Authority
TW
Taiwan
Prior art keywords
gate
layer
portions
forming
photoresist
Prior art date
Application number
TW093101177A
Other languages
English (en)
Other versions
TW200500707A (en
Inventor
Jun-Hyung Souk
Jeong-Young Lee
Jong-Soo Yoon
Kwon-Young Choi
Bum-Ki Baek
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200500707A publication Critical patent/TW200500707A/zh
Application granted granted Critical
Publication of TWI393970B publication Critical patent/TWI393970B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Description

薄膜電晶體陣列面板及其製造方法
本發明係關於薄膜電晶體陣列面板及其製造方法。
液晶顯示器(LCD)係最普遍使用的平面面板顯示器中其中一者。一LCD包括具有場產生電極的兩片面板，以及一插入其中的液晶(LC)層。該等LCD會藉由施加電壓給該等場產生電極以便於該LC層中產生一電場(其可決定該LC層中的LC分子的配向，以調整入射光的偏光)，用以顯示影像。
在複數個個別面板上含有場產生電極的LCD中，其中一種LCD會於其中一面板上提供排列成矩陣形式的複數個像素電極；以及提供一共用電極，用以覆蓋另一面板的整個表面。藉由施加個別電壓給該等個別像素電極便可達到該LCD的影像顯示效果。為施加該等個別電壓，會有複數個三端薄膜電晶體(TFT)被連接至該等個別像素電極；以及複數個閘極線路傳送信號，用以控制該等TFT；以及於該面板上提供欲被施加至該等像素電極之上的複數個資料線路傳送電壓。
一LCD的面板具有層狀結構，其包括數層導電層和數層絕緣層。該等閘極線路、該等資料線路、以及該等像素電極係由不同的導電層所製成(下文中稱為「閘極導體」、「資料導體」、以及「像素導體」)，較佳的係可依序沉積並且以絕緣層加以隔離。一TFT包括三種電極：一由該閘極導體所製成的閘極電極，以及由該資料導體所製成的源極電極 及汲極電極。該源極電極及該汲極電極會藉由通常位於兩者下方的半導體而互相連接，而該汲極電極則會透過一絕緣層中的孔穴被連接至該像素電極。
該閘極導體及該資料導體由含Al金屬(例如電阻率非常低的Al和Al合金，以縮短該等閘極線路和該等資料線路中的信號延遲)所製成。該等像素電極通常係由透明的導電材料所製成，例如氧化銦錫(ITO)及氧化銦鋅(IZO)，就兩種材料而言，於施加電壓及光穿透時便會產生電場。
同時，含Al金屬和ITO或IZO間的接觸會造成數項問題，例如腐蝕該含Al金屬及非常大的接觸電阻。
如上所述，汲極電極和像素電極會透過絕緣體中的接觸孔互相連接。藉由下面方式便可達到此連接效果：於該絕緣體中形成該孔穴以裸露出該汲極電極的上含Al金屬層；藉由毯覆式蝕刻法來移除該上金屬層中的該等已裸露部份，以裸露出具有極佳接觸特徵的下層；最後，於其上形成該像素電極。不過，毯覆式蝕刻經常會因對該含Al金屬層過度蝕刻至該接觸孔的側護壁下方，而產生下削現象。下削現象會造成後面形成於該下削部附近的像素電極產生斷連或是具有極差的輪廓，從而提高該像素電極和該汲極電極間的接觸電阻。
本文提供一種薄膜電晶體陣列面板，其包括：一形成於一絕緣基板上的閘極線路；一位於該閘極導電層之上的閘極絕緣層；一位於該閘極絕緣層之上的半導體層；一形成 於該閘極絕緣層之上的資料線路，而且其包括一源極電極；一至少部份形成於該半導體層之上的汲極電極；一形成於該資料線路和該汲極電極之上的鈍化層，並且具有一第一接觸孔，用以裸露出至少部份該汲極電極以及裸露出該閘極絕緣層的一部份；以及一形成於該鈍化層之上的像素電極，並且其會透過該第一接觸孔來接觸該汲極電極和該閘極絕緣層的裸露部份。
該閘極線路、該資料線路、以及該汲極電極中至少其中一者較佳的係包括一由Cr、Mo或Mo合金所製成的下膜，以及一由Al或Al合金所製成的上膜。
該鈍化層可能包括氮化矽，而該像素電極較佳的係包括IZO。
該鈍化層可能具有第二接觸孔和第三接觸孔，用以裸露出該閘極線路的末端部以及該資料線路的末端部，而且該薄膜電晶體陣列面板可能進一步包括複數個接觸輔助體，用以接觸該閘極線路的裸露末端部以及該資料線路的裸露末端部。
本發明提供一種製造薄膜電晶體陣列面板的方法，該方法包括：於一絕緣基板上形成一閘極線路；形成一閘極絕緣層；形成一半導體層；形成一資料導電層，其包括一資料線路和一汲極電極；沉積一鈍化層；形成一光阻，其包括一位於該閘極線路之一末端部上的第一部份，一位於該汲極電極之上且比第一部份還厚的第二部份，以及一比第二部份還厚的第三部份；以該光阻作為蝕刻遮罩，利用蝕 刻處理裸露出該鈍化層中位於該光阻之第二部份下方的部份以及裸露出該閘極絕緣層中位於該光阻之第一部份下方的部份；形成第一接觸孔和第二接觸孔，分別裸露出該汲極電極以及該閘極線路的該等末端部；以及形成一像素電極，其會透過該第一接觸孔被連接至該汲極電極。
該光阻進一步包括一位於該資料線路之末端部之上的第四部份，而且該方法進一步包括形成一第三接觸孔，以裸露出該資料線路之該末端部。
較佳的係可利用乾式蝕刻法，於該光阻蝕刻率和該鈍化層蝕刻率實質相同的條件下，實施該裸露作業。
該閘極線路的裸露部份較佳的係比該鈍化層的裸露部份還厚。
較佳的係可利用乾式蝕刻法，於該閘極絕緣層蝕刻率和該鈍化層蝕刻率實質相同的條件下，形成該第一接觸孔和該第二接觸孔。
該閘極線路或該資料線路可能包括一由Cr、Mo或Mo合金所製成的下膜，以及一由Al或Al合金所製成的上膜。
該方法可能進一步包括：於形成該像素電極之前先移除該上膜。
該像素電極可能包括IZO，而該資料線路和該半導體層則可利用一單光阻膜來形成。
現在將於下文中參考附圖更完整地說明本發明，圖中顯示的係本發明的較佳具體實施例。不過，本發明可具體化 為不同的形式，而不應該僅限於本文所提及的具體實施例。
在該等圖式中，為清楚起見，會放大各層、各膜與各區域的厚度。所有圖中相同的符號代表相同的元件。應該瞭解的係，當一元件(例如一層、膜、區域或基板)表示係位於另一元件「之上」時，其可能係直接位於該另一元件的上面，或是也可能有中間元件存在。相反地，當一元件表示係「直接」位於另一元件之上時，便表示沒有任何中間元件存在。
現在，將參考該等附圖來說明本發明之具體實施例的TFT陣列面板及其製造方法。
圖1為根據本發明具體實施例之LCD的概略圖。
參考圖1，一LCD包括一對面板100和200，以及一介於兩者之間的液晶層3。其中一面板100稱為「TFT陣列面板」，其包括複數個TFT Q，複數個像素電極191，複數條閘極線路121，以及複數條資料線路171。每個像素電極191皆會透過該等TFT Q中至少其中一者被連接至一對該等閘極線路121及該等資料線路171。另一面板200包括一共用電極270，用以配合該等像素電極191來產生電場；以及複數個彩色濾片230，用以進行彩色顯示。該像素電極191及該共用電極270的作用如同一具有液晶介電質的液晶電容器CLC 。該共用電極270可能係位於該TFT陣列面板100之上，而且該等像素電極191和該共用電極270具有柱狀或條狀形狀。
現在將參考圖2和3來詳細說明一LCD的TFT陣列面板。
圖2為根據本發明具體實施例之LCD的示範TFT陣列面板的佈置圖，而圖3為圖2所示之TFT陣列面板沿著直線III-III'的剖面圖。
於一絕緣基板110之上會形成複數條閘極線路121，用以傳送閘極信號。每條閘極線路121實質上皆係延伸於橫向方向中，而且每條閘極線路121的複數個部份會形成複數個閘極電極123。每條閘極線路121皆包括複數個向下突出的突出部127，以及一末端部125，其具有較寬的寬度來接觸另一層或一外部裝置。
該等閘極線路121皆包括具有不同物理特徵的兩層膜，一下膜和一上膜。上膜較佳的係由低電阻率的金屬(其包括含Al金屬，例如Al和Al合金)所製成，用以縮短該等閘極線路121中的信號延遲或電壓降。相反地，下膜較佳的係由Cr、Mo、Mo合金、Ta及Ti等材料所製成，該等材料和其它材料(例如氧化銦錫(ITO)及氧化銦鋅(IZO))具有極佳的物理、化學、以及電接觸特徵。下膜材料和上膜材料的極佳示範組合為Cr和Al-Nd合金。圖2中，元件符號123p和123q分別表示閘極電極123的下膜和上膜，元件符號127p和127q分別表示突出部127的下膜和上膜，元件符號125p和125q分別表示末端部125的下膜和上膜。
可移除每條閘極線路121的末端部125的上膜125q的其中一部份，以裸露出該末端部125的下膜125p的下方部份。此外，上膜和下膜的橫側會漸漸變細，而且該等橫側相對於該基板110表面的傾角的範圍約介於30-80度之間。
於該等閘極線路121之上會形成一閘極絕緣層140，其較佳的係由氮化矽(SiNx)所製成。
於該閘極絕緣層140之上會形成由氫化非晶矽(下文簡稱為「a-Si」)所製成的複數個半導體條151。每個半導體條151實質上皆係延伸於縱向方向中，並且會朝該等閘極電極123叉出複數個突出部154。每個半導體條151的寬度於該等閘極線路121附近會變得比較大，致使該半導體條151可覆蓋該等閘極線路121中極大的區域。
於該等半導體條151之上會形成複數個歐姆接觸條161和歐姆接觸島165，其較佳的係由矽化物或高度摻雜著n型雜質的n+氫化a-Si所製成。每個歐姆接觸條161皆具有複數個突出部163，而且該等突出部163和該等歐姆接觸島165皆係成對出現於該等半導體條151之該等突出部154之上。
該等半導體條151的該等橫側以及該等歐姆接觸條161和歐姆接觸島165皆會漸漸變細，而且較佳的係其傾角的範圍約介於30-80度之間。
於該等歐姆接觸條161和歐姆接觸島165和該閘極絕緣層140之上會形成複數條資料線路171、複數個汲極電極175、以及複數個儲存電容器導體177。
該等用以傳送資料電壓的資料線路171實質上係延伸於縱向方向中，並且和該等閘極線路121相交。每條資料線路171的複數個分支會朝該等汲極電極175突出，用以形成複數個源極電極173。每對該等源極電極173和該等汲極電極175皆互相隔離，並且係位於一閘極電極123的兩側。一閘 極電極123、一源極電極173、一汲極電極175以及一半導體條151之一突出部154會形成一TFT，其會於位在該源極電極173和該汲極電極175間的突出部154中形成一通道。
該等儲存電容器導體177會和該等閘極線路121的突出部127重疊。
該等資料線路171、該等汲極電極175、以及該等儲存電容器導體177還包括一下膜175p及177p，較佳的係由Mo、Mo合金或Cr所製成；以及一位於其上的上膜175q及177q，而且較佳的係由含Al金屬所製成。每條資料線路171皆包括一末端部179，其具有較寬的寬度來接觸另一層或一外部裝置，並且可移除該末端部179的上膜179q的其中一部份，以裸露出該末端部179的下膜179p的下方部份。
和該等閘極線路121相同的係，該等資料線路171、該等汲極電極175及該等儲存電容器導體177的下膜175p、177p以及上膜175q及177q皆具有漸漸變細的橫側，而且其傾角的範圍約介於30-80度之間。
該等歐姆接觸條161和歐姆接觸島165僅會於該等下方半導體條151以及其上的該等上方資料線路171和該等上方汲極電極175之間相交，並且降低其間的接觸電阻。該等半導體條151包括複數個裸露部份(例如位於該等源極電極173和該等汲極電極175之間的部份)，該等裸露部份並未被該等資料線路171和該等汲極電極175覆蓋住。雖然該等半導體條151於大部份的地方皆比該等資料線路171還窄，不過，如上所述，該等半導體條151的寬度於該等閘極線路附 近會變得非常大，以增強該等閘極線路121和該等資料線路171間的絕緣效果。
於該等資料線路171、該等汲極電極175、該等儲存導體177、以及該等半導體條151的裸露部份之上會形成一鈍化層180。該鈍化層180較佳的係由下面材料所製成：具有極佳平坦特徵的感光有機材料；極低介電絕緣材料，例如利用電漿增強化學汽相沉積法(PECVD)所形成的a-Si：C：O及a-Si：O：F；或是無機材料，例如氮化矽。
該鈍化層180具有複數個接觸孔185、187及189，用以分別裸露出該等汲極電極175的下膜175p，該等儲存導體177的下膜177p，以及該等資料線路171的該等末端部179的下膜179p。該鈍化層180和該閘極絕緣層140具有複數個接觸孔182用以裸露出該等閘極線路121的該等末端部125的下膜125p。
此外，圖2和3顯示出接觸孔185及187會裸露出該等下膜175p和177p的邊緣以及該閘極絕緣層140的某些部份。每個接觸孔185的尺寸較佳的係小於10×10平方微米且大於等於4×4平方微米。接觸孔182及189會裸露出該等末端部125和179的至少其中一個邊緣，而且會大於該等接觸孔185，以降低接觸電阻。
於該鈍化層180之上會形成複數個像素電極191以及複數個接觸輔助體192及199，較佳的係皆由ITO或IZO所製成。
該等像素電極191會透過該等接觸孔185實際且電連接至該等汲極電極175，並且透過該等接觸孔187連接至該等儲 存電容器導體177，致使該等像素電極191可從該等汲極電極175中接收該等資料電壓，並且將該等已接收資料電壓傳送給該等儲存電容器導體177。
回頭參考圖1，被供應該等資料電壓的該等像素電極191會配合另一面板200上的共用電極270來產生電場，該電場會對位於其間的液晶層3中的液晶分子重新配向。
如上所述，一像素電極191和一共用電極270會形成一液晶電容器CLC ，其可於關閉該TFT Q之後來儲存已施加的電壓。一額外的電容器稱為「儲存電容器」，其係和該液晶電容器CLC 並聯，並且係用於增強電壓儲存能力。藉由將該等像素電極191和其附近的該等閘極線路121(或稱為「先前的閘極線路」)互相重疊便可實現該等儲存電容器。藉由下面的方式便可提高該等儲存電容器的電容(即儲存電容)：於該等閘極線路121處提供該等突出部127，以提高重疊面積；以及於該等像素電極191下方提供該等儲存電容器導體177(其會被連接至該等像素電極191，並且和該等突出部127重疊)，以縮短該等終端間的距離。
該等像素電極191會和該等閘極線路121及該等資料線路171重疊，以提高孔徑比，不過其並非必要條件。
該等接觸輔助體192和199會分別透過該等接觸孔182和189被連接至該等閘極線路121的該等裸露末端部125和該等資料線路171的該等裸露末端部179。該等接觸輔助體192和199並非必要物體，不過較佳的係具備該等接觸輔助體，以保護該等裸露部份125和179，並且增補該等裸露部份125 和179與外部裝置的黏結效果。
如上所述，該等閘極線路121之該等末端部125、該等資料線路171之該等末端部179、該等汲極電極175、以及該等儲存電容器導體177的下膜125p、179p、175p以及177p皆會被裸露出來，該等下膜和ITO及IZO具有極佳的接觸特徵，而且該等接觸孔185和187會裸露出該等下膜175p和177p的至少一個邊緣。據此，該等像素電極191和該等接觸輔助體192和199便會以非常大的接觸面積和該等下膜175p、177p、125p以及179p產生接觸，以提供非常低的接觸電阻。
根據本發明另一具體實施例，該等像素電極191係由透明導電聚合物所製成。就一反射式LCD而言，該等像素電極191則係由不透明反射金屬所製成。於該些情況中，該等接觸輔助體192和199可能係由不同於該等像素電極191的材料(例如ITO或IZO)所製成。
現在將參考圖2和3來詳細說明一LCD的TFT陣列面板。
圖2為根據本發明具體實施例之LCD的示範TFT陣列面板的佈置圖，而圖3為圖2所示之TFT陣列面板沿著直線III-III'的剖面圖。
於一絕緣基板110之上會形成複數條閘極線路121，用以傳送閘極信號。每條閘極線路121實質上皆係延伸於橫向方向中，而且每條閘極線路121的複數個部份會形成複數個閘極電極123。每條閘極線路121皆包括複數個向下突出的突出部127，以及一末端部125，其具有較寬的寬度來接觸另一層或一外部裝置。
該等閘極線路121皆包括具有不同物理特徵的兩層膜，一下膜和一上膜。上膜較佳的係由低電阻率的金屬(其包括含Al金屬，例如Al和Al合金)所製成，用以縮短該等閘極線路121中的信號延遲或電壓降。相反地，下膜較佳的係由Cr、Mo、Mo合金、Ta及Ti等材料所製成，該等材料和其它材料(例如氧化銦錫(ITO)及氧化銦鋅(IZO))具有極佳的物理、化學、以及電接觸特徵。下膜材料和上膜材料的極佳示範組合為Cr和Al-Nd合金。圖2中，元件符號123p和123q分別表示閘極電極123的下膜和上膜，元件符號127p和127q分別表示突出部127的下膜和上膜，元件符號125p和125q分別表示末端部125的下膜和上膜。
可移除每條閘極線路121的末端部125的上膜125q的其中一部份，以裸露出該末端部125的下膜125p的下方部份。此外，上膜和下膜的橫側會漸漸變細，而且該等橫側相對於該基板110表面的傾角的範圍約介於30-80度之間。
於該等閘極線路121之上會形成一閘極絕緣層140，其較佳的係由氮化矽(SiNx)所製成。
於該閘極絕緣層140之上會形成由氫化非晶矽(下文簡稱為「a-Si」)所製成的複數個半導體條151。每個半導體條151實質上皆係延伸於縱向方向中，並且會朝該等閘極電極123叉出複數個突出部154。每個半導體條151的寬度於該等閘極線路121附近會變得比較大，致使該半導體條151可覆蓋該等閘極線路121中極大的區域。
於該等半導體條151之上會形成複數個歐姆接觸條161和 歐姆接觸島165，其較佳的係由矽化物或高度摻雜著n型雜質的n+氫化a-Si所製成。每個歐姆接觸條161皆具有複數個突出部163，而且該等突出部163和該等歐姆接觸島165皆係成對出現於該等半導體條151之該等突出部154之上。
該等半導體條151的該等橫側以及該等歐姆接觸條161和歐姆接觸島165皆會漸漸變細，而且較佳的係其傾角的範圍約介於30-80度之間。
於該等歐姆接觸條161和歐姆接觸島165和該閘極絕緣層140之上會形成複數條資料線路171、複數個汲極電極175、以及複數個儲存電容器導體177。
該等用以傳送資料電壓的資料線路171實質上係延伸於縱向方向中，並且和該等閘極線路121相交。每條資料線路171的複數個分支會朝該等汲極電極175突出，用以形成複數個源極電極173。每對該等源極電極173和該等汲極電極175皆互相隔離，並且係位於一閘極電極123的兩側。一閘極電極123、一源極電極173、一汲極電極175以及一半導體條151之一突出部154會形成一TFT，其會於位在該源極電極173和該汲極電極175間的突出部154中形成一通道。
該等儲存電容器導體177會和該等閘極線路121的突出部127重疊。
該等資料線路171、該等汲極電極175、以及該等儲存電容器導體177還包括一下膜175p及177p，較佳的係由Mo、Mo合金或Cr所製成；以及一位於其上的上膜175q及177q，而且較佳的係由含Al金屬所製成。每條資料線路171皆包括 一末端部179，其具有較寬的寬度來接觸另一層或一外部裝置，並且可移除該末端部179的上膜179q的其中一部份，以裸露出該末端部179的下膜179p的下方部份。
和該等閘極線路121相同的係，該等資料線路171、該等汲極電極175及該等儲存電容器導體177的下膜175p、177p以及上膜175q及177q皆具有漸漸變細的橫側，而且其傾角的範圍約介於30-80度之間。
該等歐姆接觸條161和歐姆接觸島165僅會於該等下方半導體條151以及其上的該等上方資料線路171和該等上方汲極電極175之間相交，並且降低其間的接觸電阻。該等半導體條151包括複數個裸露部份(例如位於該等源極電極173和該等汲極電極175之間的部份)，該等裸露部份並未被該等資料線路171和該等汲極電極175覆蓋住。雖然該等半導體條151於大部份的地方皆比該等資料線路171還窄，不過，如上所述，該等半導體條151的寬度於該等閘極線路附近會變得非常大，以增強該等閘極線路121和該等資料線路171間的絕緣效果。
於該等資料線路171、該等汲極電極175、該等儲存導體177、以及該等半導體條151的裸露部份之上會形成一鈍化層180。該鈍化層180較佳的係由下面材料所製成：具有極佳平坦特徵的感光有機材料；極低介電絕緣材料，例如利用電漿增強化學汽相沉積法(PECVD)所形成的a-Si：C：O及a-Si：O：F；或是無機材料，例如氮化矽。
該鈍化層180具有複數個接觸孔185、187及189，用以分 別裸露出該等汲極電極175的下膜175p，該等儲存導體177的下膜177p，以及該等資料線路171的該等末端部179的下膜179p。該鈍化層180和該閘極絕緣層140具有複數個接觸孔182用以裸露出該等閘極線路121的該等末端部125的下膜125p。
此外，圖2和3顯示出接觸孔185及187會裸露出該等下膜175p和177p的邊緣以及該閘極絕緣層140的某些部份。每個接觸孔185的尺寸較佳的係小於10×10平方微米且大於等於4×4平方微米。接觸孔182及189會裸露出該等末端部125和179的至少其中一個邊緣，而且會大於該等接觸孔185，以降低接觸電阻。
於該鈍化層180之上會形成複數個像素電極191以及複數個接觸輔助體192及199，較佳的係皆由ITO或IZO所製成。
該等像素電極191會透過該等接觸孔185實際且電連接至該等汲極電極175，並且透過該等接觸孔187連接至該等儲存電容器導體177，致使該等像素電極191可從該等汲極電極175中接收該等資料電壓，並且將該等已接收資料電壓傳送給該等儲存電容器導體177。
回頭參考圖1，被供應該等資料電壓的該等像素電極191會配合另一面板200上的共用電極270來產生電場，該電場會對位於其間的液晶層3中的液晶分子重新配向。
如上所述，一像素電極191和一共用電極270會形成一液晶電容器CLC ，其可於關閉該TFT Q之後來儲存已施加的電壓。一額外的電容器稱為「儲存電容器」，其係和該液晶電 容器CLC 並聯，並且係用於增強電壓儲存能力。藉由將該等像素電極191和其附近的該等閘極線路121(或稱為「先前的閘極線路」)互相重疊便可實現該等儲存電容器。藉由下面的方式便可提高該等儲存電容器的電容(即儲存電容)：於該等閘極線路121處提供該等突出部127，以提高重疊面積；以及於該等像素電極191下方提供該等儲存電容器導體177(其會被連接至該等像素電極191，並且和該等突出部127重疊)，以縮短該等終端間的距離。
該等像素電極191會和該等閘極線路121及該等資料線路171重疊，以提高孔徑比，不過其並非必要條件。
該等接觸輔助體192和199會分別透過該等接觸孔182和189被連接至該等閘極線路121的該等裸露末端部125和該等資料線路171的該等裸露末端部179。該等接觸輔助體192和199並非必要物體，不過較佳的係具備該等接觸輔助體，以保護該等裸露部份125和179，並且增補該等裸露部份125和179與外部裝置的黏結效果。
如上所述，該等閘極線路121之該等末端部125、該等資料線路171之該等末端部179、該等汲極電極175、以及該等儲存電容器導體177的下膜125p、179p、175p以及177p皆會被裸露出來，該等下膜和ITO及IZO具有極佳的接觸特徵，而且該等接觸孔185和187會裸露出該等下膜175p和177p的至少一個邊緣。據此，該等像素電極191和該等接觸輔助體192和199便會以非常大的接觸面積和該等下膜175p、177p、125p以及179p產生接觸，以提供非常低的接觸電阻。
根據本發明另一具體實施例，該等像素電極191係由透明導電聚合物所製成。就一反射式LCD而言，該等像素電極191則係由不透明反射金屬所製成。於該些情況中，該等接觸輔助體192和199可能係由不同於該等像素電極191的材料(例如ITO或IZO)所製成。
現在將參考圖4A至9及圖2和3來詳細說明根據本發明具體實施例用以製造圖2和3所示之TFT陣列面板的方法。
圖4A、5A、6A及7A為圖2和3所示之TFT陣列面板於根據本發明具體實施例之製造方法的中間步驟中的佈置圖；而圖4B、5B、6B及7B則為圖4A、5A、6A及7A所示之TFT陣列面板分別沿著直線IVB-IVB'、VB-VB'、VIB-VIB'及VIIB-VIIB'的剖面圖。圖8和9為圖7A所示之TFT陣列面板於接續圖7A和7B所示之步驟的製造方法步驟中的剖面圖。
於一絕緣基板110(例如透明玻璃)之上會依序噴濺兩層導電膜，一下導電膜及一上導電膜。該上導電膜較佳的係由含Al金屬(例如Al-Nd合金)所製成。用以噴濺該上膜的Al-Nd目標物較佳的係含有2atm%(原子百分比)，而且該上膜的厚度較佳的係約2,500Å。
參考圖4A及4B，該上導電膜及該下導電膜會依序被圖案化，以形成複數條閘極線路121，包括複數個閘極電極123及複數個突出部127在內。
參考圖5A及5B，於依序沉積一閘極絕緣層140、一本質a-Si層、以及一異質a-Si層之後，便會對該異質a-Si層及該本質a-Si層進行光蝕刻處理，以形成複數個異質半導體條紋 164及包括該閘極絕緣層140上的複數個突出部154在內的複數個本質半導體條151。該閘極絕緣層140較佳的係由氮化矽所製成，厚度約介於2,000Å至5,000Å之間，而沉積溫度範圍較佳的係約介於250℃至500℃之間。
會依序噴濺兩層導電膜，一下導電膜及一上導電膜。該下導電膜較佳的係由Mo、Mo合金或Cr所製成，且厚度約為500Å。較佳的係，該上導電膜的厚度約為2,500Å，該上導電膜的噴濺目標物包括Al或含有2 atomic%(原子百分比)Nd的Al-Nd，而且該噴濺溫度則約150℃。
參考圖6A及6B，可分別對該上導電膜及該下導電膜進行濕式蝕刻和乾式蝕刻，或者對兩層膜皆進行濕式蝕刻，以形成包括複數個源極電極173在內的複數條資料線路171、複數個汲極電極175及複數個儲存電容器導體177。當該下膜係由Mo或Mo合金所製成時，便可於相同的蝕刻條件下來蝕刻該上層和該下層。
而後，便可移除該等異質半導體條紋164中未被該等資料線路171、該等汲極電極175及該等儲存電容器導體177覆蓋的部份，以完成複數個歐姆接觸條161，包括複數個突出部163及複數個歐姆接觸島165在內，以裸露出部份該等本質半導體條151。較佳的係可接著進行氧電漿處置，以安定該等半導體條151中的裸露表面。
如圖7A和7B所示，於沉積一鈍化層180之後，便可於該鈍化層180之上旋塗一光阻膜。該光阻膜會經由一曝光遮罩(未顯示)而裸露於光之中，並且顯影，致使已顯影的光阻具 有和位置相依的厚度。圖7B所示的光阻包括厚度漸減的複數個第一至第三部份。區域A1中的該等第一部份及該等汲極電極175和該等儲存電容器導體177部份上之主動接觸區域C1中的該等第二部份分別以元件符號212和214來表示，位於該等閘極線路121之末端部125上之周圍接觸區域B1中的該等第三部份則未指派任何元件符號，因為實質上其厚度為零，以便裸露出該鈍化層180之下方部份。位於該等資料線路179之末端部179上的部份214的厚度可能與該等第三部份相同。可依照後面製程步驟中的製程條件來調整該等第二部份214和該等第一部份212的厚度比。較佳的係，該等第二部份214的厚度小於等於該鈍化層180的厚度。
藉由數種技術便可讓該光阻具有位置相依的厚度，舉例來說，藉由於該曝光遮罩上提供複數個半透明區域，以及提供複數個透明區域和複數個阻光的不透明區域便可達到目的。該等半透明區域可能具有狹縫圖案、格狀圖案、中度透射率或中度厚度的薄膜。當利用狹縫圖案時，該等狹縫的寬度或該等狹縫間的距離較佳的係小於該微影蝕刻所使用之曝光機的解析度。另一範例係使用可回流的光阻。詳細地說，一旦利用僅具有透明區和不透明區的普通曝光遮罩形成一由可回流材料所製成的光阻圖案之後，其便會受到回流製程的作用，在沒有光阻的區域上流動，從而形成複數個薄部。
當使用適當的製程條件時，便可利用光阻212和214的不同厚度來選擇性地蝕刻該等下方層。所以，便可獲得具有 不同高度的複數個接觸孔182、185、187及189。
為達說明目的，該等區域A1上的部份稱為第一部份，該等主動接觸區域C1上的該鈍化層180、該等汲極電極175、該等儲存電容器導體177、該等資料線路171、及該閘極絕緣層140等部份稱為第二部份，而該等周圍接觸區域B1上之該鈍化層180、該閘極絕緣層140、及該等閘極線路121等部份則稱為第三部份。
形成此種結構的示範順序如下：如圖8所示，可利用乾式蝕刻法移除該等周圍接觸區域B1上之該鈍化層180的該等裸露第三部份，較佳的係在該鈍化層180和光阻212及214的蝕刻率實質相同的條件下來實施蝕刻，致使亦可移除該光阻的該等第二部份214或是保有較小的厚度，以進行下個蝕刻步驟。雖然乾式蝕刻法可能會蝕掉該鈍化層180之該等第二部份的頂端部份及該閘極絕緣層140之該等第三部份的頂端部份，不過較佳的係，該閘極絕緣層140之該等第三部份的厚度小於該鈍化層180之該等第二部份的厚度，致使不會於後面的步驟中移除閘極絕緣層140之該等第二部份。藉由灰化法可移除留在該等主動接觸區域C1上的光阻的該等第二部份214的殘留物，以完全裸露出該鈍化層180的該等第二部份。
參考圖9，可移除該閘極絕緣層140之該等第三部份及該鈍化層180之該等第二部份，以完成該等接觸孔182、185、187及189。可在該閘極絕緣層140的蝕刻率和該鈍化層180的蝕刻率實質相同的條件下，利用乾式蝕刻法來移除該些 部份。因為該閘極絕緣層140之該等第三部份的厚度小於該鈍化層180之該等第二部份的厚度，所以可完全移除該閘極絕緣層140之該等第三部份及該鈍化層180之該等第二部份，同時，可保留該閘極絕緣層140之該等第二部份，以避免該閘極絕緣層140被下削至該等汲極電極175和該等儲存電容器導體177下方。
而後，可移除該等閘極線路121之末端部125之上膜125q之該等第三部份及該等汲極電極175、該等儲存電容器導體177、該等資料線路171之末端部179的上膜175q、177q、179q之該等第二部份，以裸露出該等下方的下膜125p、175p、177p、179p。
最後，如圖2和3所示，可藉由噴濺和光蝕刻一ITO或IZO層，於該鈍化層180之上形成複數個像素電極191和複數個接觸輔助體192及199。因為於該等汲極電極175和該等儲存電容器導體177下方沒有任何的下削現象，所以該等像素電極191的輪廓會變得非常平滑。此外，該等像素電極191和該等接觸輔助體192及199會和該等汲極電極175及該等儲存電容器導體177的下膜175p及177p接觸，並且和該等閘極線路121及該等資料線路171的下膜125p及179p接觸，該等下膜和ITO及IZO具有極佳的接觸特徵，所以可降低接觸部份處的接觸電阻。
於根據本發明具體實施例之TFT陣列面板中，該等閘極線路121及該等資料線路171包括具有極低電阻率的Al或Al合金，同時於該等像素電極191間具有最小的接觸電阻。
現在將參考圖10-12來詳細說明根據本發明另一具體實施例之LCD的TFT陣列面板。
圖10為根據本發明另一具體實施例之LCD的示範TFT陣列面板的佈置圖，而圖11和12則分別為圖10所示之TFT陣列面板沿著直線XI-XI'及XII-XII'的剖面圖。
如圖10-12所示，根據此具體實施例之LCD的TFT陣列面板的層狀結構與圖2和3中所示的幾乎相同。也就是，會於一基板110之上形成包含複數個閘極電極123在內的複數條閘極線路121，並且依序於其上形成一閘極絕緣層140、包含複數個突出部154在內的複數個半導體條151、以及包含複數個突出部163和複數個歐姆接觸島165在內的複數個歐姆接觸條161。於該等歐姆接觸條161和歐姆接觸島165之上會形成包含複數個源極電極173和複數個汲極電極175在內的複數條資料線路171，並且於其上形成一鈍化層180。於該鈍化層180及/或該閘極絕緣層140處會提供複數個接觸孔182、185及189，並且會於該鈍化層180之上形成複數個像素電極191和複數個接觸輔助體192及199。
和圖2及3所示之TFT陣列面板不同的係，根據此具體實施例之TFT陣列面板於和該等閘極線路121相同的層上提供複數條儲存電極線路131(該等線路和該等閘極線路121係隔離的)，並沒有突出部。和該等閘極線路121相同的係，該等儲存電極線路131包括一下膜131p和一上膜131q，而且該上膜131q的該等邊緣係位於該下膜131p的該等邊緣內部，並且和其保持均勻的距離。該等儲存電極線路131會被 供應一預定電壓，例如共用電壓。未提供圖2和3所示之儲存電容器導體177，該等汲極電極175會延伸和該等儲存電極線路131發生重疊，以形成複數個儲存電容器。如果該等閘極線路121和該等像素電極191重疊所產生的儲存電容便已經足夠的話，那麼便可省略該等儲存電極線路131。
再者，接觸孔182和189會裸露出該等閘極線路121和該等資料線路171之末端部125和179的邊緣，以確保該等端部125和179與該等接觸輔助體192及199間有良好的接觸。
此外，和該等半導體條151及該等歐姆接觸條161與歐姆接觸島165一樣，於該等儲存導體177及該閘極絕緣層140之間會提供複數個半導體島157和複數個歐姆接點167。
該等半導體條151與半導體島157和該等資料線路171、該等汲極電極175、該等儲存電容器導體177及該等下方歐姆接觸條161、歐姆接觸島165、167幾乎具有相同的平面形狀，除了提供TFT的該等突出部154之外。明確地說，該等半導體島157、該等歐姆接觸島167及該等儲存導體177實質上具有相同的平面形狀。該等半導體條151包括數個裸露部份(例如位於該等源極電極173和該等汲極電極175之間的部份)，該等裸露部份並未被該等資料線路171、該等汲極電極175及該等儲存導體177覆蓋住。
現在將參考圖13A-22B及圖10-12來詳細說明根據本發明具體實施例用以製造圖10-12所示之TFT陣列面板的方法。
圖13A為圖10-12所示之TFT陣列面板於根據本發明具體實施例之製造方法的第一步驟中的佈置圖；圖13B和13C分 別為圖13A所示之TFT陣列面板沿著直線XIIIB-XIIIB'和直線XIIIC-XIIIC'的剖面圖；圖14A和14B分別為圖13A所示之TFT陣列面板沿著直線XIIIB-XIIIB'和直線XIIIC-XIIIC'的剖面圖，圖中並且圖解接續圖13B和13C所示之步驟的步驟；圖15A為該TFT陣列面板於接續圖14A和14B所示之步驟的步驟中的佈置圖；圖15B和15C分別為圖15A所示之TFT陣列面板沿著直線XVB-XVB'和直線XVC-XVC'的剖面圖；圖16A、17A和18A以及圖16B、17B和18B分別為圖15A所示之TFT陣列面板沿著直線XVB-XVB'和直線XVC-XVC'的剖面圖，圖中並且圖解接續圖15B和15C所示之步驟的步驟；圖19A為TFT陣列面板於接續圖18A和18B所示之步驟的步驟中的佈置圖；圖19B和19C分別為圖19A所示之TFT陣列面板沿著直線XIXB-XIXB'和直線XIXC-XIXC'的剖面圖；以及圖20A、21A和22A以及圖20B、21B和22B分別為圖19A所示之TFT陣列面板沿著直線XIXB-XIXB'和直線XIXC-XIXC'的剖面圖，圖中並且圖解接續圖19B和19C所示之步驟的步驟。
參考圖13A-13C，可藉由光蝕刻法於一基板110之上形成包含複數個閘極電極123在內的複數條閘極線路121，以及複數條儲存電極線路131。該等閘極線路121和該等儲存電極線路131包括下膜131p及上膜131q。
如圖12A及13B所示，可藉由CVD法依序沉積一閘極絕緣層140、一本質a-Si層150及一異質a-Si層160，致使該等層140、150及160的厚度分別約為1,500-5,000Å、500-2,000Å、 300-600Å。藉由噴濺法沉積一包含一下膜170p和一上膜170q在內的導電層170，並且於該導電層170之上塗佈一厚度約1-2微米的光阻膜310。
該光阻膜310會經由一曝光遮罩(未顯示)而裸露於光之中，並且顯影，致使已顯影的光阻具有和位置相依的厚度。圖15B和15C所示的光阻包括厚度漸減的複數個第一至第三部份。導線區域A2中的該等第一部份及通道區域C2中的該等第二部份分別以元件符號312和314來表示，其餘區域B2中的該等第三部份則未指派任何元件符號，因為實質上其厚度為零，以便裸露出該導電層170之下方部份。可依照後面製程步驟中的製程條件來調整該等第二部份314和該等第一部份312的厚度比。較佳的係，該等第二部份314的厚度小於等於該等第一部份312的厚度的一半，明確地說，小於等於4,000Å。
當使用適當的製程條件時，便可利用光阻312和314的不同厚度來選擇性地蝕刻該等下方層。所以，便可利用一連串的蝕刻步驟獲得包含複數個源極電極173和複數個汲極電極175在內的複數條資料線路171、包含複數個突出部163在內的複數個歐姆接觸條161、複數個歐姆接觸島165、以及包含複數個突出部154在內的複數個半導體條151。
為達說明目的，該等導線區域A2上的該導電層170、該異質a-Si層160以及該本質a-Si層150等部份稱為第一部份，該等通道區域C2上的該導電層170、該異質a-Si層160以及該本質a-Si層150等部份稱為第二部份，而其餘區域B2上之該 導電層170、該異質a-Si層160以及該本質a-Si層150等部份則稱為第三部份。
形成此種結構的示範順序如下：(1)移除該等導線區域A2上的該導電層170、該異質a-Si層160以及該本質a-Si層150的該等第三部份；(2)移除該光阻的該等第二部份314；(3)移除該等通道區域C2上的該導電層170及該異質a-Si層160的該等第二部份；以及(4)移除該光阻的該等第一部份312。
另一示範順序如下：(1)移除該導電層170的該等第三部份；(2)移除該光阻的該等第二部份314；(3)移除該異質a-Si層160及該本質a-Si層150的該等第三部份；(4)移除該導電層170的該等第二部份；(5)移除該光阻的該等第一部份312；以及(6)移除該異質a-Si層160的該等第二部份。
現在將詳細說明第一範例。
如圖16A和16B所示，可利用濕式蝕刻法或乾式蝕刻法移除該等其餘區域B2上之該導電層170的該等裸露第三部份，以裸露出該異質a-Si層160的該等下方第三部份。Mo、MoW、Al、Ta或Ta膜可以任何的乾式蝕刻法及濕式蝕刻法來蝕刻，而Cr膜則很難以乾式蝕刻法來蝕刻。當下膜170p係由Cr所製成時，可以CeNHO3 作為蝕刻劑，使用濕式蝕刻 法。當下膜170p係Mo或MoW時，則可以使用CF4 與HCl的混合氣體或CF4 與O2 混合氣體，而且後者混合氣體可以與該導電膜之蝕刻率相同的蝕刻率來蝕刻該光阻。
元件符號174表示的係包含互連的該等資料線路171和該等汲極電極175在內的部份導電層170。乾式蝕刻法會蝕掉光阻312和314的頂端部份。
參考圖17A和17B，較佳的係可利用乾式蝕刻法移除該等區域B2上之該異質a-Si層160的該等第三部份及該同質a-Si層150的該等第三部份，並且移除該光阻之該等第二部份314，以裸露出該等導體174的該等第二部份。移除該光阻之該等第二部份314可和移除該異質a-Si層160的該等第三部份及該本質a-Si層150的該等第三部份同時實施，亦可獨立實施。SF6 與HCl混合氣體或SF6 與O2 混合氣體可以幾近相同的蝕刻率來蝕刻該等a-Si層150、160及該光阻。藉由灰化法可移除留在該等通道區域C2上該光阻之該等第二部份314的殘留物。
於此步驟中會完成該等半導體條151，而元件符號164表示的係包含互連的該等歐姆接觸條161和該等歐姆接觸島165在內的部份異質a-Si層160，稱為「異質半導體條紋」。
如圖18A和18B所示，可移除位於該等通道區域C2上之該等導體174和該等異質a-Si條紋164的該等第二部份，以及該光阻的第一部份312。
該等導體174和該等異質半導體條紋164皆可利用SF6 及O2 的混合氣體來進行乾式蝕刻。
或者，可對該等導體174進行乾式蝕刻，同時對該等異質半導體條紋164進行乾式蝕刻。因為該等導體174的橫側也會被乾式蝕刻，但對該等異質半導體條紋164的橫側卻很難被蝕刻，所以會取得梯狀的橫向輪廓。混合氣體的範例為如上所述的CF4 與HCl以及CF4 與O2 。後者的混合氣體會讓該等本質半導體條151留下均勻的厚度。
如圖18B所示，可移除該等通道區域C2上該等本質半導體條151之該等突出部154的頂端部份，以降低厚度，並且將該光阻的該等第一部份312蝕刻至預定的厚度。
依此方式，可將每個導體174分成欲完成的一資料線路171和複數個汲極電極175，並且將每個本質半導體條紋164分成欲完成的一歐姆接觸條161和複數個歐姆接觸島165。
如圖19A和19B所示，於沉積一鈍化層180之後，便可於該鈍化層180之上旋塗一光阻膜410。該光阻膜410會經由一曝光遮罩(未顯示)而裸露於光之中，並且顯影，致使已顯影的光阻具有和位置相依的厚度。圖19B所示的光阻包括厚度漸減的複數個第一至第三部份。區域A3中的該等第一部份及該等汲極電極175部份上之主動接觸區域C3中的該等第二部份分別以元件符號412和414來表示，位於該等閘極線路121之末端部125上之周圍接觸區域B3中的該等第三部份則未指派任何元件符號，因為實質上其厚度為零，以便裸露出該鈍化層180之下方部份。位於該等資料線路179之末端部179上的部份414的厚度可能與該等第三部份相同。可依照後面製程步驟中的製程條件來調整該等第二部份414 和該等第一部份412的厚度比。較佳的係，該等第二部份414的厚度小於等於該鈍化層180的厚度。
當使用適當的製程條件時，便可利用光阻412和414的不同厚度來選擇性地蝕刻該等下方層。所以，便可獲得具有不同厚度的複數個接觸孔182、185、187及189。
為達說明目的，該等區域A3上的部份稱為第一部份，該等主動接觸區域C3上的該鈍化層180、該等汲極電極175、該等資料線路171、及該閘極絕緣層140等部份稱為第二部份，而該等周圍接觸區域B2上之該鈍化層180、該閘極絕緣層140、及該等閘極線路121等部份則稱為第三部份。
形成此種結構的示範順序如下：如圖20A及20B所示，可利用蝕刻法移除該等周圍接觸區域B3上之該鈍化層180的該等裸露第三部份。雖然乾式蝕刻法可能會蝕掉該鈍化層180之該等第二部份的頂端部份及該閘極絕緣層140之該等第三部份的頂端部份，不過較佳的係，該閘極絕緣層140之該等第三部份的厚度小於該鈍化層180之該等第二部份的厚度，致使不會於後面的步驟中移除閘極絕緣層140之該等第二部份。藉由灰化法可移除留在該等主動接觸區域C3上的光阻的該等第二部份414的殘留物，以完全裸露出該鈍化層180的該等第二部份。
參考圖21A及21B，可移除該閘極絕緣層140之該等第三部份及該鈍化層180之該等第二部份，以完成該等接觸孔182、185、及189。可在該閘極絕緣層140的蝕刻率和該鈍化層180的蝕刻率實質相同的條件下，利用乾式蝕刻法來移 除該些部份。因為該閘極絕緣層140之該等第三部份的厚度小於該鈍化層180之該等第二部份的厚度，所以可完全移除該閘極絕緣層140之該等第三部份及該鈍化絕緣層180之該等第二部份，同時，可保留該閘極絕緣層140之該等第二部份，以避免該閘極絕緣層140被下削至該等汲極電極175下方。
如圖22A及22B所示，可移除該等閘極線路121之末端部125之上膜125q之該等第三部份及該等汲極電極175、該等資料線路171之末端部179的上膜175q、179q之該等第二部份，以裸露出該等下方的下膜125p、175p、179p。
最後，如圖10至12所示，可噴濺和光蝕刻一厚度範圍約介於500Å至1,500Å之間的ITO或IZO層，形成複數個像素電極191和複數個接觸輔助體192及199。IZO層的蝕刻處理較佳的係包括利用HNO3 /(NH4 )2 Ce(NO3 )6 /H2 O的Cr蝕刻劑來進行濕式蝕刻，其並不會侵蝕該等資料線路171和該等汲極電極175的Al。
本具體實施例藉由形成該等資料線路171和該等汲極電極175以及該等歐姆接觸條161和歐姆接觸島165以及半導體條151並且利用單微影蝕刻步驟來簡化該製程。
現在將參考圖23和24來詳細說明根據本發明另一具體實施例之LCD的TFT陣列面板。
圖23為根據本發明具體實施例之LCD的示範TFT陣列面板的佈置圖，而圖24為圖23所示之TFT陣列面板沿著直線XXIV-XXIV'的剖面圖。
如圖23和24所示，根據此具體實施例之LCD的TFT陣列面板的層狀結構與圖2和3中所示的幾乎相同。也就是，會於一基板110之上形成包含複數個閘極電極123及複數個突出部127在內的複數條閘極線路121，並且依序於其上形成一閘極絕緣層140、包含複數個突出部154在內的複數個半導體條151、以及包含複數個突出部163和複數個歐姆接觸島165在內的複數個歐姆接觸條161。於該等歐姆接觸條161和歐姆接觸島165及該閘極絕緣層140之上會形成包含複數個源極電極173在內的複數條資料線路171、複數個汲極電極175、以及複數個儲存電容器導體177，並且於其上形成一鈍化層180。於該鈍化層180及/或該閘極絕緣層140處會提供複數個接觸孔182、185、187及189，並且會於該鈍化層180之上形成複數個像素電極191和複數個接觸輔助體192及199。
和圖2及3所示之TFT陣列面板不同的係，於該鈍化層180下方會形成複數個紅、綠、藍彩色濾片R、G、B。該等彩色濾片R、G、B具有複數個開口C1、C2，用以裸露出該等汲極電極175和該等儲存電容器導體177。該等彩色濾片R、G、B會互相重疊，避免漏光，而該等接觸孔185和187則係位於該等開口C1、C2內部。
如上所述，該等汲極電極的邊緣會裸露出來，留下該等汲極電極下方的閘極絕緣層，以避免於該等信號線路處發生下削現象，並且讓該等接觸部份的輪廓變得更為平滑，致使避免發生該等像素電極斷連的情形。此外，會裸露出 具有極低接觸電阻的下膜，以確保該等接觸部份的可靠度。再者，內含具有極低電阻率的上膜，以改良該產品的品質。另外，還簡化了製造方法。
雖然本發明已參考較佳具體實施例詳加說明，不過，熟習此項技術人員應瞭解可實施各種修改與替代，而不脫離隨附申請專利範圍所提出之本發明的精神與範疇。
3‧‧‧液晶層
100,200‧‧‧面板
110‧‧‧絕緣基板
121,125‧‧‧閘極線路
123‧‧‧閘極電極
131‧‧‧儲存電極線路
140‧‧‧閘極絕緣層
150‧‧‧本質a-Si層
151‧‧‧半導體條
154‧‧‧突出部
160‧‧‧異質a-Si層
161,165‧‧‧歐姆接觸條及歐姆接觸島
163‧‧‧突出部
164‧‧‧異質半導體條紋
170‧‧‧導電層
171,179‧‧‧資料線路
173‧‧‧源極電極
174‧‧‧導體
175‧‧‧汲極電極
177‧‧‧儲存電容器導體
180‧‧‧鈍化層
182,185,187,189‧‧‧接觸孔
191‧‧‧像素電極
192,199‧‧‧接觸輔助體
212,214,412,414‧‧‧光阻
230‧‧‧彩色濾片
270‧‧‧共用電極
藉由詳細說明本發明之具體實施例且參考隨附圖式，便可對本發明更為清楚，其中：圖1為根據本發明具體實施例之LCD的概略圖；圖2為根據本發明具體實施例之LCD的示範TFT陣列面板的佈置圖；圖3為圖1所示之TFT陣列面板沿著直線III-III'的剖面圖；圖4A、5A、6A及7A為圖2和3所示之TFT陣列面板於根據本發明具體實施例之製造方法的中間步驟中的佈置圖；圖4B、5B、6B及7B為圖4A、5A、6A及7A所示之TFT陣列面板沿著直線IVB-IVB'、VB-VB'、VIB-VIB'及VIIB-VIIB'的剖面圖；圖8和9為圖7A所示之TFT陣列面板於接續圖7A和7B所示之步驟的製造方法步驟中的剖面圖；圖10為根據本發明另一具體實施例之LCD的示範TFT陣列面板的佈置圖；圖11和12分別為圖10所示之TFT陣列面板沿著直線XI-XI'和直線XII-XII'的剖面圖； 圖13A為圖10-12所示之TFT陣列面板於根據本發明具體實施例之製造方法的第一步驟中的佈置圖；圖13B和13C分別為圖13A所示之TFT陣列面板沿著直線XIIIB-XIIIB'和直線XIIIC-XIIIC'的剖面圖；圖14A和14B分別為圖13A所示之TFT陣列面板沿著直線XIIIB-XIIIB'和直線XIIIC-XIIIC'的剖面圖，圖中並且圖解接續圖13B和13C所示之步驟的步驟；圖15A為該TFT陣列面板於接續圖14A和14B所示之步驟的步驟中的佈置圖；圖15B和15C分別為圖15A所示之TFT陣列面板沿著直線XVB-XVB'和直線XVC-XVC'的剖面圖；圖16A、17A和18A以及圖16B、17B和18B分別為圖15A所示之TFT陣列面板沿著直線XVB-XVB'和直線XVC-XVC'的剖面圖，圖中並且圖解接續圖15B和15C所示之步驟的步驟；圖19A為TFT陣列面板於接續圖18A和18B所示之步驟的步驟中的佈置圖；圖19B和19C分別為圖19A所示之TFT陣列面板沿著直線XIXB-XIXB'和直線XIXC-XIXC'的剖面圖；圖20A、21A和22A以及圖20B、21B和22B分別為圖19A所示之TFT陣列面板沿著直線XIXB-XIXB'和直線XIXC-XIXC'的剖面圖，圖中並且圖解接續圖19B和19C所示之步驟的步驟；圖23為根據本發明另一具體實施例之LCD的示範TFT陣 列面板的佈置圖；以及圖24為圖23所示之TFT陣列面板沿著直線XXIII-XXIII'的剖面圖。
110‧‧‧絕緣基板
123‧‧‧閘極電極
123p‧‧‧閘極電極下膜
123q‧‧‧閘極電極上膜
125‧‧‧閘極線路
125p‧‧‧閘極線路下膜
125q‧‧‧閘極線路上膜
127‧‧‧突出部
127p‧‧‧突出部下膜
127q‧‧‧突出部上膜
140‧‧‧閘極絕緣層
151‧‧‧半導體條
161‧‧‧歐姆接觸條
163‧‧‧突出部
165‧‧‧歐姆接觸島
173‧‧‧源極電極
173p‧‧‧源極電極下膜
173q‧‧‧源極電極上膜
175‧‧‧汲極電極
175p‧‧‧汲極電極下膜
175q‧‧‧汲極電極上膜
177‧‧‧儲存電容器導體
177p‧‧‧儲存電容器導體下膜
177q‧‧‧儲存電容器導體上膜
179‧‧‧資料線路
179p‧‧‧資料線路下膜
179q‧‧‧資料線路上膜
180‧‧‧鈍化層
182‧‧‧接觸孔
185‧‧‧接觸孔
187‧‧‧接觸孔
189‧‧‧接觸孔
191‧‧‧像素電極
192‧‧‧接觸輔助體
199‧‧‧接觸輔助體

Claims (14)

  1. 一種薄膜電晶體陣列面板，其包括：一形成於一絕緣基板上的閘極線路；一位於該閘極線路之上的閘極絕緣層；一位於該閘極絕緣層之上的半導體條；一形成於該閘極絕緣層之上的資料線路，而且該資料線路包括一源極電極；一至少部份形成於該半導體條之上的汲極電極；一形成於該資料線路和該汲極電極之上的鈍化層，並且具有一第一接觸孔，用以同時地裸露出至少部份該汲極電極以及裸露出該閘極絕緣層之一上表面的一部份；以及一形成於該鈍化層之上的像素電極，並且其透過該第一接觸孔來接觸該汲極電極和該閘極絕緣層的裸露部份。
  2. 如申請專利範圍第1項之薄膜電晶體陣列面板，其中該閘極線路、該資料線路、以及該汲極電極中至少其中一者包括一由Cr、Mo或Mo合金所製成的下膜，以及一由Al或Al合金所製成的上膜。
  3. 如申請專利範圍第2項之薄膜電晶體陣列面板，其中該閘極絕緣層及該鈍化層包括氮化矽。
  4. 如申請專利範圍第3項之薄膜電晶體陣列面板，其中該像素電極包括IZO。
  5. 如申請專利範圍第4項之薄膜電晶體陣列面板，其中該鈍 化層具有第二和第三接觸孔，用以裸露出該閘極線路和該資料線路的末端部，而且該薄膜電晶體陣列面板進一步包括接觸輔助體，用以接觸該閘極線路和該資料線路的該等裸露末端部。
  6. 一種製造薄膜電晶體陣列面板的方法，其包括：於一絕緣基板上形成一閘極線路；形成一閘極絕緣層；形成一半導體條；形成一資料導電層，其包括一資料線路和一汲極電極；沉積一鈍化層；形成一光阻，其包括一第一部份，一位於該汲極電極之上且比第一部份還薄的第二部份，以及一比第二部份還薄且位於該閘極線路之一末端部上的的第三部份；以該光阻作為蝕刻遮罩，利用蝕刻處理裸露出該鈍化層中位於該光阻之第二部份下方的部份以及裸露出該閘極絕緣層中位於該光阻之第三部份下方的部份；形成一第一接觸孔，其同時地裸露出至少部份該汲極電極以及裸露出該閘極絕緣層之一上表面，以及形成一第二接觸孔，其裸露出該閘極線路的該等末端部；以及形成一像素電極，其透過該第一接觸孔被連接至該汲極電極和該閘極絕緣層的裸露部份。
  7. 如申請專利範圍第6項之方法，其中該光阻進一步包括一置放在該資料線路之末端部之上的第四部份，而且該方法進一步包括形成一第三接觸孔，以裸露出該資料線路 之該末端部。
  8. 如申請專利範圍第6項之方法，其中，可利用乾式蝕刻法，於該光阻蝕刻率和該鈍化層蝕刻率實質相同的條件下，實施該裸露作業。
  9. 如申請專利範圍第6項之方法，其中該閘極線路的裸露部份比該鈍化層的裸露部份還厚。
  10. 如申請專利範圍第6項之方法，其中，可利用乾式蝕刻法，於該閘極絕緣層蝕刻率和該鈍化層蝕刻率實質相同的條件下，形成該第一接觸孔和該第二接觸孔。
  11. 如申請專利範圍第6項之方法，其中該閘極線路或該資料線路包括一由Cr、Mo或Mo合金所製成的下膜，以及一由Al或Al合金所製成的上膜。
  12. 如申請專利範圍第11項之方法，進一步包括：於形成該像素電極之前先移除該閘極線路及該資料線路之該上膜。
  13. 如申請專利範圍第6項之方法，其中該像素電極由IZO所製成。
  14. 如申請專利範圍第6項之方法，其中可利用單光阻膜來形成該資料線路和該半導體條。
TW093101177A 2003-01-17 2004-01-16 薄膜電晶體陣列面板及其製造方法 TWI393970B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030003299A KR100925458B1 (ko) 2003-01-17 2003-01-17 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200500707A TW200500707A (en) 2005-01-01
TWI393970B true TWI393970B (zh) 2013-04-21

Family

ID=32906502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093101177A TWI393970B (zh) 2003-01-17 2004-01-16 薄膜電晶體陣列面板及其製造方法

Country Status (5)

Country Link
US (4) US7265799B2 (zh)
JP (1) JP2004226975A (zh)
KR (1) KR100925458B1 (zh)
CN (1) CN100399169C (zh)
TW (1) TWI393970B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016920A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101058122B1 (ko) * 2004-09-08 2011-08-24 삼성전자주식회사 어레이 기판과, 그의 제조 방법 및 그를 구비한 액정 패널
KR101102261B1 (ko) 2004-09-15 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101112544B1 (ko) 2004-12-03 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060069081A (ko) 2004-12-17 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101090258B1 (ko) * 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
JP4780986B2 (ja) * 2005-03-23 2011-09-28 シャープ株式会社 回路基板の製造方法
KR101219041B1 (ko) * 2005-07-07 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101217157B1 (ko) * 2005-10-20 2012-12-31 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR101174429B1 (ko) * 2006-01-24 2012-08-23 삼성전자주식회사 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치
KR101251995B1 (ko) 2006-01-27 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101275802B1 (ko) * 2006-06-22 2013-06-18 삼성디스플레이 주식회사 액정 표시 패널용 표시판의 제조 방법
JP5042662B2 (ja) * 2007-02-21 2012-10-03 三菱電機株式会社 液晶表示装置及びその製造方法
KR101394434B1 (ko) * 2007-06-29 2014-05-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
WO2011067917A1 (ja) * 2009-12-01 2011-06-09 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、及び表示装置の製造方法
KR20120036186A (ko) * 2010-10-07 2012-04-17 삼성전자주식회사 배선, 배선 형성 방법, 상기 배선을 이용한 표시 장치, 및 상기 표시 장치의 제조 방법
JP5667868B2 (ja) * 2010-12-24 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2012186297A (ja) * 2011-03-04 2012-09-27 Fujitsu Ltd 熱電変換モジュールおよびその製造方法
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN102981340B (zh) * 2012-12-11 2015-11-25 京东方科技集团股份有限公司 一种液晶显示器的阵列基板及制造方法
KR101994974B1 (ko) * 2013-01-10 2019-07-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102233457B1 (ko) * 2013-12-06 2021-03-30 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN103730413B (zh) * 2013-12-31 2016-08-17 合肥京东方光电科技有限公司 一种阵列基板的制备方法以及阵列基板、显示装置
US20170323907A1 (en) * 2014-11-28 2017-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR20180061903A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치
KR102623558B1 (ko) * 2018-11-14 2024-01-10 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463383B (en) * 1999-06-03 2001-11-11 Samsung Electronics Co Ltd Thin film transistor array substrate for a liquid crystal display and a method for fabricating the same
US6414730B1 (en) * 1998-10-26 2002-07-02 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing the same
US20020140876A1 (en) * 2000-12-29 2002-10-03 Yoo Hong Suk Liquid crystal display and fabricating method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW329500B (en) * 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
JPH09244065A (ja) * 1996-03-08 1997-09-19 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JP4363684B2 (ja) * 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
KR100310946B1 (ko) 1999-08-07 2001-10-18 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001214638A (ja) * 2000-02-03 2001-08-10 Takeshi Inoue 柱支持装置
KR20010082831A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시장치의 제조방법
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2002196700A (ja) 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法、及びそれを用いた液晶表示装置、エレクトロルミネッセンス表示装置
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100731037B1 (ko) 2001-05-07 2007-06-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100391157B1 (ko) * 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US7126650B2 (en) 2002-03-29 2006-10-24 Matsushita Electric Industrial Co., Ltd. Illumination unit and liquid crystal display apparatus comprising same
US7023016B2 (en) * 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414730B1 (en) * 1998-10-26 2002-07-02 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing the same
TW463383B (en) * 1999-06-03 2001-11-11 Samsung Electronics Co Ltd Thin film transistor array substrate for a liquid crystal display and a method for fabricating the same
US20020140876A1 (en) * 2000-12-29 2002-10-03 Yoo Hong Suk Liquid crystal display and fabricating method

Also Published As

Publication number Publication date
US7265799B2 (en) 2007-09-04
US7742118B2 (en) 2010-06-22
US20040183955A1 (en) 2004-09-23
TW200500707A (en) 2005-01-01
US20070190706A1 (en) 2007-08-16
KR20040066282A (ko) 2004-07-27
US8068188B2 (en) 2011-11-29
KR100925458B1 (ko) 2009-11-06
CN1517771A (zh) 2004-08-04
CN100399169C (zh) 2008-07-02
JP2004226975A (ja) 2004-08-12
US7403240B2 (en) 2008-07-22
US20070200981A1 (en) 2007-08-30
US20080252806A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
TWI393970B (zh) 薄膜電晶體陣列面板及其製造方法
US7709304B2 (en) Thin film transistor array panel, manufacturing method thereof, and mask therefor
US6969889B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
US7205570B2 (en) Thin film transistor array panel
US7883942B2 (en) Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US7662715B2 (en) Thin film transistor array panel and method for manufacturing the same
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
US7566906B2 (en) Thin film transistor array panel and manufacturing method thereof
US20040113149A1 (en) Thin film transistor array panel and manufacturing method thereof
US7422916B2 (en) Method of manufacturing thin film transistor panel
US20080224093A1 (en) Etchant for signal wire and method of manufacturing thin film transistor array panel using etchant
US8093595B2 (en) Thin film array panel and manufacturing method thereof
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
US7547588B2 (en) Thin film transistor array panel
KR100910563B1 (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent