KR100796795B1 - 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents

반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100796795B1
KR100796795B1 KR1020010065185A KR20010065185A KR100796795B1 KR 100796795 B1 KR100796795 B1 KR 100796795B1 KR 1020010065185 A KR1020010065185 A KR 1020010065185A KR 20010065185 A KR20010065185 A KR 20010065185A KR 100796795 B1 KR100796795 B1 KR 100796795B1
Authority
KR
South Korea
Prior art keywords
organic insulating
gate
layer
insulating layer
pad
Prior art date
Application number
KR1020010065185A
Other languages
English (en)
Other versions
KR20030033423A (ko
Inventor
김장수
공향식
박민욱
전상진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010065185A priority Critical patent/KR100796795B1/ko
Priority to PCT/KR2002/000274 priority patent/WO2003036728A1/en
Priority to CN028209389A priority patent/CN1575525B/zh
Priority to TW091103497A priority patent/TW526551B/zh
Priority to US10/273,073 priority patent/US7271867B2/en
Priority to JP2002307373A priority patent/JP4390438B2/ja
Publication of KR20030033423A publication Critical patent/KR20030033423A/ko
Priority to US11/854,059 priority patent/US7580088B2/en
Application granted granted Critical
Publication of KR100796795B1 publication Critical patent/KR100796795B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

먼저, 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 도전 물질을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 보호막 및 감광성 유기 절연 물질로 이루어진 유기 절연막을 적층하고 유기 절연막을 노광 및 현상하여 드레인 전극, 게이트 패드 및 데이터 패드 상부의 보호막을 각각 드러내는 접촉 구멍을 형성한다. 이어, 유기 절연막을 마스크로 하여 드러난 보호막을 식각하여 드레인 전극, 게이트 패드 및 데이터 패드를 드러낸다. 이어, 큐어링을 실시하여 유기 절연막을 수축시키거나 리플로우시켜 접촉 구멍을 가지는 접촉부에서 언더 컷 구조를 제거한다. 이때, 큐어링에서 유기 절연막의 변형이 잘되도록 큐어링 전에 유기 절연막을 애싱하는 것이 바람직하다. 이어, ITO 또는 IZO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
큐어링, 유기 절연막, 테이퍼, 프로파일

Description

반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는 표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법{CONTACT PORTION OF SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME, AND THIN FILM TRANSISTOR ARRAY PANEL FOR DISPLAY DEVICE INCLUDING THE CONTACT PORTION AND METHOD FOR MANUFACTURING THE SAME}
도 1a 내지 도 1g는 본 발명의 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 공정 순서에 따라 도시한 단면도이고,
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 3은 도 2에 도시한 박막 트랜지스터 기판을 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4a, 5a, 6a 및 7a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 4b는 도 4a에서 IVb-IVb' 선을 따라 절단한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다 음 단계를 도시한 단면도이고,
도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 도시한 단면도이고,
도 8은 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 7b의 다음 단계를 도시한 단면도이고,
도 9는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 8의 다음 단계를 도시한 단면도이고,
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 11 및 도 12는 도 10에 도시한 박막 트랜지스터 기판을 XI-XI' 선 및 XII-XII'선을 따라 잘라 도시한 단면도이고,
도 13a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 13b 및 13c는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도이며,
도 14a 및 14b는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도로서, 도 13b 및 도 13c 다음 단계에서의 단면도이고,
도 15a는 도 14a 및 14b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 15b 및 15c는 각각 도 15a에서 XVb-XVb' 선 및 XVc-XVc' 선을 따라 잘라 도시한 단면도이며,
도 16a, 17a, 18a와 도 16b, 17b, 18b는 각각 도 15a에서 XVb-XVb' 선 및 XVc-XVc' 선을 따라 잘라 도시한 단면도로서 도 15b 및 15c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 19a는 도 18a 및 18b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 19b 및 19c는 각각 도 19a에서 XIXb-XIXb' 선 및 XIXc-XIXc' 선을 따라 잘라 도시한 단면도이며,
도 20a, 21a와 도 20b, 21b는 각각 도 19a에서 XIXb-XIXb' 선 및 XIXc-XIXc' 선을 따라 잘라 도시한 단면도로서 도 19b 및 19c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 22는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고,
도 23은 도 22에서 XXIII-XXIII' 선을 따라 절단한 단면도이다.
도 24a 및 24b는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판을 제조하는 방법에서 중간 단계를 도시한 도면이고,
도 25a 및 도 25b는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에서 도 24a 및 도 24b의 다음 단계를 도시한 도면이고,
도 26은 도 25a에서 XXVb-XXVb' 선을 따라 절단한 단면도로서 25a 및 25b의 다음 단계를 도시한 단면도이고,
도 27은 도 25a에서 XXVb-XXVb' 선을 따라 절단한 단면도로서 26의 다음 단계를 도시한 단면도이고,
도 28a 내지 도 28d는 본 발명의 실험예 1에서 큐어링을 실시한 다음 애싱을 실시하는 시간의 변화에 따른 접촉부의 구조 변화를 나타낸 사진이고,
도 29a 내지 도 29d는 본 발명의 실험예 2에서 큐어링을 실시한 다음 애싱을 실시하는 시간의 변화에 따른 접촉부의 구조를 나타낸 사진이고,
도 30a 내지 도 32d는 본 발명의 실험예 3에서 큐어링을 실시한 다음 애싱을 실시하는 시간의 변화에 따른 접촉부의 구조를 나타낸 사진이다.
본 발명은 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는 표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자가 점점 집적화될수록 반도체 소자의 면적을 최적화하고 배선을 다층으로 형성하는 것이 바람직하다. 이때, 절연막은 배선을 통하여 전달되는 신호의 간섭을 최소화하기 위하여 낮은 유전율을 가지는 물질로 형성하는 것이 바람직하며, 서로 동일한 신호가 전달되는 배선은 절연막에 접촉 구멍을 형성하여 배선을 전기적으로 서로 연결해야 한다. 그러나, 절연막을 식각하여 접촉 구멍을 형성할 때 접촉부에서 언더 컷이 발생하면 접촉부의 스텝 커버리지(step coverage)가 나빠진다. 이로 인하여 절연막의 상부에 형성되는 배선의 프로파일(profile)이 나빠지거나 접촉부에서 배선이 단선되는 문제점이 발생한다.
한편, 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이다.
일반적으로 박막 트랜지스터가 형성되어 있는 기판에는 박막 트랜지스터 외에도 주사 신호를 전달하는 게이트선 및 화상 신호를 전달하는 데이터선을 포함하는 배선, 외부로부터 주사 신호 또는 화상 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있으며, 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
이때, 액정 표시 장치의 표시 특성을 향상시키기 위해서는 화소의 개구율을 확보하는 것이 바람직하다. 이를 위해 배선과 화소 전극은 서로 중첩되도록 형성하며, 이들 사이에는 배선을 통하여 전달되는 신호의 간섭을 최소화하기 위하여 낮은 유전율을 가지는 유기 물질로 이루어진 절연막을 형성한다.
이러한 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에서는 외부로부터 신호를 전달받기 위해 패드를 드러내거나 기타 배선을 서로 연결하기 위해 배선을 드러내는 공정이 필요하다. 그러나, 접촉 구멍을 가지는 절연막을 마스크로 하여 하부막을 식각하여 하부막에 접촉 구멍을 형성할 때, 절연막의 두께를 확보하기 위해 절연막이 식각되지 않는 조건으로 패드 또는 배선을 드러내는 접촉 구멍을 형성하면 절연막 아래에서 하부막은 심하게 언더 컷(under cut)되어 접촉부의 스뎁 커버리지(step coverage)가 나빠진다. 이로 인하여 이후에 형성되는 다른 상부막의 프로파일(profile)이 나빠지거나 접촉부에서 상부막이 단선되는 문제점이 발생한다. 이러한 문제점을 해결하기 위하여 접촉부에서 접촉 구멍의 측벽을 계단 모양으로 형성하는 것이 바람직하지만, 이를 위해서는 유기 절연막을 여러 번의 사진 식각 공정으로 패터닝해야 하므로 제조 공정이 복잡해지는 문제점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 절연막의 두께를 확보하는 동시에 접촉부의 프로파일을 개선할 수 있는 반도체 소자 및 그 제조 방법 및 이를 포함하는 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 과제는 박막 트랜지스터 어레이 기판의 제조 방법을 단순화하는 것이다.
이러한 문제점을 해결하기 위하여 본 발명에서는 접촉부에서 패드 또는 배선을 드러내는 접촉 구멍을 완성할 때 접촉 구멍을 가지는 유기 절연막을 마스크로 하여 절연막 아래의 하부막을 식각하여 패드 또는 배선을 드러낸 다음 유기 절연막을 경화하기 위해 큐어링(curing)한다. 이때, 큐어링을 좋게 하기 큐어링 전에 애싱(ashing) 공정을 추가하는 것이 바람직하다.
더욱 상세하게, 본 발명에 따른 반도체 소자의 제조 방법에서는 기판의 상부에 제1 배선을 형성한 다음, 제1 배선의 상부에 하부막을 형성한다. 이어, 하부막을 덮는 유기 절연막을 형성하고 패터닝하여 하부막을 드러내는 접촉 구멍을 형성한 다음, 접촉 구멍을 통하여 드러난 하부막을 식각하여 제1 배선을 드러낸다. 이어, 유기 절연막을 큐어링하고 유기 절연막의 상부에 접촉 구멍을 통하여 제1 배선과 연결되는 제2 배선을 형성한다.
이때, 하부막은 질화 규소 또는 산화 규소 또는 도전 물질로 형성할 수 있으며, 유기 절연막은 감광성 유기 물질로 형성하는 것이 바람직하다.
또한, 큐어링 단계 이전에 유기 절연막을 애싱하여 1,000Å 이하의 두께로 상기 유기 절연막을 제거하고, 접촉 구멍을 정의하는 유기 절연막은 다른 부분보다 얇은 두께로 형성하는 것이 바람직하다.
이러한 반도체 소자의 제조 방법은 반도체 소자의 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 적용할 수 있다.
우선, 절연 기판 위에 게이트선 및 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하고, 그 상부에 게이트 절연막 및 반도체층을 형성한다. 이어, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극 및 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하 는 드레인 전극을 포함하는 데이터 배선을 형성한 후, 보호막을 적층한다. 이어, 보호막 상부에 유기 절연막을 형성하고 패터닝하여 드레인 전극 상부의 보호막을 드러내는 제1 접촉 구멍을 형성한 다음, 제1 접촉 구멍을 통하여 드러난 보호막을 식각하여 드레인 전극을 드러낸 다음, 유기 절연막을 큐어링한다. 이어, 보호막 상부에 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성한다.
여기서, 유기 절연막은 감광성 유기 물질로 형성하고, 큐어링 단계 이전에 유기 절연막을 애싱하여 1,000Å 이하의 두께로 유기 절연막을 제거하는 것이 바람직하다.
게이트 배선은 외부로부터 주사 신호를 전달받아 게이트선으로 전달하는 게이트 패드를 더 포함하며, 데이터 배선은 외부로부터 영상 신호를 전달받을 데이터선으로 전달하는 데이터 패드를 더 포함하며, 유기 절연막은 보호막 또는 게이트 절연막과 함께 데이터 패드 및 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며, 화소 전극과 동일한 층에 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 전기적으로 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성하는 것이 바람직하다.
이때, 제2 및 상기 제3 접촉 구멍은 제1 접촉 구멍과 함께 형성하며, 제1 내지 제3 접촉 구멍을 정의하는 유기 절연막은 다른 부분보다 얇게 형성하는 것이 바람직하며, 보호막과 유기 절연막 사이에 적, 녹, 청의 컬러 필터를 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 어레이 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
우선, 본 발명의 실시예에 따른 반도체 소자 및 그 제조 방법에 대하여 설명하기로 한다.
일반적으로 반도체 소자가 점점 집적화될수록 반도체 소자의 면적을 최적화하거나 외부로부터 신호를 전달받기 위해 신호선에 연결되어 있는 패드를 보조하기 위해 배선을 다층으로 형성하는 것이 바람직하다. 본 발명의 실시예에 따른 반도체 소자는 배선을 통하여 전달되는 신호의 간섭을 최소화하기 위하여 배선 사이의 층간 절연막은 낮은 유전율을 가지며 평탄화 특성이 우수한 유기 물질로 이루어진 절연막을 포함한다. 여기서, 층간의 배선을 서로 전기적으로 연결하기 위해서는 절연막에 접촉 구멍을 형성해야 하는데, 본 발명의 실시예에 따른 제조 방법에서는 층간의 절연막을 식각하여 접촉 구멍을 형성할 때 접촉부에서 언더 컷이 발생하는 것을 방지하기 위해 절연막 아래의 하부막을 식각하여 패드 또는 배선을 드러내는 접촉 구멍을 형성한 다음 유기 물질로 이루어진 절연막을 경화하기 위한 큐어링(curing)을 실시한다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 반도체 소자의 접촉부의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
본 발명의 실시예에 따른 본 발명의 실시예에 따른 반도체 소자의 접촉부의 제조 방법에서는, 우선, 도 1a에서 보는 바와 같이, 제1 배선(200)이 형성되어 있 는 기판(100)의 상부에 질화 규소 또는 산화 규소로 이루어진 절연막(310) 및 낮은 유전율을 가지는 유기 물질로 이루어진 유기 절연막(320)을 차례로 적층하여 층간 절연막(300)을 형성한다. 이때, 유기 절연막(320)은 감광성을 가지는 것이 바람직하고, 절연막(310)의 두께는 1,000Å 이하인 것이 바람직하다.
이어, 도 1b에서 보는 바와 같이, 제1 배선(200)을 드러내는 접촉 구멍을 형성하기 위해 접촉 구멍에 대응하는 부분에 투과 영역을 가지는 마스크를 이용하여 유기 절연막(320)을 노광하고 현상하여 절연막(310)을 드러내는 접촉 구멍(330)을 형성한다. 이때, 마스크의 투과 영역 둘레에 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴이 형성되거나 반투명막이 형성되어 있는 반투과 영역을 형성하여 도면에서 점선으로 나타낸 바와 같이 접촉 구멍(330) 둘레의 유기 절연막(320)을 다른 부분보다 얇은 두께가 남도록 형성할 수 있으며, 이는 이후의 큐어링(curing) 공정에서 접촉부의 측벽을 더욱 완만하게 형성하기 위한 것이다. 이에 대해서는 4매 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 완성하는 본 발명의 제2 실시예에 따른 제조 방법에서 구체적으로 설명하기로 한다.
이어, 도 1c에서 보는 바와 같이, 접촉 구멍(330)을 통하여 드러난 절연막(310)을 식각하여 제1 배선(200)을 드러낸다. 이때, 제1 배선(200) 또는 이후에 유기 절연막(320)의 상부에 형성되는 다른 배선을 통하여 전달되는 신호의 간섭을 최소화하기 위해 유기 절연막(320)의 두께를 확보해야 하며, 이를 위해서는 유기 절연막(320)은 식각되지 않고 절연막(310)만이 식각되는 공정 조건을 적용하 는 것이 바람직하다. 이러한 식각 공정에서는 건식 식각 방법으로 식각을 진행하더라도 식각 기체의 반응이 등방적으로 이루어지므로 도면에서 보는 바와 같이 유기 절연막(320)의 하부까지 절연막(310)이 식각되어 언더 컷이 발생한다.
이어, 큐어링을 실시하여 유기 절연막(320)의 강도를 증가시키는 동시에 유기 절연막(320)을 수축시키거나 리플로우시켜 유기 절연막(320)의 접촉 구멍(330) 하부의 접촉부에서 발생한 언더 컷의 구조를 제거한다. 큐어링을 실시할 때 유기 절연막(320)은 수축되거나 리플로우되는데, 수축이 우세하게 진행되는 경우에는 도 1d에서 보는 바와 같이, 접촉 구멍(330)을 이루는 유기 절연막(320)의 경계는 접촉부에서 절연막(310)의 경계와 일치하거나 절연막(310)의 상부까지 이동할 수 있으며, 큐어링시 리플로우가 발생하는 경우에는 도 1e에서 보는 바와 같이 접촉부에서 유기 절연막(320)의 접촉 구멍(330) 경계가 절연막(310)의 경계를 덮을 수 있다. 여기서, 큐어링시 유기 절연막(320)의 변형이 잘 되게 하기 위해 큐어링 공정을 실시하기 전에 애싱 공정을 실시하는 것이 바람직하다. 왜냐하면, 접촉 구멍(330)을 통하여 드러난 절연막(310)을 건식 식각하여 제1 배선(200)을 드러낼 때 유기 절연막(320)의 표면에 딱딱하게 굳어진 막이 형성되는데, 이러한 막은 큐어링시에 유기 절연막(320)이 변형되는 것을 억제하기 때문에 유기 절연막(320)의 표면에 형성된 딱딱한 막을 제거해야 한다. 이때, 애싱 공정에서는 유기 절연막(320)의 두께를 확보하기 위해 유기 절연막(320)은 1,000Å 이하의 두께로 제거하는 것이 바람직하다.
이어, 도 1f 및 도 1g에서 보는 바와 같이, 유기 절연막(320)의 상부에 도전 물질을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(330)을 통하여 제1 배선(200)과 전기적으로 연결되는 제2 배선(400)을 형성한다.
이러한 본 발명의 실시예에 따른 반도체 소자의 접촉부의 제조 방법에서는 층간의 절연막을 유기 물질로 형성하고 제1 배선(200)을 드러내는 접촉 구멍(330)을 형성할 때 유기 절연막(320)의 하부막(310)을 식각한 다음 큐어링을 실시하여 접촉부의 유기 절연막(320)의 하부에서 발생한 언더 컷 구조를 제거한다. 이를 통하여 접촉부에서 접촉 구멍(330)을 통하여 제1 배선(200)과 연결되는 제2 배선(400)이 단선되는 것을 방지할 수 있으며, 접촉부에서 제2 배선(400)의 프로파일을 완만하게 개선할 수 있다.
앞에서는 유기 절연막(320)의 하부막을 절연막(310)으로 예를 들어 설명하였지만, 유기 절연막(320)의 하부막이 도전막일 경우에도 동일하게 적용할 수 있다. 즉, 본 발명의 접촉부 제조 방법에서와 같이 유기 절연막 하부의 도전막을 식각하였을 때 도전막이 유기 절연막의 하부까지 식각되어 접촉부에서 언더 컷이 형성되면, 유기 절연막을 큐어링하여 접촉부에서 언더 컷 구조를 제거할 수 있다.
한편, 이러한 본 발명의 실시예에 따른 반도체 소자 및 그 제조 방법은 액정 표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법에 동일하게 적용할 수 있다.
먼저, 도 2 및 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기 판이고, 도 3은 도 2에 도시한 박막 트랜지스터 기판을 III-III' 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 저저항을 가지는 알루미늄 계열의 금속 물질을 포함하는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 24, 26)은 알루미늄 계열의 단일막으로 형성하는 것이 바람직하지만, 이중층 이상으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 ITO 또는 IZO 또는 기판 등의 다른 물질과의 접촉 특성이 좋은 크롬 또는 몰리브덴 계열 등의 물질로 만드는 것이 바람직하다.
기판(10) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있으며, 게이트 절연막(30)은 이후에 형성되는 보호막(70)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가진다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지며 게이트 전극(26)을 중심으로 두 부분으로 분리된 저항 접촉층(55, 56) 이 각각 형성되어 있다.
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(64)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 한편, 데이터 배선은 게이트선(22)과 중첩되어 유지 용량을 확보하기 위한 유지 축전기용 도전체 패턴(64)을 포함할 수 있다.
데이터 배선(62, 64, 65, 66, 68)도 알루미늄 계열의 단일막으로 형성할 수 있으며, 이중층 이상으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. 그 예로는 Cr/Al(또는 Al 합금) 또는 Al/Mo 등을 들 수 있으며, 이때, Cr막은 알루미늄막 또는 알루미늄 합금막이 규소층(40, 55, 56)으로 확산되는 것을 방지하는 기능을 가지는 동시에 데이터 배선(62, 64, 65, 66, 68)과 이후의 화소 전극(82) 사이의 접촉 특성을 확보하기 위한 접촉부의 기능을 가진다.
데이터 배선(62, 64, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화 규소로 이루어진 보호막(70)과 평탄화 특성과 낮은 유전율을 가지는 아크릴계의 유기 물질로 이루어진 유기 절연막(75)이 형성되어 있다. 보호막(90)에는 유지 축전기용 도전체 패턴(64), 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(72, 76, 78)이 각각 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 유기 절연막(75)은 제조 공정에서 큐어링(curing)되어 접촉 구멍(72, 74, 76, 78)의 측벽, 특히 유기 절연막(75)의 측벽은 30-60°의 범위에서 완만한 경사를 가지는 테이퍼 구조를 취하고 있다. 이는 이후에 형성되는 보조 패드(84, 88)화소 전극(82)의 프로파일을 완만하게 유도할 수 있다. 또한, 도면에서는 접촉 구멍(72, 74, 76, 78)을 이루는 유기 절연막(75)과 보호막(70)의 경계가 일치하지만, 유기 절연막(75)의 경계선이 보호막(70) 또는 게이트 절연막(30)의 경계선을 덮어 그 아래의 배선과 접촉할 수도 있고, 아니면 보호막(70)의 경계선보다 안쪽에 위치하여 보호막(70) 표면을 드러낼 수도 있다.
유기 절연막(75) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되어 있으며 화소에 위치하는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 포함하며, 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 화소 배선이 형성되어 있다. 이때, 앞에서 설명한 바와 같이 접촉부에서 유기 절연막(75)은 완만한 경사를 가지는 테이퍼 구 조로 형성되어 있으며, 보호막(70) 및 유기 절연막(75)의 경계가 일치하므로 접촉부에서 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 완만한 프로파일을 가져 이들이 단선되는 것을 방지할 수 있다.
여기서, 화소 전극(82)은 도 2 및 도 3에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
그러면, 이러한 본 발명의 제1 실시예에 따른 구조의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 2 및 도 3과 도 4a 내지 도 9를 참고로 하여 상세히 설명한다.
먼저, 도 4a 및 4b에 도시한 바와 같이, 기판(10) 위에 다른 물질과 접촉 특성이 우수한 도전 물질 또는 알루미늄 또는 알루미늄 합금 또는 은 또는 은 합금과 같이 저항을 가지는 도전 물질을 적층하고 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 게이트 배선을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 반도체층(40)과 저항 접촉층(50)을 형성한다. 이때, 도면에서 보는 바와 같이, 반도체층(40)과 저항 접촉층(50)은 이후에 형성되는 데이터선(62)을 따라 형성될 수도 있다.
다음, 도 6a 내지 도 6b에 도시한 바와 같이, 크롬 또는 몰리브덴 또는 몰리 브덴 합금 또는 알루미늄 또는 알루미늄 합금 또는 은 또는 은 합금의 도전 물질을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(66)과 마주하는 드레인 전극(66) 및 게이트선(22)과 중첩하는 유지 축전기용 도전체 패턴(64)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(62, 64, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 7a 및 도 7b에 도시한 바와 같이, 질화 규소로 이루어진 보호막(70)을 2,000Å 이하, 바람직하게는 1,000Å 이하의 두께로 적층하고 그 상부에 감광성을 가지는 유기 절연 물질로 이루어진 유기 절연막(75)을 2-4㎛ 범위 두께로 형성하고, 우선, 마스크를 이용한 사진 공정으로 유기 절연막(75)만을 노광 현상하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)의 상부에 접촉 구멍(72, 74, 76, 78)을 형성한다. 이때, 접촉부의 측벽을 더욱 완만하게 형성하기 위하여 마스크의 투과 영역 둘레의 빛 투과량을 줄이도록 주로 슬릿(slit)이나 격자 형태의 패턴 또는 반투명막으로 이루어진 반투과 영 역을 형성하여 접촉 구멍(72, 74, 76, 78) 둘레의 유기 절연막(75)을 다른 부분보다 얇은 두께가 남도록 형성하는 것이 바람직하며, 감광막의 두께를 조절하는 방법에 대해서는 이후의 4매 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 어레이 기판을 제조하는 방법을 설명할 때 구체적으로 설명하기로 한다.
이어, 도 8에서 보는 바와 같이, 유기 절연막(75)의 두께를 확보하기 위해 유기 절연막(75)이 식각되지 않는 조건으로 접촉 구멍(72, 74, 76, 78)을 통하여 드러난 보호막(70) 및 게이트 절연막(30)을 식각하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러낸다. 여기서, 보호막(70)을 식각하는 방법은 건식 식각이 바람직하며, 건식 식각 기체로는 SF6+O2 또는 CF4+O2 등을 사용한다. 여기서, 보호막(70) 및 게이트 절연막(30)을 식각할 때 건식 식각을 진행하더라도 도면에서 보는 바와 같이 보호막(70) 및 게이트 절연막(30)은 유기 절연막(75)의 하부까지 식각되어 언더 컷이 발생한다.
이어, 유기 절연막(75)을 경화시키는 동시에 수축시키거나 리플로우시키기 위해 150-350℃ 범위, 바람직하게는 200-300℃ 범위에서 큐어링 공정을 실시한다. 그러면, 도 9에서 보는 바와 같이, 유기 절연막(75)은 접촉부에서 보호막(70) 또는 게이트 절연막(30)으로 정의되는 접촉 구멍(72, 74, 76, 78)까지 수축되어 접촉부에서 언더 컷 구조는 사라지게 되며, 접촉부에서 접촉 구멍(72, 74, 76, 78)을 정의하는 유기 절연막(75)의 측벽은 완만한 경사를 가지는 스텝 커버리지를 얻을 수 있다. 여기서는, 큐어링 공정시 유기 절연막(75)의 수축이 우세하게 발생하여 보 호막(70) 또는 게이트 절연막(30)의 경계선과 유기 절연막(75)의 경계선이 일치하는 구조만을 도면으로 나타내었지만, 유기 절연막(75)의 리플로우가 우세하게 일어나는 경우에는 보호막(70) 또는 게이트 절연막(30)의 경계선 안쪽까지 유기 절연막(75)이 리플로우되어, 유기 절연막(75)이 접촉부에서 보호막(70) 또는 게이트 절연막(30)을 완전히 덮을 수도 있다. 이렇게, 본 발명에서와 같이 보호막(70) 및 게이트 절연막(30)을 식각하여 접촉 구멍(72, 74, 76, 78)을 형성하고 큐어링을 실시함으로써 접촉부의 측벽을 완만하게 형성할 수 있으며, 접촉부에서 접촉 구멍(72, 74, 76, 78)을 정의하는 유기 절연막(75)의 측벽은 30-60°의 경사각을 가지는 테이퍼 구조를 얻을 수 있다.
다음, 마지막으로 도 2 및 3에 도시한 바와 같이, ITO 또는 IZO를 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(72, 76)을 통하여 유지 축전기용 도전체 패턴(64) 및 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 각각 형성한다. 이때, 앞에서 설명한 바와 같이, 접촉부에서 발생하는 언더 컷을 큐어링 공정을 통하여 제거함으로써 접촉부에서 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 단선되는 것을 방지할 수 있으며, 이들의 프로파일을 완만하게 형성할 수 있다.
이러한 본 발명의 제1 실시예에 따른 제조 방법에서는 앞에서 설명한 바와 같이 유기 절연막의 하부막을 식각하여 배선(24, 65, 64, 68)을 드러낸 다음 유기 절연막을 큐어링하였다. 이를 통하여, 유기 절연막의 두께를 확보하여 액정 표시 장치의 개구율을 확보할 수 있는 동시에 접촉부의 프로파일을 완만한 경사각으로 형성할 수 있으며 접촉부를 한번의 사진 식각 공정으로 형성할 수 있어 박막 트랜지스터 어레이 기판의 제조 공정을 단순화할 수 있다.
이러한 제1 실시예에서는 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 10 내지 도 12를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 어레이 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 11 및 도 12는 각각 도 10에 도시한 박막 트랜지스터 기판을 XI-XI'선 및 XII-XII' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 알루미늄 또는 알루미늄 합금이나 은 또는 은 합금 등의 저저항 도전 물질을 포함하는 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선이 형성되어 있다. 게이트 배선은 또한 기판(10) 상부에 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후 술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 저저항을 가지는 알루미늄 계열의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 65, 68)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 제1 실시예와 동일하게 보호막(70) 및 유기 절연막(75)이 형성되어 있으며, 이들은 드레인 전극(66), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 드러내는 접촉 구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다. 이때에도, 제1 실시예와 동일하게 접촉 구멍(72, 74, 76, 78)에 서 유기 절연막(75)의 측벽은 경사각을 가지면서 완만하게 형성되어 있다.
유기 절연막(75) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 이러한 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판에서도 앞에서 설명한 바와 같이 접촉 구멍(72, 74, 76, 78)에서 유기 절연막(75)은 완만한 경사각을 가지는 테이퍼 구조를 취하고 있어 접촉부에서 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(88)는 완만한 경사각의 프로파일(profile)을 가질 수 있다.
여기에서는 화소 전극(82)의 재료는 예로 투명한 ITO 또는 IZO로 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 도 10 내지 도 12의 구조를 가지는 액정 표시 장치용 박막 트랜지스 터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 10 내지 도 12와 도 13a 내지 도 19c를 참조하여 설명하기로 한다.
먼저, 도 13a 내지 13c에 도시한 바와 같이, 제1 실시예와 동일하게 게이트 배선용 도전 물질을 적층하고 제1 마스크를 이용한 사진 식각 공정으로 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.
다음, 도 14a 및 14b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 저저항을 가지는 데이터 배선용 도전 물질로 이루어진 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 15b 및 15c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용하여 마스크에 반투과 영역을 형성한다. 물론, 이와 같은 방법은 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서 접촉부에서 유기 절연막(75, 도 7b 참조)에 접촉 구멍(72, 74, 76, 78, 도 7b 참조)을 형성하는 접촉 구멍(72, 74, 76, 78) 둘레의 유기 절연막(75)을 둘레를 다른 부분보다 얇은 두께로 형성할 때에도 동일하게 적용된다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어, 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 16a 및 16b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
여기서, 데이터 배선용 도전 물질이 알루미늄 또는 알루미늄 합금인 경우에 는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr인 경우에는 건식 식각 방법으로는 잘 제거되지 않기 때문에 습식 식각을 이용하는 것이 좋으며, 식각액으로 CeNHO3을 사용할 수 있고, 크롬을 500Å 정도의 두께로 매우 얇게 적층하는 경우에는 건식 식각을 이용할 수도 있다.
이렇게 하면, 도 16a 및 도 16b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 17a 및 17b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 앞에서 도전체 패턴(67)을 건식 식각으로 식각하는 경우에 중간층(50) 및 반도체층(40)은 연속으로 건식 식각으로 행할 수 있으며, 이를 인 시튜(in-situ)로 진행할 수도 있다. 중간층(50)과 반도체층(40)의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비 가 거의 동일한 조건으로 식각하는 것이 바람직하다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 17a 및 도 17b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거된다. 또한, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다. 여기서, 채널부(C)의 소스/드레인용 도전체 패턴(67)은 별도의 PR 에치 백(etch back) 공정을 통하여 드러낼 수도 있으며, 감광막을 충분히 식각할 수 있는 조건에서는 PR 에치 백 공정을 생략할 수도 있다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 18a 및 18b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 이때, 도 15b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 도 19a 내지 19c에 도시한 바와 같이 질화 규소를 CVD 방법으로 증착하여 보호막(70)을 형성하고, 그 상부에 감광성 유기 절연 물질을 스핀 코팅하여 유기 절연막(75)을 형성한다. 이어, 제3 마스크를 이용하여 유기 절연막(75)을 노광 및 현상하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)의 상부에 보호막(70)을 드러내는 접촉 구멍(72, 74, 76, 78)을 형성한다.
이어, 도 20a 및 도 20b에서 보는 바와 같이, 접촉 구멍(72, 74, 76, 78)을 통하여 드러난 보호막(70)을 게이트 절연막(30)과 함께 식각하여 접촉 구멍(72, 74, 76, 78)을 통하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 각각 드러낸다. 이때에도 제1 실시예와 같이 보호막(70) 또는 게이트 절연막(30)은 유기 절연막(75)의 하부까지 식각되어 접촉부는 언더 컷 구조를 가지게 된다.
이어, 이후의 큐어링 공정에서 유기 절연막(75)의 변형을 좋게 하기 위해 애싱 공정을 실시하여 1,000Å 이하의 두께로 유기 절연막(75)의 표면에 경화된 막을 제거한 다음, 도 21a 및 도 21b에서 보는 바와 같이, 유기 절연막(75)을 경화하기 위한 큐어링 공정을 실시한다. 이때, 접촉 구멍(72, 74, 76, 78)에서 유기 절연막(75)은 게이트 절연막(30) 및 보호막(70)의 경계선까지 수축되는 동시에 접촉 구멍(72, 74, 76, 78)을 정의하는 유기 절연막(75)의 측벽은 30-60° 범위의 완만한 경사각을 가지는 테이퍼 구조가 된다.
마지막으로, 도 10 내지 도 12에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO 또는 IZO을 증착하고 제4 마스크를 사용하여 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(84) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)이 분리하여 제조 공정을 단순화할 수 있다.
한편, 앞에서는 접촉부에서 언더 컷을 제거하는 본원의 기술을 4매 또는 5매 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 적용하는 실시예에 기술하였지만, 박막 트랜지스터 어레이의 하부 및 상부에 블랙 매트릭스 또는 컬러 필터를 함께 형성하는 다른 구조 및 제조 방법에서도 동일하게 적용할 수 있다. 여기서는, 박막 트랜지스터의 상부에 컬러 필터가 형성되어 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
우선, 도 22 및 도 23을 참조하여 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조에 대하여 구체적으로 설명하기로 한다.
도 22는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고, 도 23은 도 22에서 XXIII-XXIII' 선을 따라 절단한 단면도이다.
도 22 및 도 23에서 보는 바와 같이, 본 발명의 제3 실시예에 따른 구조의 대부분의 제1 실시예에 따른 구조와 동일하다.
단, 제2 실시예와 동일하게 게이트 배선(22, 24, 28)과 동일한 층에 게이트선(22)과 평행하게 유지 전극(28)이 형성되어 있으며, 데이터 배선(62, 65, 66, 68)과 동일한 층에는 유지 전극(28)과 중첩하는 유지 축전기용 도전체 패턴(64)가 형성되어 있다.
또한, 데이터 배선(62, 64, 65, 66, 68)과 데이터 배선으로 가리지 않는 반 도체층(40) 상부에 형성되어 있는 보호막(70)의 상부에는 적, 녹, 청의 안료를 포함하는 컬러 필터용 유기 물질로 이루어진 적, 녹, 청의 컬러 필터(91, 92, 93)를 차례로 세로 방향으로 형성되어 있다. 여기서, 적, 녹, 청의 컬러 필터(91, 92, 93)의 경계는 데이터선(62) 상부에 간격을 두고 형성되어 있지만 일부 또는 전부가 데이터선(62) 상부에서 서로 중첩될 수 있다. 또한, 게이트 및 데이터 패드(24, 68)가 형성되어 있는 패드부에는 형성되어 있지 않으나, 필요시에는 형성될 수도 있다.
청, 녹, 청의 컬러 필터(91, 92, 93) 및 보호막(70)의 상부에는 평탄화 특성이 우수하며 유전율이 낮은 유기 절연 물질로 이루어진 유기 절연막(75)이 형성되어 있다. 이러한 유기 절연막(75)에는 제2 실시예와 동일하게 게이트 절연막(30), 컬러 필터(91, 92, 93) 및 보호막(70)과 함께 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(72, 74, 76, 78)을 가지고 있다. 이때, 접촉 구멍(72, 74, 76, 78)을 정의하는 측벽, 특히, 유기 절연막(75) 및 적, 녹, 청 컬러 필터(91, 92, 93)의 측벽은 제1 및 제2 실시예와 동일하게 완만한 경사각을 가지는 테이퍼 구조로 형성되어 있다.
유기 절연막(75)의 상부에는 제1 및 제2 실시예와 동일하게 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(74)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 있으며, 화소 전극(82)과 동일한 층에는 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(114) 및 보조 데이터 패드(116)가 형성되어 있다.
다음은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 도 22 및 도 23과 도 24a 내지 도 27을 통하여 구체적으로 설명하기로 한다.
기판(10)의 상부에 게이트 배선(22, 24, 26, 28), 게이트 절연막(30), 반도체층(40), 저항성 접촉층(55, 56) 및 데이터 배선(62, 64, 65, 66, 68)을 형성하는 공정은 본 발명의 제1 실시예에 따른 제조 방법과 동일하다.
이어, 도 24a 및 도 24b에서 보는 바와 같이, 기판(10)의 상부에 질화 규소 또는 산화 규소를 적층하여 반도체층(40)을 덮는 보호막(70)을 적층하고, 그 상부에 적, 녹, 청의 안료를 포함하는 컬러 필터용 감광성 유기 물질을 도포하여 적, 녹, 청의 컬러 필터(91, 92, 93)를 차례로 형성한다. 이때, 적, 녹, 청의 컬러 필터(91, 92, 93)는 인쇄법이나 레이저 전사법을 이용하여 제조 비용을 최소화한다.
이어, 도 25a 및 도 25b에서 보는 바와 같이, 보호막(70) 및 적, 녹, 청 컬러 필터(91, 92, 93)의 상부에 낮은 유전율을 가지며, 평단화가 우수한 감광성 유기 물질을 도포하여 유기 절연막(75)을 형성하고 마스크를 이용한 사진 공정으로 유기 절연막(75) 및 적, 녹, 청 컬러 필터(91, 92, 93)를 노광 및 현상하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68) 상부의 보호막을 드러내는 접촉 구멍(72, 74, 76, 78)을 형성한다.
다음, 도 26에서 보는 바와 같이, 접촉 구멍(72, 74, 76, 78)을 통하여 드러난 보호막(70)을 게이트 절연막(30)과 함께 식각하여 접촉 구멍(72, 74, 76, 78)을 통하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 각각 드러낸다. 이때에도 제1 및 제2 실시예와 같이 보호막(70)을 게이트 절연막(30)은 유기 절연막(75) 및 적, 녹, 청의 컬러 필터(91, 92, 93)의 하부까지 식각되어 접촉부는 언더 컷 구조를 가지게 된다.
이어, 이후의 큐어링 공정에서 유기 절연막(75)의 변형을 좋게 하기 위해 애싱 공정을 실시하여 1,000Å 이하의 두께로 유기 절연막(75)의 표면에 경화된 막을 제거한 다음, 유기 절연막(75)을 경화하기 위한 큐어링 공정을 실시한다. 이렇게 하면 도 27에서 보는 바와 같이, 접촉 구멍(72, 74, 76, 78)에서 유기 절연막(75)은 게이트 절연막(30) 및 보호막(70)의 경계선까지 수축되는 동시에 접촉 구멍(72, 74, 76, 78)을 정의하는 유기 절연막(75)의 측벽은 30-60° 범위의 완만한 경사각을 가지는 테이퍼 구조가 된다.
마지막으로, 도 22 및 도 23에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO IZO을 증착하고 제4 마스크를 사용하여 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(84) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다.
다음은, 실험예를 통하여 본 발명의 효과를 구체적으로 설명하기로 한다.
본 발명의 실험예 1 내지 3에서는 기판의 상부에 배선을 형성하고, 배선을 덮는 보호막을 질화 규소로 형성하였으며 유기 절연막은 아크릴 계열의 PC-403을 3.6㎛의 두께로 적층하였으며, 현상한 다음 베이크는 100℃ 정도에서 실시하였다. 또한, 230℃ 정도의 온도 범위에서 60분 동안 아르곤 기체 분위기에서 유기 절연막을 큐어링하였다.
실험예 1 및 2에서는 유기 절연막의 하부막(보호막)을 질화 규소로 2,000Å 정도의 두께로 형성하였으며 접촉부에서 언더 컷이 0.5㎛ 이내로 작게 발생하도록 하부막을 식각하기 위한 건식 식각 기체는 SF6+O2를 사용하였다. 이때, 실험예 2에서는 접촉부를 형성할 때 슬릿 패턴을 가지는 마스크로 노광 및 현상하여 접촉 구멍을 정의하는 유기 절연막의 둘레를 계단 모양으로 형성한 경우이다.
실험예 1
본 발명의 실험예 1에서는 큐어링을 실시한 다음 애싱을 실시하는 시간의 변화에 따른 접촉부의 구조 변화를 살펴보았다(도면 미도시).
결과를 보면, 애싱 공정을 실시하지 않은 상태에서는 큐어링을 실시하더라도 유기 절연막은 거의 변형되지 않으며, 언더 컷 구조도 그대로 남아있었다. 이와 비교하여, 애싱 공정을 실시한 다음 큐어링 공정을 실시하는 경우에는 큐어링 공정에서 유기 절연막이 리플로우 및 수축이 동시에 발생하며, 주로 수축 현상에 의해 접촉부에서의 언더 컷 구조가 사라졌다. 이때, 애싱 공정의 시간을 증가시키더라도 언더 컷 구조가 사라지는 효과는 동일하게 나타나는데, 유기 절연막 두께의 감소를 작게 하는 것이 바람직하여 애싱 공정은 30"이하의 시간 동안 실시하는 것이 바람직하다.
실험예 2
본 발명의 실험예 2에서는 큐어링을 실시한 다음 애싱을 실시하는 시간의 변화에 따른 접촉부의 구조를 살펴보았다(도면 미도시).
이때, 실험예 1과 달리 실험예 2에서는 슬릿 패턴을 가지는 마스크를 이용하여 유기 절연막을 노광 및 현상하여 접촉부에서 접촉 구멍을 정의하는 유기 절연막을 계단 모양으로 형성하였다.
결과를 보면, 실험예 1과 동일하게 애싱 공정을 실시하지 않은 상태에서는 큐어링을 실시하더라도 유기 절연막은 거의 변형되지 않아 언더 컷 구조가 그대로 남아있었다. 이와 비교하여, 애싱 공정을 실시한 다음 큐어링 공정을 실시하는 경우에는 수축 현상에 의해 접촉부에서의 언더 컷 구조가 사라졌다. 또한, 실험예 1과 달리 슬릿 패턴을 이용하여 접촉 구멍의 측벽을 계단 모양으로 형성하여 큐어링을 실시하는 경우에는 그렇지 않는 경우에 비해 유기 절연막의 수축 또는 리플로우가 더욱 효과적으로 나타나 접촉 구멍에서 유기 절연막의 측벽이 더욱 완만하게 형성되었다. 따라서, 접촉 구멍의 측벽을 계단 모양으로 패터닝하는 경우에는 언더 컷이 크게 발생하더라도 큐어링 공정에서 수축에 의해 언더 컷 구조를 제거할 수 있었으며, 리플로우가 증가하여 유기 절연막의 측벽 경사각을 보다 완만하게 형성할 수 있음을 알 수 있다.
실험예 3
한편, 실험예 3에서는 유기 절연막의 하부막(보호막)을 질화 규소로 500Å 정도의 두께로 형성하였으며 접촉부에서 언더 컷이 0.5-1.75㎛ 범위에서 심하게 발생하도록 하부막을 식각하기 위한 건식 식각 기체는 CF4+O2를 사용하였다.
결과를 보면, 유기 절연막을 통하여 드러난 하부막을 식각한 경우나 애싱 공정을 30" 동안 실시하는 경우에는 접촉부에서 언더 컷 구조가 사라지지 않았다. 이와 비교하여, 애싱 공정을 실시한 다음에 큐어링 공정을 실시하는 경우에는 접촉부에서 언더 컷 구조가 사라졌다. 또한, 슬릿 패턴을 사용하여 유기 절연막에 접촉 구멍을 형성하는 경우에는 접촉부에서 접촉 구멍을 정의하는 유기 절연막의 측벽이 완만한 경사각을 가지게 되었다. 접촉 구멍에서 언더 컷이 크게 발생하는 경우에는 언더 컷을 쉽게 제거하기 위해 수축 및 리플로우에서 수축은 작게 가져가면서 리플로우는 크게 발생하도록 하는 것이 바람직하며, 이는 애싱 시간과 슬릿 패턴의 슬릿 간격, 넓이 및 수량을 조절하여 제어할 수 있다. 이때, 애싱 공정은 60초 이하에서 짧을 수록 바람직하며, 슬릿 패턴의 간격 및 넓이는 0.5~3.5mm 범위에서 형성하는 것이 바람직하며, 슬릿 패턴은 1~4개 범위에서 형성하는 것이 바람직하며, 이들의 공정 조건은 유기 절연막을 이루는 재료의 종류와 유기 절연막 하부의 하부막(보호막)의 두께 및 유기 절연막을 패터닝할 때의 사진 조건 등을 고려하여 선정할 수 있다. 또한, 유기 절연막 아래의 하부막 두께가 500Å이하로 얇을 경우 큐어링 공정시에 리플로우가 크게 일어나서 접촉 구멍의 측벽 경사각이 더욱 완만하게 나타나 하부막의 두께를 2,000Å이하의 범위에서 얇게 형성하면 언더 컷이 심하게 발생하더라도 쉽게 언더 컷을 제거할 수 있었다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이와 같이, 본 발명에 따르면 접촉부에서 유기 절연막 아래의 하부막이 언더 컷되었을 때 유기 절연막을 애싱하고 큐어링하여 유기 절연막을 수축시키거나 리플로우시킴으로써 접촉부에서 접촉 구멍을 측벽을 완만한 경사각을 가지는 테이퍼 구조로 형성할 수 있다. 이를 통하여 접촉부에서 단선이 발생하는 것을 방지하여 접촉부의 신뢰성을 확보함으로써 제품의 표시 특성을 향상시킬 수 있으며, 사진 식각 공정을 최소화하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로써 제조 공정을 단순화하고 제조 비용을 줄일 수 있다.

Claims (24)

  1. 기판의 상부에 제1 배선을 형성하는 단계,
    상기 제1 배선의 상부에 하부막을 형성하는 단계,
    상기 하부막을 덮는 유기 절연막을 형성하는 단계,
    상기 유기 절연막을 패터닝하여 상기 하부막을 드러내는 접촉 구멍을 형성하는 단계,
    상기 접촉 구멍을 통하여 드러난 상기 하부막을 식각하여 상기 제1 배선을 드러내는 단계,
    상기 유기 절연막을 큐어링하는 단계,
    상기 유기 절연막의 상부에 상기 접촉 구멍을 통하여 상기 제1 배선과 연결되는 제2 배선을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 하부막은 질화 규소 또는 산화 규소로 이루어진 반도체 소자의 제조 방법.
  3. 제1항에서,
    상기 하부막은 도전 물질로 이루어진 반도체 소자의 제조 방법.
  4. 제1항에서,
    상기 유기 절연막은 감광성 유기 물질로 이루어진 반도체 소자의 제조 방법.
  5. 제4항에서,
    상기 큐어링 단계 이전에 상기 유기 절연막을 애싱하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  6. 제5항에서,
    상기 애싱하는 단계에서 상기 유기 절연막을 1,000Å 이하의 두께로 제거하는 반도체 소자의 제조 방법.
  7. 제5항에서,
    상기 접촉 구멍 형성 단계에서 상기 접촉 구멍을 정의하는 상기 유기 절연막은 다른 부분보다 얇은 두께로 형성하는 반도체 소자의 제조 방법.
  8. 절연 기판 위에 게이트선 및 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 적층하는 단계,
    반도체층을 형성하는 단계,
    상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    보호막을 적층하는 단계,
    상기 보호막 상부에 유기 절연막을 형성하는 단계,
    상기 유기 절연막을 패터닝하여 상기 드레인 전극 상부의 상기 보호막을 드러내는 제1 접촉 구멍을 형성하는 단계,
    상기 제1 접촉 구멍을 통하여 드러난 상기 보호막을 식각하여 상기 드레인 전극을 드러내는 단계,
    상기 유기 절연막을 큐어링하는 단계,
    상기 보호막 상부에 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  9. 제8항에서,
    상기 유기 절연막은 감광성 유기 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  10. 제9항에서,
    상기 큐어링 단계 이전에 상기 유기 절연막을 애싱하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  11. 제10항에서,
    상기 애싱 단계에서 상기 유기 절연막은 1,000Å 이하의 두께로 제거하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  12. 제8항에서,
    상기 게이트 배선은 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 더 포함하며,
    상기 데이터 배선은 외부로부터 영상 신호를 전달받을 상기 데이터선으로 전달하는 데이터 패드를 더 포함하며,
    상기 유기 절연막은 상기 보호막 또는 상기 게이트 절연막과 함께 상기 데이터 패드 및 상기 게이트 패드를 드러내는 제2 및 제3 접촉 구멍을 가지며,
    상기 화소 전극과 동일한 층에 상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 전기적으로 연결되는 보조 게이트 패드와 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  13. 제12항에서,
    상기 제2 및 상기 제3 접촉 구멍은 상기 제1 접촉 구멍과 함께 형성하며, 상 기 제1 내지 제3 접촉 구멍을 정의하는 상기 유기 절연막은 다른 부분보다 얇은 두께로 형성하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  14. 제13항에서,
    상기 데이터 배선 및 상기 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  15. 제14항에서,
    상기 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 부분, 두께를 가지지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  16. 제15항에서,
    상기 사진 식각 공정에서 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  17. 제16항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  18. 제17항에서,
    상기 데이터 배선과 상기 접촉층 및 상기 반도체층을 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  19. 제8항에서,
    상기 보호막과 상기 유기 절연막 사이에 적, 녹, 청의 컬러 필터를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법.
  20. 기판,
    상기 기판 위에 형성되어 있으며, 가로 방향으로 뻗어 있는 주사 신호를 전달되는 게이트선, 상기 게이트선의 일부인 박막 트랜지스터의 게이트 전극, 상기 게이트선에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며, 반도체로 이루어진 반도체 패턴,
    상기 반도체 패턴 또는 상기 게이트 절연막 위에 형성되어 있으며, 세로 방향으로 뻗어 있는 데이터선, 상기 데이터선에 연결되어 있는 상기 박막 트랜지스터의 소스 전극, 상기 소스 전극과 분리되어 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 상기 박막 트랜지스터의 드레인 전극 및 상기 데이터선에 연결되어 있는 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 및 상기 반도체 패턴 위에 형성되어 있는 보호막,
    상기 보호막 상부에 형성되어 있으며, 30-60° 범위의 경사각을 가지는 측벽을 가지며 상기 보호막과 함께 상기 드레인 전극, 상기 게이트 패드 또는 상기 데이터 패드를 드러내는 접촉 구멍을 가지는 유기 절연막,
    상기 유기 절연막 상부에 형성되어 있으며, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  21. 제20항에서,
    상기 접촉 구멍에서 상기 보호막의 경계선과 상기 유기 절연막의 경계선은 일치하는 액정 표시 장치용 박막 트랜지스터 기판.
  22. 제20항에서,
    상기 접촉 구멍에서 상기 보호막의 경계선은 상기 유기 절연막에 덮여 있는 액정 표시 장치용 박막 트랜지스터 기판.
  23. 제20항에서,
    상기 화소 전극은 투명한 도전성 물질인 IZO(indium tin oxide)로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  24. 제20항에서,
    상기 반도체 패턴은 상기 소스 전극과 상기 드레인 전극 사이의 채널부를 제외하면 상기 데이터 배선과 동일한 모양인 액정 표시 장치용 박막 트랜지스터 기판.
KR1020010065185A 2001-10-22 2001-10-22 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 KR100796795B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020010065185A KR100796795B1 (ko) 2001-10-22 2001-10-22 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
PCT/KR2002/000274 WO2003036728A1 (en) 2001-10-22 2002-02-20 Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
CN028209389A CN1575525B (zh) 2001-10-22 2002-02-20 半导体装置制造方法和薄膜晶体管阵列面板及其制造方法
TW091103497A TW526551B (en) 2001-10-22 2002-02-26 Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
US10/273,073 US7271867B2 (en) 2001-10-22 2002-10-17 Contact for semiconductor and display devices
JP2002307373A JP4390438B2 (ja) 2001-10-22 2002-10-22 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法
US11/854,059 US7580088B2 (en) 2001-10-22 2007-09-12 Contact for semiconductor and display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010065185A KR100796795B1 (ko) 2001-10-22 2001-10-22 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030033423A KR20030033423A (ko) 2003-05-01
KR100796795B1 true KR100796795B1 (ko) 2008-01-22

Family

ID=19715307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010065185A KR100796795B1 (ko) 2001-10-22 2001-10-22 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법

Country Status (6)

Country Link
US (2) US7271867B2 (ko)
JP (1) JP4390438B2 (ko)
KR (1) KR100796795B1 (ko)
CN (1) CN1575525B (ko)
TW (1) TW526551B (ko)
WO (1) WO2003036728A1 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100500779B1 (ko) * 2003-10-10 2005-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR101090246B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
CN100504553C (zh) * 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
KR101046925B1 (ko) * 2004-08-13 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101009677B1 (ko) * 2004-05-24 2011-01-19 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
KR100606655B1 (ko) 2004-09-22 2006-08-01 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
US7985199B2 (en) 2005-03-17 2011-07-26 Unomedical A/S Gateway system
JP4757550B2 (ja) 2005-06-30 2011-08-24 株式会社 日立ディスプレイズ 表示装置およびその製造方法
JP4802896B2 (ja) * 2005-09-09 2011-10-26 セイコーエプソン株式会社 電気光学装置の製造方法
US8429319B2 (en) 2005-09-28 2013-04-23 Hynix Semiconductor Inc. Multi-port memory device with serial input/output interface
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
JP4475238B2 (ja) * 2006-01-13 2010-06-09 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
TWI294185B (en) * 2006-04-14 2008-03-01 Au Optronics Corp Manufacturing method of a pixel structure
KR101245959B1 (ko) * 2006-06-28 2013-03-21 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법
JP4155317B2 (ja) * 2006-07-11 2008-09-24 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
CN100421019C (zh) * 2006-12-06 2008-09-24 友达光电股份有限公司 液晶显示装置基板的制造方法
KR101353269B1 (ko) * 2006-12-11 2014-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN101246863B (zh) * 2007-02-16 2011-07-20 南茂科技股份有限公司 用于半导体集成电路的导电结构及其形成方法
CN101764115B (zh) * 2007-02-16 2011-09-14 南茂科技股份有限公司 用于半导体集成电路的导电结构及其形成方法
US20080268938A1 (en) * 2007-04-28 2008-10-30 Stephane Pierre Doutriaux Systems and methods for gambling using combinations of gaming devices
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
CN101261962B (zh) * 2008-04-24 2010-08-18 友达光电股份有限公司 有源元件阵列基板及其制造方法
KR20100064657A (ko) * 2008-12-05 2010-06-15 엘지디스플레이 주식회사 박막트랜지스터 어레이기판과 그 제조방법
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
KR101724558B1 (ko) 2010-04-19 2017-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI449004B (zh) * 2010-08-30 2014-08-11 Au Optronics Corp 畫素結構及其製造方法
US8867010B2 (en) * 2010-08-31 2014-10-21 Sharp Kabushiki Kaisha Display panel and method for producing the same
KR101764397B1 (ko) * 2011-01-12 2017-08-03 삼성디스플레이 주식회사 수납 유닛 및 이를 포함하는 표시 장치
KR101903671B1 (ko) 2011-10-07 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
CN102364674B (zh) * 2011-11-17 2014-06-11 上海华力微电子有限公司 接触孔刻蚀方法、集成电路制造方法以及集成电路
JP5906063B2 (ja) * 2011-11-21 2016-04-20 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
KR101972431B1 (ko) * 2011-12-12 2019-04-26 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US8802569B2 (en) * 2012-03-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device
CN103377993B (zh) * 2012-04-24 2015-06-03 中芯国际集成电路制造(上海)有限公司 形成孔的方法
JP2014021170A (ja) * 2012-07-12 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法
CN203084391U (zh) * 2012-12-19 2013-07-24 北京京东方光电科技有限公司 一种tft阵列基板及液晶显示器
CN104766819B (zh) * 2014-01-06 2017-12-08 瀚宇彩晶股份有限公司 画素基板及其制造方法
CN104241296B (zh) * 2014-08-21 2017-12-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
JP6255334B2 (ja) * 2014-12-19 2017-12-27 エルジー ディスプレイ カンパニー リミテッド フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法
CN105304497B (zh) * 2015-09-30 2021-05-14 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制作方法
WO2017083516A1 (en) 2015-11-10 2017-05-18 Axcelis Technologies, Inc. Low conductance self-shielding insulator for ion implantation systems
US10074508B2 (en) * 2015-11-10 2018-09-11 Axcelis Technologies, Inc. Low conductance self-shielding insulator for ion implantation systems
KR102622266B1 (ko) * 2016-01-11 2024-01-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 패널 및 그 제조 방법
CN106129062B (zh) * 2016-07-01 2018-10-19 深圳市华星光电技术有限公司 绝缘层的制造方法、阵列基板的制造方法及阵列基板
CN107369716B (zh) 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
CN109390277B (zh) * 2017-08-11 2021-03-16 京东方科技集团股份有限公司 阵列基板及其制备方法
CN108920033B (zh) * 2018-09-20 2021-12-28 合肥京东方光电科技有限公司 一种内嵌式触摸屏及显示装置
CN112909018B (zh) * 2019-12-04 2023-11-14 友达光电股份有限公司 元件阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342871A (ja) * 1989-07-10 1991-02-25 Seiko Instr Inc Ｍｏｓ型半導体装置の製造方法
JPH03265168A (ja) * 1990-03-15 1991-11-26 Sony Corp 半導体メモリ
JPH03270168A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61272950A (ja) * 1985-05-28 1986-12-03 Citizen Watch Co Ltd 半導体装置
US4929060A (en) * 1987-05-06 1990-05-29 Casio Computer Co., Ltd. Color liquid crystal display device
JPH0582768A (ja) 1991-06-24 1993-04-02 Hitachi Ltd 密着型イメージセンサ
JP3383047B2 (ja) 1992-12-25 2003-03-04 ソニー株式会社 アクティブマトリクス基板
JPH0817928A (ja) * 1994-06-28 1996-01-19 Nippon Steel Corp 半導体装置の製造方法
JPH10307305A (ja) 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JPH1124268A (ja) * 1997-07-07 1999-01-29 Hitachi Chem Co Ltd 感光性重合体組成物並びにこれを用いた電子部品及びその製造法
EP1065714A4 (en) * 1998-01-22 2001-03-21 Citizen Watch Co Ltd METHOD FOR PRODUCING SEMICONDUCTOR ITEMS
JP3454716B2 (ja) 1998-06-17 2003-10-06 株式会社クボタ 作物収穫機
JP3463006B2 (ja) 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP3975014B2 (ja) 1998-11-20 2007-09-12 株式会社アドバンスト・ディスプレイ 液晶表示装置の製造方法
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP3479023B2 (ja) 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
JP3498020B2 (ja) 1999-09-29 2004-02-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリックス基板及びその製造方法
US6646692B2 (en) * 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP3793402B2 (ja) * 2000-07-28 2006-07-05 株式会社日立製作所 カラー液晶表示装置
KR100415611B1 (ko) * 2001-05-24 2004-01-24 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법과 이를 이용한 배향막재생방법
US7342622B2 (en) * 2001-10-22 2008-03-11 Samsung Electronics Co., Ltd. Liquid crystal display for enhancing reflection and method of manufacturing the same
TW569077B (en) * 2003-05-13 2004-01-01 Univ Nat Chiao Tung Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342871A (ja) * 1989-07-10 1991-02-25 Seiko Instr Inc Ｍｏｓ型半導体装置の製造方法
JPH03265168A (ja) * 1990-03-15 1991-11-26 Sony Corp 半導体メモリ
JPH03270168A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20030033423A (ko) 2003-05-01
CN1575525A (zh) 2005-02-02
US7580088B2 (en) 2009-08-25
US7271867B2 (en) 2007-09-18
CN1575525B (zh) 2010-10-06
WO2003036728A1 (en) 2003-05-01
JP4390438B2 (ja) 2009-12-24
JP2003195355A (ja) 2003-07-09
US20070296885A1 (en) 2007-12-27
TW526551B (en) 2003-04-01
US20030076452A1 (en) 2003-04-24

Similar Documents

Publication Publication Date Title
KR100796795B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100980008B1 (ko) 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7102168B2 (en) Thin film transistor array panel for display and manufacturing method thereof
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
KR100925458B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100372306B1 (ko) 박막트랜지스터의제조방법
JP2002246607A (ja) 薄膜トランジスタ基板及びその製造方法
US7422916B2 (en) Method of manufacturing thin film transistor panel
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100940569B1 (ko) 박막 트랜지스터 기판
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US7547588B2 (en) Thin film transistor array panel
KR100740927B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100864490B1 (ko) 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100980017B1 (ko) 박막 트랜지스터 표시판
KR20070073276A (ko) 표시장치용 기판의 제조방법
KR100709706B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12