CN102364674B - 接触孔刻蚀方法、集成电路制造方法以及集成电路 - Google Patents

接触孔刻蚀方法、集成电路制造方法以及集成电路 Download PDF

Info

Publication number
CN102364674B
CN102364674B CN201110366186.9A CN201110366186A CN102364674B CN 102364674 B CN102364674 B CN 102364674B CN 201110366186 A CN201110366186 A CN 201110366186A CN 102364674 B CN102364674 B CN 102364674B
Authority
CN
China
Prior art keywords
contact hole
hole etching
barrier layer
etching barrier
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110366186.9A
Other languages
English (en)
Other versions
CN102364674A (zh
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110366186.9A priority Critical patent/CN102364674B/zh
Publication of CN102364674A publication Critical patent/CN102364674A/zh
Application granted granted Critical
Publication of CN102364674B publication Critical patent/CN102364674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种接触孔刻蚀方法、集成电路制造方法以及集成电路。根据本发明的一种接触孔刻蚀方法包括：第一接触孔刻蚀阻挡层形成步骤，用于形成第一接触孔刻蚀阻挡层；第一接触孔刻蚀阻挡层刻蚀步骤，用于利用第一掩膜对第一接触孔刻蚀阻挡层进行刻蚀，以便在将要形成接触孔的位置上保留所述第一接触孔刻蚀阻挡层；第二接触孔刻蚀阻挡层形成步骤，用于在所述第一接触孔刻蚀阻挡层刻蚀步骤之后形成第二接触孔刻蚀阻挡层；内层电介质层形成步骤，用于在所述第二接触孔刻蚀阻挡层上形成内层电介质层；接触孔刻蚀步骤，用于利用第二掩膜对内层电介质层进行刻蚀以形成接触孔；接触孔填充步骤，用于利用导电材料填充接触孔刻蚀步骤刻蚀出来的接触孔。

Description

接触孔刻蚀方法、集成电路制造方法以及集成电路
技术领域
本发明涉及集成电路制造领域，尤其涉及接触孔刻蚀方法、采用了该接触孔刻蚀方法的集成电路制造方法、以及通过该集成电路制造方法制造出来的集成电路。
背景技术
对于集成电路(IC，integrate circuit)的制造，首先一般在晶片(也称为晶圆)中制造半导体器件(有源器件和/或无源器件)，随后在制造了半导体器件的晶片上对金属连线层进行布线，以将半导体器件连接起来形成具有一定功能的集成电路或模块。
为了形成集成电路或芯片，需要接触孔来实现半导体器件与金属层之间的电连接。一般通过刻蚀来形成接触孔。
在现有技术的接触孔刻蚀方法中，一般先沉积孔刻蚀停止层以及内层电介质层，然后执行接触孔光刻及刻蚀。
但是，在65nm以下的工艺中，为了获得良好的半导体器件性能，需要将之前的接触孔刻蚀停止层同时作为应力层，以改善半导体器件内部的应力分布。而且，由于N型半导体器件和P型半导体器件对于应力类型的要求不同，因此需要两种不同的应力层。但是，这两种不同的应力层容易在N型半导体器件/P型半导体器件交界的位置互相重叠。此时，如果N/P交界处的这种互相重叠的地方需要打开接触孔，就会由于应力层的厚度和其他地方不同而发生接触孔刻蚀窗口差异的问题。一方面，如果刻蚀时过刻蚀量过少，就可能会在重叠的地方引起刻蚀不够的现象，从而引起接触孔连接问题。另一方面，如果过刻蚀量过多，则有可能在单层接触孔刻蚀停止层(同时作为应力层)部分引起半导体器件漏电的问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种确保接触孔导电的情况下不会引起半导体器件漏电的接触孔刻蚀方法、采用了该接触孔刻蚀方法的集成电路制造方法、以及通过该集成电路制造方法制造出来的集成电路。
根据本发明的第一方面，提供了一种接触孔刻蚀方法，其包括：第一接触孔刻蚀阻挡层形成步骤，用于形成第一接触孔刻蚀阻挡层；第一接触孔刻蚀阻挡层刻蚀步骤，用于利用第一掩膜对第一接触孔刻蚀阻挡层进行刻蚀，以便在将要形成接触孔的位置上保留所述第一接触孔刻蚀阻挡层；第二接触孔刻蚀阻挡层形成步骤，用于在所述第一接触孔刻蚀阻挡层刻蚀步骤之后形成第二接触孔刻蚀阻挡层；内层电介质层形成步骤，用于在所述第二接触孔刻蚀阻挡层上形成内层电介质层；接触孔刻蚀步骤，用于利用第二掩膜对内层电介质层进行刻蚀以形成接触孔；以及接触孔填充步骤，用于利用导电材料填充所述接触孔刻蚀步骤刻蚀出来的接触孔。
优选地，所述将要形成接触孔的位置包括N型半导体器件/P型半导体器件交界的位置。
优选地，所述第一接触孔刻蚀阻挡层的材料为二氧化硅。
优选地，通过逻辑运算产生所述第一掩膜和所述第二掩膜。
优选地，所述第一掩膜和所述第二掩膜相同。
优选地，所述接触孔刻蚀方法被用于65nm以下的工艺。
根据本发明的第二方面，提供了一种集成电路制造方法，其特征在于采用了根据本发明第一方面所述的接触孔刻蚀方法。
根据本发明的第三方面，提供了一种根据本发明的第二方面所述的集成电路制造方法制造的集成电路。
本发明提出一种新的用于双层应力接触孔刻蚀阻挡层的接触孔刻蚀停止层工艺用于解决接触孔刻蚀问题。在本发明中，在正常的接触孔刻蚀阻挡层工艺前沉积了一定厚度的接触孔刻蚀阻挡层材料(例如二氧化硅薄膜)，执行光刻和刻蚀以便只在将要形成的接触孔的位置上保留此接触孔刻蚀阻挡层材料(例如二氧化硅薄膜)作为接触孔刻蚀时的停止层；然后可执行正常的接触孔刻蚀阻挡层工艺，内层电介质层工艺和接触孔工艺。由于在接触孔刻蚀时由于在接触孔刻蚀阻挡层下面已经淀积了上述的接触孔刻蚀阻挡层材料(例如二氧化硅薄膜)的停止层，所以既可以在接触孔刻蚀阻挡层重叠的地方获得足够的刻蚀窗口，又不会在其他单层接触孔刻蚀阻挡层的位置引起过刻蚀的情况。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明实施例的接触孔刻蚀方法的第一接触孔刻蚀阻挡层形成步骤的示意图。
图2示意性地示出了根据本发明实施例的接触孔刻蚀方法的第一接触孔刻蚀阻挡层刻蚀步骤的示意图。
图3示意性地示出了根据本发明实施例的接触孔刻蚀方法的内层电介质层形成步骤的示意图。
图4示意性地示出了根据本发明实施例的接触孔刻蚀方法的接触孔刻蚀步骤的示意图。
图5示意性地示出了根据本发明实施例的接触孔刻蚀方法的接触孔填充步骤的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
下面将参考图1至图5来描述根据本发明实施例的接触孔刻蚀方法。如图所示，根据本发明实施例的接触孔刻蚀方法包括如下步骤：
第一接触孔刻蚀阻挡层形成步骤，用于形成第一接触孔刻蚀阻挡层ST1。图1示意性地示出了根据本发明实施例的接触孔刻蚀方法的第一接触孔刻蚀阻挡层形成步骤的示意图。如图1所示，半导体衬底SUB上布置了P阱PW以及N阱NW；具体地，P阱PW用于形成P型半导体器件，N阱NW用于形成N型半导体器件。并且，在第一接触孔刻蚀阻挡层形成步骤之前(即在形成接触孔之前)已经形成了半导体器件的栅极结构等。在半导体衬底上例如通过沉积形成了第一接触孔刻蚀阻挡层ST1。优选地，所述第一接触孔刻蚀阻挡层ST1的材料为二氧化硅。
第一接触孔刻蚀阻挡层刻蚀步骤，用于利用第一掩膜(未示出)对第一接触孔刻蚀阻挡层进行刻蚀，以便在将要形成接触孔的位置PA1上保留所述第一接触孔刻蚀阻挡层；图2示意性地示出了根据本发明实施例的接触孔刻蚀方法的第一接触孔刻蚀阻挡层刻蚀步骤的示意图。例如，可通过逻辑运算产生所述第一掩膜。优选地，将要形成接触孔的位置PA1包括N型半导体器件/P型半导体器件交界的位置，例如图2所示的三个位置PA1的中间那个位置PA1。
第二接触孔刻蚀阻挡层形成步骤，用于在所述第一接触孔刻蚀阻挡层刻蚀步骤之后形成第二接触孔刻蚀阻挡层ST2。优选地，所述第二接触孔刻蚀阻挡层ST2的材料为二氧化硅。
内层电介质层形成步骤，用于在所述第二接触孔刻蚀阻挡层ST2上形成内层电介质层ILD；图3示意性地示出了根据本发明实施例的接触孔刻蚀方法的内层电介质层形成步骤的示意图。
接触孔刻蚀步骤，用于利用第二掩膜(未示出)对内层电介质层ILD进行刻蚀以形成接触孔PA2；图4示意性地示出了根据本发明实施例的接触孔刻蚀方法的接触孔刻蚀步骤的示意图。优选地，同样可通过逻辑运算产生所述第二掩膜。进一步优选地，所述第一掩膜和所述第二掩膜相同，由此可以仅仅产生一个掩膜来同时用作所述第一掩膜和所述第二掩膜。
接触孔填充步骤，用于利用导电材料M填充所述接触孔刻蚀步骤刻蚀出来的接触孔。图5示意性地示出了根据本发明实施例的接触孔刻蚀方法的接触孔填充步骤的示意图。具体地说，导电材料M可以是导电金属，例如金属钨(W)。
由此，本发明提出一种新的用于双层应力接触孔刻蚀阻挡层的接触孔刻蚀停止层工艺用于解决接触孔刻蚀问题。在本发明中，在正常的接触孔刻蚀阻挡层工艺前沉积了一定厚度的接触孔刻蚀阻挡层材料(例如二氧化硅薄膜)，执行光刻和刻蚀以便只在将要形成的接触孔的位置上保留此接触孔刻蚀阻挡层材料(例如二氧化硅薄膜)作为接触孔刻蚀时的停止层；然后可执行正常的接触孔刻蚀阻挡层工艺，内层电介质层工艺和接触孔工艺。由于在接触孔刻蚀时由于在接触孔刻蚀阻挡层下面已经淀积了上述的接触孔刻蚀阻挡层材料(例如二氧化硅薄膜)的停止层，所以既可以在接触孔刻蚀阻挡层重叠的地方获得足够的刻蚀窗口，又不会在其他单层接触孔刻蚀阻挡层的位置引起过刻蚀的情况。
优选地，上述接触孔刻蚀方法有利地用于65nm以下的半导体器件制造工艺及集成电路制造工艺。
在本发明的另一实施例中，提供了一种集成电路制造方法，其有利地采用了上述接触孔刻蚀方法。
在本发明的另一实施例中，提供了一种通过上述集成电路制造方法制成的集成电路。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种接触孔刻蚀方法，其特征在于包括：
第一接触孔刻蚀阻挡层形成步骤，用于形成第一接触孔刻蚀阻挡层；
第一接触孔刻蚀阻挡层刻蚀步骤，用于利用第一掩膜对第一接触孔刻蚀阻挡层进行刻蚀，以便仅在将要形成接触孔的位置上保留所述第一接触孔刻蚀阻挡层；第二接触孔刻蚀阻挡层形成步骤，用于在所述第一接触孔刻蚀阻挡层刻蚀步骤之后形成第二接触孔刻蚀阻挡层；
内层电介质层形成步骤，用于在所述第二接触孔刻蚀阻挡层上形成内层电介质层；
接触孔刻蚀步骤，用于利用第二掩膜对内层电介质层进行刻蚀以形成接触孔；以及
接触孔填充步骤，用于利用导电材料填充所述接触孔刻蚀步骤刻蚀出来的接触孔;
所述将要形成接触孔的位置包括N型半导体器件/P型半导体器件交界的位置；
所述接触孔刻蚀方法被用于65nm以下的工艺。
2.根据权利要求1所述的接触孔刻蚀方法，其特征在于，所述第一接触孔刻蚀阻挡层的材料为二氧化硅。
3.根据权利要求1所述的接触孔刻蚀方法，其特征在于，通过逻辑运算产生所述第一掩膜和所述第二掩膜。
4.根据权利要求1所述的接触孔刻蚀方法，其特征在于，所述第一掩膜和所述第二掩膜相同。
5.一种集成电路制造方法，其特征在于采用了根据权利要求1至4之一所述的接触孔刻蚀方法。
6.一种采用了根据权利要求5所述的集成电路制造方法制成的集成电路。
CN201110366186.9A 2011-11-17 2011-11-17 接触孔刻蚀方法、集成电路制造方法以及集成电路 Active CN102364674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110366186.9A CN102364674B (zh) 2011-11-17 2011-11-17 接触孔刻蚀方法、集成电路制造方法以及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110366186.9A CN102364674B (zh) 2011-11-17 2011-11-17 接触孔刻蚀方法、集成电路制造方法以及集成电路

Publications (2)

Publication Number Publication Date
CN102364674A CN102364674A (zh) 2012-02-29
CN102364674B true CN102364674B (zh) 2014-06-11

Family

ID=45691232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110366186.9A Active CN102364674B (zh) 2011-11-17 2011-11-17 接触孔刻蚀方法、集成电路制造方法以及集成电路

Country Status (1)

Country Link
CN (1) CN102364674B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310953A (zh) * 2019-07-03 2019-10-08 上海华虹宏力半导体制造有限公司 一种半导体器件结构及其制作方法
CN114122133A (zh) * 2020-09-01 2022-03-01 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法、电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988176A (zh) * 2006-08-14 2007-06-27 东南大学 高压n型金属氧化物半导体管及其制备方法
CN101123208A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 接触孔形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151743A (ja) * 1992-11-06 1994-05-31 Hitachi Ltd 半導体集積回路素子
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123208A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN1988176A (zh) * 2006-08-14 2007-06-27 东南大学 高压n型金属氧化物半导体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平6-151743A 1994.05.31

Also Published As

Publication number Publication date
CN102364674A (zh) 2012-02-29

Similar Documents

Publication Publication Date Title
CN102820280B (zh) 用于集成电路的非分层式金属层
CN102157487A (zh) 用于集成电路的电感器及方法
WO2012066178A3 (es) Métodos y sistemas para la fabricación de dispositivos de cmos de mems en diseños de nodo inferior
US20130140688A1 (en) Through Silicon Via and Method of Manufacturing the Same
CN102364674B (zh) 接触孔刻蚀方法、集成电路制造方法以及集成电路
CN209045566U (zh) 导电插塞结构及半导体器件
CN205645810U (zh) 集成电子器件
CN104600024A (zh) 半导体装置及其制造方法
CN103700643A (zh) 一种基于tsv工艺的转接板深槽电容及其制造方法
CN108109957A (zh) 系统级封装抗静电转接板
CN104465728A (zh) 分离栅功率器件的栅极结构及工艺方法
CN103066093B (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN103187356B (zh) 一种半导体芯片以及金属间介质层的制作方法
US20160181242A1 (en) Passive device and manufacturing method thereof
CN103700644B (zh) 基于tsv工艺的转接板深槽电容及其制造方法
CN103247601B (zh) 铜互连结构及其制造方法
CN108400091B (zh) Sonos存储器的ono栅极结构的制造方法
CN108346569B (zh) 半导体器件的制作方法
CN104617217B (zh) 电阻式非挥发性存储器装置及其制作方法
CN105097768A (zh) 电容器结构及其制造方法
CN102938365B (zh) 多晶硅电阻器结构及其制造方法、多晶硅电阻器
CN113380699B (zh) 半导体器件及其制备方法
CN103579087B (zh) 一种三维集成电路结构的制作方法和三维集成电路结构
KR100687882B1 (ko) 비트라인을 구비한 반도체 소자 및 그 제조 방법
KR101764761B1 (ko) 수동소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant