CN103247601B - 铜互连结构及其制造方法 - Google Patents

铜互连结构及其制造方法 Download PDF

Info

Publication number
CN103247601B
CN103247601B CN201210024611.0A CN201210024611A CN103247601B CN 103247601 B CN103247601 B CN 103247601B CN 201210024611 A CN201210024611 A CN 201210024611A CN 103247601 B CN103247601 B CN 103247601B
Authority
CN
China
Prior art keywords
copper
silicon
layer
low
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210024611.0A
Other languages
English (en)
Other versions
CN103247601A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210024611.0A priority Critical patent/CN103247601B/zh
Publication of CN103247601A publication Critical patent/CN103247601A/zh
Application granted granted Critical
Publication of CN103247601B publication Critical patent/CN103247601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种铜互连结构及其制造方法，使得硅铜合金层表面低于富硅氮化硅层表面，即富硅氮化硅层和硅铜合金层不在同一个平面内，也即硅铜合金层中无富硅氮化硅层，仅是低K介质层，由此硅铜合金层的击穿电压比较稳定，从而避免了由于富硅氮化硅层存在于硅铜合金层中而导致硅铜合金层的击穿电压受到影响的问题，大大的提高了器件的稳定性。

Description

铜互连结构及其制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种铜互连结构及其制造方法。
背景技术
随着超大规模集成电路技术的迅猛发展，半导体器件的特征尺寸也在逐步缩小，器件密度进一步增加。在这种情况下，金属的电子迁移问题就必须引起重视。已知在标准状况下，铝的熔点为660.37℃，铜的熔点为1083.4±0.2℃，抗电迁性铝为＜106A/cm2，铜为＜107A/cm2，可见铝比较容易发生电迁移，那么使用铝布线工艺则很容易由于铝的电迁移而失效，从而降低器件的可靠性。为了解决这一状况，业内自1998年引入金属铜发展铜金属布线制程工艺，至今已经得到了良好的发展。
但是，铜本身有着与NDC层(即铜扩散阻挡层)粘结性差的缺陷，同时铜很容易与硅形成硅铜合金。为此，现有工艺的铜互连结构的制造方法在NDC层沉积前预先沉积富硅氮化硅层。这种做法由于可以在硅的原位置处形成硅铜合金层，从而起到了加强铜层和NDC层之间粘附性的作用。
以上工艺解决了粘结性差的问题，不过却有着新的缺陷，具体的，请参考图1，其为现有技术制造的铜互连结构横截面示意图。如图1所示，所述铜互连结构包括：衬底15；位于所述衬底15上的低K介质层13，及位于所述低K介质层13中的铜层14，所述铜层14与低K介质层13的表面高度相同；位于所述铜层14上的硅铜合金层11；位于所述低K介质层13上的富硅氮化硅层12，所述富硅氮化硅层12与硅铜合金层11的表面高度相同；位于所述富硅氮化硅层12及硅铜合金层11的NDC层10。
在该铜互连结构中，由于富硅氮化硅层12和硅铜合金层11在同一个平面内，也即硅铜合金层12中具有富硅氮化硅层11，而富硅氮化硅层11存在于硅铜合金层12中将导致硅铜合金层12的击穿电压受到影响，从而大大的降低了器件的稳定性。同时，由于现有工艺得到的铜互连结构中富硅氮化硅层12与硅铜合金层11在同一平面内，从而难以通过简便、可靠的工艺仅去除该富硅氮化硅层12，即难以解决由于富硅氮化硅层11存在于硅铜合金层12中而导致该铜互连结构的击穿电压受到很大的影响的问题。
发明内容
本发明的目的在于提供一种铜互连结构及其制造方法，以解决现有技术中的铜互连结构中由于富硅氮化硅层存在于硅铜合金层中而导致该铜互连结构的击穿电压受到很大的影响的问题。
为解决上述技术问题，本发明提供一种铜互连结构的制造方法，包括：
提供衬底；
在所述衬底上形成低K介质层；
在所述低K介质层中形成通孔；
在所述通孔中形成铜层，同时，所述铜层表面低于所述低K介质层表面；
在所述铜层表面及低K介质层表面覆盖富硅氮化硅，使得所述铜层表面形成硅铜合金层，所述低K介质层表面形成富硅氮化硅层，此时，所述硅铜合金层表面低于富硅氮化硅层表面。
进一步的，在所述的铜互连结构的制造方法中，在所述衬底上形成低K介质层的工艺之后，在所述低K介质层中形成通孔的工艺之前还包括如下步骤：在所述低K介质层之上形成阻挡层。
进一步的，在所述的铜互连结构的制造方法中，在所述通孔中形成铜层，同时，所述铜层表面低于所述低K介质层表面的工艺包括如下步骤：
形成铜材料层，所述铜材料层填充满所述通孔；
刻蚀所述铜材料层形成铜层，同时，所述铜层表面低于所述低K介质层表面。
进一步的，在所述的铜互连结构的制造方法中，形成铜材料层的工艺包括如下步骤：
采用物理气相沉积工艺在所述通孔中沉积铜籽晶层；
采用电镀工艺在所述铜籽晶层上电镀铜，形成铜材料层。
进一步的，在所述的铜互连结构的制造方法中，所述富硅氮化硅层的厚度为10埃～50埃。
进一步的，在所述的铜互连结构的制造方法中，所述铜层表面比所述低K介质层表面低100埃～800埃。
进一步的，在所述的铜互连结构的制造方法中，在所述铜层表面及低K介质层表面覆盖富硅氮化硅之后，还包括如下步骤：形成NDC层，所述NDC层覆盖所述硅铜合金层表面及富硅氮化硅层表面。
进一步的，在所述的铜互连结构的制造方法中，在形成NDC层，所述NDC层覆盖所述硅铜合金层表面及富硅氮化硅层表面之后，还可以包括如下步骤：通过化学机械研磨工艺(CMP)去除低K介质层表面的富硅氮化硅层及富硅氮化硅层表面所在平面之上的NDC层。
根据以上工艺，可以得到如下一铜互连结构，包括：
衬底；
位于所述衬底上的低K介质层；
位于所述低K介质层中的铜层，其中，所述铜层表面低于所述低K介质层表面；
位于所述低K介质层上的富硅氮化硅层；
位于所述铜层上的硅铜合金层，其中，所述硅铜合金层表面低于富硅氮化硅层表面。
与现有技术相比，在本发明提供的铜互连结构及其制造方法中，由于硅铜合金层表面低于富硅氮化硅层表面，即富硅氮化硅层和硅铜合金层不在同一个平面内，也即硅铜合金层中无富硅氮化硅层，仅是低K介质层，由此硅铜合金层的击穿电压比较稳定，从而避免了由于富硅氮化硅层存在于硅铜合金层中而导致硅铜合金层的击穿电压受到影响的问题，大大的提高了器件的稳定性。
附图说明
图1为现有技术制造的铜互连结构的横截面示意图；
图2为本发明实施例的铜互连结构的制造方法的流程示意图；
图3a～3f为本发明实施例的铜互连结构的制造方法的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的铜互连结构及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，其为本发明实施例的铜互连结构的制造方法的流程示意图。如图2所示，所述铜互连结构的制造方法包括如下步骤：
步骤S202，提供衬底；
步骤S204，在所述衬底上形成低K介质层和阻挡层；
步骤S206，在所述低K介质层和所述阻挡层内形成通孔；
步骤S208，在所述通孔内形成铜材料层，所述铜材料层填充满所述通孔；
步骤S210，去除阻挡层和部分铜材料层形成铜层，所述铜层表面低于所述低K介质层表面；
步骤S212，在低K介质层和铜层上覆盖富硅氮化硅，使得所述铜层表面形成硅铜合金层，所述低K介质层表面形成富硅氮化硅层，所述硅铜合金层表面低于富硅氮化硅层表面；
步骤S214，形成NDC层，所述NDC层覆盖所述硅铜合金层表面及富硅氮化硅层表面；
步骤S216，去除富硅氮化硅层和部分NDC层。
此外，依据具体实施例的不同，可选的，
还可执行，在所述铜互连结构上继续形成一层或多层铜互连结构。
请参考图3a～3f，其是本发明实施例的铜互连结构的制造方法的剖面示意图。在本实施例中，接着将结合该图3a～3f对本实施例的铜互连结构的制造方法做进一步说明。
请参考图3a，提供衬底15；所述衬底15可具体包括硅基底，各类功能器件，NDC层等，其中，所述硅基底例如可以为单晶硅，绝缘体上硅(SOI)等，所述器件可以为CMOS晶体管等。
请继续参考图3a，在所述衬底15上形成低K介质层13；其中，所述低K介质层13包括但不限于以下材料：掺杂硼、碳的硅的氧化物，或者由DowChemical公司推出的SiLK等。
在所述低K介质层13之上形成阻挡层34；其中，所述阻挡层34从上到下可以依次为：光刻胶层(PR)30，遮蔽氧化层(ScreenOxide)31，氮化钛层(TiN)32，四乙基原硅酸盐层(TEOS)33。
接着请参考图3b，在所述低K介质层中13形成通孔40，在此，所述通孔40同时贯穿阻挡层34，即在所述低K介质层13及阻挡层34中形成通孔40；具体的，可采用干法蚀刻工艺(DryEtch)或者湿法蚀刻工艺(WetEtch)形成通孔40。此外，依据图3a所示的阻挡层34的不同，可依次选用不同的酸进行蚀刻，此为现有技术，本申请对此不再赘述。
请参考图3c-1，在所述通孔40中形成铜层14。具体的，可采用物理气相沉积工艺(PVD)在所述通孔40中形成铜籽晶层(图3c-1中未示出)，之后采用电镀工艺(ECP)在铜籽晶层上电镀铜，形成铜材料层14，其中，铜材料层14填充满通孔40。接着，可采用化学机械研磨工艺(CMP)去除阻挡层34和位于所述阻挡层34中间的铜材料层14。
接着如图3c-2所示，对经化学机械研磨工艺(CMP)后的铜材料层14采用强酸和氧化剂的方式进行蚀刻，形成铜层14，达到所述铜层14表面低于所述低K介质层13表面的目的。具体的，所述铜层14表面可低于所述低K介质层13表面100埃～800埃，所述强酸可以但不限于HNO3，H2SO4，氧化剂可以但不限于O2(H2O2)，HCl或O2(H2O2)。
请参考图3d，在低K介质层13和铜层14上覆盖富硅氮化硅，使得所述铜层14表面形成硅铜合金层12，所述低K介质层13表面形成富硅氮化硅层11，此时，由于所述铜层14表面低于所述低K介质层13表面，相应的，所述硅铜合金层12表面低于所述富硅氮化硅层11表面。接着，可在所述富硅氮化硅层11表面和硅铜合金层12表面覆盖NDC层10。其中，将富硅氮化硅覆盖在所述铜层14表面及低K介质层13表面时，由于富硅氮化硅会与铜反应，从而在所述铜层14表面会形成硅铜合金层12。此时，覆盖的富硅氮化硅厚度可以为10埃～50埃，即富硅氮化硅层11及硅铜合金层12的厚度为10埃～50埃。所述覆盖的NDC层10厚度为大于1000埃，通过所述NDC层10可防止铜扩散，且有利于执行后续的化学机械研磨工艺。
请继续参考图3d，通过上述铜互连结构的制造方法，将得到一铜互连结构，所述铜互连结构包括：
衬底15；
位于所述衬底15上的低K介质层13；
位于所述低K介质层13中的铜层14，其中，所述铜层14表面低于所述低K介质层13表面；
位于所述低K介质层13上的富硅氮化硅层11；
位于所述铜层14上的硅铜合金层12，其中，所述硅铜合金层14表面低于富硅氮化硅层12表面。
请参考图3e，接着，可继续通过化学机械研磨工艺(CMP)去除低K介质层13表面的富硅氮化硅层11以及存在于富硅氮化硅层11所在平面上的NDC层10，得到如图3e所示的在由所述硅铜合金层12、低K介质层13以及相邻两个低K介质层13顶端连线所形成的区域内的剩余的NDC层10′。经过该步骤，可以使得铜互连结构更加紧凑，符合现今集成电路大型化的理念。同时也便于其他后续操作。
可选的，依据具体实施例的不同，所述铜互连结构的制造方法还包括：在所述低K介质层13表面和NDC层10′表面形成附加NDC层10″(如图3f所示)，在所述附加NDC层10″上形成低K介质层等(图3f未示出)，以形成一层或多层铜互连结构。其中，所述附加NDC层10″的厚度为大于1000埃。
在本实施例提供的铜互连结构及其制造方法中，由于硅铜合金层表面低于富硅氮化硅层表面，即富硅氮化硅层和硅铜合金层不在同一个平面内，也即硅铜合金层中无富硅氮化硅层，仅是低K介质层，由此硅铜合金层的击穿电压比较稳定，从而避免了由于富硅氮化硅层存在于硅铜合金层中而导致硅铜合金层的击穿电压受到影响的问题，大大的提高了器件的稳定性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (9)

1.一种铜互连结构的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成低K介质层；
在所述低K介质层中形成通孔；
在所述通孔中形成铜层，同时，所述铜层表面低于所述低K介质层表面；
在所述铜层表面及低K介质层表面覆盖富硅氮化硅，使得所述铜层表面形成硅铜合金层，所述低K介质层表面形成富硅氮化硅层，此时，所述硅铜合金层表面低于富硅氮化硅层表面。
2.如权利要求1所述的铜互连结构的制造方法，其特征在于，在所述衬底上形成低K介质层的工艺之后，在所述低K介质层中形成通孔的工艺之前还包括如下步骤：
在所述低K介质层之上形成阻挡层。
3.如权利要求1所述的铜互连结构的制造方法，其特征在于，在所述通孔中形成铜层，同时，所述铜层表面低于所述低K介质层表面的工艺包括如下步骤：
形成铜材料层，所述铜材料层填充满所述通孔；
刻蚀所述铜材料层形成铜层，同时，所述铜层表面低于所述低K介质层表面。
4.如权利要求3所述的铜互连结构的制造方法，其特征在于，形成铜材料层的工艺包括如下步骤：
采用物理气相沉积工艺在所述通孔中沉积铜籽晶层；
采用电镀工艺在所述铜籽晶层上电镀铜，形成铜材料层。
5.如权利要求1至3中的任一项所述的铜互连结构的制造方法，其特征在于，所述富硅氮化硅层的厚度为10埃～50埃。
6.如权利要求5所述的铜互连结构的制造方法，其特征在于，所述铜层表面比所述低K介质层表面低100埃～800埃。
7.如权利要求1至3中的任一项所述的铜互连结构的制造方法，其特征在于，在所述铜层表面及低K介质层表面覆盖富硅氮化硅之后，还包括如下步骤：
形成NDC层，所述NDC层覆盖所述硅铜合金层表面及富硅氮化硅层表面。
8.如权利要求7所述的铜互连结构的制造方法，其特征在于，在形成NDC层，所述NDC层覆盖所述硅铜合金层表面及富硅氮化硅层表面之后，还包括如下步骤：
通过化学机械研磨工艺去除低K介质层表面的富硅氮化硅层及富硅氮化硅层表面所在平面之上的NDC层。
9.一种利用权利要求1至8中的任一项铜互连结构的制造方法制得的铜互连结构，其特征在于，包括：
衬底；
位于所述衬底上的低K介质层；
位于所述低K介质层中的铜层，其中，所述铜层表面低于所述低K介质层表面；
位于所述低K介质层上的富硅氮化硅层；
位于所述铜层上的硅铜合金层，其中，所述硅铜合金层表面低于富硅氮化硅层表面。
CN201210024611.0A 2012-02-03 2012-02-03 铜互连结构及其制造方法 Active CN103247601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210024611.0A CN103247601B (zh) 2012-02-03 2012-02-03 铜互连结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210024611.0A CN103247601B (zh) 2012-02-03 2012-02-03 铜互连结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103247601A CN103247601A (zh) 2013-08-14
CN103247601B true CN103247601B (zh) 2015-11-25

Family

ID=48927001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210024611.0A Active CN103247601B (zh) 2012-02-03 2012-02-03 铜互连结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103247601B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492517B (zh) * 2016-06-12 2020-05-08 中芯国际集成电路制造(上海)有限公司 互连结构及形成方法
CN111584383A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 判断铜扩散阻挡层阻挡能力的方法及其结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324401A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138719B2 (en) * 2002-08-29 2006-11-21 Micron Technology, Inc. Trench interconnect structure and formation method
JP4047324B2 (ja) * 2003-12-03 2008-02-13 松下電器産業株式会社 半導体装置及びその製造方法
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324401A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法

Also Published As

Publication number Publication date
CN103247601A (zh) 2013-08-14

Similar Documents

Publication Publication Date Title
US8765604B2 (en) Interconnection structure for an integrated circuit
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
CN102760688B (zh) 双镶嵌结构及其形成方法、半导体器件
CN205645810U (zh) 集成电子器件
CN102683308B (zh) 穿硅通孔结构及其形成方法
CN103247601B (zh) 铜互连结构及其制造方法
CN104600024A (zh) 半导体装置及其制造方法
CN104465728A (zh) 分离栅功率器件的栅极结构及工艺方法
CN104851835B (zh) 金属互连结构及其形成方法
CN103928389A (zh) 半导体结构的形成方法
US8969193B2 (en) Method of producing a semiconductor device having an interconnect through the substrate
CN102403263B (zh) 双大马士革结构中的沟槽刻蚀方法
CN103151298B (zh) 一种硅通孔制作方法
CN102339791B (zh) 一种半导体器件制作方法
CN103390607B (zh) 铜互连结构及其形成方法
CN102364674B (zh) 接触孔刻蚀方法、集成电路制造方法以及集成电路
CN102637656B (zh) 穿硅通孔结构及其形成方法
CN103474388B (zh) 沟槽间形成空气间隔的方法
CN104425450A (zh) 过刻蚀率的测试结构及其形成方法、过刻蚀率的测量方法
CN102361019A (zh) 一种半导体器件制作方法
CN103165517B (zh) 降低层间介质层介电常数的方法
CN102339793A (zh) 一种半导体器件制作方法
CN103151297A (zh) 一种半导体器件的制造方法
CN203895443U (zh) 金属互连结构
CN103295915B (zh) Tsv转接板的制作方法及tsv转接板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant