CN111584383A - 判断铜扩散阻挡层阻挡能力的方法及其结构 - Google Patents

判断铜扩散阻挡层阻挡能力的方法及其结构 Download PDF

Info

Publication number
CN111584383A
CN111584383A CN202010408314.0A CN202010408314A CN111584383A CN 111584383 A CN111584383 A CN 111584383A CN 202010408314 A CN202010408314 A CN 202010408314A CN 111584383 A CN111584383 A CN 111584383A
Authority
CN
China
Prior art keywords
copper
layer
diffusion barrier
copper diffusion
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010408314.0A
Other languages
English (en)
Inventor
胡小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010408314.0A priority Critical patent/CN111584383A/zh
Priority to US16/961,927 priority patent/US20230100023A1/en
Priority to PCT/CN2020/091630 priority patent/WO2021227123A1/zh
Publication of CN111584383A publication Critical patent/CN111584383A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864Thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种判断铜扩散阻挡层阻挡能力的方法及其结构,包括:步骤S1、在玻璃基板上形成a‑Si半导体层、铜扩散阻挡层以及铜电极层,并形成图案化;步骤S2、在玻璃基板上形成透明电极层;步骤S3、对玻璃基板进行高温恶化处理;步骤S4、观察玻璃基板的复合膜层样片表面呈现黑色铜‑硅合金层的程度;步骤S5、更换所述步骤S1中的所述铜扩散阻挡层的材料,并重复步骤S1‑步骤S4,观察不同的铜扩散阻挡层材料制成的复合膜层样片表面颜色变化情况。本发明提供的判断铜扩散阻挡层阻挡能力的方法及其结构可以快速有效的判定各种铜扩散阻挡层材料的阻挡特性。

Description

判断铜扩散阻挡层阻挡能力的方法及其结构
技术领域
本申请涉及一种显示器制造技术领域,尤其涉及一种判断铜扩散阻挡层阻挡能力的方法及其结构。
背景技术
随着平板显示技术的不断发展,人们对显示器尺寸、分辨率和画面刷新速率的追求越来越高,因此采用铜取代铝作为导电金属材料。但是铜金属薄膜和基底的附着力比较差并且铜金属中的铜原子的扩散系数比较高,因此,在铜金属薄膜和基底之间设置有一层铜扩散阻挡层,通过铜扩散阻挡层来增加铜金属薄膜的附着力以及阻挡铜原子向半导体基底层扩散。
在目前的现有技术中,常用的铜扩散阻挡层的材料为Mo、Ti、W、MoTi等。而且铜扩散阻挡层为多晶结构,存在晶界,而晶界为铜原子扩散的主要通道。而目前评估各种铜扩散阻挡层材料对铜原子的阻挡能力的常用方法为:将器件进行高温恶化处理,在进行切片处理,再经过透射电子显微镜以及二次电子图谱来测试铜原子的扩散深度以及分布。但是这种方法的效率较低而且周期比较长。
发明内容
为了克服现有技术的不足,本申请实施例提供一种判断铜扩散阻挡层阻挡能力的方法及其结构。
本发明实施例提供了一种判断铜扩散阻挡层阻挡能力的方法,包括以下步骤:
步骤S1、在玻璃基板上依次形成a-Si半导体层、铜扩散阻挡层以及铜电极层,通过黄光以及刻蚀制程来形成图案化;
步骤S2、在所述玻璃基板上形成透明电极层;
步骤S3、对所述玻璃基板进行高温恶化处理,在所述高温恶化处理过程中,所述铜电极层中的铜原子以及所述a-Si半导体层中的硅原子通过铜扩散阻挡层扩散,逐渐形成铜-硅合金层,其中铜-硅合金层呈黑色;
步骤S4、观察所述玻璃基板的复合膜层样片表面呈现黑色铜-硅合金层的程度;
步骤S5、更换所述步骤S1中的所述铜扩散阻挡层的材料,并重复步骤S1-步骤S4,观察不同的铜扩散阻挡层材料制成的复合膜层样片表面颜色变化情况,如表面颜色先变黑,则表明对应的铜扩散阻挡层材料对铜原子的阻挡效果较差。
根据本发明实施例所提供的判断铜扩散阻挡层阻挡能力的方法,在所述步骤S1中通过化学气相沉积或物理气相沉积形成a-Si半导体层、铜扩散阻挡层以及铜电极层。
根据本发明实施例所提供的判断铜扩散阻挡层阻挡能力的方法,在所述步骤S1中所述铜扩散阻挡层设置在所述a-Si半导体层与所述铜电极层之间。
根据本发明实施例所提供的判断铜扩散阻挡层阻挡能力的方法,在所述步骤S2中所述透明电极层为氧化铟锡或氧化铟锌或二氧化硅。
根据本发明实施例所提供的判断铜扩散阻挡层阻挡能力的方法,所述透明电极层完全覆盖所述a-Si半导体层以及所述铜电极层。
根据本发明实施例所提供的判断铜扩散阻挡层阻挡能力的方法,在所述步骤S2中通过化学气相沉积或物理气相沉积形成所述透明电极层。
根据本发明实施例所提供的判断铜扩散阻挡层阻挡能力的方法,在所述步骤S3中所述高温恶化处理的温度为200℃~400℃,处理时间为0.5小时~10小时。
根据本发明实施例所提供的判断铜扩散阻挡层阻挡能力的方法,在所述步骤S5中所述铜扩散阻挡层的材料包括Mo或Ti或MoTi或MoNb。
根据本发明实施例所提供的判断铜扩散阻挡层阻挡能力的方法,在所述步骤S5中通过判断所述不同的铜扩散阻挡层材料制成的复合膜层样片表面颜色变黑的程度来判断出所述不同的铜扩散阻挡层材料的阻挡铜原子扩散的能力。
本发明实施例还提供了一种判断铜扩散阻挡层阻挡能力的结构,包括:
玻璃基板;
第一铜-硅合金层,设置在所述玻璃基板上;
铜扩散阻挡层,设置在所述第一铜-硅合金层上;
第二铜-硅合金层设置在所述铜扩散阻挡层上;
透明电极层,设置在所述第二铜-硅合金层上;
其中所述第一铜-硅合金层以及第二铜-硅合金层相互连接。
本发明的有益效果为:本发明实施例所提供的一种判断铜扩散阻挡层阻挡能力的方法及其结构,通过从下往上依次沉积玻璃基板、a-Si半导体层、铜扩散阻挡层、铜电极层以及透明电极层的器件结构,然后将所述基板进行高温恶化处理,在高温恶化处理过程中,铜电极层中的铜原子通过铜扩散阻挡层的晶界扩散到a-Si半导体层,a-Si半导体层中的硅原子通过铜扩散阻挡层的晶界扩散到铜电极层,逐渐形成铜-硅合金层,其中铜-硅合金层呈黑色。更换不同的铜扩散阻挡层的材料,评估判断几种铜扩散阻挡层的材料的阻挡特性,可以通过观察使用哪种材料的结构表面最先变成铜-硅合金层所呈现的黑色,以及变成黑色的程度,那么该材料的阻挡特性较差。通过这种方法可以判断出哪种材料的铜扩散阻挡层对铜原子的阻挡特性最好。本实施例所提供的判断铜扩散阻挡层阻挡能力的方法可以快速有效的判定各种铜扩散阻挡层材料的阻挡特性,可以根据测试的结果来选择合适的铜扩散阻挡层材料,并且还可以优化铜扩散阻挡层的沉积工艺。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为判断铜扩散阻挡层阻挡能力的方法的流程示意图。
图2为判断铜扩散阻挡层阻挡能力的方法的步骤示意图。
图3为判断铜扩散阻挡层阻挡能力的方法的步骤示意图。
图4为判断铜扩散阻挡层阻挡能力的方法的步骤示意图。
图5为判断铜扩散阻挡层阻挡能力的结构示意图。
图6为具有复合膜层的玻璃基板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示,为本实施例所提供的判断铜扩散阻挡层阻挡能力的方法的流程示意图。包括以下步骤:
步骤S1、在玻璃基板上依次形成a-Si半导体层、铜扩散阻挡层以及铜电极层,通过黄光以及刻蚀制程来形成图案化;
具体地,在所述步骤S1中,通过化学气相沉积或物理气相沉积形成a-Si半导体层、铜扩散阻挡层以及铜电极层。所述铜扩散阻挡层设置在所述a-Si半导体层与所述铜电极层之间。
步骤S2、在所述玻璃基板上形成透明电极层;
具体地,在所述步骤S2中,所述透明电极层作为所述铜电极层的保护层,防止所述铜电极层氧化。其中,所述透明电极层为氧化铟锡或氧化铟锌或二氧化硅等材料,并且所述透明电极层完全覆盖所述a-Si半导体层以及所述铜电极层。所述透明电极层经过化学气相沉积或物理气相沉积所制成。
步骤S3、对所述玻璃基板进行高温恶化处理,在所述高温恶化处理过程中,所述铜电极层中的铜原子以及所述a-Si半导体层中的硅原子通过铜扩散阻挡层扩散,逐渐形成铜-硅合金层,其中铜-硅合金层呈黑色;
具体地,在所述步骤S3中,在所述高温恶化处理过程中,所述铜电极层中的铜原子通过铜扩散阻挡层的晶界扩散到a-Si半导体层,a-Si半导体层中的硅原子通过铜扩散阻挡层的晶界扩散到铜电极层,逐渐形成铜-硅合金层。其中,所述高温恶化处理的温度为200℃~400℃,处理时间为0.5小时~10小时。
步骤S4、观察所述玻璃基板的复合膜层样片表面呈现黑色铜-硅合金层的程度;
步骤S5、更换所述步骤S1中的所述铜扩散阻挡层的材料,并重复步骤S1-步骤S4,观察不同的铜扩散阻挡层材料制成的复合膜层样片表面颜色变化情况,如表面颜色先变黑,则表明对应的铜扩散阻挡层材料对铜原子的阻挡效果较差。
具体地,在所述步骤S5中,所述铜扩散阻挡层的材料为Mo或Ti或MoTi或MoNb或其他Mo的合金等材料。其中,在所述步骤S5中通过判断所述不同的铜扩散阻挡层材料制成的复合膜层样片表面颜色变黑的程度来判断出所述不同的铜扩散阻挡层材料的阻挡铜原子扩散的能力。
具体度,本实施例以所述铜扩散阻挡层的材料为Mo和MoTi为例来具体说明。
如图2所示,在玻璃基板1上沉积一层a-Si半导体层2,然后在所述a-Si半导体层2上沉积一层铜扩散阻挡层3以及铜电极层4,然后经过黄光以及刻蚀制程来形成图案化pattern。其中,所述铜扩散阻挡层3的材料为Mo金属材料。
如图3所示,在所述玻璃基板1上沉积一层透明电极层5。所述透明电极层5作为保护层,防止所述铜电极层4被氧化。其中,所述透明电极层5为氧化铟锡或氧化铟锌或二氧化硅等材料,并且所述透明电极层5完全覆盖所述a-Si半导体层2以及所述铜电极层4。所述透明电极层5经过化学气相沉积或物理气相沉积所制成。
如图4所示,将所述玻璃基板1放置在烤炉中进行高温恶化处理。其中所述高温恶化处理的温度为300℃,高温恶化处理的时间为5小时。在所述高温恶化处理过程中,所述铜电极层4中的铜原子通过铜扩散阻挡层3的晶界扩散到a-Si半导体层2,a-Si半导体层2中的硅原子通过铜扩散阻挡层3的晶界扩散到铜电极层4,逐渐形成铜-硅合金层6。而所述铜-硅合金层6呈黑色,可以很容易观察出膜层结构的表面出现颜色变化。
更换所述铜扩散阻挡层3的材料为MoTi材料,重复上述步骤,来检测使用MoTi材料的所述铜扩散阻挡层3对铜原子的阻挡能力。经过相同的温度为300℃以及高温恶化处理的时间为5小时的高温恶化处理,对比使用Mo金属材料以及MoTi材料的膜层样片,发现使用MoTi材料作为铜扩散阻挡层3的膜层结构的表面没有明显变化,而使用Mo金属材料的膜层结构的表面则明显变黑。因此可以判定MoTi材料对铜原子的阻挡特性要优于Mo金属材料。
因此,使用相同的步骤,更换不同的铜扩散阻挡层的材料,可以以此检测Mo或Ti或MoTi或MoNb或其他Mo的合金等材料对铜原子的阻挡特性,根据测试结果选择出最优的作为铜扩散阻挡层的材料。适用于本实施例所提供的判断铜扩散阻挡层阻挡能力的方法所能检测的铜扩散阻挡层材料不限于本实施例所提供的Mo或Ti或MoTi或MoNb或其他Mo的合金等材料,其他可作为铜扩散阻挡层的材料也可使用本实施所提供的判断铜扩散阻挡层阻挡能力的方法。使用其他可作为铜扩散阻挡层的材料来判断铜扩散阻挡层阻挡能力的方法也在本技术方案的范围内。
如图5和图6所示,本实施例还提供了一种判断铜扩散阻挡层阻挡能力的结构,包括:玻璃基板;第一铜-硅合金层,设置在所述玻璃基板上;铜扩散阻挡层,设置在所述第一铜-硅合金层上;第二铜-硅合金层设置在所述铜扩散阻挡层上;透明电极层,设置在所述第二铜-硅合金层上;其中所述第一铜-硅合金层以及第二铜-硅合金层相互连接。
具体地,所述判断铜扩散阻挡层阻挡能力的结构是经过具有复合膜层的玻璃基板高温恶化处理后形成的。其中,所述具有复合膜层的玻璃基板包括:玻璃基板、a-Si半导体层、铜扩散阻挡层、铜电极层以及透明电极层。由于在高温恶化处理过程中,所述铜电极层4中的铜原子通过铜扩散阻挡层3的晶界扩散到a-Si半导体层2,a-Si半导体层2中的硅原子通过铜扩散阻挡层3的晶界扩散到铜电极层4,逐渐在所述a-Si半导体层中形成所述第一铜-硅合金层以及在所述铜电极层中形成所述第二铜-硅合金层。并且所述第一铜-硅合金层和所述第二铜-硅合金层呈黑色。因此,可以通过所述判断铜扩散阻挡层阻挡能力的结构中产生所述第一铜-硅合金层和所述第二铜-硅合金层的程度可以判断出所述铜扩散阻挡层阻挡铜原子扩散的能力。
本发明实施例所提供的一种判断铜扩散阻挡层阻挡能力的方法及其结构,通过从下往上依次沉积玻璃基板、a-Si半导体层、铜扩散阻挡层、铜电极层以及透明电极层的器件结构,然后将所述基板进行高温恶化处理,在高温恶化处理过程中,铜电极层中的铜原子通过铜扩散阻挡层的晶界扩散到a-Si半导体层,a-Si半导体层中的硅原子通过铜扩散阻挡层的晶界扩散到铜电极层,逐渐形成铜-硅合金层,其中铜-硅合金层呈黑色。更换不同的铜扩散阻挡层的材料,评估判断几种铜扩散阻挡层的材料的阻挡特性,可以通过观察使用哪种材料的结构表面最先变成铜-硅合金层所呈现的黑色,以及变成黑色的程度,那么该材料的阻挡特性较差。通过这种方法可以判断出哪种材料的铜扩散阻挡层对铜原子的阻挡特性最好。本实施例所提供的判断铜扩散阻挡层阻挡能力的方法可以快速有效的判定各种铜扩散阻挡层材料的阻挡特性,可以根据测试的结果来选择合适的铜扩散阻挡层材料,并且还可以优化铜扩散阻挡层的沉积工艺。
以上对本申请实施例所提供的一种判断铜扩散阻挡层阻挡能力的方法进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种判断铜扩散阻挡层阻挡能力的方法,其特征在于,包括以下步骤:
步骤S1、在玻璃基板上依次形成a-Si半导体层、铜扩散阻挡层以及铜电极层,通过黄光以及刻蚀制程来形成图案化;
步骤S2、在所述玻璃基板上形成透明电极层;
步骤S3、对所述玻璃基板进行高温恶化处理,在所述高温恶化处理过程中,所述铜电极层中的铜原子以及所述a-Si半导体层中的硅原子通过铜扩散阻挡层扩散,逐渐形成铜-硅合金层,其中铜-硅合金层呈黑色;
步骤S4、观察所述玻璃基板的复合膜层样片表面呈现黑色铜-硅合金层的程度;
步骤S5、更换所述步骤S1中的所述铜扩散阻挡层的材料,并重复步骤S1-步骤S4,观察不同的铜扩散阻挡层材料制成的复合膜层样片表面颜色变化情况,如表面颜色先变黑,则表明对应的铜扩散阻挡层材料对铜原子的阻挡效果较差。
2.根据权利要求1所述的判断铜扩散阻挡层阻挡能力的方法,其特征在于,在所述步骤S1中通过化学气相沉积或物理气相沉积形成a-Si半导体层、铜扩散阻挡层以及铜电极层。
3.根据权利要求1所述的判断铜扩散阻挡层阻挡能力的方法,其特征在于,在所述步骤S1中所述铜扩散阻挡层设置在所述a-Si半导体层与所述铜电极层之间。
4.根据权利要求1所述的判断铜扩散阻挡层阻挡能力的方法,其特征在于,在所述步骤S2中所述透明电极层为氧化铟锡或氧化铟锌或二氧化硅。
5.根据权利要求4所述的判断铜扩散阻挡层阻挡能力的方法,其特征在于,所述透明电极层完全覆盖所述a-Si半导体层以及所述铜电极层。
6.根据权利要求4所述的判断铜扩散阻挡层阻挡能力的方法,其特征在于,在所述步骤S2中通过化学气相沉积或物理气相沉积形成所述透明电极层。
7.根据权利要求1所述的判断铜扩散阻挡层阻挡能力的方法,其特征在于,在所述步骤S3中所述高温恶化处理的温度为200℃~400℃,处理时间为0.5小时~10小时。
8.根据权利要求1所述的判断铜扩散阻挡层阻挡能力的方法,其特征在于,在所述步骤S5中所述铜扩散阻挡层的材料包括Mo或Ti或MoTi或MoNb。
9.根据权利要求1所述的判断铜扩散阻挡层阻挡能力的方法,其特征在于,在所述步骤S5中通过判断所述不同的铜扩散阻挡层材料制成的复合膜层样片表面颜色变黑的程度来判断出所述不同的铜扩散阻挡层材料的阻挡铜原子扩散的能力。
10.一种判断铜扩散阻挡层阻挡能力的结构,其特征在于,包括:
玻璃基板;
第一铜-硅合金层,设置在所述玻璃基板上;
铜扩散阻挡层,设置在所述第一铜-硅合金层上;
第二铜-硅合金层设置在所述铜扩散阻挡层上;
透明电极层,设置在所述第二铜-硅合金层上;
其中所述第一铜-硅合金层以及第二铜-硅合金层相互连接。
CN202010408314.0A 2020-05-14 2020-05-14 判断铜扩散阻挡层阻挡能力的方法及其结构 Pending CN111584383A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010408314.0A CN111584383A (zh) 2020-05-14 2020-05-14 判断铜扩散阻挡层阻挡能力的方法及其结构
US16/961,927 US20230100023A1 (en) 2020-05-14 2020-05-21 Method and structure for determining blocking ability of copper diffusion blocking layer
PCT/CN2020/091630 WO2021227123A1 (zh) 2020-05-14 2020-05-21 判断铜扩散阻挡层阻挡能力的方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010408314.0A CN111584383A (zh) 2020-05-14 2020-05-14 判断铜扩散阻挡层阻挡能力的方法及其结构

Publications (1)

Publication Number Publication Date
CN111584383A true CN111584383A (zh) 2020-08-25

Family

ID=72112218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010408314.0A Pending CN111584383A (zh) 2020-05-14 2020-05-14 判断铜扩散阻挡层阻挡能力的方法及其结构

Country Status (3)

Country Link
US (1) US20230100023A1 (zh)
CN (1) CN111584383A (zh)
WO (1) WO2021227123A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580140B1 (en) * 2000-09-18 2003-06-17 International Business Machines Corporation Metal oxide temperature monitor
CN101136356A (zh) * 2006-08-31 2008-03-05 中芯国际集成电路制造(上海)有限公司 铜互连的半导体器件的制造方法及其结构
CN102364673A (zh) * 2011-11-10 2012-02-29 上海华力微电子有限公司 一种铜互连的形成方法
CN102768988A (zh) * 2012-07-25 2012-11-07 上海华力微电子有限公司 一种有效判定铜扩散阻挡层阻挡能力的方法
US20130206225A1 (en) * 2012-02-10 2013-08-15 Lockheed Martin Corporation Photovoltaic cells having electrical contacts formed from metal nanoparticles and methods for production thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222402A (ja) * 1995-02-14 1996-08-30 Murata Mfg Co Ltd 電子部品の電極構造及び圧電共振素子の振動電極構造
US6621290B1 (en) * 2001-07-13 2003-09-16 Advanced Micro Devices, Inc. Characterization of barrier layers in integrated circuit interconnects
US6607927B2 (en) * 2001-09-28 2003-08-19 Agere Systems, Inc. Method and apparatus for monitoring in-line copper contamination
US8815104B2 (en) * 2008-03-21 2014-08-26 Alliance For Sustainable Energy, Llc Copper-assisted, anti-reflection etching of silicon surfaces
CN102437069B (zh) * 2011-11-30 2014-10-15 上海华力微电子有限公司 一种低介电常数阻挡层工艺中的预处理的监控方法及装置
CN103247601B (zh) * 2012-02-03 2015-11-25 中芯国际集成电路制造(上海)有限公司 铜互连结构及其制造方法
US9147618B2 (en) * 2013-10-22 2015-09-29 Globalfoundries Inc. Method for detecting defects in a diffusion barrier layer
US9472477B1 (en) * 2015-12-17 2016-10-18 International Business Machines Corporation Electromigration test structure for Cu barrier integrity and blech effect evaluations
CN108598018B (zh) * 2018-04-04 2020-05-05 北方工业大学 用于评估互连结构的特性的方法
CN110223968B (zh) * 2019-05-15 2021-03-16 深圳市华星光电半导体显示技术有限公司 测试样品及测试系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580140B1 (en) * 2000-09-18 2003-06-17 International Business Machines Corporation Metal oxide temperature monitor
CN101136356A (zh) * 2006-08-31 2008-03-05 中芯国际集成电路制造(上海)有限公司 铜互连的半导体器件的制造方法及其结构
CN102364673A (zh) * 2011-11-10 2012-02-29 上海华力微电子有限公司 一种铜互连的形成方法
US20130206225A1 (en) * 2012-02-10 2013-08-15 Lockheed Martin Corporation Photovoltaic cells having electrical contacts formed from metal nanoparticles and methods for production thereof
CN102768988A (zh) * 2012-07-25 2012-11-07 上海华力微电子有限公司 一种有效判定铜扩散阻挡层阻挡能力的方法

Also Published As

Publication number Publication date
US20230100023A1 (en) 2023-03-30
WO2021227123A1 (zh) 2021-11-18

Similar Documents

Publication Publication Date Title
CN101918888B (zh) 显示装置、其制造方法及溅射靶
US4502204A (en) Method of manufacturing insulated gate thin film field effect transistors
KR20110065564A (ko) 표시 장치용 Al 합금막, 표시 장치 및 스퍼터링 타깃
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
US7884010B2 (en) Wiring structure and method for fabricating the same
KR20100127290A (ko) 표시 장치용 Al 합금막, 표시 장치 및 스퍼터링 타깃
US8227347B2 (en) Interconnecting structure production method, and interconnecting structure
WO2011056710A2 (en) Thin film transistors having multiple doped silicon layers
CN116344364A (zh) 半导体器件的制作方法以及半导体器件
JP2011146506A (ja) 気相成長装置用サセプタ及び気相成長装置
CN103782374A (zh) 显示装置用配线结构
CN111584383A (zh) 判断铜扩散阻挡层阻挡能力的方法及其结构
KR101010949B1 (ko) 표시 디바이스의 소자 구조 및 그 제조 방법
US6616784B2 (en) Method for fabricating transmission electron microscope
CN109300792A (zh) 一种薄膜晶体管及其制造方法
US20100096172A1 (en) Wiring structure and method for fabricating the same
JP2009043797A (ja) 薄膜トランジスター
CN109148372B (zh) 薄膜晶体管制作方法、薄膜晶体管以及显示面板
CN110223968B (zh) 测试样品及测试系统
CN207165577U (zh) 一种SiC欧姆接触结构
TWI654339B (zh) Wiring film
US8232475B2 (en) Nano-hole array in conductor element for improving the contact conductance
JP2008010844A (ja) 薄膜トランジスタ基板および表示デバイス
JP3141541B2 (ja) 不純物の活性化方法及び薄膜トランジスタの製造方法
KR20180033060A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination