KR101010949B1 - 표시 디바이스의 소자 구조 및 그 제조 방법 - Google Patents

표시 디바이스의 소자 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR101010949B1
KR101010949B1 KR1020087013512A KR20087013512A KR101010949B1 KR 101010949 B1 KR101010949 B1 KR 101010949B1 KR 1020087013512 A KR1020087013512 A KR 1020087013512A KR 20087013512 A KR20087013512 A KR 20087013512A KR 101010949 B1 KR101010949 B1 KR 101010949B1
Authority
KR
South Korea
Prior art keywords
layer
wiring material
semiconductor layer
based alloy
boron
Prior art date
Application number
KR1020087013512A
Other languages
English (en)
Other versions
KR20080068906A (ko
Inventor
히로나리 우라베
요시노리 마츠우라
다카시 구보타
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20080068906A publication Critical patent/KR20080068906A/ko
Application granted granted Critical
Publication of KR101010949B1 publication Critical patent/KR101010949B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C21/00Alloys based on aluminium
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219Aluminium alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 박막 트랜지스터를 구비하는 표시 디바이스에 있어서, n+-Si 등의 반도체층과도 직접 접합이 가능한 Al계 합금 배선 재료를 제공한다. 본 발명은 알루미늄에 니켈과 붕소를 함유한 Al계 합금 배선 재료에 있어서, 질소(N)를 함유하는 것을 특징으로 한다. 또한, 그 질소 함유량은 2×1017atoms/cm2 이상 9×1021atoms/cm3 미만인 것이 바람직하다. 니켈의 조성 비율 x at.%, 붕소의 조성 비율 y at.%, 알루미늄의 조성 비율을 z at.%라 하고, x+y+z=100으로 정의했을 경우, 식 0.5≤x≤10.0, 0.05≤y≤11.00, y+0.25x≥1.00, y+1.15x≤11.50의 각 식을 만족하고, 잔부에 질소가 함유되어 있는 Al계 합금 배선 재료인 것이 바람직하다.
Al계 합금 배선 재료, 표시 디바이스의 소자 구조

Description

표시 디바이스의 소자 구조 및 그 제조 방법{ELEMENT STRUCTURE OF DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 액정 디스플레이 등의 표시 디바이스의 소자에 사용되는 Al계 합금 배선 재료에 관한 것이며, 특히 박막 트랜지스터나 투명 전극을 구비하는 표시 디바이스에 적합한 Al-Ni-B-N계 합금의 배선 재료 및 그것을 사용한 소자 구조에 관한 것이다.
최근, 액정 디스플레이로 대표되는 박형 텔레비전 등의 표시 디바이스에는, 그 구성 재료로서 알루미늄(이하, 간단히 Al이라 기재하는 경우가 있음)계 합금의 배선 재료가 널리 보급되어 있다. 그 이유는, Al계 합금 배선 재료의 비저항값이 낮아, 배선 가공이 용이한 특성을 갖는 것에 의한다.
예를 들면, 액티브 매트릭스 타입의 액정 디스플레이인 경우, 스위칭 소자로서의 박막 트랜지스터(Thin Film Transistor, 이하 TFT라 약칭)나, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 전극(이하, 투명 전극층이라 하는 경우가 있음)과, Al계 합금 배선 재료로 형성된 배선 회로(이하, 배선 회로층이라 하는 경우가 있음)로 소자가 구성된다. 이와 같은 소자 구조에서는, Al계 합금 배선 재료에 의한 배선 회로를, 투명 전극과 접합시키는 부분이나 TFT 내에 있어서의 n+-Si(인 도핑된 반도체층)와 접합시키는 부분이 존재한다.
현재 사용되고 있는 Al계 합금 배선 재료에서는, 상술한 바와 같은 소자를 구성할 경우, Al계 합금 배선 재료에 형성되는 알루미늄 산화물의 영향을 고려하여, 배선 회로와 투명 전극 사이에, 몰리브덴(Mo)이나 티타늄(Ti) 등의 고융점 금속 재료를, 이른바 캡층(cap layer)으로서 형성하고 있다. 또한, n+-Si와 같은 반도체층과 배선 회로의 접합에 있어서는, 제조 공정 중의 열 프로세스에 의해, Al과 Si가 상호 확산하는 것을 방지하도록, 반도체층과 배선 회로 사이에, 상기 캡층과 동일한 몰리브덴(Mo)이나 티타늄(Ti) 등의 고융점 금속 재료를 개재시키도록 하고 있다.
도 1을 참조하면서, 상기의 소자 구조에 대하여 구체적으로 설명한다. 도 1에는, 액정 디스플레이에 관한 a-Si 타입의 TFT 단면 개략도를 나타내고 있다. 이 TFT 구조에서는, 유리 기판(1) 위에, 게이트 전극부(G)를 구성하는, Al계 합금 배선 재료로 이루어지는 전극 배선 회로층(2)과, Mo나 Mo-W 등으로 이루어지는 캡층(3)이 형성되어 있다. 그리고, 이 게이트 전극부(G)에는, 그 보호막으로서 SiNx의 게이트 절연막(4)이 마련되어 있다. 또한, 이 게이트 절연막(4) 위에는, a-Si 반도체층(5), 채널 보호막층(6), n+-Si 반도체층(7), 캡층(3), 전극 배선 회로층(2), 캡층(3)이 순차적으로 퇴적되고, 적절히 패턴 형성됨으로써, 드레인 전극부(D)와 소스 전극부(S)가 마련된다. 이 드레인 전극부(D)와 소스 전극부(S)의 위 에는, 소자의 표면 평탄화용 수지 또는 SiNx의 절연막(4')이 피복된다. 또한, 소스 전극부(S) 측에는, 절연층(4')에 컨택트 홀(CH)이 마련되고, 그 부분에 ITO나 IZO의 투명 전극층(7')이 형성된다. 이와 같은 전극 배선 회로층(2)에 Al계 합금 배선 재료를 사용할 경우에는, n+-Si 반도체층(7)과 전극 배선층(2) 사이, 또는 컨택트 홀(CH)에 있어서의 투명 전극층(7')과 전극 배선층(2) 사이에, 캡층(3)을 개재시키는 구조로 되어 있다.
이 도 1에 나타낸 소자 구조에서는, Mo 등의 캡층을 형성하기 때문에, 재료나 제조 설비 등의 비용 상승을 피할 수 없고, 제조 공정의 복잡화가 지적되어 있었다. 그 때문에, 본원 출원인은 이와 같은 종래의 소자 구조에서의 캡층을 생략할 수 있는 기술을 이미 제안한 바 있다(특허문헌 1 참조). 이 특허문헌 1에서는, ITO와의 직접 접합이 가능해지는, Al-C-Ni 합금이나 Al-C-Ni-Si 합금의 배선 재료를 개시했다.
<특허문헌 1> 일본 특개 2003-89864호 공보
[발명의 개시]
[발명이 해결하고자 하는 과제]
그러나, 상기 특허문헌 1의 Al계 합금 배선 재료는 ITO나 IZO 등의 투명 전극층과의 직접 접합은 가능해진 것이지만, n+-Si 등의 반도체층과 직접 접합시키는 경우에는 충분히 만족할 수 있는 특성을 구비하는 것은 아니었다. 예를 들어, Al계 합금 배선 재료로 이루어지는 배선 회로층과 반도체층을 직접 접합했을 때, 접 합 계면에서 Al과 Si의 확산 현상 등이 발생되어, 접합 특성을 만족할 수 없는 경향을 나타내는 경우가 있었다.
보다 구체적으로는, 도 1에 나타낸 소자 구조의 캡층을 생략했을 경우에는, 다음과 같은 특성을 만족하는 Al계 합금 배선 재료가 요구된다. 도 1의 소자 구조에서의 게이트 전극(G)의 전극 배선 회로층(2)에 대해서는, 도시되어 있지는 않지만 인출 배선 부분에서 ITO 등의 투명 전극층과의 직접 접합이 가능해야 할 필요가 있어, 바람직하게는 350℃ 이상의 내열성을 만족할 것이 요구된다. 그 이유는, 게이트 전극(G) 위에 게이트 절연막을 형성할 때, 고온의 열이력이 가해지기 때문에, 350℃ 이상의 온도에서도, 전극 배선 회로층이 힐록(hillock) 등의 결함을 발생시키지 않는 내열성이 필요하기 때문이다. 또한, 도 1의 소자 구조에서의 드레인 전극부(D)나 소스 전극부(S)의 전극 배선 회로층(2)에 대해서는, ITO 등의 투명 전극층과의 직접 접합이 가능하고, 또 n+-Si 등의 반도체층과의 직접 접합이 가능할 것이 요구된다. 이 n+-Si 등의 반도체층과의 직접 접합에서는, 200℃ 이상의 열이력이 가해지더라도 Al과 Si의 확산 현상 등이 발생되지 않는 것이 필요하다. 그리고, 이 드레인 전극부(D)나 소스 전극부(S)의 전극 배선 회로층(2)에서는, 250℃ 정도의 열이력이 가해지더라도, 힐록 등의 결함을 발생시키지 않는 내열성도 요구된다. 또한, 게이트 전극부(G), 드레인 전극부(D), 소스 전극부(S), 그 밖의 배선 부분을 형성하는 Al계 합금 배선 재료에는, 당연히 비저항이 낮은 특성, 즉 10μΩcm 이하, 바람직하게는 5μΩcm 이하의 비저항값을 만족할 것이 요구된다. 즉, 이 와 같은 요구 특성을 마땅히 만족하는 Al계 합금 배선 재료가 절실히 요망되고 있는 것이 현상태이다.
본 발명은 이상과 같은 사정을 배경으로 이루어진 것이며, 박막 트랜지스터나 투명 전극층을 구비하는 표시 디바이스에 있어서, n+-Si 등의 반도체층과 직접 접합이 가능한 Al계 합금 배선 재료를 제공하는 것이다.
[과제를 해결하기 위한 수단]
본 발명은 알루미늄에 니켈과 붕소를 함유한 Al계 합금 배선 재료에 있어서, 질소(N)를 더 함유하는 것을 특징으로 한다.
본 발명에 따른 Al계 합금 배선 재료는, 그 질소 함유량이 2×1017atoms/cm3 이상 9×1021atoms/cm3 미만인 것이 바람직하다.
본 발명에 따른 Al계 합금 배선 재료는, 알루미늄과 니켈과 붕소의 관계에 있어서, 니켈의 조성 비율 x at.%, 붕소의 조성 비율 y at.%, 알루미늄의 조성 비율을 z at.%라 하고, x+y+z=100으로 정의한 경우, 0.5≤x≤10.0(식 1), 0.05≤y≤11.00(식 2), y+0.25x≥1.00(식 3), y+1.15x≤11.50(식 4), x+y+z=100(식 5)의 각 식을 만족하고, 잔부에 질소가 함유되어 있는 것이 바람직하다.
본 발명에 따른 Al계 합금 배선 재료는, Al계 합금 배선 재료에 의해 형성된 배선 회로층이 반도체층에 직접 접합된 부분을 갖는 표시 디바이스의 소자 구조에 사용하는 것이 적합하다. 또한, 이때의 배선 회로층은 Al-Ni-B 합금과 Al-Ni-B-N 합금을 적층하여 구성해도 된다.
본 발명에 따른 Al계 합금 배선 재료에 의한 배선막을 형성할 경우, 알루미늄에 니켈과 붕소를 함유한 스퍼터링 타깃을 사용하여, 질소 함유 분위기 중에서 스퍼터링 처리를 행하는 것이 바람직하다. 이 경우에 사용하는 Al-Ni-B 합금 스퍼터링 타깃은 니켈 함유량을 니켈의 원자 백분율 X at.%라 하고, 붕소 함유량을 붕소의 원자 백분율 Y at.%라 했을 경우, 0.5≤X≤10.0(식 6), 0.05≤Y≤11.00(식 7), Y+0.25X≥1.00(식 8), Y+1.15X≤11.50(식 9)의 각 식을 만족하는 영역의 범위 내에 있으며, 잔부가 알루미늄인 것이 바람직하다.
[도 1] TFT의 개략 단면도.
[도 2] 2차이온 질량 분석 장치에 의한, 질소를 함유시킨 Al-Ni-B 합금막 중의 질소 분석 결과를 나타낸 개념 그래프.
[도 3] Si 확산 내열성 평가의 광학 현미경 사진.
[도 4] Si 확산 내열성 평가의 광학 현미경 사진.
[도 5] TFT 소자의 배선 구조를 나타낸 평면 개념도.
[도 6] ITO(IZO) 전극층과 Al 합금 전극층을 크로스하여 적층한 시험 샘플의 개략 사시도.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명에서의 최량의 실시 형태에 관하여 설명하지만, 본 발명은 하기 실시 형태에 한정되는 것은 아니다.
본 발명에 따른 Al계 합금 배선 재료는, 알루미늄을 모재로 니켈, 붕소를 함 유한 것을 기본 조성으로, 질소를 더 함유하는 것이다. Al-Ni-B 합금에 질소를 함유시키면, n+-Si 등의 반도체층과의 직접 접합이 가능해지기 때문이다.
이 질소 함유량은 2×1017atoms/cm3 이상 9×1021atoms/cm3 미만인 것이 바람직하다. 2×1017atoms/cm3 미만이면, 반도체층과의 직접 접합이 곤란해지고, 9×1021atoms/cm3 이상이 되면, 트랜지스터 특성의 on/off비가 나빠지기 때문이다. 본 발명의 Al계 합금 배선 재료는, 반도체층과 직접 접합하는 접합면, 즉 Al계 합금 배선 재료의 표면으로부터 적어도 50Å∼500Å 정도의 깊이에 질소를 함유하고 있으면 된다. 또한, 본 발명의 Al계 합금 배선 재료가 직접 접합되는 반도체층 측에서는, 반도체층에 질소를 함유시켜도 되며, Al계 합금 배선 재료와의 직접 접합을 양호하게 하는 효과가 있다.
또한, 본 발명에서의 Al계 합금 배선 재료는, 알루미늄과 니켈과 붕소의 관계에 있어서, 니켈의 조성 비율 x at.%, 붕소의 조성 비율 y at.%, 알루미늄의 조성 비율을 z at.%라 하고, x+y+z=100으로 정의했을 경우, 0.5≤x≤10.0(식 1), 0.05≤y≤11.00(식 2), y+0.25x≥1.00(식 3), y+1.15x≤11.50(식 4), x+y+z=100(식 5)의 각 식을 만족하고, 잔부에 질소가 함유되어 있는 것이 바람직하다. 즉, 본 발명의 Al계 합금 배선 재료는, 금속 원소의 조성 비율로서는 (식 1)∼(식 5)를 만족하는 것이며, 또한 질소를 함유하고 있는 조성인 것이 바람직하다. 또한, 본 발명에서의 Al계 합금 배선 재료는 본 발명이 나타내는 효과를 일탈하지 않는 범위에 서, 예를 들면 재료 제조 공정 또는 배선 회로 형성 공정이나 소자 제조 공정 등에서 혼입될 가능성이 있는 가스 성분이나 그 밖의 불가피 불순물의 혼입도 무방한 것이다.
니켈은 열처리에 의해 알루미늄과의 금속간 화합물을 형성하여, 투명 전극층과의 직접 접합에 있어서의 접합 특성을 양호하게 하는 작용을 갖는다. 단, 니켈 함유량이 많아지면, 배선 회로 자체의 비저항이 높아져 실용적이지 않다. 또한, 니켈 함유량이 적으면, 알루미늄과의 금속간 화합물의 생성량이 감소하여, 투명 전극층과의 직접 접합이 형성되지 않고, 내열성(열에 의한 Al계 합금 배선 재료의 소성 변형 발생에 대한 억지 작용)도 저하하는 경향으로 된다. 이들로부터 니켈 함유량은 상기 (식 1)을 만족할 필요가 있다.
구체적으로는, 니켈 조성 비율이 10at.%를 초과하면, 배선 재료의 비저항값이 지나치게 커짐과 동시에, 딤플(dimple)이라고 불리는 구덩이 형상의 결함이 배선 재료 표면에 형성되기 쉬워, 내열성을 확보할 수 없어지는 경향으로 된다. 또한, 0.5at.% 미만이면, 이른바 힐록이라 불리는 돌기물이 배선 재료 표면에 형성되기 쉬워, 내열성을 확보할 수 없게 되는 경향으로 된다. 이 딤플이란, Al계 합금 배선 재료를 열처리했을 때 생기는 응력 변형에 의해 재료 표면에 형성되는 미소한 구덩이 형상의 결함을 말하며, 이 딤플이 발생하면, 접합 특성에 악영향을 주어, 접합 신뢰성이 저하한다. 한편, 힐록이란, 딤플과는 반대로, Al계 합금 배선 재료를 열처리했을 때 생기는 응력 변형에 의해 재료 표면에 형성되는 돌기물인데, 이 힐록이 발생해도, 접합 특성에 악영향을 주어, 접합 신뢰성이 저하한다. 더욱이, 니켈 조성 비율이 0.5at.% 미만이면, ITO와의 직접 접합 시의 접합 저항도 높아져 실용적이지 않다. 이 딤플과 힐록은 열에 의한 Al계 합금 배선 재료의 소성 변형인 점에서 공통된 것이며, 총칭하여 스트레스 마이그레이션(stress migration)이라 불리는 현상으로, 이들 결함의 발생 레벨에 따라 Al계 합금 배선 재료의 내열성을 판단할 수 있다.
그리고, 본 발명과 같이 알루미늄에 니켈을 가하여 붕소를 함유시키면, n+-Si 등의 반도체층과 직접 접합했을 때, 접합 계면에서의 Al과 Si의 상호 확산을 효과적으로 방지하는 작용을 나타낸다. 또한, 이 붕소는 니켈과 마찬가지로 내열성에도 작용한다. 붕소의 조성 비율은 11at.%를 초과하면 배선 회로 자체의 비저항이 높아져 실용적이지 않다. 반대로, 0.05at.% 미만이면, Al과 Si의 상호 확산의 방지 능력이 저하하여, 반도체층과의 직접 접합이 불가능해진다. 구체적으로는, 반도체층과 Al-Ni-B계 합금 배선 재료를 직접 접합하고, 소정 온도에서 열처리했을 때, 접합 부분에서 Al과 Si의 상호 확산이 발생되기 쉬워지는 것이다. 또한, 딤플도 발생하기 쉬운 경향으로 된다. 그 때문에, 붕소의 조성 비율은 상기 (식 2)를 만족할 필요가 있다
또한, 본 발명에 따른 Al계 합금 배선 재료는 반도체층과 직접 접합할 경우, 240℃를 초과하는 온도의 열 프로세스에서도, 그 접합 계면에서 Al과 Si의 상호 확산을 확실히 방지하기 위해서는, 상기 (식 3)을 만족하는 것이 바람직하다. 그리고, Al계 합금 배선 재료 자체의 비저항을 10μΩcm 이하로 확실히 유지하기 위해 서는, 상기 (식 4)를 만족하는 것이 바람직하다.
또한, 상기 (식 1)∼(식 5)를 만족하는 범위 중, 니켈 조성 비율이 4at.% 이상이고, 붕소 조성 비율이 0.8at.% 이하이면, 상술한 딤플의 발생이 극력 억제된 Al계 합금 배선 재료가 되어, 반도체층이나 투명 전극층에 대해서도 직접 접합했을 때의 접합 신뢰성을 향상시킬 수 있다. 보다 구체적으로는, 350℃, 30분간의 열처리를 행했을 경우, Al계 합금 배선 재료의 표면에 생기는 딤플의 발생률을 1.6% 이하로 억제할 수 있기 때문에, 보다 바람직한 것으로 된다.
상술한 바와 같이, 딤플이란 Al계 합금 배선 재료를 열처리했을 때 배선 재료 표면에 형성되는 미소한 구덩이 형상의 결함인데, 본 발명자들은 Al계 합금 배선 재료에 대하여 소정의 열처리를 행한 후, 그 재료 표면을 관찰하여, 발생한 딤플(0.3∼0.5㎛)을 조사했다. 이 딤플 조사에서, 관찰 시야 내에 발생한 전(全) 딤플의 면적을 구하고, 관찰 시야에서 딤플이 차지하는 면적 비율을 딤플 발생률로 하여, 배선 재료의 내열 특성을 조사한 결과, 상기 (식 1)∼(식 5)를 만족하는 범위 중, 니켈 조성 비율이 4at.% 이상이며, 붕소 조성 비율이 0.80at.% 이하이면, 350℃, 30분간의 열처리를 행한 경우에도, 딤플의 발생률을 1.6% 이하로 억제할 수 있다. 이 딤플은 극력 발생하지 않는 것이 바람직하며, 이 딤플 발생률이 낮으면, 표시 디바이스의 소자 제조 공정에 있어서의 열 프로세스를 통과하더라도, 반도체층이나 투명 전극층과 직접 접합한 접합 계면에서, 접합 결함 등이 발생하기 어려워져, 접합 신뢰성이 향상되기 때문에, 보다 바람직한 것이 된다. 또한, 딤플 발생률이 1.6% 이하로 억제된 것이면, 반도체층과 직접 접합한 구조를 구비하는 TFT 에서의 온-오프비(on/off비)가 안정하여, 접속 신뢰성이 향상되는 것이라고 생각된다. 또한, 본 발명에 따른 Al계 합금 배선 재료는 반도체층이나 투명 전극층과의 직접 접합에 적합한 것이지만, 예를 들면 반도체층 측에 Mo 등의 고융점 금속 재료로 이루어지는 캡층을 마련한 소자 구조에서 적용하는 것도 무방하다.
또한, 본 발명에 따른 Al계 합금 배선 재료는, 상기 (식 1)∼(식 5)를 만족하는 범위 중, 니켈의 조성 비율이 4at.%∼6at.%이며, 붕소의 조성 비율이 0.2at.%∼0.8at.%이면, 반도체층과 직접 접합시킬 때, 특히 적합한 Al계 합금 배선 재료가 된다.
Al계 합금 배선 재료로 이루어지는 배선 회로층과, 반도체층을 직접 접합했을 때에는, 접합 계면에서 Al과 Si의 확산 현상이 발생함이 알려져 있는데, 본 발명자들의 연구에 의하면, 이 상호 확산의 영향에 의해, 직접 접합했을 때의 접합 계면에 변질층이 형성되는 현상을 확인했다. 이 변질층이란, Al계 합금 배선 재료와 반도체층을 직접 접합하고, 소정의 열처리를 가한 후, Al계 합금 배선 재료를 박리하여, 그 반도체층 표면을 관찰했을 때, 반도체층 표면에 확인되는 흑점으로 된 변질 부분, 또는 반도체층 표면의 변색이나 거칠어짐 등의 상태(본 명세서에서는 이와 같은 반도체층 표면을 변질층이라 함)를 말한다. 이 변질층은 열처리 온도가 높아질수록 발생하기 쉬워지는 경향이 있으며, 실용상 200℃ 이상의 열처리(30분간)에 의해 발생하지 않는 것이 바람직하다. 또한, CVD에 의해 절연층을 형성할 때 가해지는 열이력을 고려하면, 240℃∼300℃의 고온 영역에서도 변질층이 발생되지 않는 것이 바람직하며, 소자의 제조 공정에 있어서의 각 열이력이 가해지 는 제조 조건의 적용 범위에 여유를 갖게 하기 위해서는, 330℃ 이상에서의 변질층의 발생이 억제되어 있는 것이 더 바람직한 것으로 생각된다. 그래서, 이와 같은 변질층을 발생하지 않는 조성 범위를 검토한 결과, 상기 (1)~(5)식을 만족하는 범위 중, 니켈 조성 비율이 4at.%∼6at.%이고, 붕소의 조성 비율이 0.2at%∼0.8at.%이면, 330℃, 30분간의 열처리에서도 변질층의 형성이 억제되는 경향을 발견하였다. 그리고, 이 조성 범위에서는 배선 재료 자체의 비저항값도 5μΩcm 이하가 된다. 즉, 이와 같은 조성이면, 상술한 바와 같이 딤플의 발생이 극히 억제되고, 비저항값도 낮아지므로, 반도체층과의 직접 접합을 실현하기 위한 Al계 합금 배선 재료로서 실용상 매우 적합한 것이 된다.
계속해서, 본 발명의 실시예에 대하여 설명한다. 이 실시예에서는 Al-Ni-B계 합금층으로서, Al-5.0at.%Ni-0.4at.%B막(비저항값 4.2μΩcm)을 사용하여, Si에 의한 반도체층과 직접 접합시켜, 그 소자의 특성 평가를 행했다. Si와 직접 접합할 때에는, Si와 Al-Ni-B 합금층 사이에, Al-Ni-B-N 합금층이 형성된 상태가 되도록 제어하여 행했다.
우선, 질소 함유량이 다른 Al-Ni-B계 합금층에 대한 제작 방법에 대하여 설명한다. 평가 샘플에 대해서는 다음과 같이 제작했다. 우선, 유리 기판 위에 상기 조성의 Al 합금 타깃을 사용하고, 스퍼터링 조건으로서 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa로 하여 마그네트론 스퍼터링 장치를 사용하여, 두께 1000Å의 Al-Ni-B계 합금층을 형성했다. 이 스퍼터링 시에는 아르곤 가스 중에 질소 가스를 도입하여, 전 가스 실제유량(아르곤 가스 실제유량 + 질소 실제유량)에 대하여 질소 실제유량이 0%∼40%가 되도록 조정하여, Al-Ni-B계 합금층 표면의 질소 함유량을 변화시킨 각종 샘플을 제작했다.
Al-Ni-B계 합금층의 질소 함유량은 1018atoms/cm3 이상인 경우, 2차이온 질량분석 장치(Dynamic SIMS)에 의해 측정했다. 2차이온 질량 분석 장치(Dynamic SIMS)에 의해, Al-Ni-B계 합금층의 질소를 측정하면, 도 2에 나타낸 바와 같은 분석 결과가 얻어진다. 도 2에서는, 질소를 함유시킨 Al-Ni-B 합금 배선막을 2차이온 질량 분석 장치에 의해 깊이 방향으로, 질소를 분석한 분석한 결과를 개념적으로 나타내고 있다. 예를 들면, 막에 질소가 함유되어 있는 경우에는, 질소를 함유한 두께에 상당하는 부분에서 질소가 검출된다. 도 2에 나타낸 질소 함유량은 질소로서 검출된 부분의 평균값을 나타내고 있다. 또한, 이 평균값의 질소 농도는, 어느 정도의 일정한 측정값이 검출된 측정 깊이의 범위에 있어서의 평균값을 나타낸 것이다. 구체적으로는, 도 2에 나타낸 2.5×1018(실선 데이터)의 경우, 측정 깊이 0∼18nm 범위의 측정값은 제외하고, 18nm∼75nm 범위의 측정값으로부터 평균값을 구했다.
또한, 질소 함유량이 1018atoms/cm3 이하인 경우에는, X선 광전자 분광 분석 장치(XPS)에 의해 Si 반도체층의 깊이 방향으로 50∼100Å 정도의 스퍼터링을 행하고, 그 후, 그 스퍼터링 부분을 X선 광전자 분광 분석 장치(XPS)에 의해 측정하여, 질소 함유량을 이미 알고 있는 샘플을 측정한 결과로부터 얻어진 질소 검출 피크의 적분 강도와 비교하여, 그 질소 함유량을 산출했다. 또한, 이 질소 함유량의 측정은, 2차이온 질량 분석 장치, X선 광전자 분광 분석 장치의 어느 쪽으로도 측정 가능하지만, 2차이온 질량 분석 장치의 검출 한계 부근의 함유량인 경우, 그 측정값의 신뢰성 관점에서 X선 광전자 분광 분석 장치에 의한 측정을 행하는 경우가 있다.
또한, 질소 함유량이 다른 각 Al-Ni-B계 합금층의 비저항값은 300℃, 30분간의 열처리를 행한 후, 4단자 저항 측정 장치에 의해 측정했다.
다음에, 질소 함유량이 다른 각 Al-Ni-B 합금층과 반도체층의 접합성에 대하여 조사한 결과에 대하여 설명한다. 여기서는, 반도체층과 접합했을 때의 확산 내열성과 소자의 스위칭 특성(on/off비)을 조사했다.
확산 내열성 평가는 유리 기판(코닝사제 : #1737) 위에 n+-Si 반도체층(300Å)을 CVD에 의해 형성하고, 그 반도체층 위에 Al-Ni-B계 합금층(2000Å)을 형성한 것을 평가 샘플로 했다. 이때, n+-Si층 위에 Al-Ni-B-N 합금층을 100Å 두께로 성막하고, 그 위에 Al-Ni-B 합금층을 1900Å 두께로 성막하도록 했다. Al-Ni-B-N 합금층의 성막은, 마그네트론 스퍼터링 장치를 사용하고, 스퍼터링 조건으로서 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa로 하여 행하고, 이 스퍼터링 시에는, 아르곤 가스 중에 질소 가스를 도입하여, 전 가스 실제유량(아르곤 가스 실제유량 + 질소 실제유량)에 대하여 질소 실제유량이 0%∼40%인 범 위로 조정했다. 또한, 그 위에 성막한 Al-Ni-B 합금층은 질소 가스를 도입하지 않고 상기 조건에서 행했다.
그리고, 각 평가 샘플을 200∼380℃의 온도 영역에서 10℃마다 열처리 온도를 설정하고, 질소 가스 분위기 중 30분간의 열처리를 행한 후, 인산계 Al 에칭액(간토 가가쿠(주)사제, 액온 32℃의 Al 혼산 에천트(etchant) / 조성(용량비) 인산:옥살산:아세트산:물 = 16:1:2:1)에 10분간 침지시킴으로써, 상층에 형성된 각 조성막만을 용해하여, 반도체층을 노출시켰다. 이 노출된 반도체층 표면을 광학 현미경(200배)으로 관찰하여, Si와 Al의 상호 확산이 발생되고 있는지를 조사했다.
도 3 및 도 4에는, 노출된 반도체층 표면에서의 대표적인 광학 현미경 사진을 나타낸다. 도 3은 상호 확산이 전혀 확인되지 않는 반도체층 표면이며(평가 결과 : ○), 도 4는 상호 확산의 흔적(사진 중의 흑점)이 확인된 것이다(평가 결과 : ×). 그리고 각 열처리 온도 중에서, 평가 결과가 ○인 최고 온도를, 그 평가 샘플의 확산 내열성 온도로 했다. 또한, 이 도 3 및 도 4에 나타낸 관찰 사진은 확산 내열성을 평가할 때 참고로 한 이미지 사진이며, 본 제1 실시예의 구체적인 샘플 결과를 나타내는 것은 아니다.
다음에, TFT 소자에서의 스위칭 특성으로서는, on/off비를 측정함으로써 행했다. 평가 샘플은 다음 순서에 따라 제작했다.
우선, 유리 기판(코닝사제 : #1737) 위에, 두께 3000Å의 Al-Ni-B 합금층이 되는 Al계 합금막을 형성했다. 스퍼터링 조건은 기판 가열 온도 100℃, DC Power 1000W(3.1Watt/cm2), 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa로 했다.
이어서, 포토리소그래피에 의해 Al계 합금막을 에칭하여, 게이트 배선폭 50㎛를 형성하고, 게이트 전극폭 15㎛를 형성했다(도 5 참조). 포토리소그래피 조건은 Al계 합금막 표면에 레지스트(TFR-970 : 도쿄 오카 고교(주)사제 / 도포 조건 : 스핀 코터 3000rpm, 베이킹 후 레지스트 두께 1㎛ 목표)를 피복하고, 프리베이킹 처리(110℃, 1.5분간)를 행하고, 소정의 패턴 필름을 배치하여 노광 처리(마스크 얼라이너 MA-20 : 미카사(주)사제 / 노광 조건 15mJ/cm2)를 행했다. 이어서, 농도 2.38%, 액온 23℃의 테트라메틸암모늄 하이드로옥사이드를 함유하는 알칼리 현상액(이하, TMAH 현상액이라 약기)으로 현상 처리하고, 현상 처리 후, 핫플레이트에 의해 포스트 베이킹 처리(110℃, 3분간)를 행하여, 인산계 혼산 에칭액(간토 가가쿠(주)사제 / 조성 인산:질산:아세트산:물 = 16:1:2:1(용량비))에 의해 회로 형성을 행했다. 이와 같은 조건에서 회로 형성을 행함으로써 회로의 테이퍼각이 45℃가 되도록 제어했다.
에칭 처리 후, 박리액(ST106 : 도쿄 오카 고교(주)사제)에 의해 레지스트 제거를 행하고, 게이트 배선 회로의 형성 후, RF 스퍼터링에 의해, 절연층이 되는 SiNx를 두께 4200Å으로 성막했다. 성막 조건은 기판 가열 온도 350℃, RF Power 1000W(3.1Watt/cm2), 아르곤 가스 유량 90sccm, 질소 가스 유량 10sccm, 압력 0.5Pa로 했다. 또한, 이 절연층 위에, CVD에 의해 아모퍼스 i-Si, 인 도핑된 n+-Si를 수 시로 더 성막했다. i-Si(비도핑 Si막)의 성막 조건은 기판 가열 온도 200℃, RF Power 100W(0.31Watt/cm2), SiH4 유량(10% 아르곤 가스 희석) 300sccm으로 하여, 두께 2000Å으로 했다. 질소 첨가 n+-Si(P(인) 도핑막)의 성막 조건은 기판 가열 온도 200℃, RF Power 100W(0.31Watt/cm2), SiH4 유량(8% 아르곤 가스 희석) 300sccm, P 함유 가스 유량(8% 아르곤 가스 희석) 50sccm으로 하여 두께 500Å의 n+-Si층을 형성했다.
그 후, n+-Si층 위에, 처음에 유리 기판 위에 성막한 것과 동일한 조성의 Al계 합금막을 두께 2000Å으로 성막했다. 이때, n+-Si층 위에 Al-Ni-B-N 합금층을 100Å 두께로 성막하고, 그 위에 Al-Ni-B 합금층을 1900Å 두께로 성막하도록 했다. Al-Ni-B-N 합금층의 성막 조건은 이 스퍼터링 시에는, 아르곤 가스 중에 질소 가스를 도입하여, 전 가스 실제유량(아르곤 가스 실제유량 + 질소 실제유량)에 대하여 질소 실제유량이 0%∼40%인 범위로 조정했다. 또한, 그 위에 성막한 Al-Ni-B 합금층은 상기 게이트 배선의 경우와 동일한 조건에서 행했다. 성막 조건은 상기 게이트 배선과 동일한 조건으로 했다.
그리고, 포토리소그래피에 의해 소스 배선, 드레인 배선, 및 전극을 형성했다. 이 포토리소그래피 조건은 상기 게이트 배선과 동일하다. 이때, Al계 합금막의 에칭 후에는, n+-Si층의 건식 에칭을 행했다. 건식 에칭 조건은 RF Power 50W, SF6 가스 유량 30sccm, 압력 10Pa로 했다. 그 후, 박리액(STl06 : 도쿄 오카 고교(주)사제)에 의해 레지스트 제거를 행했다.
다음에, 패시베이션(passivation)이 되는 SiNx 절연막을 2500Å 두께로 성막하고, 게이트, 소스, 드레인의 각 전극 부분만을 건식 에칭에 의해 노출시켰다. 건식 에칭 조건은 RF Power 100W, SF6 가스 유량 30sccm, O2 가스 유량 5sccm, 압력 10Pa로 했다. 상기 조건에 의해, 채널폭 25㎛, 채널 길이 5㎛의 트랜지스터를 형성했다(도 5 참조).
이상과 같이 하여 제작한 평가 샘플에 대하여, 3단자법에 의해 소자의 스위칭 특성의 on/off비를 측정했다. 측정기는 애질런트 테크놀로지사제의 B1500A 장치를 사용하여 Vg-Id 측정을 행했다. 그리고, Vg = -10V, +10V에서의 Id값으로부터 on/off비를 계산했다.
표 1에, 상기의 질소 함유량, 비저항, 확산 내열성 on/off비에 대한 평가 결과를 나타낸다.
<표 1>
Figure 112008040180375-pct00001
표 1에 나타낸 바와 같이, 스퍼터링 시의 질소 도입량(아르곤 가스 실제유량에 대한 질소 실제유량)이 5%∼20%일 때, 확산 내열성이 250℃ 이상이며, on/off비가 5자리(on 전류 10-5A, off 전류 10-10A일 때의 on/off비는 5자리) 이상이 됨이 판명되었다. 또한, 질소 도입량이 10%∼18%이면, 확산 내열성이 300℃ 이상이며, on/off비가 6자리를 실현할 수 있음이 판명되었다. 이 결과로부터, Al계 합금 배선 재료의 질소 함유량은 2×1017atoms/cm3∼8×1021atoms/cm3인 것이 바람직하고, 2.5×1018atoms/cm3∼7.7×1021atoms/cm3이면 보다 바람직함이 판명되었다.
참고예 1 : 이 참고예 1에서는, 표 2에 나타낸 참고 실시예 및 참고 비교예의 각 조성의 Al계 합금 배선 재료에 대하여 스퍼터링에 의해 막을 형성하고, 그 막의 특성 평가를 행했다. 스퍼터링 타깃은, 알루미늄에, 표 2에 기재된 각 조성의 금속을 혼합하여, 진공 중에서 용해 교반한 후, 불활성 가스 분위기 중에서 주조(鑄造)한 후, 얻어진 잉곳(ingot)을 압연, 성형 가공을 하고, 스퍼터링에 제공하는 표면을 평면 가공하여 제조한 것을 사용했다. 표 2에 기재된 각 조성에 있어서의 막의 특성 평가는 반도체층과 직접 접합했을 때의 Si 확산 내열성, 막의 비저항, 막의 350℃ 내열성, 투명 전극층과 직접 접합했을 때의 ITO 접합성 및 IZO 접합성에 대하여 행했다. 그 결과를 표 2 및 표 3에 나타낸다. 또한, 비교로서, Al-Ni-B 합금 이외의 조성에 대해서도 평가했다.
<표 2>
Figure 112008040180375-pct00002
<표 3>
Figure 112008040180375-pct00003
이하에, 각 특성 평가의 측정 조건에 대하여 설명한다.
Si 확산 내열성 : 이 특성의 평가 샘플로는, 유리 기판 위에 n+-Si 반도체층 (300Å)을 CVD에 의해 형성하고, 그 반도체층 위에 스퍼터링(마그네트론 스퍼터링 장치, 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa)에 의해, 표 2에 나타낸 각 조성막(2000Å)을 형성한 것을 사용했다. 그리고, 평가 샘플을 150∼350℃의 온도 영역에서 10℃마다 열처리 온도를 설정하고, 질소 가스 분위기 중 30분간의 열처리를 행한 후, 인산계 Al 에칭액(간토 가가쿠(주)사제, 액온 32℃의 Al 혼산 에천트 / 조성(용량비) 인산:옥살산:아세트산:물 = 16:1:2:1)에 10분 침지시킴으로써, 상층에 형성한 각 조성막만을 용해하여, 반도체층을 노출시켰다. 이 노출된 반도체층 표면을 광학 현미경(200배)으로 관찰하여, Si와 Al의 상호 확산이 발생되고 있는지를 조사했다. 또한, 이 확산 내열성의 평가는 상기 실시예에서 설명한 도 3 및 도 4를 참조하여 행한 것이다.
막의 비저항 : 표 2에 기재된 각 조성막의 비저항값은 유리 기판 위에 스퍼터링(조건은 상기와 동일함)에 의해 단막(두께 약 0.3㎛)을 형성하고, 질소 가스 분위기 중, 300℃, 30분간의 열처리를 행한 후, 4단자 저항 측정 장치에 의해 측정했다.
350℃ 내열성 : 표 2에 기재된 각 조성막의 내열성은 유리 기판 위에 스퍼터링(조건은 상기와 동일함)에 의해 단막(두께 약 0.3㎛)을 형성하고, 질소 가스 분위기 중, 100℃∼400℃의 온도 범위에서, 30분간의 열처리 후, 주사형 전자 현미경(SEM : 1만배)으로 막표면을 관찰하여 행했다. 또한 이 SEM 관찰은 각 관찰 시료에 대하여 관찰 범위 10㎛×8㎛를 5시야 확인하도록 했다. 그리고, 350℃ 내열성의 평가는 350℃, 30분간의 열처리에서, 관찰 표면에 직경 0.1㎛ 이상의 돌기물 (힐록)이 확인되었거나, 또는 관찰 표면에 구덩이 형상 부분(직경 0.3㎛∼0.5㎛)으로 된 딤플이 4개 이상 확인된 것을 ×라 했다. 돌기물이 전혀 없고, 딤플이 3개이하인 것을 ○라 했다.
ITO 접합성 : 이 ITO 접합성은 도 6의 개략 사시도에 나타낸 바와 같이 유리 기판 위에 ITO(In2O3-10wt%SnO2) 전극층(1000Å 두께, 회로폭 10㎛)을 형성하고, 그 위에 각 조성막층(2000Å 두께, 회로폭 10㎛)을 크로스하도록 형성한 시험 샘플(켈빈 소자)을 사용하여 평가했다.
이 시험 샘플의 제작은 우선, 유리 기판 위에, 상기 조성의 각 Al계 합금 타깃을 사용하고, 상기 스퍼터링 조건으로 두께 2000Å의 Al계 합금막을 형성했다. 이때의 스퍼터링 시의 기판 온도에 대해서는, 표 6에 나타낸 바와 같이 설정하여 각 성막을 행했다. 그리고, 각 Al계 합금막 표면에 레지스트(TFR-970 : 도쿄 오카 고교(주))를 피복하고, 10㎛폭 회로 형성용 패턴 필름을 배치하여 노광 처리를 하고, 농도 2.38%, 액온 23℃의 테트라메틸암모늄 하이드로옥사이드를 함유하는 알칼리 현상액(이하, TMAH 현상액이라 약기)으로 현상 처리를 했다. 현상 처리 후, 인산계 혼산 에칭액(간토 가가쿠(주)사제)에 의해 회로 형성을 행하고, 디메틸술폭시드(이하, DMSO라 약기) 박리액에 의해 레지스트 제거를 행하여, 10㎛폭의 Al계 합금막 회로를 형성했다.
그리고, 10㎛폭의 Al계 합금막 회로를 형성한 기판을, 순수(純水) 세정, 건조 처리를 행하고, 그 표면에 SiNx의 절연층(두께 4200Å)을 형성했다. 이 절연층 의 성막은 스퍼터링 장치를 사용하여, 투입 전력 RF 3.0Watt/cm2, 아르곤 가스 유량90sccm, 질소 가스 유량 10sccm, 압력 0.5Pa, 기판 온도 300℃의 스퍼터링 조건에 의해 행했다.
이어서, 절연층 표면에 포지티브형 레지스트(도쿄 오카 고교(주)사제 : TFR-970)를 피복하고, 10㎛×10㎛각(角)의 컨택트 홀 개구용 패턴 필름을 배치하여 노광 처리를 하고, TMAH 현상액에 의해 현상 처리를 했다. 그리고, CF4의 건식 에칭 가스를 사용하여, 컨택트 홀을 형성했다. 컨택트 홀 형성 조건은 CF4 가스 유량 50sccm, 산소 가스 유량 5sccm, 압력 4.0Pa, 출력 150W로 했다.
상기한 DMSO 박리액에 의해 레지스트의 박리 처리를 행했다. 그리고, 이소프로필알코올을 사용하여 잔존 박리액을 제거한 후, 수세, 건조 처리를 행했다. 이 레지스트의 박리 처리가 종료된 각 샘플에 대하여, ITO 타깃(조성 In2O3-10wt%SnO2)을 사용하여, 컨택트 홀 내 및 그 주위에 ITO의 투명 전극층을 형성했다. 투명 전극층의 형성은 스퍼터링(기판 온도 70℃, 투입 전력 1.8Watt/cm2, 아르곤 가스 유량 80sccm, 산소 가스 유량 0.7sccm, 압력 0.37Pa)을 행하여, 두께 1000Å의 ITO막을 형성했다.
이 ITO막 표면에 레지스트(TFR-970 : 도쿄 오카 고교(주))를 피복하고, 패턴 필름을 배치하여 노광 처리를 하고, TMAH 현상액으로 현상 처리를 하고, 옥살산계 혼산 에칭액(간토 가가쿠(주)사제 : ITO05N)에 의해 10㎛폭 회로의 형성을 행했다. ITO막 회로 형성 후, DMSO 박리액에 의해 레지스트를 제거했다.
이상과 같은 제작 방법에 의해 얻어진 각 시험 샘플을 대기 분위기 중, 250℃, 30분간의 열처리를 행한 후, 도 6에 나타낸 시험 샘플의 화살표 부분의 단자부로부터 연속 통전(3mA)하여 저항을 측정했다. 이때의 저항 측정 조건은 85℃의 대기 분위기 중에서의, 이른바 수명 가속 시험 조건으로 했다. 그리고, 이 수명 가속 시험 조건하, 각 시험 샘플에 대하여, 측정 개시에 있어서의 초기 저항값의 100배 이상의 저항값으로 변화된 시간(고장 시간)을 조사했다. 이 수명 가속 시험 조건에서 250시간을 초과하더라도 고장나지 않은 시험 샘플을 평가 ○라 했다. 또한, 수명 가속 시험 조건하, 250시간 이하에서 고장난 시험 샘플을 평가 ×라 했다. 또한, 상기의 수명 가속 시험에 대해서는, JIS C 5003 : 1974, 참조 문헌(저서명 「신뢰성 가속 시험의 효율적인 진행 방법과 그 실제」: 카누마요지 편저, 발행소 니혼테크노센터(주))에 준거한 것이다.
IZO 접합성 : 이 IZO 접합성은 상기 ITO 접합성 평가와 마찬가지로, IZO(In2O3-10.7wt%ZnO : 1000Å 두께, 회로폭 50㎛) 전극층 위에, 각 Al계 합금막층(2000Å 두께, 회로폭 50㎛)을 크로스하도록 형성한 시험 샘플(켈빈 소자)을 사용하여 평가했다. 시험 샘플의 제작 조건은 상기 ITO 접합성과 마찬가지로 했다. 이 시험 샘플을 상기 ITO 접합성의 경우와 동일한 수명 가속 시험 조건에 의해 저항을 측정하고, 그 수명 가속 시험 결과로부터 IZO 접합성 평가를 행했다. 평가 기준도 상기 ITO 접합성과 마찬가지로 했다.
표 2에 나타낸 바와 같이, 본 발명에 관한 각 참고 실시예의 Al-Ni-B 합금 배선 재료에서는 비저항값이 10μΩcm 이하이며, 본 발명의 조성 범위를 벗어나는 참고 비교예 9, 참고 비교예 11, 참고 비교예 12에 대해서는 비저항값이 10μΩcm를 초과하였다. 또한, 표 3에 나타낸 바와 같이, 각 참고 실시예의 Al-Ni-B 합금 배선 재료에서는, Si 확산 내열성은 240℃ 이상이며, 330℃의 고온에서도 접합 계면에 Al과 Si의 상호 확산이 확인되지 않는 것이 존재했다. 그리고, 표 3에 나타낸 바와 같이, 각 참고 실시예의 Al-Ni-B 합금 배선 재료에서는 ITO 및 IZO의 투명 전극층과의 직접 접합도 가능함이 확인되었다. 또한, 이 Si 확산 내열성은 실용상 200℃ 이상의 열처리에 의해 발생하지 않는 것이 바람직하고, CVD에 의해 절연층을 형성할 때 가해지는 열이력을 고려하면, 240℃∼300℃의 고온 영역에서도 변질층이 발생되지 않는 것이 바람직하다. 또한, 소자의 제조 공정에 있어서의 각 열이력이 가해지는 제조 조건의 적용 범위에 여유를 갖게 하기 위해서는, 330℃ 이상에서의 Si 확산 내열성을 구비하는 것이 바람직하다. 또한, 표 3에 나타낸 Si 확산 내열성 평가에 있어서는, 직접 접합한 반도체층(n+-Si)에 질소가 함유된 것이기 때문에, 높은 내열 온도값으로 된 것이다. 또한, n+-Si의 반도체층에서의 질소의 함유는, CVD에 의해 성막할 때, 수소로 희석한 SiH4 가스, P 함유 가스의 도입에 더하여, N2 가스를 첨가함으로써 행하고, 이 표 3의 경우에는 4×1019atoms/cm3의 질소가 n+-Si에 함유된 것이다.
한편, 참고 비교예 1∼3의 경우, 비저항 이외의 특성이 모두 실용상 불충분함이 확인되었다. 또한, Al-Ni 합금의 참고 비교예 4 및 5에서는, 투명 전극층과의 접합 특성은 양호하지만, 내열성 및 Si 확산 내열성에 있어서 불충분한 특성이며, Ni의 함유량이 높은 참고 비교예 6에서는, 막 비저항이 10μΩcm를 초과하는 것으로 되었다. 그리고, 본 발명의 조성 범위 밖이 되는 참고 비교예 7∼12의 경우, ITO와의 직접 접합에 문제가 있거나(참고 비교예 7), Si 확산 내열성이 200℃ 이하이거나(참고 비교예 8, 참고 비교예 10), 비저항값이 10μΩcm를 초과하여(참고 비교예 9, 참고 비교예 11, 참고 비교예 12), 종합적으로 만족할 수 있는 막특성이라고는 할 수 없었다. 또한, 니켈 대신에 실리콘(Si)을 함유한 참고 비교예 13에서는, Si 확산 내열성뿐만 아니라, 투명 전극층과의 접합성도 나빠지는 결과가 되었다. 또한, 본원 출원인이 제안했던 종래의 Al-Ni-C 합금 배선 재료(참고 비교예 14, 참고 비교예 15)에서는, 투명 전극층과의 접합성에는 문제가 없지만, 내열성 및 Si 확산 내열성에 있어서 불충분한 특성임이 확인되었다.
참고예 2 : 이 참고예 2에서는, 본 발명에 따른 Al-Ni-B 합금 배선 재료의 조성 범위에 관하여, 막의 내열성 및 반도체층의 접합 특성의 관계를 더욱 상세히 검토한 결과에 대하여 설명한다. 표 4∼표 6에는 니켈 함유량 및 붕소 함유량을 변화시켰을 때의, 막의 비저항값, 막의 딤플 발생률, 반도체층과 직접 접합했을 때의 변질층의 발생 상황 및 반도체층 표면의 거칠기 변화량을 조사한 결과를 나타내고 있다.
<표 4>
Figure 112008040180375-pct00004
<표 5>
Figure 112008040180375-pct00005
<표 6>
Figure 112008040180375-pct00006
표 4에는, 각 조성에 있어서의 막의 비저항값 및 딤플 발생률을 나타내고 있다. 막의 비저항값의 측정 조건은 상기 참고예 1과 동일하다. 또한, 딤플 발생률은 상기 참고예 1에서의 내열성 평가와 동일한 조건에서, 열처리 온도 350℃, 400℃로 한 각 평가 샘플을 SEM 관찰하여 얻어진 결과이다. 단, 이 참고예 2에서의 내열성 평가는 상기 참고예 1의 내열성 평가보다도, 더욱 상세한 검토를 하기 위하여, 딤플의 발생률을 조사했다. 이 딤플 발생률은 관찰 표면에서 구덩이 형상 부분(직경 0.3㎛∼0.5㎛)으로 된 딤플을 검출하여, 그 크기 및 개수로부터 딤플이 차지하는 면적을 산출하고, 관찰 면적에 대한 비율을 구한 면적 비율로 대체한 값이다. 이 딤플 면적의 계산에 대해서는, 관찰 표면에 존재하는 구덩이 형상 부분을 화상 해석에 의해 2치화(値化)하여, 그 구덩이 형상 부분을 원으로 근사하여 행했다. 또한, 이 딤플의 깊이는 몇 개의 딤플을 측정한 바, 약 100Å이었다. 또한, 표 4에 나타낸 딤플 발생률의 값은 각 관찰 시료에 관한 관찰 범위 10㎛×8㎛의 5시야에서의 평균값을 나타내고 있다.
표 4의 비저항값의 결과로부터, 니켈이 6.0at.% 이하이고, 붕소가 0.80at.% 이하이면 5μΩcm 이하가 되는 것이 판명되었다. 또한, 표 4의 딤플 발생률의 결과로부터 알 수 있듯이, 열처리 온도가 높을수록 그 발생률이 커지는 경향이 있고, 또한 니켈이 많을수록 발생률이 작아지는 경향이 확인되었다. 그리고, 붕소가 증가하면, 딤플의 발생률이 커지는 경향이 확인되었다. 이 표 4의 결과로부터, 350℃, 30분간의 열처리에서, 딤플 발생률을 1.6% 이하로 하기 위해서는, 니켈이 4.0at.% 이상이고, 붕소가 0.80at.% 이하이면 되는 것이 판명되었다.
다음에, 도 5에 나타낸 접합 계면에서의 변질층의 발생 조사 결과에 대하여 설명한다. 이 변질층 조사는 상기 참고예 1에서 설명한 Si 확산 내열성의 평가와 동일한 조건에서 제작한 평가 샘플을 사용했다. 구체적으로는, 유리 기판 위에 n+-Si 반도체층(300Å)을 CVD에 의해 형성하고, 그 반도체층 위에 스퍼터링(마그네트론 스퍼터링 장치, 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100sccm, 아르곤 압력0.5Pa)에 의해, 표 4에 기재된 각 조성의 Al-Ni-B 합금막(2000Å)을 형성한 것을 사용했다. 그리고, 이 평가 샘플을 300, 330, 350℃의 각 온도에서, 질소 가스 분위기 중 30분간의 열처리를 행한 후, 상술한 인산계 Al 에칭액을 사용하여, 상층에 형성한 Al계 합금막만을 용해하여, 반도체층을 노출시켰다. 이 노출된 반도체층 표면을 광학 현미경(200배)으로 관찰하여, 흑점으로 된 변질 부분의 존재나, 또는 반도체층 표면의 변색이나 거친 상태를 확인했다. 표 5에서는, Si와 Al의 상호 확산에 의해 다수 흑점이 확인된 것을 평가 ×, 수 개 이하의 흑점의 존재 또는 흑점은 확인되지 않지만 관찰 표면의 변색이나, 거친 상태가 확인된 것을 평가 △, 관찰 표면에 흑점이 전혀 없고, 변색이나 거친 표면 상태가 확인되지 않은 것을 평가 ○라 했다.
그리고, 표 6에는 상기 변질층 조사에 따른, 반도체층의 표면 상태 변화를 조사한 결과를 나타내고 있다. 이 반도체층의 표면 상태 변화는 반도체층의 표면 거칠기 측정을 함으로써 행했다. 구체적으로는, 유리 기판 위에 n+-Si 반도체층(300Å)을 형성한 직후의 표면 거칠기(이하, as-depo 거칠기라 함)와, 상기 변질층 조사의 평가 샘플의 노출된 반도체층의 표면 거칠기(이하, 직접 접합 거칠기라 함)를 각각 측정하고, (직접 접합 거칠기값)/(as-depo 거칠기값)을 산출했다. 즉, 표 5에 나타낸 거칠기 변화량의 수치가 1보다 클수록, 직접 접합을 하여 열처리한 후의 반도체층의 표면 상태가 거칠어져 있음을 나타낸다. 또한, 반도체층의 표면 거칠기 측정에는, 단차·표면 거칠기·미세 형상 측정 장치(KLA Tencor사제 : P-15형)를 사용하여, JIS B0601 : 1994에 준하여 10점 평균 거칠기 Rz를 구했다.
표 5의 결과로부터, 니켈이 많아질수록, 변질층의 발생을 억제할 수 있는 경향이 확인되었다. 또한, 330℃의 열처리인 경우, 니켈이 4.0∼6.0at.%이고, 붕소가 0.20∼0.80at.%이면, 변질층의 발생이 특히 억제됨이 판명되었다. 또한, 니켈이 4.0∼6.0at.%이고, 붕소가 0.30∼0.50at.%이면, 350℃의 고온에서도, 변질층이 발생하지 않는 경향이 확인되었다.
그리고, 표 6의 거칠기 변화량에 대해서는, 표 5의 변질층의 결과와 거의 상관된 경향을 나타냄이 판명되었다. 이 표 6의 거칠기 변화량의 결과로부터, 직접 접합 후 330℃의 열처리에 의해서도, 반도체층의 접합 표면이 심하게 거친 상태로 되지 않는, 즉 as-depo 거칠기값의 1.5배 이내의 변화량인 조성 범위는, 니켈이 4.0∼6.0at.%, 붕소가 0.20∼0.60at.%임을 알 수 있었다.
본 발명에 의하면, Mo 등의 고융점 금속 재료로 이루어지는 캡층을 생략하더라도, 배선 회로와 반도체층을 직접 접합한 접합 계면에서 Al과 Si의 상호 확산이 억제된다.

Claims (7)

  1. 알루미늄에 니켈과 붕소를 함유한 Al계 합금 배선 재료에 의해 형성된 배선 회로층과, 반도체층을 구비하는, 표시 디바이스의 소자 구조로서,
    상기 Al계 합금 배선 재료는 질소(N)를 함유하고, 상기 배선 회로층이 반도체층에 직접 접합된 부분을 가지며,
    상기 질소 함유량은 2×1017atoms/cm3 이상 9×1021atoms/cm3 미만인, 표시 디바이스의 소자 구조.
  2. 제1항에 있어서,
    상기 배선 회로층이 Al-Ni-B 합금과 Al-Ni-B-N 합금을 적층한 것인, 표시 디바이스의 소자 구조.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 Al계 합금 배선 재료는, 알루미늄과 니켈과 붕소의 관계에 있어서, 니켈의 조성 비율 x at.%, 붕소의 조성 비율 y at.%, 알루미늄의 조성 비율을 z at.%라 하고, x+y+z=100으로 정의한 경우, 식
    0.5≤x≤10.0
    0.05≤y≤11.00
    y+0.25x≥1.00
    y+1.15x≤11.50
    의 각 식을 만족하고, 잔부에 질소가 함유되어 있는, 표시 디바이스의 소자 구조.
  5. 제1항 또는 제2항에 기재된 표시 디바이스의 소자 구조의 제조 방법으로서,
    알루미늄에 니켈과 붕소를 함유한 스퍼터링 타깃을 사용하고, 질소 함유 분위기 중에서 스퍼터링 처리를 행하는 것을 특징으로 하는 표시 디바이스의 소자 구조의 제조 방법.
  6. 제5항에 기재된 표시 디바이스의 소자 구조의 제조 방법에 사용하는 Al-Ni-B 합금 스퍼터링 타깃으로서,
    니켈 함유량을 니켈의 원자 백분율 X at.%라 하고, 붕소 함유량을 붕소의 원자 백분율 Y at.%라 했을 경우, 식
    0.5≤X≤10.0
    0.05≤Y≤11.00
    Y+0.25X≥1.00
    Y+1.15X≤11.50
    의 각 식을 만족하는 영역의 범위 내에 있으며, 잔부가 알루미늄인 Al-Ni-B 합금 스퍼터링 타깃.
  7. 삭제
KR1020087013512A 2006-10-26 2007-10-22 표시 디바이스의 소자 구조 및 그 제조 방법 KR101010949B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00291617 2006-10-26
JP2006291617 2006-10-26

Publications (2)

Publication Number Publication Date
KR20080068906A KR20080068906A (ko) 2008-07-24
KR101010949B1 true KR101010949B1 (ko) 2011-01-26

Family

ID=39324507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087013512A KR101010949B1 (ko) 2006-10-26 2007-10-22 표시 디바이스의 소자 구조 및 그 제조 방법

Country Status (5)

Country Link
JP (1) JP4160110B2 (ko)
KR (1) KR101010949B1 (ko)
CN (1) CN101375378B (ko)
TW (1) TW200828347A (ko)
WO (1) WO2008050710A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5355117B2 (ja) * 2009-02-02 2013-11-27 三菱電機株式会社 半導体装置及びその製造方法、並びに表示装置
TWI424392B (zh) * 2010-01-29 2014-01-21 Prime View Int Co Ltd 主動元件陣列基板及使用其之平面顯示器
CN102213878B (zh) * 2010-04-09 2013-04-10 元太科技工业股份有限公司 有源元件阵列基板及具有该基板的平面显示器
KR102329426B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR102329427B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260194A (ja) 1995-10-12 2004-09-16 Toshiba Corp 配線膜、配線膜形成用のスパッタターゲットおよびそれを用いた電子部品
JP2006113577A (ja) 1997-12-24 2006-04-27 Toshiba Corp 液晶表示装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100511687C (zh) * 2005-02-17 2009-07-08 株式会社神户制钢所 显示器和用于制备该显示器的溅射靶

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260194A (ja) 1995-10-12 2004-09-16 Toshiba Corp 配線膜、配線膜形成用のスパッタターゲットおよびそれを用いた電子部品
JP2006113577A (ja) 1997-12-24 2006-04-27 Toshiba Corp 液晶表示装置の製造方法

Also Published As

Publication number Publication date
CN101375378A (zh) 2009-02-25
WO2008050710A1 (en) 2008-05-02
KR20080068906A (ko) 2008-07-24
CN101375378B (zh) 2010-06-02
TW200828347A (en) 2008-07-01
JPWO2008050710A1 (ja) 2010-02-25
JP4160110B2 (ja) 2008-10-01

Similar Documents

Publication Publication Date Title
KR100959579B1 (ko) Al-Ni-B 합금 배선 재료 및 그것을 사용한 소자 구조
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
JP5032687B2 (ja) Al合金膜、Al合金膜を有する配線構造、およびAl合金膜の製造に用いられるスパッタリングターゲット
WO2010053135A1 (ja) 表示装置用Al合金膜、表示装置およびスパッタリングターゲット
KR20060127794A (ko) 디스플레이 장치
JP3979605B2 (ja) Al−Ni−B合金配線材料及びそれを用いた素子構造
KR101010949B1 (ko) 표시 디바이스의 소자 구조 및 그 제조 방법
KR20100127290A (ko) 표시 장치용 Al 합금막, 표시 장치 및 스퍼터링 타깃
JP5491947B2 (ja) 表示装置用Al合金膜
WO2008047511A1 (fr) MATÉRIAU D&#39;ALLIAGE Al-Ni-B POUR UN FILM RÉFLÉCHISSANT
JP5374111B2 (ja) 表示装置およびこれに用いるCu合金膜
WO2008047667A1 (en) Multilayer film for wiring and wiring circuit
WO2006117884A1 (ja) Al-Ni-B合金配線材料及びそれを用いた素子構造
TW200914971A (en) Display device and sputtering target
JP4684367B2 (ja) Al−Ni系合金配線電極材料
TWI326309B (en) A1-ni-b alloy wiring material and device structure using the same
JP2012032521A (ja) 耐透明導電膜ピンホール腐食性に優れた薄膜トランジスタ基板
KR102160278B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2007186779A (ja) Al−Ni−B合金配線材料及びそれを用いた素子構造
JP2007186779A6 (ja) Al−Ni−B合金配線材料及びそれを用いた素子構造
JP2008108975A (ja) 素子の接合構造
JP2011216782A (ja) 耐itoピンホール腐食性に優れた薄膜トランジスタ基板
JP2006215279A (ja) 表示デバイス及びその製造方法
JP2010236023A (ja) Al−Ni系合金配線材料及びそれを用いた素子構造
JP2011091352A (ja) 薄膜トランジスタ基板およびその製造方法並びに表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee