JP2010236023A - Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造 - Google Patents

Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造 Download PDF

Info

Publication number
JP2010236023A
JP2010236023A JP2009085484A JP2009085484A JP2010236023A JP 2010236023 A JP2010236023 A JP 2010236023A JP 2009085484 A JP2009085484 A JP 2009085484A JP 2009085484 A JP2009085484 A JP 2009085484A JP 2010236023 A JP2010236023 A JP 2010236023A
Authority
JP
Japan
Prior art keywords
cerium
boron
nickel
content
wiring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009085484A
Other languages
English (en)
Inventor
Narinori Tokuchi
成紀 徳地
Ryuma Fuda
龍馬 附田
Yoshinori Matsuura
宜範 松浦
Takashi Kubota
高史 久保田
Byeong-Beom Kim
金柄範
Changoh Jeong
鄭敞午
▲ペ▼良浩
Yangho Bae
Pil Sang Yun
尹弼相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd, Samsung Electronics Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2009085484A priority Critical patent/JP2010236023A/ja
Priority to KR1020090108235A priority patent/KR20100109349A/ko
Priority to US12/751,136 priority patent/US20100244032A1/en
Publication of JP2010236023A publication Critical patent/JP2010236023A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/023—Alloys based on aluminium
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Conductive Materials (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】ＩＴＯなどの透明電極層と直接接合が可能なＡｌ系合金配線材料であって、現像液への耐食性に優れ、コンタクトホール形成時における耐食性にも優れ、大面積のガラス基板において素子を形成した場合においても、そのガラス基板面内に形成された素子の接合抵抗値をより均一にすることができるＡｌ−Ｎｉ系合金配線材料を提供する。
【解決手段】アルミニウムにニッケルを含有したＡｌ−Ｎｉ系合金配線材料において、セリウムとボロンとを含有し、各濃度は、ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムの原子百分率Ｙａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とした場合、式０．５≦Ｘ≦５．０、０．０１≦Ｙ≦１．０、０．０１≦Ｚ≦１．０の各式を満足する領域の範囲内にある。
【選択図】図５

Description

本発明は、液晶ディスプレイなどの表示デバイスの素子に用いられるＡｌ−Ｎｉ系合金配線材料に関し、特に、薄膜トランジスタや透明電極を備える表示デバイスに好適なＡｌ−Ｎｉ−Ｂ−Ｃｅ合金配線材料及びそれを用いた素子構造に関する。
情報機器、ＡＶ機器、家電製品等の表示デバイスとして、例えば、薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと略称する）を採用したディスプレイが、現在、幅広く利用されている。このようなディスプレイには、ＴＦＴを代表とするアクティブマトリックス方式による液晶表示（ＬＣＤ）や自己発光型の有機ＥＬ（ＯＥＬＤ）、或いはパッシブマトリックス方式による有機ＥＬ等、様々な制御構造が提案されており、この制御構造は薄膜により形成された回路により構成される。
このような各種表示デバイスは、一般的に、ＩＴＯ（Indium Tin Oxide）電極を代表とする透明電極、薄膜トランジスタ、配線用の導電性電極などを備える。このような表示デバイスは、その使用する材料が表示品質、電力消費、製品コストなどに直接影響するものであり、その技術改善が日々進められている。
この表示デバイスの構造については、液晶表示（ＬＣＤ）を例にすると、具体的には、次のような改良技術が進行している。
表示デバイスの中心となる傾向の液晶表示装置では、高精細化、低コスト化は目覚ましく、その素子としてはＴＦＴを利用した構造が広く採用されつつある。そして、その回路の配線材料としては、アルミニウム（Ａｌ）合金が用いられている。これは従来使用されてきたタンタル、クロム、チタンやそれら合金等の高融点材料の比抵抗が高すぎる等の改善策として、比抵抗が低く、配線加工が容易なアルミニウムが代替材料として着目された結果による。
このアルミニウム合金による薄膜回路を形成する場合、ＬＣＤにおけるＩＴＯ電極などの透明電極とのコンタクト部分において次のような現象を生じることが知られている。それは、Ａｌ合金とＩＴＯ（Indium Tin Oxide）電極とを直接接合すると、その両者の電気化学的特性の相違により、その接合界面において反応を生じ、接合界面の破壊や抵抗値の増加を生じるのである。そのため、液晶表示素子にＡｌ合金を使用する場合には、ＭｏやＣｒなどから形成される、いわゆるコンタクトバリアー層（或いは、キャップ層。以下、「コンタクトバリアー層」という用語には、キャップ層を含む概念として用いる）と呼ばれるものが形成される（例えば、非特許文献１参照）。
つまり、このＡｌ合金の配線電極を備えるＴＦＴでは、Ｃｒ、Ｍｏ等を主材料としたコンタクトバリアー層が設けられることが一般的であった。このようなキャップ層の存在は、表示デバイス構造を複雑とし、生産コストの増加に繋がるものであった。また、最近では、このコンタクトバリアー層を構成する材料の一つであるＣｒの使用を排除する市場動向もあり、キャップ層を形成する技術に大きな制約が生じ始めたという事情もあった。
そのため、最近では、上述したコンタクトバリアー層を省略し、ＩＴＯ電極などの透明電極と直接接合が可能な特定組成のＡｌ−Ｎｉ系合金配線材料が提案されている（特許文献１〜特許文献３参照）。
内田龍男 編著，「次世代液晶ディスプレイ技術」，初版，株式会社 工業調査会，１９９４年１１月１日，ｐ．３６−３８
特開２００４−２１４６０６号公報 特開２００７−１４２３５６号公報 特開２００６−２６１６３６号公報 特開平１１−２８４１９５号公報 特開２００７−０７３８４８号公報 特開２００７−０７２３２５号公報
ところが、上記先行技術で提案されているＡｌ−Ｎｉ系合金配線材料は、以下に説明するような問題が指摘されている。まず、Ａｌ−Ｎｉ系合金配線材料により素子の回路形成を形成する場合、回路形成に使用する現像液に接触した際に、Ａｌ−Ｎｉ系合金が浸食される傾向があり、従来の製造工程に適応されにくい場合が指摘されている。現像液に接触する部分は、エッチング工程において溶かしてしまう部分であり、本来、現像液に浸食されても回路形成には問題とならない。しかし、現像工程でトラブルを生じ、一旦レジストを剥離して、再度、現像工程からやり直す場合、いわゆるフォトリワーク(フォトリソグラフィ リワークの略称)と呼ばれる処理を行う場合には問題となる。このフォトリワークを行う場合、先に行った現像工程で、現像液による浸食が進行すると、既にＡｌ−Ｎｉ系合金が溶けてしまい、フォトリワークができなくなるのである。一般に、表示デバイスの製造メーカー、いわゆるパネルメーカーにおいては、このフォトリワークの工程を採用することにより、製造歩留を上げるため、現像液に対する耐食性をある程度備えたＡｌ−Ｎｉ系合金配線材料が要求されている。
つまり、上述のような理由により、現像液の浸食によって、Ａｌ−Ｎｉ系合金自体が溶解されて回路形成が困難となったり、或いはＡｌ−Ｎｉ系合金表面が酸化され、透明電極との直接接合の際の接合抵抗を増大させるという不具合を解消できるＡｌ−Ｎｉ系合金配線材料を求める傾向があった。そのため、このような現像液の浸食に対しは、Ａｌ系合金配線材料の耐食性を向上する方法として、Ａｌ合金膜表面を窒化、酸化させる技術が提案されている（特許文献４、参照）。
しかしながら、Ａｌ系合金膜表面を窒化或いは酸化させることは、薄膜形成時のスパッタリング処理時間が長くなるという不利な面がある。また、窒化、酸化をするために、スパッタリング装置のチャンバー内に窒素ガスや酸素ガスを導入するなどの対応を行う必要があるため、スパッタリングの際に、パーティクルを発生しやすくなり、良好なＡｌ系合金膜の形成が困難となる場合がある。また、窒化膜や酸化膜が形成されたＡｌ系合金膜をエッチングして回路形成する場合、このＡｌ系合金膜表面に形成された窒化膜或いは酸化膜と、その表面以外のＡｌ系合金膜とのエッチングレートが相違するため、Ａｌ系合金膜表面側、すなわち、窒化膜或いは酸化膜のエッチングの進行が遅くなるため、Ａｌ系合金膜表面側がエッチング残りとなり、回路断面形状が逆テーパー状態になる傾向がある。この回路断面形状を正常化するために、特殊なエッチング液を使用する対応も可能であるが、製造コストの上昇につながり、望ましいものではない。このようなことから、回路形成時に使用する現像液への耐食性に優れたＡｌ系合金配線材料が要求されている。
次に、上述した透明電極と直接接合可能なＡｌ−Ｎｉ系合金配線材料は、例えば、ＴＦＴ素子におけるコンタクトホールの形成する際に、コンタクトホール部に露出されるＡｌ−Ｎｉ系合金が腐食される傾向があることも指摘されている。
ＴＦＴ素子におけるコンタクトホールの形成は、基板上に形成されたＡｌ−Ｎｉ系合金配線材料からなる回路層上に、プラズマＣＶＤやスパッタリングによりＳｉＮｘの絶縁層が形成され、その絶縁層の表面にレジストを塗布し、露光・現像処理をして、絶縁層にコンタクトホールを形成するためのパターニングを行う。そして、ＣＦ４ガスやＳＦ６ガスなど用いたドライエッチング処理により、絶縁層にコンタクトホールが形成される。その後、レジストの剥離処理を行い、洗浄処理、乾燥処理が行われ、コンタクトホールが形成された絶縁層上に、ＩＴＯなどの透明電極材料により透明電極層が形成される。
このコンタクトホールの形成の際には、Ａｌ−Ｎｉ系合金配線材料からなる回路表面に、ドライエッチング処理時のガスやレジストの剥離液が接触することになる。そうすると、コンタクトホール部分に露出した、Ａｌ−Ｎｉ系合金配線材料からなる回路表面に腐食が生じ、黒点のような変質部分が発生する。
このようなコンタクトホール形成時における腐食現象を防止する技術として、所定組成のＣＦ４ガスを用いてドライエッチング処理する方法（特許文献５参照）や、レジストの剥離処理を改善する方法（特許文献６参照）が提案されている。
しかしながら、特許文献５が提案するＣＦ４ガスは、ＳＦ４ガスに比べて、ＳｉＮｘのエッチング速度が遅い傾向があるため、エッチング時間が長くなり、効率的な製造には好ましい対応ではない。また、特許文献６のように、レジストの剥離処理において、非水系溶液の剥離液を用いると、６０℃〜８０℃の高温で剥離処理を行う必要があるため、製造コストの増加を招く。また、レジスト剥離後の洗浄処理に、イソプロピルアルコールなどの非水系洗浄液を用いるためには、装置全体を防爆しておく必要もあり、設備コストの増加を招く。そのため、上述した現像液への耐食性に加え、コンタクトホール形成における耐食性にも優れたＡｌ系合金配線材料が要求されている。
さらに、近年の表示デバイスは、大画面化の進展がめざましく、製造に供されるガラス基板の面積が非常に大きくなり、従来では予想できなかった次のような問題も指摘されている。現状使用されているガラス基板は、その面積が１０００ｃｍ２以上で、大きいものとしては４０００ｃｍ２もの場合もある。そして、このような大面積のガラス基板を用いると、非常に多くの素子を一枚のガラス基板上に製造することになる。例えば、面積６００ｃｍ２のガラス基板には、１０６個以上の素子が製造される。このような大面積のガラス基板で、透明電極層とＡｌ系合金配線材料からなる回路層と直接接合した素子の接合抵抗が、その面内においてバラついている現象が確認されたのである。
具体的には、従来提案されたＡｌ−Ｎｉ系合金配線材料を用い、透明電極層と直接接合した素子構造の表示デバイスを製造する際に、面積１７４０ｃｍ２の正方形のガラス基板を用い、その正方形のガラス基板の四隅部分、及び各辺の中央部分、正方形の中心部分の合計９個所の位置に形成された素子の接合抵抗値を測定したところ、６０Ω／□１０μｍ〜１５００Ω／□１０μｍの範囲で接合抵抗値のバラツキが認められたのである。
このようなガラス基板面内における各素子の接合抵抗値がバラつくことは、製造歩留り、製品の信頼性に大きく影響するもので、極めて重要な問題である。また、一枚のガラス基板面内における素子の接合抵抗を均一化することは、今後、さらに大面積化が進行する傾向がある表示デバイスにおいては非常に重要な課題であり、このような新たな課題を解決できるＡｌ系合金配線材料が強く求められているのが現状である。
本発明は、以上のような事情を背景になされたものであり、ＩＴＯなどの透明電極層と直接接合が可能なＡｌ系合金配線材料であって、現像液への耐食性に優れ、コンタクトホール形成時における耐食性にも優れ、大面積のガラス基板において素子を形成した場合においても、そのガラス基板面内に形成された素子の接合抵抗値をより均一にすることができるＡｌ−Ｎｉ系合金配線材料、及びそれを用いた素子構造を提供する。
上記課題を解決するため、本発明は、アルミニウムにニッケルを含有したＡｌ−Ｎｉ系合金配線材料において、セリウムとボロンとを含有し、ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムの原子百分率Ｙａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とした場合、式 ０．５≦Ｘ≦５．０、 ０．０１≦Ｙ≦１．０、 ０．０１≦Ｚ≦１．０の各式を満足する領域の範囲内にあることを特徴とする。
本発明は、上記した組成のＡｌ−Ｎｉ系合金配線材料により形成された配線回路層と、半導体層と、透明電極層とを備える表示デバイスの素子構造であって、前記配線回路層が、透明電極層に直接接合された部分を有することを特徴とする。
また、本発明は、上記した組成のＡｌ−Ｎｉ系合金配線材料により形成された配線回路層と、半導体層と、透明電極層とを備える表示デバイスの素子構造であって、前記配線回路層が、半導体層に直接接合された部分を有することを特徴とする表示デバイスの素子に関する。
さらに、本発明は、Ａｌ−Ｎｉ系合金配線材料からなる配線回路を形成するためのスパッタリングターゲットであって、ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムの原子百分率Ｙａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とした場合、式０．５≦Ｘ≦５．０、０．０１≦Ｙ≦１．０、０．０１≦Ｚ≦１．０の各式を満足する領域の範囲内にあることを特徴とするスパッタリングターゲットに関する。
また、本発明は、基板上に配線回路層及び半導体層を含む薄膜トランジスタを形成するステップと、記配線回路層が形成された基板上にフォトレジストをコーティングするステップと、前記所定位置のフォトレジストが除去されるように前記フォトレジストを露光して現像するステップと、前記フォトレジストをマスクとして絶縁膜をエッチングして前記配線回路層の上側一部が露出されるようにコンタクトホールを形成するステップと、前記露出された配線回路層を含む基板をアッシングするステップと、前記フォトレジストをストリップするステップと、前記フォトレジストがストリップされた基板を有機洗浄液で洗浄するステップと、前記絶縁膜上に形成され、前記コンタクトホールを通して配線回路層と連結した透明電極を形成するステップ、とを含む表示デバイスの製造方法に関する。
以上のように、本発明によれば、現像液への耐食性及びコンタクトホール形成時における耐食性に優れたＡｌ−Ｎｉ系合金配線材料を提供できる。そのため、ＩＴＯなどの透明電極層との直接接合の構造を有する素子を安定して製造することが可能となる。そして、大面積のガラス基板においても、そのガラス基板面内に形成された素子の接合抵抗値を均一にすることができる。
ＴＦＴ概略断面図。 アッシングの有無による接触抵抗の測定値を示すグラフ。 ＩＴＯ電極を形成する以前に、有機洗浄液を用いて追加洗浄する場合のソース電極部とＩＴＯとの間の接触抵抗を示すグラフ。 黒点腐食評価写真。 ＩＴＯ電極層とＡｌ合金電極層とをクロスして積層した試験サンプル概略斜視図。 接合抵抗面内バラツキの評価サンプルの平面図。
以下、本発明における実施形態について説明する。本発明に係るＡｌ−Ｎｉ系合金配線材料は、情報機器、ＡＶ機器、家電製品等の表示デバイスにおける配線材料として好適であり、各表示デバイスの高精度画質、高速表示画像などを実現することができる。以下に、本発明が適用可能なアクティブマトリックスタイプの液晶ディスプレイの場合を例にして、説明する。但し、本発明は、アクティブマトリックスタイプの液晶ディスプレイに限らず、各種表示デバイスの配線材料として適用可能である。
例えば、アクティブマトリックスタイプの液晶ディスプレイの場合、スイッチング素子としてのＴＦＴや、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）或いはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明電極（以下、透明電極層と称する場合がある）と、Ａｌ系合金配線材料より形成された配線回路とから素子が構成される。このような素子構造では、Ａｌ系合金配線材料による配線回路を、透明電極と接合させる部分やＴＦＴ内におけるｎ＋−Ｓｉ（リンドープの半導体層）と接合させる部分が存在する。
図１を参照しながら、従来から採用されているアクティブマトリックスタイプの液晶ディスプレイの素子構造について具体的に説明する。図１には、液晶ディスプレイに関するａ−Ｓｉ（アモルファスシリコン）タイプのＴＦＴ断面概略図を示している。このＴＦＴ構造では、ガラス基板１上に、ゲート電極部Ｇを構成するＡｌ系合金配線材料からなる配線回路層２と、ＭｏやＭｏ−Ｗ合金などからなるキャップ層３（図１では、コンタクトバリアー層をキャップ層と称する。以下、同じ。）とが形成されている。そして、このゲート電極部Ｇには、その保護としてＳｉＮｘのゲート絶縁膜４が設けられている。また、このゲート絶縁膜４上には、ａ−Ｓｉ半導体層５、チャネル保護膜層６、ｎ＋−Ｓｉ半導体層７、キャップ層３、電極配線回路層２、キャップ層３が順次堆積され、適宜パターン形成されることにより、ドレイン電極部Ｄとソース電極部Ｓとが設けられる。このドレイン電極部Ｄとソース電極部Ｓとの上には、素子の表面平坦化用樹脂またはＳｉＮｘの絶縁膜４’が被覆される。さらに、ソース電極部Ｓ側には、絶縁層４’にコンタクトホールＣＨが設けられ、その部分にＩＴＯやＩＺＯの透明電極層７’が形成される。このような電極配線回路層２にＡｌ系合金配線材料を用いる場合では、ｎ＋−Ｓｉ半導体層７と電極配線層２との間やコンタクトホールＣＨにおける透明電極層７’と電極配線層２との間に、キャップ層３を介在させる構造となっている。
本発明に係るＡｌ−Ｎｉ系合金配線材料を用いると、図１で示したキャップ層３を省略して、透明電極層７に電極配線回路層２を直接接合した状態で素子を形成することが可能となる。従来から使用されているＡｌ系合金配線材料では、図１のような素子を構成する場合、Ａｌ系合金配線材料に形成されるアルミニウム酸化物の影響を考慮し、配線回路と透明電極との間に、モリブデン（Ｍｏ）やチタニウム（Ｔｉ）などの高融点金属材料を、いわゆるキャップ層として形成する場合が多い。本発明に係るＡｌ−Ｎｉ系合金配線材料は、このキャップ層を省略して素子を形成することが可能であるが、従来と同様に、キャップ層を設けた素子に適用することもできる。
本発明に係るＡｌ−Ｎｉ系合金配線材料は、ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムの原子百分率Ｙａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とした場合、式 ０．５≦Ｘ≦５．０，０．０１≦Ｙ≦１．０，０．０１≦Ｚ≦１．０の各式を満足する領域の範囲内にあることを特徴とする。
ニッケルは、熱処理によりアルミニウムとの金属間化合物を形成し、透明電極層との直接接合における接合特性を良好にする作用を有する。但し、ニッケル含有量が多くなると、配線回路自体の比抵抗が高くなり実用的でなくなる。また、ニッケル含有量が少ないと、アルミニウムとの金属間化合物の生成量が減少し、透明電極層との直接接合ができなくなり、耐熱性（熱によるＡｌ−Ｎｉ系合金配線材料の塑性変形発生に対する抑止作用）も低下する傾向となる。これらのことからニッケル含有量は０．５ａｔ％〜５．０ａｔ％であることが望ましい。
具体的には、ニッケル含有量が５．０ａｔ％を超えると、配線材料の比抵抗値が大きくなりすぎるとともに、ディンプルと呼ばれる窪み状の欠陥が配線材料表面に形成され易く、耐熱性を確保できなくなる傾向となり、コンタクトホール形成時の黒点腐食が発生しやすくなる。一方、０．５ａｔ％未満であると、いわゆるヒロックと呼ばれる突起物が配線材料表面に形成され易くなり、耐熱性を確保できなくなる傾向となる。そして、形成した素子を連続通電した場合に、ＩＴＯと直接接合させたコンタクト部が時間の経過とともに破壊されやすくなる。このディンプルとは、Ａｌ−Ｎｉ系合金配線材料を熱処理した際に生じる応力ひずみによって材料表面に形成される微小な窪み状の欠陥のことをいい、このディンプルが発生すると、接合特性に悪影響を与え、接合信頼性が低下する。一方、ヒロックとは、ディンプルとは逆に、Ａｌ−Ｎｉ系合金配線材料を熱処理した際に生じる応力ひずみによって材料表面に形成される突起物であるが、このヒロックが発生しても、接合特性に悪影響を与え、接合信頼性が低下する。このディンプルとヒロックとは、熱によるＡｌ−Ｎｉ系合金配線材料の塑性変形である点で共通するものであり、総称してストレスマイグレーションと呼ばれる現象で、これらの欠陥の発生レベルによりＡｌ−Ｎｉ系合金配線材料の耐熱性を判断することができる。
そして、本発明のように、アルミニウムに、セリウムを含有させると、現像液に対する耐食性を向上し、コンタクトホール形成時にＡｌ−Ｎｉ系合金配線材料の表面に生じる黒点腐食を抑制することができる。セリウム含有量は、０．０１ａｔ％〜１．０ａｔ％であることが望ましい。セリウム含有量が０．０１ａｔ％未満であると、コンタクトホール形成時の黒点腐食が多くなる傾向があり、１．０ａｔ％を超えると、配線材料自体の比抵抗値と透明電極層との直接接合における接合抵抗値とが高くなる傾向となり、膜を形成するためのスパッタリングターゲット中にＡｌ１１Ｃｅ３の共晶の結晶組織が粗大化し、Ｃｅの偏析が生じて均一なスパッタリングが困難となる。
さらに、アルミニウムにセリウムに加えて、ボロンを含有させることにより、ｎ＋−Ｓｉなどの半導体層と直接接合をした際に、接合界面におけるＡｌとＳｉとの相互拡散を効果的に防止することができる。このボロンは、ニッケルと同様に耐熱性にも作用するもので、ボロンを含有させることにより、熱処理した際に生成される金属間化合物の析出物をさらに小さくする傾向になる。ボロン含有量は、０．０１ａｔ％〜１．０ａｔ％であることが望ましい。ボロン含有量が、１．０ａｔ％を超える含有量であると配線材料自体の比抵抗値と透明電極層との直接接合における接合抵抗値とが高くなる傾向となり、膜を形成するためのスパッタリングターゲット中にＣｅＢ６やＡｌＢ２が析出し、スプラッシュが発生しやすくなり、正常な成膜が困難となる。逆に、ボロン含有量が０．０１ａｔ％未満の含有量であると、ＡｌとＳｉとの相互拡散の防止能力が低下し、半導体層との直接接合ができなくなる。具体的には、半導体層とＡｌ−Ｎｉ−Ｃｅ−Ｂ合金配線材料を直接接合し、所定温度で熱処理した際に、接合部分においてＡｌとＳｉとの相互拡散が生じ易くなるのである。さらに加えて、ディンプルも発生し易い傾向となる。また、ボロン含有量が０．０１ａｔ％未満であると、形成した素子を連続通電した場合に、ＩＴＯと直接接合させたコンタクト部が時間の経過とともに破壊されやすくなる。
以上のような理由から、本発明に係るＡｌ−Ｎｉ系合金配線材料は、ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムの原子百分率Ｙａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とした場合、式 ０．５≦Ｘ≦５．０、０．０１≦Ｙ≦１．０、０．０１≦Ｚ≦１．０の各式を満足する領域の範囲内にあること望ましい。このニッケル、セリウム、ボロンの含有量は、０．５≦Ｘ≦２．５、０．０１≦Ｙ≦０．５、０．０１≦Ｚ≦０．５の各式を満足する領域で範囲内にあることがより好ましい。この範囲であると、３２０℃熱処理後の配線材料自体の比抵抗値が約４．５μΩｃｍ以下となり、コンタクトホール形成時の黒点腐食の発生が少なくなり、透明電極層との直接接合における接合抵抗値が１００Ω／□１０μｍ以下となる。そして、現像液への耐食性が確保でき、具体的には、現像液によるエッチングレートを２４Å／Ｓ以下となる。
上記した本発明に係るＡｌ−Ｎｉ系合金配線材料により、表示ディスプレイの素子を製造する場合には、ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムの原子百分率Ｙａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とした場合、式０．５≦Ｘ≦５．０，０．０１≦Ｙ≦１．０，０．０１≦Ｚ≦１．０の各式を満足する領域の範囲内にあるスパッタリングターゲットを用いることが好ましい。このような組成のスパッタリングターゲットを用いる場合、スパッタリング時の成膜条件に多少左右されることもあるが、ターゲット組成とほぼ同じ組成のＡｌ−Ｎｉ−Ｃｅ−Ｂ合金薄膜を容易に形成できる。
尚、本発明に係るＡｌ−Ｎｉ系合金配線材料は、上記したようにスパッタリング法により成膜することが実用的に望ましいが、他の異なる方法を採用しても良い。例えば、蒸着法、スプレーホーミング法などの乾式法によってもよく、本発明のＡｌ−Ｎｉ系合金組成からなる合金粒子を配線材料として用い、エアロゾルディポジッション法で配線回路を形成することや、インクジェット法により配線回路を形成することなどが挙げられる。
上記したアクティブマトリックスタイプの液晶ディスプレイのＴＦＴ構造を製造する場合、詳細には次のように行う。まず、ガラス基板１上にゲート電極部Ｇを構成するＡｌ系合金配線材料を含んでなる配線回路層２とＭｏとＭｏ−Ｗ合金などからなるキャップ層３を形成し、このゲート電極部Ｇ上にはその保護としてＳｉＮｘのゲート絶縁膜４を形成する。
また、このゲート絶縁膜４上には、ａ-Ｓｉ半導体層５、チャンネル保護膜層６、ｎ＋−Ｓｉ半導体層７、キャップ層３、電極配線回路層２、キャップ層３を順次に堆積し、適切にパターンを形成して、ドレイン電極部Ｄとソース電極部Ｓを設置する。
このドレイン電極部Ｄとソース電極部Ｓの上には、素子の表面平坦化用樹脂又はＳｉＮｘの絶縁膜４’を被服する。尚、ソース電極部Ｓ側には、絶縁層４’にコンタクトホールＣＨを設置する。
前記コンタクトホールＣＨを設置するためには、フォトリソグラフィを用いる。前記フォトリソグラフィの過程は、次の通りである。まず、電極部Ｄとソース電極部Ｓと前記素子の絶縁膜４’が順次に形成された基板上にレジストをコーティングした後、コンタクトホールＣＨ位置のフォトレジストが除去されるようにフォトレジストを露光して現像する。その後、前記フォトレジストをマスクとして絶縁膜４’をエッチングして前記ソース電極部Ｓの上側一部が露出されるようにコンタクトホールＣＨを形成する。次に、前記ソース電極部Ｓの露出された上側一部を含んだ前記基板をプラズマによりアッシングする。前記アッシングは、エッチングの後、表面に残留する有機物を除去するためのものである。この表面に残留する有機物は、工程が進行される間、層間の界面に残ることがあり、接触抵抗の増加の原因となる。そのため、前記アッシングを通して残りの有機物を除去することで、後工程で形成される、ＩＴＯのような透明電極と前記ソース電極部Ｓとの接合部分の接触抵抗を減少させることができる。図２は、アッシングの有無による接触抵抗の測定値を示すグラフとして、１５００Ｗで、酸素流量を４００ｓｃｃｍにして、６０秒間プラズマアッシングを行った場合と、アッシングを行っていない場合の接触抵抗を測定した結果を示している。図２に示すように、アッシングを行った場合、接触抵抗が大幅に減少したことが確認できる。
アッシング後には、残りのフォトレジストを、例えば、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を含むアルカリ現像液で剥離する。アッシング後にも前記ソース電極部Ｓ上に残っている有機物は、有機洗浄液で追加洗浄する。追加洗浄には、ＴＭＡＨを含む有機溶媒や商品名ＰＲＳ２０００（（株）ドンウファインケム）などの有機溶媒を使用する。このＴＭＡＨを含む有機溶媒やＰＲＳ２０００を用いた洗浄は、Ａｌ−Ｎｉ系合金がこれらの有機溶媒に対する耐性が弱いことを利用し、その表面を一部エッチングすることによって、表面の不純物層を除去して接触抵抗を改善するために行うものである。図３は、ＩＴＯ電極を形成する以前に、ＴＭＡＨを含む有機溶媒、或いはＰＲＳ２０００を使用して追加洗浄した場合のソース電極部ＳとＩＴＯ間の接触抵抗を示すグラフである。図３では、既存の純水（ＤＩ）洗浄、純水に０．４％濃度になるように記載したＴＭＡＨを含む有機溶媒とＰＲＳ２０００とを用いて追加洗浄した場合における接触抵抗を測定した結果を示している。図３に示すように、ＴＭＡＨを含む有機溶媒或いはＰＲＳ２０００を用いて追加洗浄した場合、純水洗浄の場合よりも接触抵抗が大幅に減少することが確認できる。
前記コンタクトホールには、以後、その部分にＩＴＯやＩＺＯの透明電極層７’を形成する。
このような電極配線回路層２でＡｌ系合金配線材料を用いる場合には、ｎ＋−Ｓｉ半導体層７と電極配線層２との間や、コンタクトホールＣＨで透明電極層７’と電極配線層２との間にキャップ層３を介在させる構造となっている。そして、このような従来から採用されているアクティブマトリックスタイプの液晶ディスプレイの素子構造に、本発明に係るＡｌ−Ｎｉ系合金配線材料を用いると、図１で示したキャップ層３を省略して、透明電極層７に電極配線回路層２を直接接合した状態で素子を形成することも可能となる。
続いて、本発明に係るＡｌ−Ｎｉ系合金配線材料に関し、実施例を参照しながら具体的に説明する。
本実施例では、各種組成のＡｌ−Ｎｉ−Ｃｅ−Ｂ合金に関して、その材料特性を評価した。表１〜表７に示す各試料ＮｏにおけるＮｉ、Ｃｅ、Ｂの含有量を変化させたスパッタリングターゲットを形成した。スパッタリングターゲットは、各組成含有量となるように各金属を混合して、真空中で溶解攪拌した後、不活性ガス雰囲気中で鋳造した後、得られたインゴットを圧延、成型加工をし、スパッタに供する表面を平面加工して製造した。
そして、各試料Ｎｏの組成となったスパッタリングターゲットを用いて薄膜を形成し、その膜特性、素子特性を評価した。この特性評価は、膜の比抵抗、現像液耐食性、コンタクトホールにおける黒点発生、ＩＴＯ接合抵抗及び連続通電耐久性、接合抵抗の面内バラツキについて行った。以下に各特性評価の条件について説明する。
膜の比抵抗：各組成の膜の比抵抗値は、ガラス基板上にスパッタリングにより単膜（厚み２８００Å）を形成し、大気中、３２０℃、３０分間の熱処理を行った後、４端子抵抗測定装置により測定した。スパッタリング条件は、マグネトロン・スパッタリング装置を用い、投入電力３．０Ｗ／ｃｍ２、アルゴンガス流量１００ｓｃｃｍ、アルゴン圧力０．５Ｐａとした。
現像液耐食性：各組成の膜に関する現像液耐食性は、上記膜の比抵抗と同様な条件で単膜（厚み２８００Å）を形成し、テトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液（以下、ＴＭＡＨ現像液と略す）を用いて、その単膜のエッチングレートを測定することにより評価を行った。エッチングレートは、濃度２．３８％、液温２３℃のＴＭＡＨ現像液により、形成した各単膜を６０秒間、エッチング処理をし、エッチングされた厚みを測定して算出した。
コンタクトホール黒点発生：このコンタクトホールの黒点発生評価は、以下に説明する手順によりコンタクトホールを形成し、そのコンタクトホール内に露出したＡｌ−Ｎｉ系合金配線材料表面を観察することにより行った。
コンタクトホールの形成は、まず、ガラス基板上に、各組成のＡｌ−Ｎｉ系合金ターゲットを用い、スパッタリング条件、投入電力３．０Ｗ／ｃｍ２、アルゴンガス流量１００ｃｃｍ、アルゴン圧力０．５Ｐａとしてマグネトロン・スパッタリング装置を用い、厚み２８００Åのアルミニウム合金層を形成した。そして、アルミニウム合金層表面にレジスト（ＴＦＲ−９７０：東京応化工業（株））を被覆し、２０μｍ幅回路形成用パターンフィルムを配置して露光処理をし、濃度２．３８％、液温２３℃のＴＭＡＨ現像液で現像処理をした。現像処理後、リン酸系混酸エッチング液（関東化学（株）社製）により回路形成を行い、アミン水系剥離液（４０℃：ＴＳＴ−ＡＱ８：東京応化工業（株）製）によりレジストの除去を行って、５０μｍ幅のアルミニウム合金層回路を形成した。
そして、５０μｍ幅のアルミニウム合金層回路を形成した基板を、純水洗浄、乾燥処理を行い、その表面にＳｉＮｘの絶縁層（厚み４２００Å）を形成した。この絶縁層の成膜は、ＣＶＤ装置（ＰＤ−２２０２Ｌ：サムコ（株）製）を用い、投入電力ＲＦ２５０Ｗ、アンモニアガス流量１０ｃｃｍ、ＳｉＨ４ガス１００ｃｃｍ、窒素ガス流量２００ｃｃｍ、圧力８０Ｐａ、基板温度３５０℃のＣＶＤ条件により行った。
続いて、絶縁層表面にポジ型レジスト（東京応化工業（株）社製：ＴＦＲ−９７０）を被覆し、１０μｍ×１０μｍ角のコンタクトホール開口用パターンフィルムを配置して露光処理をし、ＴＭＡＨ現像液により現像処理をした。そして、ＳＦ６とＯ２との混合ドライエッチングガスを用いて、コンタクトホールを形成した。コンタクトホール形成条件は、ＳＦ６ガス流量６０ｃｃｍ、Ｏ２ガス流量５ｃｃｍ、圧力４．０Ｐａ、出力１００Ｗとした。
そして、コンタクトホールを形成した基板について、そのコンタクトホール内に露出したアルミニウム合金層表面を、金属顕微鏡（倍率７０００倍）により、その表面に発生した黒点を観察した。この黒点発生に関する評価は、図４に示すような５段階に分け、レベル１（黒点０個）及びレベル２（黒点１０個未満）は合格（ＯＫ）、レベル３（黒点１０個〜２０個未満）、レベル４（２０個〜５０未満）、レベル５（５０個以上）は不合格（ＮＧ）とした。尚、この黒点は、走査電子顕微鏡（ＳＥＭ）で調べたところ、金属間化合物周辺の腐食によるものであった。
ＩＴＯ接合抵抗：ＩＴＯと直接接合した際の接合抵抗値は、図５の概略斜視図に示すようにガラス基板上にＩＴＯ（Ｉｎ２Ｏ３−１０ｗｔ％ＳｎＯ２）電極層（５００Å厚、回路幅５０μｍ）を形成し、その上に各組成アルミニウム合金膜層（２８００Å厚、回路幅５０μｍ）をクロスするように形成した試験サンプル（ケルビン素子）を用いて評価した。
試験サンプルの作製は、まず、ガラス基板上に、各組成のＡｌ−Ｎｉ系合金ターゲットを用い、上記スパッタリング条件（マグネトロン・スパッタリング装置、投入電力３．０Ｗ／ｃｍ２、アルゴンガス流量１００ｃｃｍ、アルゴン圧力０．５Ｐａ）にて、厚み２８００Åのアルミニウム合金膜を形成した。このスパッタリング時の基板温度は、１００℃に設定した。そして、形成したアルミニウム合金膜表面にレジスト（粘度１５ｃｐ、ＴＦＲ−９７０：東京応化工業（株））を被覆し、５０μｍ幅回路形成用パターンフィルムを配置して露光処理をし、濃度２．３８％、液温２３℃のＴＭＡＨ現像液で現像処理をした。現像処理後、リン酸系混酸エッチング液（関東化学（株）社製）により回路形成を行い、アミン水系剥離液（４０℃：ＴＳＴ−ＡＱ８：東京応化工業（株）製）によりレジストの除去を行って、５０μｍ幅のアルミニウム合金層回路を形成した。
そして、１０μｍ幅のアルミニウム合金層回路を形成した基板を、純水洗浄、乾燥処理を行い、その表面にＳｉＮｘの絶縁層（厚み４２００Å）を形成した。この絶縁層の成膜は、ＣＶＤ装置（ＰＤ−２２０２Ｌ：サムコ（株）製）を用い、投入電力ＲＦ２５０Ｗ、アンモニアガス流量１０ｃｃｍ、ＳｉＨ４ガス１００ｃｃｍ、窒素ガス流量２００ｃｃｍ、圧力８０Ｐａ、基板温度３５０℃のＣＶＤ条件により行った。
続いて、絶縁層表面にポジ型レジスト（東京応化工業（株）社製：ＴＦＲ−９７０）を被覆し、１０μｍ×１０μｍ角のコンタクトホール開口用パターンフィルムを配置して露光処理をし、ＴＭＡＨ現像液により現像処理をした。そして、ＳＦ６のドライエッチングガスを用いて、コンタクトホールを形成した。コンタクトホール形成条件は、ＳＦ６ガス流量５０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力４．０Ｐａ、出力１００Ｗとした。
アミン水系剥離液（４０℃：ＴＳＴ−ＡＱ８：東京応化工業（株）製）によりレジストの剥離処理を行った。そして、イソプロピルアルコールを用いて残存剥離液を除去した後、水洗、乾燥処理を行った。このレジストの剥離処理が終了した各サンプルに対し、ＩＴＯターゲット（組成Ｉｎ２Ｏ３−１０ｗｔ％ＳｎＯ２）を用いて、コンタクトホール内及びその周囲にＩＴＯの透明電極層を形成した。透明電極層の形成は、スパッタリング（基板温度７０℃、投入電力１．８Ｗ／ｃｍ２、アルゴンガス流量８０ｓｃｃｍ、酸素ガス流量０．７ｓｃｃｍ、圧力０．３７Ｐａ）を行い、厚み１０００ÅのＩＴＯ膜を形成した。
このＩＴＯ膜表面にレジスト（ＴＦＲ−９７０：東京応化工業（株）製）を被覆し、パターンフィルムを配置して露光処理をし、ＴＭＡＨ現像液で現像処理をし、しゅう酸系混酸エッチング液（ＩＴＯ０７Ｎ：関東化学（株））により５０μｍ幅回路の形成を行った。ＩＴＯ膜回路形成後、アミン水系剥離液（４０℃：ＴＳＴ−ＡＱ８：東京応化工業（株）製）によりレジストを除去した。
以上のような作製方法により得られた各試験サンプルを、大気雰囲気中、２５０℃、３０分間の熱処理を行った後、図５に示す試験サンプルの矢印部分の端子部から連続通電（３ｍＡ）をして抵抗を測定した。
連続通電耐久性：この連続通電耐久性評価は、上記ＩＴＯ接合抵抗評価の試験サンプルにおいて、１０００時間の連続通電を行い、素子が破壊されて通電不能となるか否かを確認する方法により行った。この連続通電耐久性（表１〜７では耐通電性と記載している）評価は、同じ組成の８個の試験サンプルについて連続通電を行い、その８個中何個が通電不能になるかを調査することにより行った。
接合抵抗面内バラツキ：この接合抵抗面内バラツキに関するサンプルとしては、図６に示すように５０ｍｍ×５０ｍｍ基板上に、上記ＩＴＯ接合抵抗で説明した素子構造（図５）を合計１６個形成し、その中から８個の素子（図６中、符号１〜８で示した測定ポイントの素子）を選択して、その接合抵抗値を測定することにより行った。素子の形成方法、接合抵抗値の測定方法については、上記ＩＴＯ接合抵抗で説明した方法と同じとした。また、この評価においては、Ａｌ−２．０ａｔ％Ｎｉ−０．３ａｔ％Ｃｅ−０．２ａｔ％ＢとＡｌ−１．５ａｔ％Ｎｉ−０．００５ａｔ％Ｃｅ−０．００５ａｔ％Ｂとの２つの組成に関して、それぞれ２枚の基板を作製して、接合抵抗値を測定した。その結果を表８に示す。
上述した各評価方法によって得られた結果を表１〜表７及び表８に示す。表１〜表７に示す各試料Ｎｏに記載した組成単位はａｔ％である。また、各表に記載した比抵抗の単位はμΩｃｍ、耐食性の単位はÅ／Ｓ、接合抵抗値はΩ／□１０μｍ、耐通電性は個数である。また、コンタクトホール形成時の黒点については、図４で示したレベル値を記載している。そして、接合抵抗面内バラツキの単位は、Ω／□１０μｍである。
表１〜表７には、Ｎｉ含有量を０．４ａｔ％〜６．０ａｔ％、Ｃｅ含有量を０．０１ａｔ％〜１．５ａｔ％、Ｂ含有量を０ａｔ％〜１ａｔ％の範囲で、それぞれ変化させた場合の各特性の評価結果を示している。まず、コンタクトホール形成時の黒点腐食の評価について検討すると、Ｃｅを含有させることにより、黒点腐食を抑制できることが判明した。そして、Ｃｅ含有量が０．０１ａｔ％以下であると、黒点腐食が発生する傾向が強くなることが分かった（表１の試料Ｎｏ．１−１、表６の試料Ｎｏ．６−１、表７の試料Ｎｏ．７−１）。また、Ｃｅ含有量が１．０ａｔ％を超える場合、スパッタリングターゲット中にＡｌ１１Ｃｅ３の共晶の結晶組織が粗大化し、Ｃｅの偏析が生じて均一なスパッタリングが困難となった。
次に、耐通電性の評価結果より、Ｎｉ及びＣｅの含有量が少なく、Ｂ含有量が０．０１ａｔ％以下であると、素子を連続通電した場合に、ＩＴＯと直接接合させたコンタクト部が時間の経過とともに破壊される傾向を示すことが判明した（表１のすべての試料、表２試料Ｎｏ．２−１、Ｎｏ．２−２）。また、Ｂ含有量が１．０ａｔ％を超える場合、スパッタリングターゲット中にＣｅＢ６やＡｌＢ２が析出し、スプラッシュが発生しやすくなり、正常な成膜が困難となることが判明した。
そして、表１〜表７におけるＮｉ含有量に着目すると、Ｎｉ含有量が０．５ａｔ％以下であると素子を連続通電した場合に、ＩＴＯと直接接合させたコンタクト部が時間の経過とともに破壊される傾向を示し、一方、５．０ａｔ％を超えるとコンタクトホール形成時の黒点腐食が発生する傾向を示すことが判明した。
また、Ｎｉ含有量が０．５ａｔ％〜２．５ａｔ％、Ｃｅ含有量０．０１ａｔ％〜０．５ａｔ％、Ｂ含有量が０．０１ａｔ％〜０．５ａｔ％の範囲内であると、３２０℃熱処理後の配線材料自体の比抵抗値が約４．５μΩｃｍ以下となり、コンタクトホール形成時の黒点腐食が相対的に少なく発生した。また、透明電極層との直接接合における接合抵抗値が１００Ω／□１０μｍ以下となった。さらに、現像液への耐食性が確保でき、具体的には、現像液によるエッチングレートを２４Å／Ｓ以下となる。
接合抵抗面内バラツキについては、表８に示すように、本発明の組成範囲に含まれるＡｌ−２．０ａｔ％Ｎｉ−０．３ａｔ％Ｃｅ−０．２ａｔ％Ｂの場合、基板内の素子の位置に関わらず、バラツキの小さい接合抵抗値を示し、接合抵抗値のバラツキを表すσで５．０〜６．０程度であることが判明した。これに対して、本発明の組成範囲外のＡｌ−１．５ａｔ％Ｎｉ−０．００５ａｔ％Ｃｅ−０．００５ａｔ％Ｂの場合では、基板内の素子の位置により、かなり大きなバラツキの接合抵抗値が測定され、σで１９〜２４程度になることが判明した。
表示デバイスを構成する基板（パネル）において、その一枚の基板面内で接合抵抗値のある程度のバラツキが生じても、通常の素子の駆動周波数が６０Ｈｚであれば特に大きな問題は生じないが、２倍の駆動周波数１２０Ｈｚになった場合には、動作不良を生じ、正常に表示されないことが生じる。そのため、本発明の組成範囲にあるＡｌ−Ｎｉ−Ｃｅ−Ｂ合金配線材料であれば、ＩＴＯとの良好な接合状態を実現でき、従来の２倍速の駆動周波数であっても、正常な表示が可能な表示デバイスを製造することが可能となる。
本発明のＡｌ−Ｎｉ系合金配線材料は、現像液への耐食性及びコンタクトホール形成時における耐食性に優れるため、ＩＴＯなどの透明電極層との直接接合をする構造を有する素子を安定して製造することが可能となる。そして、大面積のガラス基板においても、そのガラス基板面内に形成された素子の接合抵抗値を均一にすることができる。

Claims (12)

  1. アルミニウムにニッケルを含有したＡｌ−Ｎｉ系合金配線材料において、
    セリウムとボロンとを含有し、
    ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムの原子百分率Ｙａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とした場合、式
    ０．５≦Ｘ≦５．０
    ０．０１≦Ｙ≦１．０
    ０．０１≦Ｚ≦１．０
    の各式を満足する領域の範囲内にあることを特徴とするＡｌ−Ｎｉ系合金配線材料。
  2. 配線回路層と、半導体層と、透明電極層とを備え、
    前記配線回路層はアルミニウム、ニッケル、セリウム及びボロンを含有し、ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムＹａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とする場合、ニッケルとセリウム及びボロンが各々、式
    ０．５≦Ｘ≦５．０
    ０．０１≦Ｙ≦１．０
    ０．０１≦Ｚ≦１．０
    の各式を満足する領域の範囲内にあり、
    前記配線回路層が、透明電極層に直接接合された部分を有することを特徴とする表示デバイスの素子。
  3. 請求項２に記載の前記配線回路層が、半導体層に直接接合された部分を有することを特徴とする表示デバイスの素子。
  4. 基板と、
    前記基板上に形成され、ゲート電極部を含む第１電極配線回路層と、
    前記ゲート電極部が形成された基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された半導体層と、
    前記半導体層上に形成され、ソース電極部とドレイン電極部を含む第２電極配線回路層と、
    前記ソース電極部とドレイン電極部上に形成され、前記ソース電極部側に形成されたコンタクトホールを有する絶縁膜と、
    前記絶縁膜上に形成され、前記コンタクトホールを通して前記ソース電極部と連結する透明電極と、を含み、
    前記第１及び第２電極配線回路層は
    アルミニウム、ニッケル、セリウム及びボロンを含有し、ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムの原子百分率Ｙａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とする場合、ニッケルとセリウム及びボロンが各々、式
    ０．５≦Ｘ≦５．０
    ０．０１≦Ｙ≦１．０
    ０．０１≦Ｚ≦１．０
    の各式を満足する領域の範囲内にあることを特徴とする表示デバイス。
  5. 請求項４に記載の前記第２電極配線回路層が前記透明電極層に直接接合された部分を有することを特徴とする表示デバイス。
  6. 請求項４に記載の前記第２電極配線回路層が前記半導体層に直接接合された部分を有することを特徴とする表示デバイス。
  7. 請求項４に記載の前記第１及び第２電極配線回路層のうち少なくとも一つの上に形成されたコンタクトバリアー層をさらに含むことを特徴とする表示デバイス。
  8. ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムの原子百分率Ｙａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とした場合、ニッケルとセリウム及びボロンが各々、式
    ０．５≦Ｘ≦５．０
    ０．０１≦Ｙ≦１．０
    ０．０１≦Ｚ≦１．０
    の各式を満足する領域の範囲内にあることを特徴とするスパッタリングターゲット。
  9. 基板上に配線回路層及び半導体層を含む薄膜トランジスタを形成するステップと、
    前記配線回路層が形成された基板上にフォトレジストをコーティングするステップと、
    前記所定位置のフォトレジストが除去されるように前記フォトレジストを露光して現像するステップと、
    前記フォトレジストをマスクとして絶縁膜をエッチングして前記配線回路層の上側一部が露出されるようにコンタクトホールを形成するステップと、
    前記露出された配線回路層を含む基板をアッシングするステップと、
    前記フォトレジストをストリップするステップと、
    前記フォトレジストがストリップされた基板を有機洗浄液で洗浄するステップと、
    前記絶縁膜上に形成され、前記コンタクトホールを通して配線回路層と連結した透明電極を形成するステップ、とを含む表示デバイスの製造方法。
  10. 請求項９に記載の前記電極配線回路層は
    アルミニウム、ニッケル、セリウム及びボロンを含有し、ニッケル含有量をニッケルの原子百分率Ｘａｔ％とし、セリウム含有量をセリウムＹａｔ％とし、ボロン含有量をボロンの原子百分率Ｚａｔ％とする場合、ニッケルとセリウム及びボロンが各々、式
    ０．５≦Ｘ≦５．０
    ０．０１≦Ｙ≦１．０
    ０．０１≦Ｚ≦１．０
    の各式を満足する領域の範囲内にあることを特徴とする表示デバイスの製造方法。
  11. 請求項１０に記載の前記電極配線回路層はスパッタリングで形成することを特徴とする表示デバイスの製造方法。
  12. 請求項９に記載の前記有機洗浄液は、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を含むことを特徴とする表示デバイス素子の製造方法。
JP2009085484A 2009-03-31 2009-03-31 Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造 Pending JP2010236023A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009085484A JP2010236023A (ja) 2009-03-31 2009-03-31 Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造
KR1020090108235A KR20100109349A (ko) 2009-03-31 2009-11-10 Ａｌ－Ｎｉ계 합금배선 재료 및 그것을 이용한 소자구조
US12/751,136 US20100244032A1 (en) 2009-03-31 2010-03-31 Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009085484A JP2010236023A (ja) 2009-03-31 2009-03-31 Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造

Publications (1)

Publication Number Publication Date
JP2010236023A true JP2010236023A (ja) 2010-10-21

Family

ID=43090627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009085484A Pending JP2010236023A (ja) 2009-03-31 2009-03-31 Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造

Country Status (2)

Country Link
JP (1) JP2010236023A (ja)
KR (1) KR20100109349A (ja)

Also Published As

Publication number Publication date
KR20100109349A (ko) 2010-10-08

Similar Documents

Publication Publication Date Title
JP4542008B2 (ja) 表示デバイス
US7262085B2 (en) Display device
US7531904B2 (en) Al-Ni-B alloy wiring material and element structure using the same
JP2008098611A (ja) 表示装置
KR20160100591A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
JP5368867B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
KR101428349B1 (ko) 표시 장치용 ａｌ 합금막
JP3979605B2 (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
US20100244032A1 (en) Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate
JP2010262991A (ja) 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP4160110B2 (ja) 表示デバイスの素子構造及びその製造方法
JP2007317934A (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
JP2007140556A (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JP4684367B2 (ja) Ａｌ−Ｎｉ系合金配線電極材料
TW200914971A (en) Display device and sputtering target
JP2010236023A (ja) Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
US10175518B2 (en) Method for manufacturing display device including a wiring layer of a molybdenum-based material
JP2012032521A (ja) 耐透明導電膜ピンホール腐食性に優れた薄膜トランジスタ基板
JP2007186779A (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2007186779A6 (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2008078243A (ja) 素子の接合構造
JP2006215279A (ja) 表示デバイス及びその製造方法
JP2007258553A (ja) 表示デバイスの製造方法
JP2007073848A (ja) 表示デバイスの製造方法