JP4160110B2 - 表示デバイスの素子構造及びその製造方法 - Google Patents

表示デバイスの素子構造及びその製造方法 Download PDF

Info

Publication number
JP4160110B2
JP4160110B2 JP2008514993A JP2008514993A JP4160110B2 JP 4160110 B2 JP4160110 B2 JP 4160110B2 JP 2008514993 A JP2008514993 A JP 2008514993A JP 2008514993 A JP2008514993 A JP 2008514993A JP 4160110 B2 JP4160110 B2 JP 4160110B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
based alloy
nitrogen
wiring material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008514993A
Other languages
English (en)
Other versions
JPWO2008050710A1 (ja
Inventor
宏成 占部
宜範 松浦
高史 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Application granted granted Critical
Publication of JP4160110B2 publication Critical patent/JP4160110B2/ja
Publication of JPWO2008050710A1 publication Critical patent/JPWO2008050710A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Conductive Materials (AREA)

Description

本発明は、液晶ディスプレイなどの表示デバイスの素子に用いられるＡｌ系合金配線材料に関し、特に、薄膜トランジスタや透明電極を備える表示デバイスに好適なＡｌ−Ｎｉ−Ｂ−Ｎ系合金の配線材料及びそれを用いた素子構造に関する。
近年、液晶ディスプレイに代表される薄型テレビなどの表示デバイスには、その構成材料としてアルミニウム（以下、単にＡｌと記載する場合がある）系合金の配線材料が広く普及している。この理由は、Ａｌ系合金配線材料の比抵抗値が低く、配線加工が容易な特性を有することによる。
例えば、アクティブマトリックスタイプの液晶ディスプレイの場合、スイッチング素子としての薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと略称する）や、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）或いはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明電極（以下、透明電極層と称する場合がある）と、Ａｌ系合金配線材料より形成された配線回路（以下、配線回路層と称する場合がある）とから素子が構成される。このような素子構造では、Ａｌ系合金配線材料による配線回路を、透明電極と接合させる部分やＴＦＴ内におけるｎ＋−Ｓｉ（リンドープの半導体層）と接合させる部分が存在する。
現在使用されているＡｌ系合金配線材料では、上述のような素子を構成する場合、Ａｌ系合金配線材料に形成されるアルミニウム酸化物の影響を考慮し、配線回路と透明電極との間に、モリブデン（Ｍｏ）やチタニウム（Ｔｉ）などの高融点金属材料を、いわゆるキャップ層として形成している。また、ｎ＋−Ｓｉのような半導体層と配線回路との接合においては、製造工程中の熱プロセスにより、ＡｌとＳｉとが相互拡散することを防止すべく、半導体層と配線回路との間に、上記キャップ層と同じモリブデン（Ｍｏ）やチタニウム（Ｔｉ）などの高融点金属材料を介在させるようにしている。
図１を参照しながら、上記した素子構造について具体的に説明する。図１には、液晶ディスプレイに関するａ−ＳｉタイプのＴＦＴ断面概略図を示している。このＴＦＴ構造では、ガラス基板１上に、ゲート電極部Ｇを構成するＡｌ系合金配線材料からなる電極配線回路層２と、ＭｏやＭｏ−Ｗなどからなるキャップ層３とが形成されている。そして、このゲート電極部Ｇには、その保護としてＳｉＮｘのゲート絶縁膜４が設けられている。また、このゲート絶縁膜４上には、ａ−Ｓｉ半導体層５、チャネル保護膜層６、ｎ＋−Ｓｉ半導体層７、キャップ層３、電極配線回路層２、キャップ層３が順次堆積され、適宜パターン形成されることにより、ドレイン電極部Ｄとソース電極部Ｓとが設けられる。このドレイン電極部Ｄとソース電極部Ｓとの上には、素子の表面平坦化用樹脂またはＳｉＮｘの絶縁膜４’が被覆される。さらに、ソース電極部Ｓ側には、絶縁層４’にコンタクトホールＣＨが設けられ、その部分にＩＴＯやＩＺＯの透明電極層７’が形成される。このような電極配線回路層２にＡｌ系合金配線材料を用いる場合では、ｎ＋−Ｓｉ半導体層７と電極配線層２との間やコンタクトホールＣＨにおける透明電極層７’と電極配線層２との間に、キャップ層３を介在させる構造となっている。
この図１に示す素子構造では、Ｍｏなどのキャップ層を形成するため、材料や製造設備などのコストアップは避けられず、製造工程の複雑化が指摘されていた。そのため、本願出願人は、このような従来の素子構造におけるキャップ層の省略を可能とする技術を既に提案している（特許文献１参照）。この特許文献１では、ＩＴＯとの直接接合が可能となる、Ａｌ−Ｃ−Ｎｉ合金やＡｌ−Ｃ−Ｎｉ−Ｓｉ合金の配線材料を開示した。
特開２００３−８９８６４号公報
しかしながら、上記特許文献１のＡｌ系合金配線材料では、ＩＴＯやＩＺＯなどの透明電極層との直接接合は可能となるものではあるが、ｎ＋−Ｓｉなどの半導体層と直接接合させる場合にあっては十分に満足できる特性を備えるものではなかった。例えば、Ａｌ系合金配線材料からなる配線回路層と半導体層とを直接接合した際に、接合界面においてＡｌとＳｉとの拡散現象などが生じ、接合特性を満足できない傾向を示すことがあった。
より具体的には、図１で示した素子構造のキャップ層を省略した場合には、次のような特性を満足するＡｌ系合金配線材料が要求される。図１の素子構造におけるゲート電極Ｇの電極配線回路層２については、図示はないが引き出し配線部分でＩＴＯなどの透明電極層との直接接合が可能である必要があり、望ましくは３５０℃以上の耐熱性を満足することが要求される。その理由は、ゲート電極Ｇの上に形成するゲート絶縁膜を形成する際に、高温の熱履歴が加わるため、３５０℃以上の温度においても、電極配線回路層がヒロックなどの欠陥を生じないような耐熱性が必要となるからである。また、図１の素子構造におけるドレイン電極部Ｄやソース電極部Ｓの電極配線回路層２については、ＩＴＯなどの透明電極層との直接接合が可能であり、且つ、ｎ＋−Ｓｉなどの半導体層との直接接合が可能であることが要求される。このｎ＋−Ｓｉなどの半導体層との直接接合では、２００℃以上の熱履歴が加わってもＡｌとＳｉとの拡散現象などが生じないことが必要とされる。そして、このドレイン電極部Ｄやソース電極部Ｓの電極配線回路層２では、２５０℃程度の熱履歴が加わっても、ヒロックなどの欠陥を生じない耐熱性も要求される。さらに、ゲート電極部Ｇ、ドレイン電極部Ｄ、ソース電極部Ｓ、その他の配線部分を形成するＡｌ系合金配線材料には、当然に、比抵抗が低い特性、即ち、１０μΩｃｍ以下、望ましくは５μΩｃｍ以下の比抵抗値を満足することが要求されるのである。つまり、このような要求特性をすべからく満足するＡｌ系合金配線材料が切望されているのが現状である。
本発明は、以上のような事情を背景になされたものであり、薄膜トランジスタや透明電極層を備える表示デバイスにおいて、ｎ＋−Ｓｉなどの半導体層と直接接合が可能なＡｌ系合金配線材料を提供するものである。
本発明は、アルミニウムにニッケルとボロンとを含有したＡｌ系合金配線材料において、窒素（Ｎ）をさらに含有することを特徴とする。
本発明に係るＡｌ系合金配線材料は、その窒素含有量が、２×１０１７ａｔｏｍｓ／ｃｍ３以上９×１０２１ａｔｏｍｓ／ｃｍ３未満であることが好ましい。
本発明に係るＡｌ系合金配線材料は、アルミニウムとニッケルとボロンとの関係において、ニッケルの組成割合ｘ ａｔ.％、ボロンの組成割合ｙ ａｔ.％、アルミニウムの組成割合をｚ ａｔ.％とし、ｘ＋ｙ＋ｚ＝１００と定義した場合、０．５≦ｘ≦１０．０（式１）、０．０５≦ｙ≦１１．００（式２）、ｙ＋０．２５ｘ≧１．００（式３）、ｙ＋１．１５ｘ≦１１．５０（式４）、ｘ＋ｙ＋ｚ＝１００（式５）の各式を満足し、残部に窒素が含有されていることが好ましい。
本発明に係るＡｌ系合金配線材料は、Ａｌ系合金配線材料により形成された配線回路層が、半導体層に直接接合された部分を有する表示デバイスの素子構造に用いることが好適である。また、このときの配線回路層は、Ａｌ−Ｎｉ−Ｂ合金とＡｌ−Ｎｉ−Ｂ−Ｎ合金とを積層して構成されてもよい。
本発明に係るＡｌ系合金配線材料による配線膜を形成する場合、アルミニウムにニッケルとボロンとを含有したスパッタリングターゲットを用い、窒素含有雰囲気中でスパッタリング処理を行うことが好ましい。この場合に用いるＡｌ−Ｎｉ−Ｂ合金スパッタリングターゲットは、ニッケル含有量をニッケルの原子百分率Ｘａｔ.％とし、ボロン含有量をボロンの原子百分率Ｙａｔ.％とした場合、０．５≦Ｘ≦１０．０（式６）、０．０５≦Ｙ≦１１．００（式７）、Ｙ＋０．２５Ｘ≧１．００（式８）、Ｙ＋１．１５Ｘ≦１１．５０（式９）の各式を満足する領域の範囲内にあり、残部がアルミニウムであることが好ましい。
ＴＦＴ概略断面図。 二次イオン質量分析装置による窒素を含有させたＡｌ−Ｎｉ−Ｂ合金膜中の窒素分析結果を示す概念グラフ。 Ｓｉ拡散耐熱性評価の光学顕微鏡写真。 Ｓｉ拡散耐熱性評価の光学顕微鏡写真。 ＴＦＴ素子の配線構造を示す平面概念図。 ＩＴＯ（ＩＺＯ）電極層とＡｌ合金電極層とをクロスして積層した試験サンプル概略斜視図。
以下、本発明における最良の実施形態について説明するが、本発明は下記実施形態に限定されるものではない。
本発明に係るＡｌ系合金配線材料は、アルミニウムを母材に、ニッケル、ホウ素を含有した基本組成であって、さらに窒素を含有するものである。Ａｌ−Ｎｉ−Ｂ合金に窒素を含有させると、ｎ＋−Ｓｉなどの半導体層との直接接合が可能となるからである。
この窒素含有量は、２×１０１７ａｔｏｍｓ／ｃｍ３以上９×１０２１ａｔｏｍｓ／ｃｍ３未満であることが好ましい。２×１０１７ａｔｏｍｓ／ｃｍ３未満であると、半導体層との直接接合が困難となり、９×１０２１ａｔｏｍｓ／ｃｍ３以上になると、トランジスタ特性のｏｎ／ｏｆｆ比が悪くなるためである。本発明のＡｌ系合金配線材料は、半導体層と直接接合する接合面、即ち、Ａｌ系合金配線材料の表面から少なくとも５０Å〜５００Å程度の深さにおいて窒素を含有していればよい。さらに、本発明のＡｌ系合金配線材料が直接接合する半導体層側においては、半導体層に窒素を含有させてもよく、Ａｌ系合金配線材料との直接接合を良好にする効果がある。
また、本発明におけるＡｌ系合金配線材料は、アルミニウムとニッケルとボロンとの関係において、ニッケルの組成割合ｘ ａｔ.％、ボロンの組成割合ｙ ａｔ.％、アルミニウムの組成割合をｚ ａｔ.％とし、ｘ＋ｙ＋ｚ＝１００と定義した場合、０．５≦ｘ≦１０．０（式１）、０．０５≦ｙ≦１１．００（式２）、ｙ＋０．２５ｘ≧１．００（式３）、ｙ＋１．１５ｘ≦１１．５０（式４）、ｘ＋ｙ＋ｚ＝１００（式５）の各式を満足し、残部に窒素が含有されていることが好ましい。つまり、本発明のＡｌ系合金配線材料は、金属元素の組成割合としては（式１）〜（式５）を満足するものであり、且つ、窒素を含有している組成であることが望ましい。尚、本発明におけるＡｌ系合金配線材料は、本発明の奏する効果を逸脱しない範囲において、例えば、材料製造工程或いは配線回路形成工程や素子製造工程などで混入する可能性のあるガス成分やその他の不可避不純物の混入を妨げるものではない。
ニッケルは、熱処理によりアルミニウムとの金属間化合物を形成し、透明電極層との直接接合における接合特性を良好にする作用を有する。但し、ニッケル含有量が多くなると、配線回路自体の比抵抗が高くなり実用的でなくなる。また、ニッケル含有量が少ないと、アルミニウムとの金属間化合物の生成量が減少し、透明電極層との直接接合ができなくなり、耐熱性（熱によるＡｌ系合金配線材料の塑性変形発生に対する抑止作用）も低下する傾向となる。これらのことからニッケル含有量は上記（式１）を満足する必要がある。
具体的には、ニッケル組成割合が１０ａｔ.％を超えると、配線材料の比抵抗値が大きくなりすぎるとともに、ディンプルと呼ばれる窪み状の欠陥が配線材料表面に形成され易く、耐熱性を確保できなくなる傾向となる。また、０．５ａｔ.％未満であると、いわゆるヒロックと呼ばれる突起物が配線材料表面に形成され易くなり、耐熱性を確保できなくなる傾向となる。このディンプルとは、Ａｌ系合金配線材料を熱処理した際に生じる応力ひずみによって材料表面に形成される微小な窪み状の欠陥のことをいい、このディンプルが発生すると、接合特性に悪影響を与え、接合信頼性が低下する。一方、ヒロックとは、ディンプルとは逆に、Ａｌ系合金配線材料を熱処理した際に生じる応力ひずみによって材料表面に形成される突起物であるが、このヒロックが発生しても、接合特性に悪影響を与え、接合信頼性が低下する。さらに、ニッケル組成割合が０．５ａｔ.％未満であると、ＩＴＯとの直接接合時の接合抵抗も高くなり実用的でない。このディンプルとヒロックとは、熱によるＡｌ系合金配線材料の塑性変形である点で共通するものであり、総称してストレスマイグレーションと呼ばれる現象で、これらの欠陥の発生レベルによりＡｌ系合金配線材料の耐熱性を判断することができる。
そして、本発明のように、アルミニウムに、ニッケルに加えてボロンを含有させると、ｎ＋−Ｓｉなどの半導体層と直接接合をした際に、接合界面におけるＡｌとＳｉとの相互拡散を効果的に防止する作用を奏する。また、このボロンは、ニッケルと同様に耐熱性にも作用する。ボロンの組成割合は、１１ａｔ.％を超えると配線回路自体の比抵抗が高くなり実用的でなくなる。逆に、０．０５ａｔ.％未満であると、ＡｌとＳｉとの相互拡散の防止能力が低下し、半導体層との直接接合ができなくなる。具体的には、半導体層とＡｌ−Ｎｉ−Ｂ系合金配線材料を直接接合し、所定温度で熱処理した際に、接合部分においてＡｌとＳｉとの相互拡散が生じ易くなるのである。さらに加えて、ディンプルも発生し易い傾向となる。そのため、ボロンの組成割合は上記（式２）を満足する必要がある。
また、本発明に係るＡｌ系合金配線材料は、半導体層と直接接合する場合、２４０℃を超える温度の熱プロセスにおいても、その接合界面でＡｌとＳｉとの相互拡散を確実に防止するためには、上記（式３）を満足することが望ましい。そして、Ａｌ系合金配線材料自体の比抵抗を１０μΩｃｍ以下に確実に維持するためには、上記（式４）を満足することが望ましい。
さらに、上記（式１）〜（式５）式を満足する範囲のうち、ニッケル組成割合が４ａｔ.％以上で、ボロン組成割合が０．８ａｔ.％以下であると、上述したディンプルの発生が極力抑制されたＡｌ系合金配線材料となり、半導体層や透明電極層に対しても直接接合をした際の接合信頼性を向上できる。より具体的には、３５０℃、３０分間の熱処理を行った場合、Ａｌ系合金配線材料の表面に生じるディンプルの発生率を１．６％以下に抑制できるため、より好ましいものとなる。
上述したように、ディンプルとはＡｌ系合金配線材料を熱処理した際に配線材料表面に形成される微小な窪み状の欠陥であるが、本発明者等は、Ａｌ系合金配線材料に対し所定の熱処理を行った後、その材料表面を観察し、発生したディンプル（０．３〜０．５μｍ）を調査した。このディンプル調査において、観察視野内に発生した全ディンプルの面積を求め、観察視野におけるディンプルの占める面積比率をディンプル発生率として、配線材料の耐熱特性を調べた結果、上記（式１）〜（式５）を満足する範囲のうち、ニッケル組成割合が４ａｔ.％以上であり、ボロン組成割合が０．８０ａｔ.％以下であると３５０℃、３０分間の熱処理を行った場合でも、ディンプルの発生率を１．６％以下に抑制できる。このディンプルは極力発生しないことが望ましいものであり、このディンプル発生率が低いと、表示デバイスの素子製造工程における熱プロセスを通過しても、半導体層や透明電極層との直接接合した接合界面において、接合欠陥などを発生しにくくなり、接合信頼性が向上するため、より好ましいものとなる。また、ディンプル発生率が１．６％以下に抑制されたものであると、半導体層と直接接合した構造を備えるＴＦＴにおけるオン−オフ比（ｏｎ／ｏｆｆ比）が安定し、接続信頼性が向上するものと考えられる。尚、本発明に係るＡｌ系合金配線材料は、半導体層や透明電極層との直接接合に好適なものではあるが、例えば、半導体層側にＭｏなどの高融点金属材料からなるキャップ層を設けた素子構造において適用することを妨げるものではない。
さらに、本発明に係るＡｌ系合金配線材料は、上記（式１）〜（式５）を満足する範囲のうち、ニッケルの組成割合が４ａｔ.％〜６ａｔ.％で、ボロンの組成割合が０．２ａｔ.％〜０．８ａｔ.％であると、半導体層と直接接合させる際に、特に好適なＡｌ系合金配線材料となる。
Ａｌ系合金配線材料からなる配線回路層と半導体層とを直接接合した際には、接合界面においてＡｌとＳｉとの拡散現象が生じることが知られているが、本発明者等の研究によると、この相互拡散の影響によって、直接接合した際の接合界面に変質層が形成される現象を確認したのである。この変質層とは、Ａｌ系合金配線材料と半導体層とを直接接合し、所定の熱処理を加えた後、Ａｌ系合金配線材料を剥離して、その半導体層表面を観察した際に、半導体層表面に認められる黒点となった変質部分、或いは半導体層表面の変色や荒れなどの状態（本明細書においては、このような半導体層表面を変質層と称する）のことをいう。この変質層は、熱処理温度が高くなるほど発生し易くなる傾向があり、実用上２００℃以上の熱処理（３０分間）で発生しないことが望ましい。また、ＣＶＤにより絶縁層を形成する際に加わる熱履歴を考慮すると、２４０℃〜３００℃の高温域においても変質層が生じないことが望ましく、さらに、素子の製造工程における各熱履歴の加わる製造条件の適用範囲に余裕を持たせるためには、３３０℃以上での変質層の発生が抑制されていることが望ましいものと考えられる。そこで、このような変質層を生じない組成範囲を検討した結果、上記（１）〜（５）式を満足する範囲のうち、ニッケル組成割合が４ａｔ.％〜６ａｔ.％で、ボロンの組成割合が０．２ａｔ.％〜０．８ａｔ.％であると、３３０℃、３０分間の熱処理においても変質層の形成が抑制される傾向を見出した。そして、この組成範囲では配線材料自体の比抵抗値も５μΩｃｍ以下となる。つまり、このような組成であれば、上述したようにディンプルの発生が極めて抑制され、比抵抗値も低いものとなるので、半導体層との直接接合を実現するためのＡｌ系合金配線材料として、実用上、非常に好適なものとなる。
続いて、本発明の実施例について説明する。この実施例では、Ａｌ−Ｎｉ−Ｂ系合金層として、Ａｌ−５．０ａｔ.％Ｎｉ−０．４ａｔ.％Ｂ膜（比抵抗値４．２μΩｃｍ）を用いて、Ｓｉによる半導体層と直接接合させて、その素子の特性評価を行った。Ｓｉと直接接合する際には、ＳｉとＡｌ−Ｎｉ―Ｂ合金層との間に、Ａｌ−Ｎｉ−Ｂ−Ｎ合金層が形成された状態になるように制御して行った。
まず、窒素含有量の異なるＡｌ−Ｎｉ−Ｂ系合金層についての作製方法について説明する。評価サンプルについては、次にようにして作製した。まず、ガラス基板上に、前記組成のＡｌ合金ターゲットを用い、スパッタリング条件、投入電力３．０Ｗａｔｔ／ｃｍ２、アルゴンガス流量１００ｃｃｍ、アルゴン圧力０．５Ｐａとしてマグネトロン・スパッタリング装置を用い、厚み１０００ÅのＡｌ−Ｎｉ−Ｂ系合金層を形成した。このスパッタリング時には、アルゴンガス中に窒素ガスを導入し、全ガス実流量（アルゴンガス実流量＋窒素実流量）に対し窒素実流量が０％〜４０％になるように調整して、Ａｌ−Ｎｉ−Ｂ系合金層表面の窒素含有量を変化させた各種サンプルを作製した。
Ａｌ−Ｎｉ−Ｂ系合金層の窒素含有量は、１０１８ａｔｏｍｓ／ｃｍ３以上の場合、二次イオン質量分析装置(Ｄｙｎａｍｉｃ ＳＩＭＳ)により測定した。二次イオン質量分析装置(Ｄｙｎａｍｉｃ ＳＩＭＳ)により、Ａｌ−Ｎｉ−Ｂ系合金層の窒素を測定すると、図２に示すような分析結果が得られる。図２では、窒素を含有させたＡｌ−Ｎｉ−Ｂ合金配線膜を二次イオン質量分析装置により深さ方向へ、窒素を分析した結果を概念的に示している。例えば、膜に窒素が含有されている場合には、窒素を含有した厚みに相当する部分で窒素が検出される。図２で示した窒素含有量は、窒素として検出された部分の平均値を示している。また、この平均値の窒素濃度は、ある程度の一定な測定値が検出された測定深さの範囲における平均値を示すものである。具体的には、図２に示す２．５×１０１８（実線データ）の場合、測定深さ０〜１８ｎｍ範囲の測定値は除き、１８ｎｍ〜７５ｎｍ範囲の測定値から平均値を求めた。
また、窒素含有量が１０１８ａｔｏｍｓ／ｃｍ３以下の場合は、Ｘ線光電子分光分析装置（ＸＰＳ）によりＳｉ半導体層の深さ方向に５０〜１００Å程度スパッタを行い、その後、そのスパッタ部分をＸ線光電子分光分析装置（ＸＰＳ）により測定し、窒素含有量が既知のサンプル測定の結果より得られた窒素検出ピークの積分強度と比較して、その窒素含有量を算出した。尚、この窒素含有量の測定は、二次イオン質量分析装置、Ｘ線光電子分光分析装置のどちらでも測定可能であるが、二次イオン質量分析装置の検出限界付近の含有量の場合、その測定値の信頼性の観点からＸ線光電子分光分析装置による測定を行う場合がある。
また、窒素含有量の異なる各Ａｌ−Ｎｉ−Ｂ系合金層の比抵抗値は、３００℃、３０分間の熱処理を行った後、４端子抵抗測定装置により測定した。
次に、窒素含有量の異なる各Ａｌ−Ｎｉ−Ｂ合金層と半導体層との接合性について調査した結果について説明する。ここでは、半導体層と接合した際の拡散耐熱性と素子のスイッチング特性（ｏｎ／ｏｆｆ比）を調べた。
拡散耐熱性評価は、ガラス基板（コーニング社製：＃１７３７）上にｎ＋−Ｓｉ半導体層（３００Å）をＣＶＤにより形成し、その半導体層上にＡｌ−Ｎｉ−Ｂ系合金層（２０００Å）を形成したものを評価サンプルとした。この時、ｎ＋−Ｓｉ層上にＡｌ−Ｎｉ−Ｂ−Ｎ合金層を１００Å厚で成膜し、その上にＡｌ−Ｎｉ−Ｂ合金層を１９００Å厚で成膜するようにした。Ａｌ−Ｎｉ−Ｂ−Ｎ合金層の成膜は、スパッタリング条件（マグネトロン・スパッタリング装置、投入電力３．０Ｗａｔｔ／ｃｍ２、アルゴンガス流量１００ｓｃｃｍ、アルゴン圧力０．５Ｐａ）として、このスパッタリング時には、アルゴンガス中に窒素ガスを導入し、全ガス実流量（アルゴンガス実流量＋窒素実流量）に対し窒素実流量が０％〜４０％の範囲で調整した。また、その上に成膜したＡｌ−Ｎｉ−Ｂ合金層は、窒素ガスを導入することなく上記条件で行った。
そして、各評価サンプルを２００〜３８０℃の温度域で１０℃毎に熱処理温度を設定し、窒素ガス雰囲気中３０分間の熱処理を行った後、リン酸系Ａｌエッチング液（関東化学（株）社製、液温３２℃のＡｌ混酸エッチャント／組成（容量比）リン酸：蓚酸：酢酸：水＝１６：１：２：１）に１０分間浸漬させることにより、上層に形成した各組成膜のみを溶解し、半導体層を露出させた。この露出した半導体層表面を光学顕微鏡（２００倍）にて観察し、ＳｉとＡｌとの相互拡散が生じているかを調べた。
図３及び図４には、露出した半導体層表面における、代表的な光学顕微鏡写真を示す。図３は相互拡散が全く認められない半導体層表面であり（評価結果：○）、図４は相互拡散の痕跡（写真中の黒点）が認められたものである（評価結果：×）。そして、各熱処理温度の中で、評価結果が○の最高温度を、その評価サンプルの拡散耐熱性温度とした。尚、この図３及び図４に示した観察写真は、拡散耐熱性を評価する際に参考としたイメージ写真であり、本第一実施例の具体的なサンプル結果を示すものではない。
次に、ＴＦＴ素子におけるスイッチング特性としては、ｏｎ／ｏｆｆ比を測定することによって行った。評価サンプルは、次の手順に従って作製した。
まず、ガラス基板（コーニング社製：＃１７３７）上に、厚み３０００ÅのＡｌ−Ｎｉ−Ｂ合金層となるＡｌ系合金膜を形成した。スパッタリング条件は、基板加熱温度１００℃、ＤＣＰｏｗｅｒ１０００Ｗ（３．１Ｗａｔｔ／ｃｍ２）、アルゴンガス流量１００ｓｃｃｍ、アルゴン圧力０．５Ｐａで行った。
続いて、フォトリソグラフィによりＡｌ系合金膜をエッチングして、ゲート配線幅５０μｍを形成し、ゲート電極幅１５μｍを形成した（図５参照）。フォトリソグラフィ条件は、Ａｌ系合金膜表面にレジスト（ＴＦＲ−９７０：東京応化工業（株）社製／塗布条件：スピンコーター３０００ｒｐｍ、ベーキング後レジスト厚１μｍ目標）を被覆し、プリベーキング処理（１１０℃、１．５分間）を行い、所定のパターンフィルムを配置して露光処理（マスクアナイラー ＭＡ−２０：ミカサ（株）社製／露光条件１５ｍＪ／ｃｍ２）を行った。続いて、濃度２．３８％、液温２３℃のテトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液（以下、ＴＭＡＨ現像液と略す）で現像処理をし、現像処理後、ホットプレートによりポストベーキング処理（１１０℃、３分間）を行い、リン酸系混酸エッチング液（関東化学（株）社製／組成 リン酸：硝酸：酢酸：水＝１６：１：２：１（容量比））により回路形成を行った。このような条件で回路形成を行うことで、回路のテーパー角が４５°となるように制御した。
エッチング処理後、剥離液（ＳＴ１０６：東京応化工業（株）社製）によりレジストの除去を行い、ゲート配線回路の形成後、ＲＦスパッタリングにより、絶縁層となるＳｉＮｘを厚さ４２００Åで成膜した。成膜条件は、基板加熱温度３５０℃、ＲＦ Ｐｏｗｅｒ１０００Ｗ（３．１Ｗａｔｔ／ｃｍ２）、アルゴンガス流量９０ｓｃｃｍ、窒素ガス流量１０ｓｃｃｍ、圧力０．５Ｐａとした。さらに、この絶縁層の上に、ＣＶＤにより、アモルファスのｉ−Ｓｉ、リンドープのｎ＋−Ｓｉを随時成膜した。ｉ−Ｓｉ（ノンドープＳｉ膜）の成膜条件は、基板加熱温度２００℃、ＲＦ Ｐｏｗｅｒ１００Ｗ（０．３１Ｗａｔｔ／ｃｍ２）、ＳｉＨ４流量（１０％アルゴンガス希釈）３００ｓｃｃｍで、厚み２０００Åとした。窒素添加ｎ＋−Ｓｉ（Ｐ（リン）ドープ膜）の成膜条件は、基板加熱温度２００℃、ＲＦ Ｐｏｗｅｒ１００Ｗ（０．３１Ｗａｔｔ／ｃｍ２）、ＳｉＨ４流量（８％アルゴンガス希釈）３００ｓｃｃｍ、Ｐ含有ガス流量（８％アルゴンガス希釈）５０ｓｃｃｍにして厚み５００Åのｎ＋−Ｓｉ層を形成した。
その後、ｎ＋−Ｓｉ層上に、始めにガラス基板上に成膜したものと同じ組成のＡｌ系合金膜を厚み２０００Åで成膜した。この時、ｎ＋−Ｓｉ層上にＡｌ−Ｎｉ−Ｂ−Ｎ合金層を１００Å厚で成膜し、その上にＡｌ−Ｎｉ−Ｂ合金層を１９００Å厚で成膜するようにした。Ａｌ−Ｎｉ−Ｂ−Ｎ合金層の成膜条件は、このスパッタリング時には、アルゴンガス中に窒素ガスを導入し、全ガス実流量（アルゴンガス実流量＋窒素実流量）に対し窒素実流量が０％〜４０％の範囲で調整した。また、その上に成膜したＡｌ−Ｎｉ−Ｂ合金層は、上記ゲート配線の場合と同じ条件で行った。成膜条件は、上記ゲート配線と同条件で行った。
そして、フォトリソグラフィによりソース配線、ドレイン配線、及び電極を形成した。このフォトリソグラフィ条件は、上記ゲート配線と同じである。この時、Ａｌ系合金膜のエッチング後は、ｎ＋−Ｓｉ層のドライエッチングを行った。ドライエッチング条件は、ＲＦ Ｐｏｗｅｒ５０Ｗ、ＳＦ６ガス流量３０ｓｃｃｍ、圧力１０Ｐａで行った。その後、剥離液（ＳＴ１０６：東京応化工業（株）社製）によりレジストの除去を行った。
次に、パシベーションとなるＳｉＮｘ絶縁膜を２５００Å厚さで成膜し、ゲート、ソース、ドレインの各電極部分のみ、ドライエッチングにより露出させた。ドライエッチング条件は、ＲＦ Ｐｏｗｅｒ１００Ｗ、ＳＦ６ガス流量３０ｓｃｃｍ、Ｏ２ガス流量５ｓｃｃｍ、圧力１０Ｐａで行った。上記条件により、チャネル幅２５μｍ、チャネル長５μｍのトランジスタを形成した（図５参照）。
以上のようにして作成した評価サンプルについて、３端子法により素子のスイッチング特性のｏｎ／ｏｆｆ比を測定した。測定機はアジレント・テクノロジー社製のＢ１５００Ａ装置を用い、Ｖｇ−Ｉｄ測定を行った。そして、Ｖｇ＝−１０Ｖ、＋１０ＶでのＩｄ値からｏｎ／ｏｆｆ比を計算した。
表１に、上記した窒素含有量、比抵抗、拡散耐熱性ｏｎ／ｏｆｆ比についての評価結果を示す。
表１に示すように、スパッタリング時の窒素導入量（アルゴンガス実流量に対する窒素実流量）が５％〜２０％の時、拡散耐熱性が２５０℃以上であり、ｏｎ／ｏｆｆ比が５桁（ｏｎ電流１０−５Ａ、ｏｆｆ電流１０−１０Ａのときのｏｎ／ｏｆｆ比は５桁）以上となることが判明した。また、窒素導入量が１０％〜１８％であると、拡散耐熱性が３００℃以上で、ｏｎ／ｏｆｆ比が６桁を実現できることが判った。この結果より、Ａｌ系合金配線材料の窒素含有量は、２×１０１７ａｔｏｍｓ／ｃｍ３〜８×１０２１ａｔｏｍｓ／ｃｍ３であることが好ましく、２．５×１０１８ａｔｏｍｓ／ｃｍ３〜７．７×１０２１ａｔｏｍｓ／ｃｍ３であればより好ましいことが判った。
参考例１：この参考例１では、表２に示す参考実施例及び参考比較例の各組成のＡｌ系合金配線材料についてスパッタリングにより膜形成し、その膜の特性評価を行った。スパッタリングターゲットは、アルミニウムに、表２記載の各組成の金属を混合して、真空中で溶解攪拌した後、不活性ガス雰囲気中で鋳造した後、得られたインゴットを圧延、成型加工をし、スパッタに供する表面を平面加工して製造したものを用いた。表２記載の各組成における膜の特性評価は、半導体層と直接接合した際のＳｉ拡散耐熱性、膜の比抵抗、膜の３５０℃耐熱性、透明電極層と直接接合した際のＩＴＯ接合性及びＩＺＯ接合性について行った。その結果を表２及び表３に示す。尚、比較として、Ａｌ−Ｎｉ−Ｂ合金以外の組成についても評価した。
以下に各特性評価の測定条件について説明する。
Ｓｉ拡散耐熱性：この特性の評価サンプルには、ガラス基板上にｎ＋−Ｓｉ半導体層（３００Å）をＣＶＤにより形成し、その半導体層上にスパッタリング（マグネトロン・スパッタリング装置、投入電力３．０Ｗａｔｔ／ｃｍ２、アルゴンガス流量１００ｓｃｃｍ、アルゴン圧力０．５Ｐａ）により、表２に示す各組成膜（２０００Å）を形成したものを用いた。そして、評価サンプルを１５０〜３５０℃の温度域で１０℃毎に熱処理温度を設定し、窒素ガス雰囲気中３０分間の熱処理を行った後、リン酸系Ａｌエッチング液（関東化学（株）社製、液温３２℃のＡｌ混酸エッチャント／組成（容量比）リン酸：蓚酸：酢酸：水＝１６：１：２：１）に１０分間浸漬させることにより、上層に形成した各組成膜のみを溶解し、半導体層を露出させた。この露出した半導体層表面を光学顕微鏡（２００倍）にて観察し、ＳｉとＡｌとの相互拡散が生じているかを調べた。尚、この拡散耐熱性の評価は、上記実施例で説明した図３及び図４を参照して行ったものである。
膜の比抵抗：表２記載の各組成膜の比抵抗値は、ガラス基板上にスパッタリング（条件は上記と同様）により単膜（厚み約０．３μｍ）を形成し、窒素ガス雰囲気中、３００℃、３０分間の熱処理を行った後、４端子抵抗測定装置により測定した。
３５０℃耐熱性：表２記載の各組成膜の耐熱性は、ガラス基板上にスパッタリング（条件は上記と同様）により単膜（厚み約０．３μｍ）を形成し、窒素ガス雰囲気中、１００℃〜４００℃の温度範囲で、３０分間の熱処理後、走査型電子顕微鏡（ＳＥＭ：１万倍）で膜表面を観察して行った。また、このＳＥＭ観察は、各観察試料について観察範囲１０μｍ×８μｍを５視野確認するようにした。そして、３５０℃耐熱性の評価は、３５０℃、３０分間の熱処理において、観察表面に径０．１μｍ以上の突起物（ヒロック）が確認されたか、或いは観察表面に窪み状部分（径０．３μｍ〜０．５μｍ）となったディンプルが４個以上確認されたものを×とした。突起物が全く無く、ディンプルが３個以下のものを○とした。
ＩＴＯ接合性：このＩＴＯ接合性は、図６の概略斜視図に示すようにガラス基板上にＩＴＯ（Ｉｎ２Ｏ３−１０ｗｔ％ＳｎＯ２）電極層（１０００Å厚、回路幅１０μｍ）を形成し、その上に各組成膜層（２０００Å厚、回路幅１０μｍ）をクロスするように形成した試験サンプル（ケルビン素子）を用いて評価した。
この試験サンプルの作製は、まず、ガラス基板上に、前記組成の各Ａｌ系合金ターゲットを用い、上記スパッタリング条件にて、厚み２０００ÅのＡｌ系合金膜を形成した。このときのスパッタリング時の基板温度については、表６に示すように設定して各成膜を行った。そして、各Ａｌ系合金膜表面にレジスト（ＴＦＲ−９７０：東京応化工業（株））を被覆し、１０μｍ幅回路形成用パターンフィルムを配置して露光処理をし、濃度２．３８％、液温２３℃のテトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液（以下、ＴＭＡＨ現像液と略す）で現像処理をした。現像処理後、リン酸系混酸エッチング液（関東化学（株）社製）により回路形成を行い、ジメチルスルフォキシド（以下ＤＭＳＯと略す）剥離液によりレジストの除去を行って、１０μｍ幅のＡｌ系合金膜回路を形成した。
そして、１０μｍ幅のＡｌ系合金膜回路を形成した基板を、純水洗浄、乾燥処理を行い、その表面にＳｉＮｘの絶縁層（厚み４２００Å）を形成した。この絶縁層の成膜は、スパッタリング装置を用い、投入電力ＲＦ３．０Ｗａｔｔ／ｃｍ２、アルゴンガス流量９０ｓｃｃｍ、窒素ガス流量１０ｓｃｃｍ、圧力０．５Ｐａ、基板温度３００℃のスパッタ条件により行った。
続いて、絶縁層表面にポジ型レジスト（東京応化工業（株）社製：ＴＦＲ−９７０）を被覆し、１０μｍ×１０μｍ角のコンタクトホール開口用パターンフィルムを配置して露光処理をし、ＴＭＡＨ現像液により現像処理をした。そして、ＣＦ４のドライエッチングガスを用いて、コンタクトホールを形成した。コンタクトホール形成条件は、ＣＦ４ガス流量５０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力４．０Ｐａ、出力１５０Ｗとした。
上記したＤＭＳＯ剥離液によりレジストの剥離処理を行った。そして、イソプロピルアルコールを用いて残存剥離液を除去した後、水洗、乾燥処理を行った。このレジストの剥離処理が終了した各サンプルに対し、ＩＴＯターゲット（組成Ｉｎ２Ｏ３−１０ｗｔ％ＳｎＯ２）を用いて、コンタクトホール内及びその周囲にＩＴＯの透明電極層を形成した。透明電極層の形成は、スパッタリング（基板温度７０℃、投入電力１．８Ｗａｔｔ／ｃｍ２、アルゴンガス流量８０ｓｃｃｍ、酸素ガス流量０．７ｓｃｃｍ、圧力０．３７Ｐａ）を行い、厚み１０００ÅのＩＴＯ膜を形成した。
このＩＴＯ膜表面にレジスト（ＴＦＲ−９７０：東京応化工業（株））を被覆し、パターンフィルムを配置して露光処理をし、ＴＭＡＨ現像液で現像処理をし、しゅう酸系混酸エッチング液（関東化学（株）社製：ＩＴＯ０５Ｎ）により１０μｍ幅回路の形成を行った。ＩＴＯ膜回路形成後、ＤＭＳＯ剥離液によりレジストを除去した。
以上のような作製方法により得られた各試験サンプルを、大気雰囲気中、２５０℃、３０分間の熱処理を行った後、図６に示す試験サンプルの矢印部分の端子部から連続通電（３ｍＡ）をして抵抗を測定した。このときの抵抗測定条件は、８５℃の大気雰囲気中における、いわゆる寿命加速試験条件で行った。そして、この寿命加速試験条件の下、各試験サンプルにおいて、測定開始における初期抵抗値の１００倍以上の抵抗値に変化した時間（故障時間）を調べた。この寿命加速試験条件で２５０時間を超えても故障しなかった試験サンプルを評価○とした。また、寿命加速試験条件の下、２５０時間以下で故障した試験サンプルを評価×とした。尚、上記した寿命加速試験については、ＪＩＳ Ｃ ５００３：１９７４、参照文献（著書名「信頼性加速試験の効率的な進め方とその実際」：鹿沼陽次 編著、発行所 日本テクノセンター（株））に準拠したものである。
ＩＺＯ接合性：このＩＺＯ接合性は、上記ＩＺＯ接合性評価と同様に、ＩＺＯ（Ｉｎ２Ｏ３−１０．７ｗｔ％ＺｎＯ：１０００Å厚、回路幅５０μｍ）電極層の上に、各Ａｌ系合金膜層（２０００Å厚、回路幅５０μｍ）をクロスするように形成した試験サンプル（ケルビン素子）を用いて評価した。試験サンプルの作製条件は、上記ＩＴＯ接合性と同様とした。この試験サンプルを、上記ＩＴＯ接合性の場合と同様な寿命加速試験条件により抵抗を測定し、その寿命加速試験結果よりＩＺＯ接合性評価を行った。評価基準も上記ＩＴＯ接合性と同様にした。
表２に示すように、本発明に関する各参考実施例のＡｌ−Ｎｉ−Ｂ合金配線材料では、比抵抗値が１０μΩｃｍ以下であり、本発明の組成範囲を外れる参考比較例９、参考比較例１１、参考比較例１２については、１０μΩｃｍを超える比抵抗値であった。また、表３に示すように、各参考実施例のＡｌ−Ｎｉ−Ｂ合金配線材料では、Ｓｉ拡散耐熱性は２４０℃以上あり、３３０℃の高温においても、接合界面にＡｌとＳｉとの相互拡散が認められないものが存在した。そして、表３に示すように、各参考実施例のＡｌ−Ｎｉ−Ｂ合金配線材料では、ＩＴＯ及びＩＺＯの透明電極層との直接接合も可能であることが確認された。尚、このＳｉ拡散耐熱性は、実用上２００℃以上の熱処理で発生しないことが望ましく、ＣＶＤにより絶縁層を形成する際に加わる熱履歴を考慮すると、２４０℃〜３００℃の高温域においても変質層が生じないことが望ましい。さらに、素子の製造工程における各熱履歴の加わる製造条件の適用範囲に余裕を持たせるためには、３３０℃以上でのＳｉ拡散耐熱性を備えることが望ましいものである。尚、表３で示すＳｉ拡散耐熱性評価においては、直接接合した半導体層（ｎ＋−Ｓｉ）に窒素が含有されたものであるために、高い耐熱温度値となったものである。また、ｎ＋−Ｓｉの半導体層における窒素の含有は、ＣＶＤにより成膜する際に、水素で希釈したＳｉＨ４ガス、Ｐ含有ガスの導入に加えて、Ｎ２ガスを添加することによって行い、この表３の場合は４×１０１９ａｔｏｍｓ／ｃｍ３の窒素がｎ＋−Ｓｉに含有されたものである。
一方、参考比較例１〜３の場合、比抵抗以外の特性がすべて実用上不十分であることが確認された。また、Ａｌ−Ｎｉ合金の参考比較例４及び５では、透明電極層との接合特性は良好なものの、耐熱性及びＳｉ拡散耐熱性において不十分な特性であり、Ｎｉの含有量が高い参考比較例６では、膜比抵抗が１０μΩｃｍを超えるものとなった。そして、本発明の組成範囲外となる参考比較例７〜１２の場合、ＩＴＯとの直接接合に問題があったり（参考比較例７）、Ｓｉ拡散耐熱性が２００℃以下であったり（参考比較例８、参考比較例１０）、比抵抗値が１０μΩｃｍを超え（参考比較例９、参考比較例１１、参考比較例１２）、総合的に満足できる膜特性とは言えなかった。また、ニッケルの代わりにシリコン（Ｓｉ）を含有した参考比較例１３では、Ｓｉ拡散耐熱性ばかりでなく、透明電極層との接合性も悪くなる結果となった。さらに、本願出願人の提案した従来のＡｌ−Ｎｉ−Ｃ合金配線材料（参考比較例１４、参考比較例１５）では、透明電極層との接合性は問題ないものの、耐熱性及びＳｉ拡散耐熱性において不十分な特性であることが確認された。
参考例２：この参考例２においては、本発明に係るＡｌ−Ｎｉ−Ｂ合金配線材料の組成範囲に関し、膜の耐熱性及び半導体層の接合特性との関係を更に詳細に検討した結果について説明する。表４〜表６には、ニッケル含有量及びボロン含有量を変化させた際の、膜の比抵抗値、膜のディンプル発生率、半導体層と直接接合した際の変質層の発生状況及び半導体層表面の粗さ変化量を調べた結果を示している。
表４には、各組成における膜の比抵抗値及びディンプル発生率を示している。膜の比抵抗値の測定条件は、上記参考例１と同様である。また、ディンプル発生率は、上記参考例１における耐熱性評価と同様の条件で、熱処理温度３５０℃、４００℃にした各評価サンプルをＳＥＭ観察して得られた結果である。但し、この参考例２における耐熱性評価は、上記参考例１の耐熱性評価よりも、さらに詳細な検討をするため、ディンプルの発生率を調べた。このディンプル発生率は、観察表面に窪み状部分（径０．３μｍ〜０．５μｍ）となったディンプルを検出し、その大きさ及び個数からディンプルの占める面積を算出し、観察面積に対する割合を求めた面積比率で代替した値である。このディンプル面積の計算については、観察表面に存在する窪み状部分を画像解析により二値化して、その窪み状部分を円に近似して行った。尚、このディンプルの深さは、幾つかのディンプルを測定したところ、約１００Åであった。また、表４に示すディンプル発生率の値は、各観察試料についての観察範囲１０μｍ×８μｍの５視野における平均値を示している。
表４の比抵抗値の結果より、ニッケルが６．０ａｔ.％以下で、ボロンが０．８０ａｔ.％以下であると、５μΩｃｍ以下となることが判明した。また、表４のディンプル発生率の結果から判るように、熱処理温度が高いほどその発生率が大きくなる傾向があり、また、ニッケルが多いほど発生率が小さくなる傾向が認められた。そして、ボロンが増加すると、ディンプルの発生率が大きくなる傾向が認められた。この表４の結果より、３５０℃、３０分間の熱処理において、ディンプル発生率を１．６％以下とするためには、ニッケルが４．０ａｔ.％以上で、ボロンが０．８０ａｔ.％以下であればよいことが判明した。
次に、表５に示す接合界面における変質層の発生調査の結果について説明する。この変質層調査は、上記参考例１で説明したＳｉ拡散耐熱性の評価と同様な条件で作成した評価サンプルを用いた。具体的には、ガラス基板上にｎ＋−Ｓｉ半導体層（３００Å）をＣＶＤにより形成し、その半導体層上にスパッタリング（マグネトロン・スパッタリング装置、投入電力３．０Ｗａｔｔ／ｃｍ２、アルゴンガス流量１００ｓｃｃｍ、アルゴン圧力０．５Ｐａ）により、表４記載の各組成のＡｌ−Ｎｉ−Ｂ合金膜（２０００Å）を形成したものを用いた。そして、この評価サンプルを３００、３３０、３５０℃の各温度で、窒素ガス雰囲気中３０分間の熱処理を行った後、上述したリン酸系Ａｌエッチング液を用いて、上層に形成したＡｌ系合金膜のみを溶解し、半導体層を露出させた。この露出した半導体層表面を光学顕微鏡（２００倍）にて観察し、黒点となった変質部分の存在や、或いは半導体層表面の変色や荒れの状態を確認した。表５では、ＳｉとＡｌとの相互拡散により多数黒点が認められたものを評価×、数個以下の黒点の存在或いは黒点は認められないのの観察表面の変色や、荒れた状態が認められたものを評価△、観察表面に黒点が全く無く、変色や荒れた表面状態が認められなかったものを評価○とした。
そして、表６には、上記変質層調査に伴い、半導体層の表面状態変化を調べた結果を示している。この半導体層の表面状態変化は、半導体層の表面粗さ測定をすることで行った。具体的には、ガラス基板上にｎ＋−Ｓｉ半導体層（３００Å）を形成した直後の表面粗度（以下、ａｓ−ｄｅｐｏ粗さとする）と、上記変質層調査の評価サンプルの露出した半導体層の表面粗さ（以下、直接接合粗さとする）とを、それぞれ測定し、（直接接合粗さ値）／（ａｓ−ｄｅｐｏ粗さ値）を算出した。つまり、表５に示す粗さ変化量の数値が１よりも大きくなるほど、直接接合をして熱処理した後の半導体層の表面状態が荒れていることを示す。尚、半導体層の表面粗さ測定には、段差・表面粗さ（あらさ）・微細形状測定装置（ＫＬＡ Ｔｅｎｃｏｒ社製：Ｐ−１５型）を用い、ＪＩＳ Ｂ０６０１：１９９４に準じて十点平均粗さＲｚを求めた。
表５の結果より、ニッケルが多くなるほど、変質層の発生を抑制できる傾向が認められた。また、３３０℃の熱処理の場合、ニッケルが４．０〜６．０ａｔ.％で、ボロンが０．２０〜０．８０ａｔ.％であると、変質層の発生が特に抑制されていることが判明した。また、ニッケルが４．０〜６．０ａｔ.％で、ボロンが０．３０〜０．５０ａｔ.％であると、３５０℃の高温においても、変質層が発生しない傾向が認められた。
そして、表６の粗さ変化量については、表５の変質層の結果とほぼ相関した傾向を示すことが判明した。この表６の粗さ変化量の結果から、直接接合後３３０℃の熱処理によっても、半導体層の接合表面がひどく荒れた状態にならない、つまり、ａｓ−ｄｅｐｏ粗さ値の１．５倍以内の変化量である組成範囲は、ニッケルが４．０〜６．０ａｔ.％、ボロンが０．２０〜０．６０ａｔ.％であることが判った。
本発明によれば、Ｍｏなどの高融点金属材料からなるキャップ層を省略しても、配線回路と半導体層とを直接接合した接合界面においてＡｌとＳｉとの相互拡散が抑制される。

Claims (6)

  1. アルミニウムにニッケルとボロンとを含有したＡｌ系合金配線材料により形成された配線回路層と、半導体層とを備える表示デバイスの素子構造であって、
    前記Ａｌ系合金配線材料は窒素（Ｎ）を含有し、前記配線回路層が半導体層に直接接合された部分を有することを特徴とする表示デバイスの素子構造。
  2. 前記配線回路層が、Ａｌ−Ｎｉ−Ｂ合金とＡｌ−Ｎｉ−Ｂ−Ｎ合金とを積層したものである請求項１に記載の表示デバイスの素子構造。
  3. 前記窒素含有量は、２×１０１７ａｔｏｍｓ／ｃｍ３以上９×１０２１ａｔｏｍｓ／ｃｍ３未満である請求項１又は請求項２に記載の表示デバイスの素子構造。
  4. 前記Ａｌ系合金配線材料は、アルミニウムとニッケルとボロンとの関係において、ニッケルの組成割合ｘ ａｔ.％、ボロンの組成割合ｙ ａｔ.％、アルミニウムの組成割合をｚ ａｔ.％とし、ｘ＋ｙ＋ｚ＝１００と定義した場合、
    式 ０．５≦ｘ≦１０．０
    ０．０５≦ｙ≦１１．００
    ｙ＋０．２５ｘ≧１．００
    ｙ＋１．１５ｘ≦１１．５０
    の各式を満足し、残部に窒素が含有されている請求項１〜請求項３いずれかに記載の表示デバイスの素子構造。
  5. 請求項１〜請求項４いずれかに記載の表示デバイスの素子の製造方法であって、
    アルミニウムにニッケルとボロンとを含有したスパッタリングターゲットを用い、窒素含有雰囲気中でスパッタリング処理を行うことを特徴とする表示デバイスの素子の製造方法。
  6. 請求項５に記載の表示デバイスの素子の製造方法に用いるＡｌ−Ｎｉ−Ｂ合金スパッタリングターゲットであって、
    ニッケル含有量をニッケルの原子百分率Ｘａｔ.％とし、ボロン含有量をボロンの原子百分率Ｙａｔ.％とした場合、式
    ０．５≦Ｘ≦１０．０
    ０．０５≦Ｙ≦１１．００
    Ｙ＋０．２５Ｘ≧１．００
    Ｙ＋１．１５Ｘ≦１１．５０
    の各式を満足する領域の範囲内にあり、残部がアルミニウムであるＡｌ−Ｎｉ−Ｂ合金スパッタリングターゲット。
JP2008514993A 2006-10-26 2007-10-22 表示デバイスの素子構造及びその製造方法 Expired - Fee Related JP4160110B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006291617 2006-10-26
JP2006291617 2006-10-26
PCT/JP2007/070531 WO2008050710A1 (en) 2006-10-26 2007-10-22 Al-BASE ALLOY WIRING MATERIAL AND ELEMENT STRUCTURE USING THE SAME

Publications (2)

Publication Number Publication Date
JP4160110B2 true JP4160110B2 (ja) 2008-10-01
JPWO2008050710A1 JPWO2008050710A1 (ja) 2010-02-25

Family

ID=39324507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008514993A Expired - Fee Related JP4160110B2 (ja) 2006-10-26 2007-10-22 表示デバイスの素子構造及びその製造方法

Country Status (5)

Country Link
JP (1) JP4160110B2 (ja)
KR (1) KR101010949B1 (ja)
CN (1) CN101375378B (ja)
TW (1) TW200828347A (ja)
WO (1) WO2008050710A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5355117B2 (ja) * 2009-02-02 2013-11-27 三菱電機株式会社 半導体装置及びその製造方法、並びに表示装置
TWI424392B (zh) * 2010-01-29 2014-01-21 Prime View Int Co Ltd 主動元件陣列基板及使用其之平面顯示器
CN102213878B (zh) * 2010-04-09 2013-04-10 元太科技工业股份有限公司 有源元件阵列基板及具有该基板的平面显示器
KR102329426B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR102329427B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE41975E1 (en) 1995-10-12 2010-11-30 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
JP4213699B2 (ja) 1997-12-24 2009-01-21 株式会社東芝 液晶表示装置の製造方法
CN101281913A (zh) * 2005-02-17 2008-10-08 株式会社神户制钢所 显示器和用于制备该显示器的溅射靶

Also Published As

Publication number Publication date
KR101010949B1 (ko) 2011-01-26
JPWO2008050710A1 (ja) 2010-02-25
WO2008050710A1 (en) 2008-05-02
CN101375378B (zh) 2010-06-02
TW200828347A (en) 2008-07-01
CN101375378A (zh) 2009-02-25
KR20080068906A (ko) 2008-07-24

Similar Documents

Publication Publication Date Title
US7755198B2 (en) Al-Ni-based alloy wiring material and element structure using the same
JP4542008B2 (ja) 表示デバイス
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
US8482189B2 (en) Display device
JP3979605B2 (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
KR101428349B1 (ko) 표시 장치용 ａｌ 합금막
JP4160110B2 (ja) 表示デバイスの素子構造及びその製造方法
KR20100127290A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP2010262991A (ja) 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2007317934A (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
WO2008047667A1 (en) Multilayer film for wiring and wiring circuit
JPWO2008047511A1 (ja) 反射膜用Ａｌ−Ｎｉ−Ｂ合金材料
WO2006117884A1 (ja) Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造
JPWO2008018478A1 (ja) 素子の接合構造
JP4684367B2 (ja) Ａｌ−Ｎｉ系合金配線電極材料
JP2007109916A (ja) 素子の製造方法
JP2007186779A6 (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2007186779A (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2008010844A (ja) 薄膜トランジスタ基板および表示デバイス
JP2008108975A (ja) 素子の接合構造
JP2012032521A (ja) 耐透明導電膜ピンホール腐食性に優れた薄膜トランジスタ基板
CN1804110A (zh) 溅射靶
JP2008078243A (ja) 素子の接合構造
JP2010236023A (ja) Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20080423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080408

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080716

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees