CN101375378B - 显示装置的元件结构及其制造方法 - Google Patents

显示装置的元件结构及其制造方法 Download PDF

Info

Publication number
CN101375378B
CN101375378B CN2007800031101A CN200780003110A CN101375378B CN 101375378 B CN101375378 B CN 101375378B CN 2007800031101 A CN2007800031101 A CN 2007800031101A CN 200780003110 A CN200780003110 A CN 200780003110A CN 101375378 B CN101375378 B CN 101375378B
Authority
CN
China
Prior art keywords
layer
boron
wiring
semiconductor layer
base alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800031101A
Other languages
English (en)
Other versions
CN101375378A (zh
Inventor
占部宏成
松浦宜范
久保田高史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN101375378A publication Critical patent/CN101375378A/zh
Application granted granted Critical
Publication of CN101375378B publication Critical patent/CN101375378B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Conductive Materials (AREA)

Abstract

本发明提供具有薄膜晶体管的显示装置中的可与n+-Si等半导体层直接接合的Al系合金配线材料。本发明的铝中含有镍和硼的Al系合金配线材料的特征在于，含有氮(N)。较好的是该氮含量为2×1017原子/cm3以上但不足9×1021原子/cm3。较好的是该Al系合金配线材料在镍的组成比例定义为x原子％、硼的组成比例定义为y原子％、铝的组成比例定义为z原子％、x+y+z＝100时，满足0.5≤x≤10.0、0.05≤y≤11.00、y+0.25x≥1.00、y+1.15x≤11.50各式，其余部分含有氮。

Description

显示装置的元件结构及其制造方法
技术领域
本发明涉及在构成液晶显示器等显示装置的元件时使用的Al系合金配线材料，特别涉及适合具备薄膜晶体管或透明电极的显示装置的Al-Ni-B-N系合金配线材料及使用了该材料的元件结构。
背景技术
近年，关于以液晶显示器为代表的薄型电视机等显示装置，作为其构成材料，铝(以下有时仅记为Al)系合金配线材料被广泛普及。其理由是Al系合金配线材料的电阻率值较低，具有易于配线加工的特性。
例如，为有源矩阵型液晶显示器时，元件由作为开关元件的薄膜晶体管(以下简称为TFT)或ITO(氧化铟锡)或IZO(氧化铟锌)等透明电极(以下有时称为透明电极层)和Al系合金配线材料形成的配线电路(以下有时称为配线电路层)构成。该元件结构中存在由Al系合金配线材料形成的配线电路与透明电极接合的部分或与TFT内的n+-Si(掺杂了磷的半导体层)接合的部分。
现在使用的Al系合金配线材料在构成上述元件时，考虑到Al系合金配线材料形成的铝氧化物的影响，在配线电路和透明电极间由钼(Mo)或钛(Ti)等高熔点金属材料形成所谓的覆盖层。此外，在n+-Si这样的半导体层和配线电路的接合中，为了防止Al和Si因制造工序中的受热过程而相互扩散，在半导体层和配线电路间存在与上述覆盖层同样的钼(Mo)或钛(Ti)等高熔点金属材料。
参照图1对上述元件结构进行具体说明。图1所示为液晶显示器的a-Si型TFT简单截面图。该TFT结构中，在玻璃基板1上形成了电极配线电路层2和由Mo或Mo-W等构成的覆盖层3，该电极配线电路层2由构成栅电极部G的Al系合金配线材料形成。在该栅电极部G设置了作为其保护的SiNx的栅极绝缘膜4。此外，在该栅极绝缘膜4上依次堆积了a-Si半导体层5、沟道保护膜层6、n+-Si半导体层7、覆盖层3、电极配线电路层2和覆盖层3，通过形成合适的图案，设置漏电极部D和源电极部S。在该漏电极部D和源电极部S上覆盖元件的表面平坦化用树脂或SiNx绝缘膜4’。此外，在源电极部S侧于绝缘层4’设置接触孔CH，在该部分形成ITO或IZO的透明电极层7’。在该电极配线电路层2使用Al系合金配线材料时，形成n+-Si半导体层7和电极配线层2间或接触孔CH中的透明电极层7’和电极配线层2间存在覆盖层3的结构。
该图1所示的元件结构中，为了形成Mo等覆盖层，无法避免材料或制造设备等的成本提高，被指出制造工序复杂化。因此，本发明的申请人已经提出了可省略上述现有的元件结构中的覆盖层的技术方案(参照专利文献1)。该专利文献1中揭示了可与ITO直接接合的Al-C-Ni合金或Al-C-Ni-Si合金的配线材料。
专利文献1：日本专利特开2003-89864号公报
发明的揭示
虽然上述专利文献1的Al系合金配线材料是可与ITO或IZO等透明电极层直接接合的材料，但不是在与n+-Si等半导体层直接接合时具备可充分满足的特性的材料。例如，由Al系合金配线材料形成的配线电路层和半导体层直接接合时，在接合界面产生Al和Si的扩散现象，显现无法满足接合特性的倾向。
更具体而言，省略了图1所示的元件结构的覆盖层时，要求满足以下特性的Al系合金配线材料。在未图示的引出配线部分，图1的元件结构中的栅电极G的电极配线电路层2必须能够与ITO等透明电极层直接接合，较好的是满足350℃以上的耐热性。其理由是，在栅电极G上形成栅极绝缘膜时，为了承受高温的受热过程，要求电极配线电路层具备即使在350℃以上的温度下也不会产生小丘(hillock)等缺陷的耐热性。此外，要求图1的元件结构中的漏电极部D和源电极部S的电极配线电路层2能够与ITO等透明电极层直接接合，且能够与n+-Si等半导体层直接接合。与该n+-Si等半导体层的直接接合中，要求即使承受200℃以上的受热过程也不会发生Al和Si的扩散现象。另外，要求该漏电极部D或源电极部S的电极配线电路层2具备即使承受250℃左右的受热过程也不会产生小丘等缺陷的耐热性。此外，当然还要求形成栅电极部G、漏电极部D、源电极部S及其它配线部分的Al系合金配线材料具备较低的电阻率，即，要求电阻率为10μΩcm以下，更好的是5μΩcm以下。即，目前的情况是迫切希望找到必须满足以上所要求的特性的Al系合金配线材料。
本发明是基于上述技术背景完成的发明，提供具备薄膜晶体管或透明电极层的显示装置中可与n+-Si等半导体层直接接合的Al系合金配线材料。
本发明的铝中含有镍和硼的Al系合金配线材料的特征在于，还含有氮(N)。
较好的是本发明的Al系合金配线材料的氮含量为2×1017原子/cm3以上但不足9×1021原子/cm3。
本发明的Al系合金配线材料的铝和镍和硼的关系是，当镍的组成比例为x原子％、硼的组成比例为y原子％、铝的组成比例为z原子％、x+y+z＝100时，满足0.5≤x≤10.0(式1)、0.05≤y≤11.00(式2)、y+0.25x≥1.00(式3)、y+1.15x≤11.50(式4)、x+y+z＝100(式5)各式，其余部分含有氮。
较好的是将本发明的Al系合金配线材料用于由Al系合金配线材料形成的配线电路层具有与半导体层直接接合的部分的显示装置的元件结构。另外，此时的配线电路层可由Al-Ni-B合金和Al-Ni-B-N合金层叠构成。
由本发明的Al系合金配线材料形成配线膜时，较好的是采用铝中含有镍和硼的溅射靶，在含氮气氛中进行溅射处理。此时所用的Al-Ni-B合金溅射靶在镍含量以镍的原子百分率X原子％表示、硼含量以硼的原子百分率Y原子％表示时，在满足0.5≤X≤10.0(式6)、0.05≤Y≤11.00(式7)、Y+0.25X≥1.00(式8)、Y+1.15X≤11.50(式9)各式的范围内，其余部分为铝。
附图的简单说明
图1为TFT简单截面图。
图2为表示由二次离子质谱分析装置获得的含氮Al-Ni-B合金膜中的氮分析结果的示意图。
图3为Si扩散耐热性评价的光学显微镜照片。
图4为Si扩散耐热性评价的光学显微镜照片。
图5为表示TFT元件的配线结构的平面示意图。
图6为将ITO(IZO)电极层和Al合金电极层交叉层叠的试样的立体示意图。
实施发明的最佳方式
以下，对本发明的最佳实施方式进行说明，但本发明并不仅限于下述实施方式。
本发明的Al系合金配线材料的基本组成是以铝为母材，含有镍、硼，还含有氮。这是因为如果Al-Ni-B中含有氮，则可实现与n+-Si等半导体层的直接接合。
较好的是该氮含量为2×1017原子/cm3以上但不足9×1021原子/cm3。如果不足2×1017原子/cm3，则很难与半导体层直接接合，如果为9×1021原子/cm3以上，则晶体管特性的开/关比劣化。本发明的Al系合金配线材料从与半导体层直接接合的接合面，即，Al系合金配线材料的表面开始至少左右的深度范围内含有氮即可。此外，在本发明的Al系合金配线材料直接接合的半导体层一侧，半导体层中可含有氮，具有使与Al系合金配线材料的直接接合趋好的效果。
另外，本发明的Al系合金配线材料的铝和镍和硼的关系较好的是当镍的组成比例为x原子％、硼的组成比例为y原子％、铝的组成比例为z原子％、x+y+z＝100时，满足0.5≤x≤10.0(式1)、0.05≤y≤11.00(式2)、y+0.25x≥1.00(式3)、y+1.15x≥11.50(式4)、x+y+z＝100(式5)各式，其余部分含有氮。即，较好的是本发明的Al系合金配线材料为金属元素的组成比例满足(式1)～(式5)的材料，且组成中含有氮。此外，本发明的Al系合金配线材料在不偏离本发明的效果的范围内，可允许例如在材料制造工序或配线电路形成工序或元件制造工序等中有可能混入的气体成分或其它的不可避免的杂质的混入。
镍通过热处理与铝形成金属间化合物，具有使与透明电极层的直接接合时的接合特性趋好的作用。但是，镍含量如果多，则配线电路本身的电阻率提高，无法实际使用。此外，镍含量如果少，则与铝的金属间化合物的生成量减少，无法与透明电极层直接接合，耐热性(对因热而造成的Al系合金配线材料的塑性变形的抑制作用)也有下降的倾向不足。基于上述理由，镍含量必须满足上述(式1)。
具体而言，镍组成比例如果超过10at.％，则在配线材料的电阻率值过高的同时易在配线材料表面形成被称为凹陷的凹坑状缺陷，有无法确保耐热性的倾向。另外，如果不足0.5at.％，则易在配线材料表面形成被称为小丘的突起物，有无法确保耐热性的倾向。该凹陷是指因对Al系合金配线材料进行了热处理后产生的应力变形而在材料表面形成的微小的凹坑状的缺陷，如果产生该凹陷，则会对接合特性造成不良影响，接合可靠性下降。另一方面，小丘正好与凹陷相反，是指因对Al系合金配线材料进行了热处理后产生的应力变形而在材料表面形成的突起物，如果产生该小丘，也会对接合特性造成不良影响，接合可靠性下降。此外，镍的组成比例如果不足0.5at.％，则与ITO的直接接合时的接合阻抗变高，无法实际使用。该凹陷和小丘都是因热而造成的Al系合金配线材料的塑性变形，在这点上是共通的，它们是被总称为应力迁移的现象，可根据这些缺陷的产生程度来判断Al系合金配线材料的耐热性。
如本发明所述，在铝中除了含镍以外还含有硼，因此在与n+-Si等半导体层直接接合时，可起到有效防止接合界面的Al和Si的互相扩散的作用。此外，该硼与镍同样对耐热性有用。硼的组成比例如果超过11at.％，则配线电路本身的电阻率变高，无法实际使用。相反地，如果不足0.05at.％，则防止Al和Si的互相扩散的能力下降，无法与半导体层直接接合。具体而言，半导体层和Al-Ni-B系合金配线材料直接接合，在规定温度下进行了热处理时，Al和Si易在接合部分互相扩散。此外，还存在易出现凹陷的倾向。因此，硼的组成比例必须满足上述(式2)。
本发明的Al系合金配线材料与半导体层直接接合时，为了在承受超过240℃的受热过程中也能够切实地防止其接合界面的Al和Si的互相扩散，优选满足上述(式3)。此外，为了将Al系合金配线材料本身的电阻率切实地维持在10μΩcm以下，优选满足上述(式4)。
此外，在满足上述(式1)～(式5)的范围内，如果镍的组成比例为4at.％以上、硼的组成比例为0.8at.％以下，则变成上述凹陷的产生被极力地抑制了的Al系合金配线材料，可提高与半导体层或透明电极层直接接合时的接合可靠性。更具体而言，在350℃进行了30分钟的热处理后，可将Al系合金配线材料表面的凹陷发生率抑制在1.6％以下，因此更为理想。
如上所述，凹陷是指对Al系合金配线材料进行了热处理后在配线材料表面形成的微小的凹坑状缺陷，本发明者在对Al系合金配线材料进行了规定的热处理后观察该材料表面，对所产生的凹陷(0.3～0.5μm)进行了研究。该凹陷的研究是，求出观察视野内产生的全部凹陷的面积，将在观察视野中凹陷所占的面积的比例作为凹陷发生率，研究配线材料的耐热特性，结果发现，在满足上述(式1)～(式5)的范围内，如果镍的组成比例为4at.％以上，硼的组成比例为0.80at.％以下，则即使在350℃进行了30分钟的热处理时，也能够将凹陷的发生率抑制在1.6％以下。最好极力抑制该凹陷的产生，如果该凹陷发生率低，则即使经过显示装置的元件制造工序中的受热过程，在与半导体层或透明电极层的直接接合的接合界面中也不易产生接合缺陷等，接合可靠性提高，因此更为理想。此外，如果凹陷发生率被抑制在1.6％以下，则具备与半导体层直接接合的结构的TFT的开关比(开/关比)稳定，接合可靠性提高。此外，本发明的Al系合金配线材料是可与半导体层或透明电极层直接接合的材料，但例如也适用于在半导体层一侧设置了由Mo等高熔点金属材料形成的覆盖层的元件结构。
此外，本发明的Al系合金配线材料在满足上述(式1)～(式5)的范围内，如果镍的组成比例为4at.％～6at.％，硼的组成比例为0.2at.％～0.8at.％，则形成为特别适合与半导体层直接接合的Al系合金配线材料。
已知在Al系合金配线材料形成的配线电路层和半导体层直接接合时会在接合界面发生Al和Si的扩散现象，本发明者的研究确认了因该互相扩散的影响而在直接接合后的接合界面形成变质层的现象。该变质层是指Al系合金配线材料和半导体层直接接合，进行了规定的热处理后剥离Al系合金配线材料，观察该半导体层表面而发现的在半导体层表面被确认变为黑点的变质部分或半导体层表面的变色或粗糙等状态(本说明书中，将该半导体层表面称为变质层)的部分。该变质层有热处理温度越高越易产生的倾向，在实际使用时希望于200℃以上进行30分钟的热处理时不会产生变质层。此外，考虑到通过CVD形成绝缘层时所进行的受热过程，希望即使在240℃～300℃的高温范围内也不会生成变质层，此外，为了在元件的制造工序中的施加各受热过程的制造条件的适用范围有余地，所以希望在330℃以上也能够抑制变质层的产生。因此，对不产生该变质层的组成范围进行探讨后发现，在满足上述(1)～(5)式的范围内，如果镍的组成比例为4at.％～6at.％，硼的组成比例为0.2at.％～0.8at.％，则即使在330℃进行30分钟的热处理也能够抑制变质层的形成。另外，在该组成范围内，配线材料本身的电阻率值也在5μΩcm以下。即，在该组成范围内，由于如上所述形成为凹陷的产生得到了极力的抑制、且电阻率值低的材料，因此作为用于实现与半导体层的直接接合的Al系合金配线材料，非常适合实际使用。
实施例
以下，对本发明的实施例进行说明。该实施例中，作为Al-Ni-B系合金层，使用Al-5.0at.％Ni-0.4at.％B膜(电阻率值4.2μΩcm)，使其与Si的半导体层直接接合，评价该元件的特性。与Si直接接合时进行控制形成为在Si和Al-Ni-B合金层之间形成有Al-Ni-B-N合金层的状态。
首先，对氮含量不同的Al-Ni-B系合金层的制作方法进行说明。按照以下步骤制作评价用试样。首先，采用上述组成的Al合金靶，以输入功率3.0瓦/cm2、氩气流量100ccm、氩压力0.5Pa的溅射条件，用磁控管·溅射装置在玻璃基板上形成厚
Figure G2007800031101D00061
的Al-Ni-B系合金层。进行该溅射时，在氩气中导入氮气，相对于全部气体的实际流量(氩气实际流量+氮气实际流量)，将氮气的实际流量调整为0％～40％，制得Al-Ni-B系合金层表面的氮含量有所不同的各种试样。
Al-Ni-B系合金层的氮含量为1018原子/cm3以上时，通过二次离子质谱分析装置(动态SIMS)进行了测定。通过二次离子质谱分析装置(动态SIMS)测定Al-Ni-B系合金层的氮，获得图2所示的分析结果。图2所示的是用二次离子质谱分析装置对含氮的Al-Ni-B合金配线膜的深度方向的氮含量进行分析而得的结果。例如，膜中含氮时，在相当于含氮的厚度的部分中检测出氮。图2所示的氮含量以检测出的部分的氮的平均值表示。该平均值的氮浓度表示检测出某一规定的测定值的测定深度范围内的平均值。具体来讲，为图2所示的2.5×1018(实线数据)时，测定深度0～18nm范围的测定值除外，由18nm～75nm范围的测定值求出平均值。
氮含量为1018原子/cm3以下时，利用X射线光电子分光分析装置(XPS)对Si半导体层的深度方向进行50～
Figure G2007800031101D00071
左右的溅射后，用X射线光电子分光分析装置(XPS)对该溅射部分进行测定，与由氮含量已知的试样测定的结果获得的氮检测峰的积分强度进行比较，算出该氮含量。此外，该氮含量的测定可通过二次离子质谱分析装置及X射线光电子分光分析装置中的任一种装置进行测定，但当检测二次离子质谱分析装置的检测极限附近的含量时，从该测定值的可靠性的角度考虑，有时利用X射线光电子分光分析装置进行测定。
于300℃进行30分钟的热处理后，用4端子电阻测定装置测定氮含量不同的各Al-Ni-B系合金层的电阻率值。
以下，对氮含量不同的各Al-Ni-B合金层和半导体层的接合性的研究结果进行说明。这里，探讨与半导体层接合后的扩散耐热性和元件的开关特性(开/关比)。
扩散耐热性评价是通过CVD在玻璃基板(康宁(CORNING)公司制：#1737)上形成n+-Si半导体层
Figure G2007800031101D00072
在该半导体层上形成Al-Ni-B系合金层
Figure G2007800031101D00073
将由此获得的试样作为评价用试样。此时，在n+-Si半导体层上以
Figure G2007800031101D00074
的厚度形成Al-Ni-B-N合金层，在其上以
Figure G2007800031101D00075
的厚度形成Al-Ni-B合金层。Al-Ni-B-N合金层形成时的溅射条件是采用磁控管·溅射装置，输入功率3.0瓦/cm2，氩气流量100sccm，氩压力0.5Pa，进行该溅射时，在氩气中导入氮气，相对于全部气体的实际流量(氩气实际流量+氮气实际流量)，将氮气的实际流量在0％～40％的范围内进行调整。此外，在其上形成Al-Ni-B合金层时除了未导入氮气其它条件如上所述。
在200～380℃的温度范围内每10℃设定一个热处理温度，在氮气气氛中对各评价用试样进行30分钟的热处理后，使各试样在磷酸系Al蚀刻液(关东化学株式会社制，液温32℃的Al混酸腐蚀剂/组成(容量比)磷酸∶草酸∶乙酸∶水＝16∶1∶2∶1)中浸渍10分钟，藉此仅溶解形成于上层的各组成的膜，使半导体层露出。用光学显微镜(200倍)观察该露出的半导体层表面，研究是否出现Si和Al的互相扩散。
图3及图4所示为露出的半导体层表面的具有代表性的光学显微镜照片。图3是确认为完全未出现互相扩散的半导体表面(评价结果：○)，图4确认有互相扩散的痕迹(照片中的黑点)(评价结果：×)。在各热处理温度中，将评价结果为○的最高温度作为该评价用试样的扩散耐热性温度。此外，该图3及图4所示的观察照片是评价扩散耐热性时作为参考的图像照片，并不是表示该实施例1的具体的试样的结果的照片。
以下，通过测定开/关比评价TFT元件的开关特性，按照以下步骤制作评价用试样。
首先，在玻璃基板(康宁(CORNING)公司制：#1737)上形成厚
Figure G2007800031101D00081
的成为Al-Ni-B合金层的Al系合金层。溅射条件是基板加热温度为100℃，DC功率1000W(3.1瓦/cm2)，氩气流量100sccm，氩压力0.5Pa。
然后，通过光刻法对Al系合金膜进行蚀刻，形成栅极配线宽50μm，形成栅电极宽15μm(参照图5)。光刻条件是在Al系合金膜表面被覆抗蚀剂(TFR-970：东京应化工业株式会社制/涂布条件：旋涂3000rpm，焙烧后抗蚀剂目标厚度为1μm)，进行预焙烧处理(110℃，1.5分钟)，配置规定的图案膜进行曝光处理(MASK曝光装置MA-20：密卡沙(ミカサ)株式会社制/曝光条件15mJ/cm2)。接着，用浓度2.38％、液温23℃的含氢氧化四甲基铵的碱显影液(以下简称为TMAH显影液)进行显影处理，显影处理后，用热板进行后焙烧处理(110℃，3分钟)，再用磷酸系混酸蚀刻液(关东化学株式会社制/组成磷酸∶硝酸∶乙酸∶水＝16∶1∶2∶1(容量比))形成电路。通过在上述条件下形成电路，将电路的锥角控制为45℃。
蚀刻处理后，用剥离液(ST106：东京应化工业株式会社制)除去抗蚀剂，形成栅极配线电路后，通过RF溅射形成厚
Figure G2007800031101D00082
的成为绝缘层的SiNx。成膜条件是基板加热温度为350℃，RF功率1000W(3.1瓦/cm2)，氩气流量90sccm，氮气流量10sccm，压力0.5Pa。然后，在该绝缘层上通过CVD随时形成非晶态的i-Si、掺杂了磷的n+-Si膜。i-Si(无掺杂的Si膜)的成膜条件是基板加热温度为200℃，RF功率100W(0.31瓦/cm2)，SiH4流量(10％氩气稀释)300sccm，厚度
Figure G2007800031101D00083
添加了氮的n+-Si(掺杂了P的膜)的成膜条件是基板加热温度为200℃，RF功率100W(0.31瓦/cm2)，SiH4流量(8％氩气稀释)300sccm，含P气体流量(8％氩气稀释)为50sccm，形成厚
Figure G2007800031101D00091
的n+-Si层。
然后，在n+-Si层上以
Figure G2007800031101D00092
的厚度形成与先前在玻璃基板上形成的膜相同组成的Al系合金膜。此时，以
Figure G2007800031101D00093
的厚度在n+-Si层上形成Al-Ni-B-N合金层，在其上以
Figure G2007800031101D00094
的厚度形成Al-Ni-B合金层。Al-Ni-B-N合金层的成膜条件是在进行该溅射时在氩气中导入氮气，相对于全部气体的实际流量(氩气实际流量+氮气实际流量)，将氮气的实际流量在0％～40％的范围内进行调整。此外，在其上形成Al-Ni-B合金层的条件与形成上述栅极配线的条件相同。
然后，通过光刻形成源极配线、漏极配线及电极。该光刻条件与形成上述栅极配线的条件相同。此时，在Al系合金膜的蚀刻后进行n+-Si层的干蚀刻。干蚀刻的条件是RF功率50W，SF6气体流量30sccm，压力10Pa。然后，用剥离液(ST106：东京应化工业株式会社制)除去抗蚀剂。
接着，以
Figure G2007800031101D00095
的厚度形成作为钝化膜的SiNx膜，通过干蚀刻仅使栅极、源极、漏极的各电极部分露出。干蚀刻条件是RF功率100W，SF6气体流量30sccm，O2气体流量5sccm，压力10Pa。通过上述条件形成沟道宽25μm、沟道长5μm的晶体管(参照图5)。
对于以上制得的评价用试样，通过3端子法测定元件的作为开关特性的开/关比。测定机采用安捷伦科技公司制B1500A装置，进行Vg-Id测定。然后，由Vg＝-10V、+10时的Id值算出开/关比。
表1所示为上述氮含量、电阻率、扩散耐热性和开/关比的评价结果。
表1
  氮(％)   氮含量(原子/cm<sup>3</sup>)   电阻率(Ωcm)   扩散耐热性(℃)   开/关比
  0   -   4.2×10<sup>-6</sup>   230   2.13×10<sup>3</sup>
  5   2.0×10<sup>17</sup>   5.5×10<sup>-5</sup>   250   1.03×10<sup>5</sup>
  10   2.5×10<sup>18</sup>   8.9×10<sup>-4</sup>   300   1.02×10<sup>6</sup>
  11   6.9×10<sup>18</sup>   4.0×10<sup>-3</sup>   350   1.50×10<sup>6</sup>
  12   3.2×10<sup>20</sup>   2.1×10<sup>-1</sup>   350   1.05×10<sup>6</sup>
  13   5.7×10<sup>20</sup>   4.1×10<sup>-1</sup>   350   1.28×10<sup>6</sup>
  14   1.3×10<sup>21</sup>   1.0   350   3.60×10<sup>6</sup>
  15   5.3×10<sup>21</sup>   3.4   350   2.30×10<sup>6</sup>
  18   7.7×10<sup>21</sup>   7.7   360   5.30×10<sup>6</sup>
  20   8.1×10<sup>21</sup>   11.5   360   6.40×10<sup>5</sup>
  30   9.0×10<sup>21</sup>   43.5   360   5.50×10<sup>4</sup>
  35   9.8×10<sup>21</sup>   67.2   360   4.30×10<sup>4</sup>
  40   2.1×10<sup>22</sup>   96.2   380   5.90×10<sup>4</sup>
如表1所示，溅射时的氮导入量(相对于氩气实际流量的氮气实际流量)为5％～20％时，明确扩散耐热性为250℃以上，开/关比为105量级(开态电流10-5A，关态电流10-10A时的开/关比为105量级)以上。此外，如果氮导入量为10％～18％，则可实现扩散耐热性为300℃以上，开/关比为106量级。由该结果可判定，Al系合金配线材料的氮含量较好为2×1017原子/cm3～8×1021原子/cm3，更好为2.5×1018原子/cm3～7.7×1021原子/cm3。
参考例1：该参考例1中，对于表2所示的参考实施例及参考比较例的各组成的Al系合金配线材料进行溅射而成膜，评价各膜的特性。溅射靶采用通过以下步骤获得的靶。即，在铝中混合表2记载的各组成的金属，在真空中熔解搅拌后，在惰性气体气氛中进行铸造，将得到的铸块压延并进行成形加工，再对供溅镀的表面进行平面加工，将该制得的加工品作为溅射靶。表2记载的各组成的膜的特性评价是对与半导体层直接接合时的Si扩散耐热性、膜的电阻率、膜的350℃耐热性、与透明电极层直接接合时的ITO接合性及IZO接合性进行评价。其结果示于表2及表3。作为比较，也对Al-Ni-B合金以外的组成进行了评价。
表2
  组成at％   电阻率μΩcm
  参考实施例1   Al-3.0Ni-0.50B   4.13
  参考实施例2   Al-3.0Ni-0.68B   4.18
  参考实施例3   Al-4.7Ni-0.13B   4.16
  参考实施例4   Al-4.7Ni-0.50B   4.35
  参考实施例5   Al-4.7Ni-0.68B   4.41
  参考实施例6   Al-4.7Ni-0.86B   4.62
  参考实施例7   Al-4.7Ni-1.02B   4.64
  参考实施例8   Al-4.7Ni-1.46B   4.96
  参考实施例9   Al-1.0Ni-1.00B   3.94
  参考实施例10   Al-1.0Ni-5.00B   7.05
  参考实施例11   Al-1.0Ni-9.00B   9.86
  参考实施例12   Al-5.0Ni-3.00B   6.63
  组成at％   电阻率μΩcm
  参考实施例13   Al-5.0Ni-5.00B   8.19
  参考实施例14   Al-8.0Ni-2.00B   8.05
  参考比较例1   Al   3.01
  参考比较例2   Al-0.3C   3.32
  参考比较例3   Al-0.2Si   3.15
  参考比较例4   Al-3.0Ni   3.70
  参考比较例5   Al-4.8Ni   4.12
  参考比较例6   Al-11.0Ni   10.60
  参考比较例7   Al-0.3Ni-5.00B   3.58
  参考比较例8   Al-1.0Ni-0.50B   3.55
  参考比较例9   Al-1.0Ni-12.00B   12.50
  参考比较例10   Al-5.0Ni-0.01B   4.03
  参考比较例11   Al-5.0Ni-6.00B   10.20
  参考比较例12   Al-8.0Ni-3.00B   10.40
  参考比较例13   Al-0.2Si-0.68B   3.48
  参考比较例14   Al-3.0Ni-0.30C   3.76
  参考比较例15   Al-3.0Ni-0.30C-0.2Si   3.84
表3
  Si扩散耐热性(℃)   350℃耐热性   ITO接合性   IZO接合性
  参考实施例1   240   ○   ○   ○
  Si扩散耐热性(℃)   350℃耐热性   ITO接合性   IZO接合性
  参考实施例2   240   ○   ○   ○
  参考实施例3   300   ○   ○   ○
  参考实施例4   330   ○   ○   ○
  参考实施例5   330   ○   ○   ○
  参考实施例6   330   ○   ○   ○
  参考实施例7   330   ○   ○   ○
  参考实施例8   330   ○   ○   ○
  参考实施例9   240   ○   ○   ○
  参考实施例10   260   ○   ○   ○
  参考实施例11   300   ○   ○   ○
  参考实施例12   330   ○   ○   ○
  参考实施例13   330   ○   ○   ○
  参考实施例14   330   ○   ○   ○
  参考比较例1   170   ×   ×   ×
  参考比较例2   170   ×   ×   ×
  参考比较例3   180   ×   ×   ×
  参考比较例4   200   ×   ○   ○
  参考比较例5   250   ×   ○   ○
  参考比较例6   300   ×   ○   ○
  参考比较例7   230   ×   ×   ×
  参考比较例8   200   ×   ○   ○
  参考比较例9   330   ○   ○   ○
  Si扩散耐热性(℃)   350℃耐热性   ITO接合性   IZO接合性
  参考比较例10   190   ×   ○   ○
  参考比较例11   330   ○   ○   ○
  参考比较例12   330   ○   ○   ○
  参考比较例13   180   ×   ×   ×
  参考比较例14   200   ×   ○   ○
  参考比较例15   220   ×   ○   ○
以下，对各特性评价的测定条件进行说明。
Si扩散耐热性：通过CVD在玻璃基板上形成n+-Si半导体层在该半导体层上通过溅射(磁控管·溅射装置，输入功率：3.0瓦/cm2，氩气流量100sccm，氩压力0.5Pa)形成表2所示的各组成膜
Figure G2007800031101D00122
将由此获得的试样作为该特性的评价用试样。然后，在150～350℃的温度范围内每10℃设定一个热处理温度，在氮气气氛中对评价用试样进行30分钟的热处理后，使各试样在磷酸系Al蚀刻液(关东化学株式会社制，液温32℃的Al混酸腐蚀剂/组成(容量比)磷酸∶草酸∶乙酸∶水＝16∶1∶2∶1)中浸渍10分钟，藉此仅溶解形成于上层的各组成的膜，使半导体层露出。用光学显微镜(200倍)观察该露出的半导体层表面，研究是否出现Si和Al的互相扩散。另外，该扩散耐热性的评价参照上述实施例所述的图3及图4进行。
膜的电阻率：在玻璃基板上通过溅射(条件与上述相同)形成单膜(厚度约0.3μm)，在氮气气氛中于300℃进行30分钟的热处理后，通过4端子电阻测定装置测定表2记载的各组成的膜的电阻率值。
350℃耐热性：在玻璃基板上通过溅射(条件与上述相同)形成单膜(厚度约0.3μm)，在氮气气氛中于100℃～400℃的温度范围内进行30分钟的热处理后，通过扫描型电子显微镜(SEM：1万倍)观察膜表面，测定表2记载的各组成的膜的耐热性。在上述SEM观察中，对各观察试样以10μm×8μm的观察范围取5个视野进行观察。350℃耐热性的评价是，对于在350℃进行30分钟的热处理，在观察表面发现有直径为0.1μm以上的突起物(小丘)时或在观察表面发现有4个以上形成凹坑状部分(直径为0.3μm～0.5μm)的凹陷时的耐热性定为×，将完全没有突起物、凹陷为3个以下时的耐热性定为○。
ITO接合性：如图6的立体示意图所示，在玻璃基板上形成ITO膜(In2O3-10wt％SnO2)电极层(
Figure G2007800031101D00131
厚、电路宽10μm)，在其上以交叉的方式形成各组成的膜层(
Figure G2007800031101D00132
厚、电路宽10μm)，制得试验样品(开尔文元件)，用该试验样品评价ITO接合性。
该试验样品的制作方法如下：首先，用上述组成的各Al系合金靶，按照上述溅射条件在玻璃基板上形成厚
Figure G2007800031101D00133
的Al系合金膜。此时的溅射时的基板温度如表6所示设定而成膜。然后，在各Al系合金膜表面覆盖抗蚀剂(TFR-970：东京应化工业株式会社)，配置宽10μm的电路形成用图案膜并进行曝光处理，再用浓度为2.38％、液温为23℃的含有氢氧化四甲基铵的碱显影液(以下简称为TMAH显影液)进行显影处理。显影处理后，用磷酸系混酸蚀刻液(关东化学株式会社制)形成电路，用二甲亚砜(以下简称为DMSO)剥离液除去抗蚀剂，形成10μm宽的Al系合金膜电路。
接着，对该形成了10μm宽的Al系合金膜电路的基板进行纯水清洗和干燥处理，在其表面形成SiNx的绝缘层(厚)。用溅射装置，在输入功率RF3.0瓦/cm2、氩气流量90sccm、氮气流量10sccm、压力0.5Pa、基板温度300℃的溅射条件下进行该绝缘层的成膜。
然后，在绝缘层表面覆盖正型抗蚀剂(东京应化工业株式会社制：TFR-970)，配置10μm×10μm见方的接触孔开口用图案膜，并进行曝光处理，再用TMAH显影液进行显影处理。然后，用CF4干蚀刻气形成接触孔。接触孔的形成条件为：CF4气流量50sccm、氧气流量5sccm、压力4.0Pa、输出功率150W。
然后，用上述DMSO剥离液进行抗蚀剂的剥离处理。用异丙醇除去残留剥离液后进行水洗和干燥处理。对结束了上述抗蚀剂剥离处理的各样品，用ITO靶(组成In2O3-10wt％SnO2)在接触孔内及其周围形成ITO透明电极层。透明电极层的形成是进行溅射(基板温度70℃、输入功率1.8瓦/cm2、氩气流量80sccm、氧气流量0.7sccm、压力0.37Pa)，形成厚
Figure G2007800031101D00142
的ITO膜。
在该ITO膜表面覆盖抗蚀剂(TFR-970：东京应化工业株式会社制)，配置图案膜并进行曝光处理，再用TMAH显影液进行显影处理，然后用草酸系混酸蚀刻液(关东化学株式会社制：ITO05N)形成宽10μm的电路。形成ITO膜电路后，用DMSO剥离液除去抗蚀剂。
将按上述方法得到的各试验样品在大气气氛中、在250℃下热处理30分钟，然后从图6所示的试验样品的箭头部分的端子部连续通电(3mA)，测定电阻。此时的电阻测定条件采用在85℃的大气气氛中的所谓的加速寿命试验条件。在该加速寿命试验条件下，测定各试验样品的电阻值变为测定开始时的初始电阻值的100倍以上时的时间(故障时间)。将在该加速寿命试验条件下超过250小时也没出现故障的试验样品评价为○。将在加速寿命试验条件下不到250小时就出现故障的试验样品评价为×。另外，上述加速寿命试验按照JIS C 5003：1974、参考文献(《可靠性加速试验的高效进行方法及其实际应用》：鹿沼阳次编著、出版社日本科技中心(テクノセンタ一)株式会社)实施。
IZO接合性：与上述ITO接合性评价同样，在IZO(In2O3-10.7wt％ZnO：
Figure G2007800031101D00143
厚、电路宽50μm)电极层上以交叉的方式形成各Al系合金膜层(
Figure G2007800031101D00144
厚、电路宽50μm)，制得试验样品(开尔文元件)，用该试验样品进行评价。试验样品的制作条件与上述ITO接合性相同。按照与上述ITO接合性同样的加速寿命试验条件测定该试验样品的电阻，由该加速寿命试验结果评价IZO接合性。评价标准与上述ITO接合性相同。
如表2所示，本发明的各参考实施例的Al-Ni-B合金配线材料的电阻率值为10μΩcm以下，在本发明的组成范围以外的参考比较例9、参考比较例11、参考比较例12的电阻率值超过10μΩcm。此外，如表3所示，各参考实施例的Al-Ni-B合金配线材料的Si扩散耐热性为240℃以上，确认即使在330℃的高温下接合界面也不存在Al和Si的互相扩散。此外，如表3所示，确认各参考实施例的Al-Ni-B合金配线材料可与ITO及IZO透明电极层直接接合。在实际使用时的200℃以上的热处理中最好不发生上述Si扩散，如果考虑到通过CVD形成绝缘层时所施加的受热过程，则最好即使在240℃～300℃的高温范围内也不会产生变质层。另外，为了在元件的制造工序中的施加各受热过程的制造条件的适用范围有余地，所以希望具备330℃以上的Si扩散耐热性。此外，在表3所示的Si扩散耐热性评价中，由于直接接合的半导体层(n+-Si)中含氮，所以具备高耐热温度值。此外，利用CVD成膜时，除了通过导入经氢气稀释的SiH4气体和含P的气体而使n+-Si半导体层含氮以外，还通过添加N2气体使其含氮，表3中n+-Si含有4×1019原子/cm3的氮。
另一方面，参考比较例1～3中，确认除电阻率以外的特性都无法满足实用的要求。此外，Al-Ni合金的参考比较例4及5中，虽然与透明电极层的接合特性良好，但耐热性及Si扩散耐热性不够充分，Ni含量高的参考比较例6的膜电阻率超过了10μΩcm。此外，在本发明的组成范围以外的参考比较例7～12中，与ITO的直接接合存在问题(参考比较例7)，Si扩散耐热性为200℃以下(参考比较例8、参考比较例10)、电阻率值超过10μΩcm(参考比较例9、参考比较例11、参考比较例12)，总之都不能够说是可满足要求的膜特性。另外，替代镍而含有硅(Si)的参考比较例13中，不仅Si扩散耐热性差，与透明电极层的接合性也变差。另外，本发明的申请人提出的现有的Al-Ni-C合金配线材料(参考比较例14、参考比较例15)确认，与透明电极层的接合性虽然没有问题，但耐热性和Si扩散耐热性不够充分。
参考例2：该参考例2中，对更详细地探讨了本发明的Al-Ni-B合金配线材料的组成范围与膜的耐热性及半导体层的接合特性的关系而得的结果进行说明。表4～表6中示出了对镍含量及硼含量发生了变化后的膜的电阻率值、膜的凹陷发生率、与半导体层直接接合时的变质层的产生状况及半导体层表面的粗糙度变化量进行研究所得的结果。
表4
Figure G2007800031101D00161
表5
表6
Figure G2007800031101D00181
表4示出了各组成的膜的电阻率值和凹陷发生率。膜的电阻率值的测定条件与上述参考例1相同。此外，凹陷发生率是在与上述参考例1的耐热性评价同样的条件下，对热处理温度为350℃、400℃的各评价用试样进行SEM观察而得的结果。为了较上述参考例1的耐热性评价对该参考例2的耐热性评价进行更详细的探讨，研究了凹陷发生率。该凹陷发生率是在观察表面检测出呈凹坑状部分(直径0.3μm～0.5μm)的凹陷，由其大小和个数算出凹陷所占的面积，用求出的相对于观察面积的比例的面积比例来替代的值。用图像解析将存在于观察表面的凹坑状部分二值化，再将该凹坑状部分形成为近似圆形的形状进行该凹陷面积的计算。另外，该凹陷的深度是测定数个凹陷的深度，约为
Figure G2007800031101D00191
表4所示的凹陷发生率的值是各观察试样的观察范围10μm×8μm的5个视野中的平均值。
由表4的电阻率值的结果可明确，如果镍为6.0at.％以下，硼为0.80at.％以下，则该值为5μΩcm以下。另外，从表4的凹陷发生率的结果可判定，存在热处理温度越高其发生率越大的倾向，确认镍越多凹陷发生率越小的倾向。此外，确认如果增加硼，则存在凹陷发生率越大的倾向。从该表4的结果明确，为了在350℃进行30分钟的热处理中将凹陷发生率控制在1.6％以下，可使镍为4.0at.％以上，硼为0.80at.％以下。
以下，对表5所示的接合界面的变质层的发生调查结果进行说明。该变质层调查采用与上述参考例1所述的Si扩散耐热性的评价同样的条件下制得的评价用试样。具体而言，通过CVD在玻璃基板上形成n+-Si半导体层
Figure G2007800031101D00192
在该半导体层上通过溅射(磁控管·溅射装置，输入功率3.0瓦/cm2，氩气流量100sccm，氩压力0.5Pa)形成表4记载的各组成的Al-Ni-B合金膜
Figure G2007800031101D00193
将由此获得的试样作为评价用试样。在300、330、350℃的各温度下，于氮气气氛中对该评价用试样进行30分钟的热处理后，用上述磷酸系Al蚀刻液仅溶解形成于上层的Al系合金膜，使半导体层露出。用光学显微镜(200倍)观察该露出的半导体层表面，确认呈黑点的变质部分的存在或半导体层表面的变色或粗糙的状态。表5中，将因Si和Al的互相扩散而确认有多个黑点的情况评价为×，将存在数个以下的黑点或未确认有黑点但确认有观察表面的变色或粗糙状态的情况评价为Δ，将观察表面完全没有黑点且确认表面没有变色或粗糙状态的情况评价为○。
表6所示为伴随上述变质层调查而对半导体层的表面状态变化进行了研究的结果。该半导体层的表面状态变化通过半导体层的表面粗糙度测定而实施。具体而言，分别测定在玻璃基板上形成了n+-Si半导体层
Figure G2007800031101D00194
后的即时表面粗糙度(以下称为as-depo粗糙度)和上述变质层调查的评价用试样的露出的半导体层的表面粗糙度(以下称为直接接合粗糙度)，算出(直接接合粗糙度值)-(as-depo粗糙度值)的值。即，表示表5所示的粗糙度变化量的数值越大于1直接接合并进行了热处理后的半导体层的表面越粗糙。此外，在半导体层的表面粗糙度的测定是采用阶差·表面粗糙度·微细形状测定装置(KLA Tencor公司制：P-15型)，按照JIS B0601：1994求出十处的平均粗糙度Rz。
由表5的结果确认，存在镍越多越能够抑制变质层的产生的倾向。此外，确认于330℃进行热处理时，如果镍为4.0～6.0at.％，硼为0.20～0.80at.％，则尤其能够抑制变质层的产生。另外，确认如果镍为4.0～6.0at.％，硼为0.30～0.50at.％，则即使在350℃的高温下也存在不产生变质层的倾向。
明确表6的粗糙度变化量显现出与表5的变质层的结果大致相关的倾向。从该表6的粗糙度变化量的结果可知，直接接合后即使进行330℃的热处理，半导体层的接合表面也不会变为极其粗糙的状态，即，as-depo粗糙度值的1.5倍以内的变化量的组成范围是镍4.0～6.0at.％，硼0.20～0.60at.％。
产业上利用的可能性
利用本发明，即使省略了由Mo等高熔点金属材料形成的覆盖层，也能够抑制配线电路和半导体层直接接合的接合界面中的Al和Si的互相扩散。

Claims (9)

1.显示装置的元件结构，该结构具备由铝中含有镍和硼的Al系合金配线材料形成的配线电路层和半导体层，其特征在于，所述Al系合金配线材料含有氮(N)，所述配线电路层具有与半导体层直接接合的部分。
2.如权利要求1所述的显示装置的元件结构，其特征在于，所述配线电路层是由Al-Ni-B合金和Al-Ni-B-N合金层叠而得的层。
3.如权利要求1或2所述的显示装置的元件结构，其特征在于，所述氮含量为2×1017原子/cm3以上但不足9×1021原子/cm3。
4.如权利要求1或2所述的显示装置的元件结构，其特征在于，所述Al系合金配线材料的铝和镍和硼的关系是，当镍的组成比例定义为x原子％、硼的组成比例定义为y原子％、铝的组成比例定义为z原子％、x+y+z＝100时，满足0.5≤x≤10.0、0.05≤y≤11.00、y+0.25x≥1.00、y+1.15x≤11.50各式，其余部分含有氮。
5.如权利要求3所述的显示装置的元件结构，其特征在于，所述Al系合金配线材料的铝和镍和硼的关系是，当镍的组成比例定义为x原子％、硼的组成比例定义为y原子％、铝的组成比例定义为z原子％、x+y+z＝100时，满足0.5≤x≤10.0、0.05≤y≤11.00、y+0.25x≥1.00、y+1.15x≤11.50各式，其余部分含有氮。
6.权利要求1或2所述的显示装置的元件的制造方法，其特征在于，采用铝中含有镍和硼的溅射靶，在含氮气气氛中进行溅射处理。
7.权利要求3所述的显示装置的元件的制造方法，其特征在于，采用铝中含有镍和硼的溅射靶，在含氮气气氛中进行溅射处理。
8.权利要求4所述的显示装置的元件的制造方法，其特征在于，采用铝中含有镍和硼的溅射靶，在含氮气气氛中进行溅射处理。
9.权利要求5所述的显示装置的元件的制造方法，其特征在于，采用铝中含有镍和硼的溅射靶，在含氮气气氛中进行溅射处理。
CN2007800031101A 2006-10-26 2007-10-22 显示装置的元件结构及其制造方法 Expired - Fee Related CN101375378B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP291617/2006 2006-10-26
JP2006291617 2006-10-26
PCT/JP2007/070531 WO2008050710A1 (en) 2006-10-26 2007-10-22 Al-BASE ALLOY WIRING MATERIAL AND ELEMENT STRUCTURE USING THE SAME

Publications (2)

Publication Number Publication Date
CN101375378A CN101375378A (zh) 2009-02-25
CN101375378B true CN101375378B (zh) 2010-06-02

Family

ID=39324507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800031101A Expired - Fee Related CN101375378B (zh) 2006-10-26 2007-10-22 显示装置的元件结构及其制造方法

Country Status (5)

Country Link
JP (1) JP4160110B2 (zh)
KR (1) KR101010949B1 (zh)
CN (1) CN101375378B (zh)
TW (1) TW200828347A (zh)
WO (1) WO2008050710A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5355117B2 (ja) * 2009-02-02 2013-11-27 三菱電機株式会社 半導体装置及びその製造方法、並びに表示装置
TWI424392B (zh) * 2010-01-29 2014-01-21 Prime View Int Co Ltd 主動元件陣列基板及使用其之平面顯示器
CN102213878B (zh) * 2010-04-09 2013-04-10 元太科技工业股份有限公司 有源元件阵列基板及具有该基板的平面显示器
KR102329426B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR102329427B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329275B1 (en) * 1995-10-12 2001-12-11 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
CN1822372A (zh) * 2005-02-17 2006-08-23 株式会社神户制钢所 显示器和用于制备该显示器的溅射靶

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4213699B2 (ja) 1997-12-24 2009-01-21 株式会社東芝 液晶表示装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329275B1 (en) * 1995-10-12 2001-12-11 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
CN1822372A (zh) * 2005-02-17 2006-08-23 株式会社神户制钢所 显示器和用于制备该显示器的溅射靶

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平4-333566A 1992.11.20

Also Published As

Publication number Publication date
KR101010949B1 (ko) 2011-01-26
JPWO2008050710A1 (ja) 2010-02-25
JP4160110B2 (ja) 2008-10-01
WO2008050710A1 (en) 2008-05-02
TW200828347A (en) 2008-07-01
CN101375378A (zh) 2009-02-25
KR20080068906A (ko) 2008-07-24

Similar Documents

Publication Publication Date Title
Chae A modified transparent conducting oxide for flat panel displays only
US7531904B2 (en) Al-Ni-B alloy wiring material and element structure using the same
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
CN101918888A (zh) 显示装置、其制造方法及溅射靶
CN101375378B (zh) 显示装置的元件结构及其制造方法
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
CN102265323A (zh) 显示装置
TWI432589B (zh) Aluminum alloy film for display device
KR20150087411A (ko) 박막 트랜지스터 및 그의 제조 방법
JP3979605B2 (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
KR20100127290A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
EP3183375A1 (de) Metallisierung für ein dünnschichtbauelement, verfahren zu deren herstellung und sputtering target
Bozack et al. Methods for fast, reliable growth of Sn whiskers
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
CN103782374A (zh) 显示装置用配线结构
CN100564560C (zh) Al-Ni-B合金布线材料及使用该材料的元件结构
JP2009070881A (ja) 薄膜トランジスター
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
CN101506954A (zh) 配线用层叠膜及配线电路
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
KR20080086997A (ko) 소자의 접합 구조
CN100482853C (zh) 溅射靶
DE10248927C5 (de) Dünnschichtsolarzelle mit elektrischer Molybdän-Kontaktschicht und Herstellungsverfahren
JP2007186779A (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20111022