JP2009070881A - 薄膜トランジスター - Google Patents

薄膜トランジスター Download PDF

Info

Publication number
JP2009070881A
JP2009070881A JP2007235105A JP2007235105A JP2009070881A JP 2009070881 A JP2009070881 A JP 2009070881A JP 2007235105 A JP2007235105 A JP 2007235105A JP 2007235105 A JP2007235105 A JP 2007235105A JP 2009070881 A JP2009070881 A JP 2009070881A
Authority
JP
Japan
Prior art keywords
film
phosphorus
forming
barrier
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007235105A
Other languages
English (en)
Inventor
Akira Mori
暁 森
Shuhin Cho
守斌 張
Terushi Mishima
昭史 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2007235105A priority Critical patent/JP2009070881A/ja
Publication of JP2009070881A publication Critical patent/JP2009070881A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】薄膜トランジスターを提供する。
【解決手段】ガラス基板1の上にゲート電極膜2を形成し、前記ガラス基板1およびゲート電極膜2の上に窒化珪素膜3を形成し、前記窒化珪素膜3の上にアモルファスSi膜4を形成し、前記アモルファスSi膜4の上に燐ドープアモルファスSi膜4´を形成し、前記燐ドープアモルファスSi膜4´の上にバリア膜を形成し、前記バリア膜の上に純銅または銅合金膜8からなるドレイン電極膜5およびソース電極膜6を形成し、前記ドレイン電極膜5およびソース電極膜6の上に窒化珪素膜3´を被覆形成してなる薄膜トランジスターにおいて、前記バリア膜は、Si、燐、Cuおよび酸素からなり、必要に応じてその他の元素を含有するCu燐ドープ酸化ケイ素膜12´で構成されていることを特徴とする。
【選択図】図5

Description

この発明は、各種ディスプレイに使用される薄膜トランジスターに関するものであり、さらにこの薄膜トランジスターを作製するための薄膜トランジスター中間体に関するものである。
アクティブマトリックス方式で駆動する薄膜トランジスターを用いたフラットパネルディスプレイとして、液晶ディスプレイ、プラズマディスプレイ、有機ELディスプレイ、無機ELディスプレイなどが知られている。これら薄膜トランジスターを用いたフラットパネルディスプレイにはガラス基板表面に格子状に銅または銅合金膜からなる配線が密着形成されており、この銅または銅合金膜からなる格子状配線の交差点に薄膜トランジスターが設けられている。
この薄膜トランジスターは、図6の断面概略説明図に示されるように、ガラス基板1の表面に銅または銅合金膜からなるゲート電極膜2が形成されており、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3が形成されており、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4が形成されており、このアモルファスSi膜4の上にさらに燐ドープアモルファスSi膜4´が形成されており、この燐ドープアモルファスSi膜4´の上にMoもしくはMo合金膜またはTiもしくはTi合金膜からなるバリア膜7を介して純銅または銅合金からなるドレイン電極膜5およびソース電極膜6が形成されており、さらに前記燐ドープアモルファスSi膜4´、ドレイン電極膜5およびソース電極膜6の全面を覆うように窒化珪素(SiNx)膜3´が形成された積層膜構造を有している。
かかる積層膜構造を有する薄膜トランジスターを作製するには、まず、図7の断面図に示されるような、ガラス基板1の表面に純銅または銅合金からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4を形成し、このアモルファスSi膜4の上にさらに燐ドープアモルファスSi膜4´を形成し、この燐ドープアモルファスSi膜4´の上にMoもしくはMo合金膜またはTiもしくはTi合金膜からなるバリア膜7を形成し、前記窒化珪素(SiNx)膜3およびバリア膜7の全面を被覆するように純銅膜または銅合金膜8を形成して積層体9を作製し、次いで前記積層体9のバリア膜7および純銅膜または銅合金膜8を写真製版(フォトリソ)により湿式エッチングすることによってMoもしくはMo合金膜またはTiもしくはTi合金膜からなるバリア膜7および純銅膜または銅合金膜8に覆われていた燐ドープアモルファスSi膜4´の一部を露出させ、さらに燐ドープアモルファスSi膜4´をドライエッチングで除去し、バリア膜7、ドレイン電極膜5およびソース電極膜6を形成することにより図8の断面図に示される従来の薄膜トランジスター中間体10を作製し、その後、従来の薄膜トランジスター中間体10の全面に窒化珪素(SiNx)膜3´を300℃前後で化学蒸着することにより図6の断面図に示される従来の薄膜トランジスターを作製する。
前記窒化珪素(SiNx)膜3´は一般に300℃前後で化学蒸着することにより成膜されるので、窒化珪素(SiNx)膜3´の成膜時に前記アモルファスSi膜4および燐ドープアモルファスSi膜4´のSiが純銅または銅合金からなるドレイン電極膜5およびソース電極膜6に拡散し、そのためにドレイン電極膜5およびソース電極膜6の比抵抗が大きく上昇させる。この窒化珪素(SiNx)膜3´の化学蒸着時にアモルファスSi膜4および燐ドープアモルファスSi膜4´のSiがドレイン電極膜5およびソース電極膜6に拡散してドレイン電極膜5およびソース電極膜6の比抵抗が上昇するのを阻止するために、燐ドープアモルファスSi膜4´とドレイン電極膜5の間および燐ドープアモルファスSi膜4´とソース電極膜6の間にそれぞれMoもしくはMo合金膜またはTiもしくはTi合金膜からなるバリア膜7を形成している(特許文献1参照)。
前記ドレイン電極膜5およびソース電極膜6には純銅膜が多く使用されていたが、近年、銅に微量のその他の元素を添加した銅合金膜が使用されるようになり、この銅合金膜としてMn、Mg、Zn、Al、Caなどの元素を0.05〜1原子%含有し、残部がCuからなる銅合金が使用されることも知られている(特許文献2参照)。
特開2004−163901号公報 WO2006/025347A1
バリア膜7としてMo膜もしくはMo合金膜またはTiもしくはTi合金膜を使用すると、Mo、Tiまたはこれらの合金膜からなるバリア膜7と純銅膜または銅合金膜8とは異なる金属で構成されており、かかる異種金属が接触している複合金属膜を湿式エッチングすると湿式エッチングする際に局部電池が形成され、バリア膜7とドレイン電極膜5の接触端部およびバリア膜とソース電極膜6の接触端部が優先的にエッチングされ、図8の一部拡大図である図9に示されるように、バリア膜7とドレイン電極膜5の接触端部およびバリア膜7とソース電極膜6の接触端部に深い凹部11が生成し、この凹部11はバリア膜7とドレイン電極膜5の境界およびバリア膜7とソース電極膜6の境界に沿って奥深く形成されるので、湿式エッチング中に凹部11に湿式エッチング液が浸透し、湿式エッチング中に凹部11に浸透した湿式エッチング液は洗浄し乾燥しても排出されず、湿式エッチング液が凹部11から排出されない状態で窒化珪素(SiNx)膜3´を300℃前後で化学蒸着すると、化学蒸着中に湿式エッチング液が蒸発し、窒化珪素(SiNx)膜3´に膨らみが生じて窒化珪素(SiNx)膜3´の一部の密着性が低下したりするために薄膜トランジスター不良の原因となる。
そこで、本発明者等は、前記湿式エッチング中の凹部の生成を防止して薄膜トランジスターを作製すべく研究を行った。その結果、
(イ)燐ドープアモルファスSi膜の表面を酸化して作製した燐ドープ酸化ケイ素膜は、バリア膜として従来から知られているMo膜もしくはMo合金膜またはTiもしくはTi合金膜と同等の効果を有し、この燐ドープ酸化ケイ素膜の上に純銅膜または銅合金膜を被覆した積層体を作製し、この積層体を湿式エッチングして得られたドレイン電極膜およびソース電極膜を有する薄膜トランジスター中間体には図9に示されるような凹部が生成することがない、
(ロ)前記(イ)記載の薄膜トランジスター中間体のドレイン電極膜およびソース電極膜の上に窒化珪素(SiNx)膜3´を300℃前後で化学蒸着する間に、純銅膜または銅合金膜からなるドレイン電極膜およびソース電極膜のCuおよび銅合金添加成分が燐ドープ酸化ケイ素膜に微量拡散浸透してSi、燐、Cuおよび酸素からなり、必要に応じて銅合金の添加成分を含有するCu燐ドープ酸化ケイ素膜を生成し、このCu燐ドープ酸化ケイ素膜も従来から知られているMo膜もしくはMo合金膜またはTiもしくはTi合金膜と同等の効果を有し、その後に薄膜トランジスターが加熱されるようなことがあってもアモルファスSi膜および燐ドープアモルファスSi膜におけるSiがドレイン電極膜およびソース電極膜にまで拡散し到達してドレイン電極膜およびソース電極膜の比抵抗を増加させることはない、
(ニ)ドレイン電極膜およびソース電極膜が純銅膜で構成されている薄膜トランジスター中間体の上に窒化珪素(SiNx)膜3´を形成した薄膜トランジスターのバリア膜は、Si、燐、Cuおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている、
(ホ)ドレイン電極膜およびソース電極膜がMn:0.05〜1原子%含有し、残部がCuからなる銅合金膜で構成されている薄膜トランジスター中間体の上に窒化珪素(SiNx)膜3´を形成した薄膜トランジスターのバリア膜は、Si、燐、Cu、Mnおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている、
(ヘ)ドレイン電極膜およびソース電極膜がMg:0.05〜1原子%含有し、残部がCuからなる銅合金膜で構成されている薄膜トランジスター中間体の上に窒化珪素(SiNx)膜3´を形成した薄膜トランジスターのバリア膜は、Si、燐、Cu、Mgおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている、
(ト)ドレイン電極膜およびソース電極膜がZn:0.05〜1原子%含有し、残部がCuからなる銅合金膜で構成されている薄膜トランジスター中間体の上に窒化珪素(SiNx)膜3´を形成した薄膜トランジスターのバリア膜は、Si、燐、Cu、Znおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている、
(チ)ドレイン電極膜およびソース電極膜がAl:0.05〜1原子%含有し、残部がCuからなる銅合金膜で構成されている薄膜トランジスター中間体の上に窒化珪素(SiNx)膜3´を形成した薄膜トランジスターのバリア膜は、Si、燐、Cu、Alおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている、
(リ)ドレイン電極膜およびソース電極膜がCa:0.05〜1原子%含有し、残部がCuからなる銅合金膜で構成されている薄膜トランジスター中間体の上に窒化珪素(SiNx)膜3´を形成した薄膜トランジスターのバリア膜は、Si、燐、Cu、Caおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている、
(ヌ)前記Cu燐ドープ酸化ケイ素膜は、酸素:20原子%以上含み、その厚さは1〜15nmの範囲内にあることが好ましいこと、などの研究結果が得られたのである。
この発明は、上記の研究結果に基づいてなされたものであって、
(1)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上に純銅からなるドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
前記バリア膜は、Si、燐、Cuおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター、
(2)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にMn:0.05〜1原子%を含有し、残部がCuからなるCu−Mn系銅合金で構成されたドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
前記バリア膜は、Si、燐、Cu、Mnおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター、
(3)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にMg:0.05〜1原子%を含有し、残部がCuからなるCu−Mg系銅合金で構成されたドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
前記バリア膜は、Si、燐、Cu、Mgおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター、
(4)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にZn:0.05〜1原子%を含有し、残部がCuからなるCu−Zn系銅合金で構成されたドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
前記バリア膜は、Si、燐、Cu、Znおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター、
(5)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にAl:0.05〜1原子%を含有し、残部がCuからなるCu−Al系銅合金で構成されたドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
前記バリア膜は、Si、燐、Cu、Alおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター、
(6)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にCa:0.05〜1原子%を含有し、残部がCuからなるCu−Ca系銅合金で構成されたドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
前記バリア膜は、Si、燐、Cu、Caおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター、
(7)前記Cu燐ドープ酸化ケイ素膜からなるバリア膜は、酸素:20原子%以上を含む前記(1)、(2)、(3)、(4)、(5)または(6)記載の薄膜トランジスター、
(8)前記Cu燐ドープ酸化ケイ素膜からなるバリア膜は、厚さ:1〜15nmの範囲内にある前記(1)、(2)、(3)、(4)、(5)、(6)または(7)記載の薄膜トランジスター、
(9)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上に純銅からなるドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスター中間体であって、前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター中間体、
(10)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にMn:0.05〜1原子%を含有し、残部がCuからなるCu−Mn系銅合金で構成されたドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスター中間体であって、前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター中間体、
(11)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にMg:0.05〜1原子%を含有し、残部がCuからなるCu−Mg系銅合金で構成されたドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスター中間体であって、前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター中間体、
(12)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にZn:0.05〜1原子%を含有し、残部がCuからなるCu−Zn系銅合金で構成されたドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスター中間体であって、前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター中間体、
(13)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にAl:0.05〜1原子%を含有し、残部がCuからなるCu−Al系銅合金で構成されたドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスターであって、前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター中間体、
(14)ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にCa:0.05〜1原子%を含有し、残部がCuからなるCu−Ca系銅合金で構成されたドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスターであって、前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されている薄膜トランジスター中間体、
(15)前記燐ドープ酸化ケイ素膜からなるバリア膜は、酸素:20原子%以上を含む前記(9)、(10)、(11)、(12)、(13)または(14)記載の薄膜トランジスター中間体、
(16)前記燐ドープ酸化ケイ素膜からなるバリア膜は、厚さ:1〜15nmの範囲内にある前記(9)、(10)、(11)、(12)、(13)、(14)または(15)記載の薄膜トランジスター中間体、に特徴を有するものである。
この発明の薄膜トランジスターは、下記の如き方法により作製することができる。まず、図1の断面図に示されるように、ガラス基板1の表面に純銅または銅合金からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらに窒化珪素(SiNx)膜3の上にアモルファスSi膜4を形成し、さらに燐ドープアモルファスSi膜4´を形成して第1積層体13を作製する。
次に、図1の第1積層体13を基板としスパッタ装置内に載置し、スパッタ装置内の雰囲気を酸素を含む不活性ガス雰囲気となるように保持しながら空スパッタすることにより第1積層体13の燐ドープアモルファスSi膜4´の表面を酸化し、この第1積層体13の燐ドープアモルファスSi膜4´の上に、図2の断面図に示されるように、燐ドープ酸化ケイ素膜12を形成して第2積層体14を作製する。
次に、第2積層体14の燐ドープ酸化ケイ素膜12の上に、図3の断面図に示されるように、純銅膜または銅合金膜8を形成して第3積層体15を作製する。この純銅膜または銅合金膜8は純銅または銅合金製のターゲットを用い、図2の第2積層体14を基板としてスパッタ装置内に載置し、不活性ガス雰囲気中においてスパッタすることにより形成することができる。
このようにして得られた第3積層体15の純銅膜または銅合金膜8を写真製版(フォトリソ)により湿式エッチングすることによって純銅膜または銅合金膜8を除去し、さらに燐ドープ酸化ケイ素膜12と燐ドープアモルファスSi膜4´をドライエッチングにより除去し、アモルファスSi膜4の一部を露出させ、ドレイン電極膜5およびソース電極膜6を形成することにより図4の断面図に示される薄膜トランジスター中間体16を作製する。この薄膜トランジスター中間体16の上にさらに窒化珪素(SiNx)膜3´を成膜することにより図5に示されるこの発明の薄膜トランジスターを作製することができる。
図4記載の薄膜トランジスター中間体16のドレイン電極膜5およびソース電極膜6の上に窒化珪素(SiNx)膜3´を300℃前後で化学蒸着する間に、純銅膜または銅合金膜からなるドレイン電極膜およびソース電極膜のCuおよび銅合金添加成分が燐ドープ酸化ケイ素膜に微量拡散浸透してSi、燐、Cuおよび酸素からなり、必要に応じて銅合金の添加成分(Mn、Mg、Zn、Al、Caなど)を含有するCu燐ドープ酸化ケイ素膜が生成する。したがって、図5に示されるこの発明の薄膜トランジスターのバリア膜はSi、燐、Cuおよび酸素からなり、必要に応じて銅合金の添加成分を含有するCu燐ドープ酸化ケイ素膜12´で構成されている。
この発明の薄膜トランジスターおよび薄膜トランジスター中間体のバリア膜に含まれる酸素および膜厚を前述のごとく限定した理由を説明する。
バリア膜に含まれる酸素量:
この発明の薄膜トランジスターのバリア膜であるCu燐ドープ酸化ケイ素膜およびこの発明の薄膜トランジスター中間体のバリア膜である燐ドープ酸化ケイ素膜に含まれる酸素がいずれも20原子%未満では窒化珪素(SiNx)膜3´を成膜またはその後の加熱中にSiがドレイン電極膜およびソース電極膜に拡散するのを阻止することができず、したがって、バリア膜として十分に機能しなくなるので好ましくない。したがって、この発明の薄膜トランジスターおよび薄膜トランジスター中間体に形成されるバリア膜に含まれる酸素を20原子%以上(好ましくは20〜66原子%)と定めた。
バリア膜の厚さ:
この発明の薄膜トランジスターおよび薄膜トランジスター中間体のバリア膜の厚さは1nm未満では薄過ぎて窒化珪素(SiNx)膜3´を成膜中またはその後の加熱中にアモルファスSi膜および燐ドープアモルファスSi膜のSiがドレイン電極膜およびソース電極膜に拡散することを十分に阻止することができず、したがって、バリア膜として十分に機能しなくなる好ましくなく、一方、15nmを越えて厚くしても格別の効果が得られない。したがって、バリア膜の厚さを1〜15nmに定めた。
この発明の薄膜トランジスター中間体はバリア膜が燐ドープ酸化ケイ素膜であり金属膜でないために湿式エッチング時にバリア膜とドレイン電極膜およびバリア膜とソース電極膜のそれぞれの接合端部に図9に示されるような凹部が形成されることがないことなどから、作製した薄膜トランジスターに不良品発生が極めて少なくなり、さらに燐ドープアモルファスSi膜の表面を空スパッタするだけでバリア膜を形成することができ、低コストで優れた性能を有するフラットパネルディスプレイを提供することができ、さらにこの発明の薄膜トランジスター中間体の最表面に窒化珪素(SiNx)膜3´を300℃前後で成膜して得られたこの発明の薄膜トランジスターはその後加熱されるようなことがあっても、Siがドレイン電極膜およびソース電極膜に拡散して比抵抗を増加させることがないなど優れた効果を奏するものである。
実施例
ガラス基板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス基板)の上全面に蒸着によりアモルファスSi膜を200nmの厚さに成膜し、さらにこのアモルファスSi膜の上に厚さ:20nmの燐ドープアモルファスSi膜を成膜した。このアモルファスSi膜および燐ドープアモルファスSi膜を成膜したものを基板としてスパッタ装置に設置し、スパッタ装置の電源として直流方式を採用し、スパッタ装置の真空容器を到達真空度4×10−5Paになるまで真空引きし、次に酸素を表1に示す割合で含んだArガスを真空容器内に流し、スパッタ雰囲気圧力を0.67Paとした後、ターゲットと基板の間に設置したシャッターを閉じたまま出力:600Wで表1に示される時間空スパッタして前記燐ドープアモルファスSi膜の一部を酸化することにより表1に示される最大酸素含有量および厚さを有する燐ドープ酸化ケイ素膜を成膜した。
次に酸素の供給を停止し、Arガスのみで0.67Paの圧力で250nmの厚さになるまで無酸素銅膜および銅合金膜を成膜することにより前記燐ドープ酸化ケイ素膜の上に幅:20mm、長さ:40mmの寸法を有し表1に示される成分組成を有する無酸素銅膜および銅合金膜を形成し、本発明薄膜トランジスター中間体試験片1〜12および比較薄膜トランジスター中間体試験片1〜2を作製した。
本発明薄膜トランジスター中間体試験片1〜12および比較薄膜トランジスター中間体試験片1〜2を湿式エッチングして本発明薄膜トランジスター中間体試験片1〜12および比較薄膜トランジスター中間体試験片1〜2における無酸素銅膜および銅合金膜に縦:10mm、横:10mmの寸法の窓を開け、湿式エッチングした無酸素銅膜および銅合金膜と燐ドープ酸化ケイ素膜との界面の断面をTEMで5百万倍に拡大し、接触端部に生成する凹部の有無を観察し、その結果を表1に示した。
次に、この湿式エッチングした本発明薄膜トランジスター中間体試験片1〜12および比較薄膜トランジスター中間体試験片1〜2に形成されている無酸素銅膜および銅合金膜の比抵抗を4探針法で測定し、その結果を表1に示した後、さらに本発明薄膜トランジスター中間体試験片1〜12および比較薄膜トランジスター中間体試験片1を温度:300℃に保持しながらプラズマCVDを行い、厚さ:200nmを有するSiNx絶縁膜を成膜し、その後、SiNx絶縁膜をドライエッチングで剥離し、SiNx絶縁膜を成膜後の無酸素銅膜および銅合金膜の比抵抗を4探針法で測定しその結果を表1に示すことにより燐ドープ酸化ケイ素膜のバリア性を評価した。
さらに、SiNx絶縁膜をドライエッチングで剥離した後の燐ドープ酸化ケイ素膜の成分を測定した結果、SiNx絶縁膜を成膜後の燐ドープ酸化ケイ素膜には銅または銅およびその他の添加元素(Mn、Mg、Zn、AlまたはCa)が含まれていることがわかり、薄膜トランジスター中間体にSiNx絶縁膜を成膜して得られたこの発明の薄膜トランジスターのバリア膜には銅または銅およびその他の添加元素(Mn、Mg、Zn、AlまたはCa)が含まれていることがわかった。
従来例
実施例で作製したガラス基板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス基板)の上の燐ドープ酸化ケイ素膜の上にスパッタにより厚さ:50nmのMo薄膜を成膜し、次いでこのMo薄膜の上に実施例と同じ条件で厚さ:250nmの無酸素銅膜を成膜することにより従来薄膜トランジスター中間体試験片1を作製した。得られた従来薄膜トランジスター中間体試験片1の無酸素銅膜を縦:10mm、横:10mmの寸法の窓を開けるように湿式エッチングし、無酸素銅膜の界面の断面をTEMで5百万倍に拡大して観察した結果、複合膜の接触端部に凹部が生成していることがわかり、その結果を表1に示した。
次に、この湿式エッチングした従来薄膜トランジスター中間体試験片1に形成されている無酸素銅膜の比抵抗を4探針法で測定し、その結果を表1に示した後、さらに従来薄膜トランジスター中間体試験片1を温度:300℃に保持しながらプラズマCVDを行い、厚さ:200nmを有するSiNx絶縁膜を成膜し、その後、SiNx絶縁膜をドライエッチングで剥離し、SiNx絶縁膜を成膜後の無酸素銅膜の比抵抗を4探針法で測定しその結果を表1に示すことによりMo薄膜のバリア性を評価した。
Figure 2009070881
前記実施例、従来例および表1に示される結果から、下記の事項がわかった。
(a)本発明薄膜トランジスター中間体試験片1〜12のSiNx絶縁膜の成膜前後の無酸素銅膜および銅合金膜の比抵抗はほとんど変化がなく、また、従来薄膜トランジスター中間体試験片1のSiNx絶縁膜の成膜前後の無酸素銅膜の比抵抗もほとんど変化がないことから、燐ドープ酸化ケイ素膜がMoと同等のバリア性を有するが、従来薄膜トランジスター中間体試験片1には湿式エッチングに際して凹部が生成する。
(b)薄膜トランジスター中間体にSiNx絶縁膜を成膜して得られた薄膜トランジスターのバリア膜には銅または銅およびその他の添加元素(Mn、Mg、Zn、AlまたはCa)が含まれている。
(c)この発明の範囲から外れた値の比較薄膜トランジスター中間体試験片1〜2はSiNx絶縁膜を成膜する工程で無酸素銅膜中にSiが拡散して比抵抗が上昇する。
第1積層体の断面概略説明図である。 第2積層体の断面概略説明図である。 第3積層体の断面概略説明図である。 この発明の薄膜トランジスター中間体の断面概略説明図である。 この発明の薄膜トランジスターの断面概略説明図である。 従来の薄膜トランジスターの要部を説明するための断面概略説明図である。 従来の積層体の要部を説明するための断面概略説明図である。 従来の薄膜トランジスター中間体の断面概略説明図である。 図8の一部拡大断面概略説明図である。
符号の説明
1:ガラス基板、2:ゲート電極、3:SiNx膜、3´:SiNx膜、4:アモルファスSi膜、4´:燐ドープアモルファスSi膜、5:ドレイン電極、6:ソース電極、7:バリア膜、8:純銅膜または銅合金膜、9:積層体、10:従来の薄膜トランジスター中間体、11:凹部、12:燐ドープ酸化ケイ素膜、12´:Cu燐ドープ酸化ケイ素膜、13:第1積層体、14:第2積層体、15:第3積層体、16:この発明の薄膜トランジスター中間体、17:この発明の薄膜トランジスター

Claims (16)

  1. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上に純銅からなるドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
    前記バリア膜は、Si、燐、Cuおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター。
  2. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にMn:0.05〜1原子%を含有し、残部がCuからなるCu−Mn系銅合金で構成されたドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
    前記バリア膜は、Si、燐、Cu、Mnおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター。
  3. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にMg:0.05〜1原子%を含有し、残部がCuからなるCu−Mg系銅合金で構成されたドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
    前記バリア膜は、Si、燐、Cu、Mgおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター。
  4. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にZn:0.05〜1原子%を含有し、残部がCuからなるCu−Zn系銅合金で構成されたドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
    前記バリア膜は、Si、燐、Cu、Znおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター。
  5. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にAl:0.05〜1原子%を含有し、残部がCuからなるCu−Al系銅合金で構成されたドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
    前記バリア膜は、Si、燐、Cu、Alおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター。
  6. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にCa:0.05〜1原子%を含有し、残部がCuからなるCu−Ca系銅合金で構成されたドレイン電極膜およびソース電極膜を形成し、前記ドレイン電極膜およびソース電極膜の上に窒化珪素膜を被覆形成してなる薄膜トランジスターにおいて、
    前記バリア膜は、Si、燐、Cu、Caおよび酸素からなるCu燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター。
  7. 前記Cu燐ドープ酸化ケイ素膜からなるバリア膜は、酸素:20原子%以上を含むことを特徴とする請求項1、2、3、4、5または6記載の薄膜トランジスター。
  8. 前記Cu燐ドープ酸化ケイ素膜からなるバリア膜は、厚さ:1〜15nmの範囲内にあることを特徴とする請求項1、2、3、4、5、6または7記載の薄膜トランジスター。
  9. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上に純銅からなるドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスター中間体であって、
    前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター中間体。
  10. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にMn:0.05〜1原子%を含有し、残部がCuからなるCu−Mn系銅合金で構成されたドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスター中間体であって、
    前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター中間体。
  11. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にMg:0.05〜1原子%を含有し、残部がCuからなるCu−Mg系銅合金で構成されたドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスター中間体であって、
    前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター中間体。
  12. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にZn:0.05〜1原子%を含有し、残部がCuからなるCu−Zn系銅合金で構成されたドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスター中間体であって、
    前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター中間体。
  13. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にAl:0.05〜1原子%を含有し、残部がCuからなるCu−Al系銅合金で構成されたドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスターであって、
    前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター中間体。
  14. ガラス基板の上にゲート電極膜を形成し、前記ガラス基板およびゲート電極膜の上に窒化珪素膜を形成し、前記窒化珪素膜の上にアモルファスSi膜を形成し、前記アモルファスSi膜の上に燐ドープアモルファスSi膜を形成し、前記燐ドープアモルファスSi膜の上にバリア膜を形成し、前記バリア膜の上にCa:0.05〜1原子%を含有し、残部がCuからなるCu−Ca系銅合金で構成されたドレイン電極膜およびソース電極膜を形成してなる薄膜トランジスターであって、
    前記バリア膜は、Si、燐および酸素からなる燐ドープ酸化ケイ素膜で構成されていることを特徴とする薄膜トランジスター中間体。
  15. 前記燐ドープ酸化ケイ素膜からなるバリア膜は、酸素:20原子%以上を含むことを特徴とする請求項9、10、11、12、13または14記載の薄膜トランジスター中間体。
  16. 前記燐ドープ酸化ケイ素膜からなるバリア膜は、厚さ:1〜15nmの範囲内にあることを特徴とする請求項9、10、11、12、13、14または15記載の薄膜トランジスター中間体。
JP2007235105A 2007-09-11 2007-09-11 薄膜トランジスター Pending JP2009070881A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007235105A JP2009070881A (ja) 2007-09-11 2007-09-11 薄膜トランジスター

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007235105A JP2009070881A (ja) 2007-09-11 2007-09-11 薄膜トランジスター

Publications (1)

Publication Number Publication Date
JP2009070881A true JP2009070881A (ja) 2009-04-02

Family

ID=40606858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007235105A Pending JP2009070881A (ja) 2007-09-11 2007-09-11 薄膜トランジスター

Country Status (1)

Country Link
JP (1) JP2009070881A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047326A1 (ja) * 2008-10-24 2010-04-29 三菱マテリアル株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ
WO2010103587A1 (ja) * 2009-03-11 2010-09-16 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよびバリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット
JP2010251583A (ja) * 2009-04-17 2010-11-04 Hitachi Cable Ltd 配線構造の製造方法、及び配線構造
US8198657B2 (en) 2009-09-21 2012-06-12 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US8653515B2 (en) 2011-08-04 2014-02-18 Samsung Display Co., Ltd. Thin film transistor and thin film transistor array panel
US20140225119A1 (en) * 2008-08-19 2014-08-14 Altiam Services Ltd. Llc Liquid crystal display device
US20190109259A1 (en) 2009-11-27 2019-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697164A (ja) * 1992-09-11 1994-04-08 Mitsubishi Electric Corp 集積回路の配線及びその構造
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
JP2007017926A (ja) * 2005-06-07 2007-01-25 Kobe Steel Ltd 表示デバイス
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697164A (ja) * 1992-09-11 1994-04-08 Mitsubishi Electric Corp 集積回路の配線及びその構造
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
JP2007017926A (ja) * 2005-06-07 2007-01-25 Kobe Steel Ltd 表示デバイス
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9256110B2 (en) * 2008-08-19 2016-02-09 Xenogenic Development Limited Liability Company Liquid crystal display device
US20140225119A1 (en) * 2008-08-19 2014-08-14 Altiam Services Ltd. Llc Liquid crystal display device
WO2010047326A1 (ja) * 2008-10-24 2010-04-29 三菱マテリアル株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ
US8470651B2 (en) 2008-10-24 2013-06-25 Mitsubishi Materials Corporation Method for producing a thin film transistor, and a thin film transistor
US8658009B2 (en) 2009-03-11 2014-02-25 Mitsubishi Materials Corporation Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer
WO2010103587A1 (ja) * 2009-03-11 2010-09-16 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよびバリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット
JP2010212465A (ja) * 2009-03-11 2010-09-24 Mitsubishi Materials Corp バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるCu合金スパッタリングターゲット
JP2010251583A (ja) * 2009-04-17 2010-11-04 Hitachi Cable Ltd 配線構造の製造方法、及び配線構造
US8198657B2 (en) 2009-09-21 2012-06-12 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20190109259A1 (en) 2009-11-27 2019-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20200090939A (ko) * 2009-11-27 2020-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102183102B1 (ko) 2009-11-27 2020-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US11894486B2 (en) 2009-11-27 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8653515B2 (en) 2011-08-04 2014-02-18 Samsung Display Co., Ltd. Thin film transistor and thin film transistor array panel

Similar Documents

Publication Publication Date Title
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
JP2009070881A (ja) 薄膜トランジスター
TWI597849B (zh) Thin film transistor and method of manufacturing the same
TWI496197B (zh) Wiring structure
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
JP5285710B2 (ja) 薄膜トランジスタの製造方法
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法
JP5282086B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ
KR101261786B1 (ko) 배리어층을 구성층으로 하는 박막 트랜지스터 및 배리어층의 스퍼터 성막에 사용되는 Cu 합금 스퍼터링 타깃
JP2012094853A (ja) 配線構造
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
TWI379144B (en) A wired layer, a semiconducting device, and a liquid crystal display device
TW201112331A (en) Wiring layer structure and manufacturing method thereof
JP5315641B2 (ja) 薄膜トランジスター
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2013503459A (ja) 銅電極を有する薄膜トランジスタ(tft)
JPWO2008047667A1 (ja) 配線用積層膜及び配線回路
JP5315701B2 (ja) 薄膜トランジスター
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2009038284A (ja) 薄膜トランジスター
JP5218810B2 (ja) 薄膜トランジスター
JP2009043798A (ja) 薄膜トランジスター
JP5464667B2 (ja) 配線用Cu合金を用いた接続構造及び配線用Cu合金からなるスパッタリングターゲット
JP2010258347A (ja) 表示装置およびこれに用いるCu合金膜
JP2012109465A (ja) 表示装置用金属配線膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100330

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A02 Decision of refusal

Effective date: 20130207

Free format text: JAPANESE INTERMEDIATE CODE: A02