JP5285710B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5285710B2
JP5285710B2 JP2010534813A JP2010534813A JP5285710B2 JP 5285710 B2 JP5285710 B2 JP 5285710B2 JP 2010534813 A JP2010534813 A JP 2010534813A JP 2010534813 A JP2010534813 A JP 2010534813A JP 5285710 B2 JP5285710 B2 JP 5285710B2
Authority
JP
Japan
Prior art keywords
layer
forming
gas
film
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010534813A
Other languages
English (en)
Other versions
JPWO2010047326A1 (ja
Inventor
悟 高澤
暁 石橋
忠 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Ulvac Inc
Original Assignee
Mitsubishi Materials Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp, Ulvac Inc filed Critical Mitsubishi Materials Corp
Priority to JP2010534813A priority Critical patent/JP5285710B2/ja
Publication of JPWO2010047326A1 publication Critical patent/JPWO2010047326A1/ja
Application granted granted Critical
Publication of JP5285710B2 publication Critical patent/JP5285710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は銅合金から成る電極膜を有するトランジスタと、そのトランジスタの製造方法に関する。
現状ＴＦＴ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）パネルの大型化により、低抵抗なＡｌ系配線が広く用いられている。最近、大型テレビの普及とともに、ＴＦＴパネルも年々大型化しており、配線の低抵抗化とパネルの低コスト化のため、Ａｌ系配線に替わり、より低抵抗なＣｕ系配線への要求が高まっている。
Ｃｕ系配線をＴＦＴパネルに用いた場合、ガラス基板や下地膜との密着性が悪く、下地となるＳｉ層との間で原子の拡散が発生する（バリア性の劣化）等の問題がある。一般的にＡｌ系配線では、Ｍｏ系やＴｉ系のバリアメタル層が用いられている。
ただし、Ｍｏはウェットエッチングが容易だが材料価格が高価であるという問題があり、またＴｉは材料価格が比較的安価であるがウェットエッチングが困難であるという問題がある。それぞれコストアップの一因となっている。
本発明の発明者等はＣｕ−Ｍｇ、Ｃｕ−Ｚｒ等のＣｕ合金ターゲット（特許文献１）、または純Ｃｕターゲットを用い（特許文献２）、下地層を酸素混合スパッタにより形成する技術を開発している。
上記技術により、ガラス基板や下地層との界面に酸化物（Ｃｕx−Ｏy、Ｘx−Ｏy、Ｃｕx−Ｘy−Ｏz、Ｘは合金添加元素）が形成され、その酸化層が密着兼バリア層となる。さらに、Ｍｏ系やＴｉ系のバリアメタル層が不要となり、低抵抗かつ低コストなＣｕ配線プロセスが可能となる。
ＷＯ２００８／０８１８０６号パンフレット ＷＯ２００８／０８１８０５号パンフレット
しかしながら、最近のＴＦＴ工程において、ソース、ドレイン電極形成後に水素プラズマ処理を行なう必要があり、その際、上記技術で形成されたＣｕ配線の密着性が劣化する等の問題が発生している。Ｃｕ−Ｍｇ、Ｃｕ−Ｚｒ等のＣｕ合金ターゲットの場合、界面に形成された酸化物は水素プラズマによって還元され、密着性が劣化することが確認されている。
本発明の発明者等は、水素プラズマによって還元されないＣｕ合金添加元素を調査研究した結果、Ｃａ含有酸化物を見出し、本発明を創作するに至った。
係る知見に基づいて成された本発明は、処理対象物上にゲート電極を形成するゲート電極形成工程と、前記ゲート電極上にゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層上に半導体層から成る高抵抗半導体層を形成する高抵抗半導体層形成工程と、前記半導体層上にオーミックコンタクト層を形成するオーミックコンタクト層形成工程と、前記オーミックコンタクト層上に金属配線膜を形成する金属配線膜形成工程と、前記オーミックコンタクト層と前記金属配線膜をパターニングして、前記オーミックコンタクト層からソース領域とドレイン領域とを形成し、前記金属配線膜から、前記ソース領域上のソース電極と前記ドレイン領域上のドレイン電極とを形成し、前記高抵抗半導体層を露出させるエッチング工程と、前記エッチング工程の後に、前記高抵抗半導体層表面と、前記ソース電極表面と、前記ドレイン電極表面とを露出させた状態で水素ガスを含むプラズマに曝すプラズマ暴露工程と、を有し、前記金属配線膜形成工程は、真空雰囲気中で、Ｃａと銅とを含有する銅合金ターゲットを、スパッタリングガスと酸化性ガスとを含むガスを導入してスパッタリングし、前記オーミックコンタクト層上に、銅とＣａと酸素とを含有する密着層を形成する密着層形成工程と、を含む薄膜トランジスタの製造方法であって、前記銅合金ターゲットはＣａを０．５原子％以上５．０原子％以下の割合で含有し、前記酸化性ガスにはＯ 2 ガスを用い、前記Ｏ 2 ガスは前記スパッタリングガス１００体積部に対し、３体積部以上１５体積部以下の範囲で含有させる薄膜トランジスタの製造方法である。
さらに、本発明は、前記金属配線膜形成工程には、前記密着層形成工程後に、前記密着層よりも低抵抗の金属低抵抗層を前記密着層上に形成する金属低抵抗層形成工程が設けられた薄膜トランジスタの製造方法である。
本発明は、前記金属低抵抗層は、銅合金又は純銅からなる薄膜トランジスタの製造方法である。
なお、本発明では、ポリシリコン、アモルファスシリコン等のシリコンを主成分とする半導体をシリコン層と呼ぶ。
水素プラズマによって還元されることのない安定した酸化物が下地層との界面に形成され、良好な密着性及びバリア性を得ることが可能となる。
（ａ）〜（ｃ）：本発明のトランジスタ製造方法を説明するための図(１) （ａ）〜（ｂ）：本発明のトランジスタ製造方法を説明するための図(２) （ａ）〜（ｃ）：本発明のトランジスタ製造方法を説明するための図(３) 金属配線膜を説明するための図 本発明のトランジスタを製造する成膜装置を説明するための図
５……トランジスタ
１０……処理対象物
１２……ゲート電極
１６……高抵抗半導体層
１８……オーミックコンタクト層
２０ａ、２０ｂ……金属配線膜
２７……ソース電極膜
２８……ドレイン電極膜
３１……ソース領域
３２……ドレイン領域
５１……密着層
５２……金属低抵抗層
１１１……銅合金ターゲット
１１２……純銅ターゲット
図１(ａ)の符号１０は、本発明のトランジスタ製造方法で用いられる処理対象物を示している。
処理対象物１０を説明すると、該処理対象物１０は、ガラス等から成る透明基板１１を有しており、透明基板１１上には、ゲート電極１２と画素電極１３が離間して配置されている。
透明基板１１上には、ゲート電極１２と画素電極１３を覆って、絶縁物層から成るゲート絶縁層１４と、シリコン層から成る高抵抗半導体層１６と、不純物添加によって高抵抗半導体層１６よりも抵抗値が低いシリコン層であるオーミックコンタクト層１８とが、透明基板１１側からこの順序で配置されている。
高抵抗半導体層１６はノンドープのａ-Ｓｉが、オーミックコンタクト層１８はリンをドープしたｎ型のａ-Ｓｉが、好適に使用される。
高抵抗半導体層１６とオーミックコンタクト層１８とは、アモルファスシリコンで構成されているが、多結晶シリコンであってもよい。ゲート絶縁層１４は、窒化シリコン薄膜等の絶縁膜であり、酸窒化シリコン膜や他の絶縁膜でもよい。
図５の符号１００は、その処理対象物１０の表面に金属配線膜を形成する成膜装置を示している。
成膜装置１００は、搬出入室１０２と、第一の成膜室１０３ａと、第二の成膜室１０３ｂとを有している。搬出入室１０２と第一の成膜室１０３ａの間と、第一の成膜室１０３ａと第二の成膜室１０３ｂの間は、ゲートバルブ１０９ａ、１０９ｂを介してそれぞれ接続されている。第一の成膜室１０３ａと第二の成膜室１０３ｂには、ヒータ１０６ａ、１０６ｂがそれぞれ配置されている。
搬出入室１０２と、第一、第二の成膜室１０３ａ、１０３ｂには、真空排気系１１３、１１４ａ、１１４ｂがそれぞれ接続されており、ゲートバルブ１０９ａ、１０９ｂを閉じ、第一、第二の成膜室１０３ａ、１０３ｂの内部を真空排気しておく。
次いで、搬出入室１０２と大気の間の扉を開け、搬出入室１０２の内部に処理対象物１０を搬入し、扉を閉じ、搬出入室１０２の内部を真空排気した後、ゲートバルブ１０９ａを開け、処理対象物１０を第一の成膜室１０３ａの内部に移動させ、基板ホルダ１０８に保持させる。
第一、第二の成膜室１０３ａ、１０３ｂの内部の底壁側には、銅合金ターゲット１１１と、純銅ターゲット１１２がそれぞれ配置されており、処理対象物１０は、オーミックコンタクト層１８が各ターゲット１１１、１１２と対面できるように、基板ホルダ１０８に保持される。
第一、第二の成膜室１０３ａ、１０３ｂにはガス導入系１０５ａ、１０５ｂがそれぞれ接続されており、第一の成膜室１０３ａの内部を真空排気しながらガス導入系１０５ａからスパッタリングガスと酸化性ガスを導入し、銅合金ターゲット１１１をスパッタリングすると、銅合金ターゲット１１１の構成材料から成るスパッタリング粒子がオーミックコンタクト層１８の表面に到達し、オーミックコンタクト層１８と接触した密着層が形成される。
銅合金ターゲット１１１は、Ｃａ(カルシウム)と銅とを含有している。銅合金ターゲット１１１には、必要に応じて銅とＣａ以外の金属（例えばＴｉ、Ｚｒ、Ｍｇ、Ａｌ、Ｎｉ、Ｍｎのうちいずれか１種以上）を添加金属として添加することもできる。
銅の原子数と、Ｃａの原子数と、他の添加金属の原子数の合計を１００とした場合に、銅合金ターゲット１１１中にＣａは０．１以上５．０以下含まれる。即ち、銅合金ターゲット１１１中に、Ｃａは０．１原子％以上５．０原子％以下の割合で含有されている。
銅合金ターゲット１１１が、酸化性ガスが混合された雰囲気でスパッタリングされると、処理対象物１０との界面には、銅を主成分とし、Ｃａ含有酸化物の密着層が形成される。
次に、処理対象物１０が保持された基板ホルダ１０８を第二の成膜室１０３ｂに移動させ、ガス導入系１０５ｂからスパッタリングガスを導入し、純銅ターゲット１１２をスパッタリングすると、処理対象物１０の表面に、純銅ターゲット１１２の構成材料（銅原子）から成るスパッタリング粒子が到達する。その結果、密着層の表面に純銅から成る金属低抵抗層が形成される。第二の成膜室１０３ｂでは、酸化性ガスは導入しない。ここでは、Ｃｕが５０原子％よりも多い合金薄膜を、Ｃｕを主成分とする金属低抵抗層とする。
尚、第二の成膜室１０３ｂを設けず、第一の成膜室１０３ａで密着層を形成した後に、酸素の導入を止め、Ｃａを含む銅合金ターゲット１１１をスパッタして、金属低抵抗層を形成してもよい。
図１(ｂ)の符号２０ａは、密着層と金属低抵抗層とで構成される金属配線膜を示しており、図４の符号５１、５２は、それぞれ密着層と金属低抵抗層を示している。
金属配線膜２０ａのゲート電極１２上に位置する部分の表面にレジスト膜を配置し、金属配線膜２０ａと、オーミックコンタクト層１８と、高抵抗半導体層１６とから成る積層膜をエッチングし、積層膜のレジスト膜で覆われていない部分を除去する。
図１(ｃ)は、積層膜のエッチング後、レジスト膜を除去した状態であり、符号２０ｂはレジスト膜で覆われて残った金属配線膜を示している。
次に、図２(ａ)に示すように、金属配線膜２０ｂ上にパターニングしたレジスト膜２２を配置し、レジスト膜２２の開口２４の底面に、金属配線膜２０ｂの表面が露出された状態で、リン酸・硝酸・酢酸の混合液、硫酸・硝酸・酢酸の混合液、又は塩化第二鉄の溶液等のエッチング液に浸漬すると、金属配線膜２０ｂの露出部分がエッチングされ、金属配線膜２０ｂがパターニングされる。
このパターニングによって、金属配線膜２０ｂのゲート電極１２上の部分に底面にオーミックコンタクト層１８が露出する開口２４が形成され、金属配線膜２０ｂは開口２４によって分離され、図２(ｂ)に示すように、ソース電極膜２７とドレイン電極膜２８が形成される。
次いでエッチング装置内に搬入して開口２４底面に露出するオーミックコンタクト層１８をエッチングガスのプラズマに曝してエッチングし、オーミックコンタクト層１８に形成した開口２４の底面に高抵抗半導体層１６を露出させる（図３（ａ））。
オーミックコンタクト層１８に形成された開口２４はゲート電極１２の上方に位置しており、開口２４によって、オーミックコンタクト層１８は、ソース領域３１とドレイン領域３２に分離される。これにより、本発明の逆スタガ型（ゲート電極が下にあるボトムゲート型）のトランジスタ５が得られる。
開口２４の底面には、高抵抗半導体層１６の表面が露出しており、高抵抗半導体層１６がオーミックコンタクト層１８をエッチングする際のエッチングガスプラズマに曝されると、高抵抗半導体層１６表面から水素原子が失われ、ダングリングボンドが形成されてしまう。
このダングリングボンドはリーク電流などのＴＦＴの特性不良の原因となる。ダングリングボンドを水素で再修飾するために、図３(ａ)に示すように、ソース電極膜２７とドレイン電極膜２８とを露出させた状態で、水素を導入して水素プラズマを発生させ、開口２４の底部に露出する高抵抗半導体層１６を水素ガスプラズマに曝すと、高抵抗半導体層１６表面のシリコン原子は水素と結合し、ダングリングボンドは消滅する。
本発明の金属配線膜２０ａ(２０ｂ)では、ソース電極膜２７やドレイン電極膜２８が、銅を主成分とし、０．１原子％以上５．０原子％以下の割合でＣａが含有された密着層５１を有している。
ここで、密着層５１中のＣａの割合とは、密着層５１に含まれるＣａの原子数から、密着層５１に含まれる金属成分（銅、Ｃａ、及び他の添加金属）の合計原子数を除した値に１００を乗じた値である。
その密着層５１がトランジスタのシリコンや二酸化シリコンと密着しており、ソース電極膜２７とドレイン電極膜２８が水素プラズマに曝されても、オーミックコンタクト層１８(ソース領域３１やドレイン領域３２)との界面に形成されたＣａ含有酸化物は還元されず、ソース電極膜２７やドレイン電極膜２８等の金属配線膜２０ａ(２０ｂ)で構成されている電極膜は剥離しない。
水素プラズマの処理を行なった後、 図３(ｂ)に示すように、窒化シリコン膜（ＳｉＮx）等のパッシベーション膜３４を形成し、パッシベーション膜３４にコンタクトホール３７を形成した後、同図(ｃ)に示すように、ソース電極膜２７又はドレイン電極膜２８と画素電極１３等の間を接続する透明電極膜３６を形成する。
なお、シリコン層（ポリシリコン層、アモルファスシリコン層を含む）のエッチングに使用可能なガスは、Ｃｌ2、ＨＢｒ、ＨＣｌ、ＣＢｒＦ3、ＳｉＣｌ4、ＢＣｌ3、ＣＨＦ3、ＰＣｌ3、ＨＩ、Ｉ2等がある。これらのハロゲンガスは１種類を単独でエッチングガスに用いてもよいし、２種類以上を混合してエッチングガスに用いてもよい。更に、エッチングガスに、Ｏ2、Ｎ2、ＳＦ6、Ｎ2、Ａｒ、ＮＨ3等ハロゲンガス以外の添加ガスを添加してもよい。
窒化ケイ素（ＳｉＮ）や、酸化ケイ素（ＳｉＯ2）ＧａＡｓ、ＳｎＯ2、Ｃｒ、Ｔｉ、ＴｉＮ、Ｗ、Ａｌ等の他のエッチング対象物をエッチングする際にも、上記ハロゲンガスを用いることが可能である。
ポリシリコンのエッチングガスとしては、例えばＣｌ2、Ｃｌ2＋ＨＢｒ、Ｃｌ2＋Ｏ2、ＣＦ4＋Ｏ2、ＳＦ6、Ｃｌ2＋Ｎ2、Ｃｌ2＋ＨＣｌ、ＨＢｒ＋Ｃｌ2＋ＳＦ6等がある。
Ｓｉのエッチングガスとしては、例えばＳＦ6、Ｃ4Ｆ8、ＣＢｒＦ3、ＣＦ4＋Ｏ2、Ｃｌ2、ＳｉＣｌ4＋Ｃｌ2、ＳＦ6＋Ｎ2＋Ａｒ、ＢＣｌ2＋Ｃｌ2＋Ａｒ、ＣＦ4、ＮＦ3、ＳｉＦ4、ＢＦ3、ＸｅＦ2、ＣｌＦ3、ＳｉＣｌ4、ＰＣｌ3、ＢＣｌ3、ＨＣｌ、ＨＢｒ、Ｂｒ2、ＨＩ、Ｉ2等がある。
アモルファスシリコンのエッチングガスとしては、例えばＣＦ4＋Ｏ2、Ｃｌ2＋ＳＦ6等がある。スパッタリングガスはＡｒに限定されず、Ａｒ以外にもＮｅ、Ｘｅ等を用いることもできる。酸化性ガスもＯ2に限定されず、化学構造中に酸素原子を有するものであれば、例えば、Ｏ2以外にも、ＣＯ2、Ｈ2Ｏ等を用いることもできる。これらの酸化性ガスは単独で用いても良いし、二種類以上を混合して用いてもよい。
また、本発明により形成された密着層５１は、ＴＦＴのソース電極、ドレイン電極だけでなく、ＴＦＴのゲート電極、半導体素子や配線板等の他の電子部品のバリア膜や電極（配線膜）に用いることができる。
スパッタリングガスにアルゴンガスを用い、酸化性ガスに酸素ガスを用いて銅合金ターゲット１１１をスパッタリングし、ガラス基板又はＳｉ層上に密着層を５０ｎｍ形成した後、アルゴンガスを用いて純銅ターゲット１１２をスパッタリングし、密着層上に金属低抵抗層を３００ｎｍ形成し、二層構造の金属配線膜を得た。基板温度は１００℃、スパッタリングガスはＡｒガス、スパッタリング圧力は０．４Ｐａであった。
尚、Ｓｉ層は、ガラス基板表面に、窒化ケイ素（ＳｉＮx）と、アモルファスシリコン層（ａ−Ｓｉ）と、ｎ型アモルファスシリコン層（ｎ+ａ−Ｓｉ）が記載した順番に形成されたものである。
形成した金属配線膜の表面を露出させ、水素プラズマに暴露した後、その表面に窒化シリコン膜を形成した。
水素ガスプラズマ処理は、水素ガス流量５００ｓｃｃｍ、圧力２００Ｐａ、基板温度２５０℃、パワー３００Ｗ、時間６０秒である。
シリコン窒化膜は、基板を配置したＣＶＤ装置内に、ＳｉＨ4：２０ｓｃｃｍ、ＮＨ3ガス３００ｓｃｃｍ、Ｎ2ガス５００ｓｃｃｍの割合で各ガスを導入し、圧力１２０Ｐａ、基板温度２５０℃、パワー３００Ｗで形成した。
ガラス基板に形成した金属配線膜について水素プラズマに暴露する前の密着性(as depo. 密着性)を調べた。更に、ガラス基板に形成した金属配線膜と、Ｓｉ層に形成した金属配線膜の両方について、水素プラズマに暴露し、表面に窒化シリコン膜を形成した後の密着性を調べた。
尚、密着性は、粘着テープを接着した後、剥離するテープテストによって測定し、ガラス基板表面又はＳｉ層表面が露出したものを「×」とし、それ以外を「○」として評価した。
銅合金ターゲット１１１中のＣａの含有割合と酸化性ガスの導入割合を異ならせ、実験した。評価結果は「密着性」として、銅合金ターゲット１１１中のＣａの含有割合と、酸化性ガスの導入割合と共に、下記表１に示す。
また、Ｓｉ層に形成した金属配線膜について、真空雰囲気中でアニール処理をし、金属配線膜をエッチング除去した後、その表面をＳＥＭで観察し、シリコン中への銅の拡散の有無を観察した。
上記各実験では、スパッタリングガスはアルゴンガス、酸化性ガスは酸素ガス、スパッタリング雰囲気中のスパッタリングガス分圧は０．４Ｐａである。
観察結果を下記表１中に「バリア性」として示す。拡散が観察されたものを「×」、観察されなかったものを「○」と記載した。
Figure 0005285710
銅合金ターゲット１１１に変えて純銅ターゲット１１２を用いた場合と、Ｃａに変え、添加元素にＭｇを用いた場合の実験結果を表２に記載する。
Figure 0005285710
尚、上記表１、２中のＯ2添加量は、スパッタリングガスの導入量（体積）を１００とした場合のＯ2の導入量（体積）である。
以上の結果により、Ｃａは銅合金ターゲット１１１中に０．１原子％以上含有されていると、密着性(Ｈ2プラズマ処理前及び後の密着性)とバリア性が良好であることが分かる。
また、上記表１から、Ｃａは銅合金ターゲット１１１中に５原子％含まれている場合も、密着性とバリア性が良好であり、本発明でＣａの添加量の上限は５原子％以上にあることが分かる。しかし、Ｃａの含有量が多くなりすぎると、銅合金ターゲット１１１の成形が困難になるので、Ｃａ含有量の上限は５原子％が好ましい。
また、酸化性ガスはアルゴンガス１００体積部の導入量に対し、３体積部以上２０体積部以下の範囲で導入すればよいことがわかる。

Claims (3)

  1. 処理対象物上にゲート電極を形成するゲート電極形成工程と、
    前記ゲート電極上にゲート絶縁層を形成するゲート絶縁層形成工程と、
    前記ゲート絶縁層上に半導体層から成る高抵抗半導体層を形成する高抵抗半導体層形成工程と、
    前記半導体層上にオーミックコンタクト層を形成するオーミックコンタクト層形成工程と、
    前記オーミックコンタクト層上に金属配線膜を形成する金属配線膜形成工程と、
    前記オーミックコンタクト層と前記金属配線膜をパターニングして、前記オーミックコンタクト層からソース領域とドレイン領域とを形成し、前記金属配線膜から、前記ソース領域上のソース電極と前記ドレイン領域上のドレイン電極とを形成し、前記高抵抗半導体層を露出させるエッチング工程と、
    前記エッチング工程の後に、前記高抵抗半導体層表面と、前記ソース電極表面と、前記ドレイン電極表面とを露出させた状態で水素ガスを含むプラズマに曝すプラズマ暴露工程と、
    を有し、
    前記金属配線膜形成工程は、真空雰囲気中で、Ｃａと銅とを含有する銅合金ターゲットを、スパッタリングガスと酸化性ガスとを含むガスを導入してスパッタリングし、前記オーミックコンタクト層上に、銅とＣａと酸素とを含有する密着層を形成する密着層形成工程と、を含む薄膜トランジスタの製造方法であって、
    前記銅合金ターゲットはＣａを０．５原子％以上５．０原子％以下の割合で含有し、
    前記酸化性ガスにはＯ 2 ガスを用い、前記Ｏ 2 ガスは前記スパッタリングガス１００体積部に対し、３体積部以上１５体積部以下の範囲で含有させる薄膜トランジスタの製造方法。
  2. 前記金属配線膜形成工程には、前記密着層形成工程後に、前記密着層よりも低抵抗の金属低抵抗層を前記密着層上に形成する金属低抵抗層形成工程が設けられた請求項１記載の薄膜トランジスタの製造方法。
  3. 前記金属低抵抗層は、銅合金又は純銅からなる請求項１又は２のいずれか１項記載の薄膜トランジスタの製造方法。

JP2010534813A 2008-10-24 2009-10-20 薄膜トランジスタの製造方法 Active JP5285710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010534813A JP5285710B2 (ja) 2008-10-24 2009-10-20 薄膜トランジスタの製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008273737 2008-10-24
JP2008273737 2008-10-24
JP2009115690 2009-05-12
JP2009115690 2009-05-12
JP2010534813A JP5285710B2 (ja) 2008-10-24 2009-10-20 薄膜トランジスタの製造方法
PCT/JP2009/068059 WO2010047326A1 (ja) 2008-10-24 2009-10-20 薄膜トランジスタの製造方法、薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2010047326A1 JPWO2010047326A1 (ja) 2012-03-22
JP5285710B2 true JP5285710B2 (ja) 2013-09-11

Family

ID=42119363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010534813A Active JP5285710B2 (ja) 2008-10-24 2009-10-20 薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (1) US8470651B2 (ja)
JP (1) JP5285710B2 (ja)
KR (1) KR101184240B1 (ja)
CN (1) CN102203947B (ja)
TW (1) TWI445095B (ja)
WO (1) WO2010047326A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5354781B2 (ja) * 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
JP5463794B2 (ja) * 2009-08-24 2014-04-09 三菱マテリアル株式会社 半導体装置及びその製造方法
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR20130066247A (ko) * 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5888501B2 (ja) * 2012-02-16 2016-03-22 三菱マテリアル株式会社 薄膜配線形成方法
FR2995134B1 (fr) * 2012-09-05 2015-12-18 Commissariat Energie Atomique Procede de gravure d'un materiau semiconducteur cristallin par implantation ionique puis gravure chimique a base de chlorure d'hydrogene
US8962403B2 (en) * 2012-11-19 2015-02-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method for switch and array substrate using etching solution comprising amine
CN104064454A (zh) * 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板
KR102027363B1 (ko) * 2018-12-17 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349637A (ja) * 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
JP5234306B2 (ja) * 2006-10-18 2013-07-10 三菱マテリアル株式会社 熱欠陥発生が少なくかつ表面状態の良好なｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット
CN102097472A (zh) * 2006-12-28 2011-06-15 株式会社爱发科 布线膜的形成方法、晶体管以及电子装置
JP4840172B2 (ja) 2007-02-07 2011-12-21 三菱マテリアル株式会社 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線および電極
JP2009070881A (ja) * 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター
JP5269533B2 (ja) * 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
JP5360959B2 (ja) * 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349637A (ja) * 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置

Also Published As

Publication number Publication date
US8470651B2 (en) 2013-06-25
KR101184240B1 (ko) 2012-09-21
CN102203947A (zh) 2011-09-28
CN102203947B (zh) 2013-06-19
KR20110063835A (ko) 2011-06-14
JPWO2010047326A1 (ja) 2012-03-22
TWI445095B (zh) 2014-07-11
US20110233550A1 (en) 2011-09-29
WO2010047326A1 (ja) 2010-04-29
TW201025459A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
JP5285710B2 (ja) 薄膜トランジスタの製造方法
JP5282086B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ
JP5282085B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
WO2010103587A1 (ja) バリア層を構成層とする薄膜トランジスターおよびバリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
JP2009070881A (ja) 薄膜トランジスター
JP4855315B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
JPWO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
JP2009170769A (ja) 薄膜トランジスター
Yu et al. The properties of Cu metallization based on CuMgAl alloy buffer layer
TW201030819A (en) Al alloy film for display device, thin film transistor substrate, method for manufacturing same, and display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130531

R150 Certificate of patent or registration of utility model

Ref document number: 5285710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250