JPWO2010143609A1 - 電子装置の形成方法、電子装置、半導体装置及びトランジスタ - Google Patents

電子装置の形成方法、電子装置、半導体装置及びトランジスタ Download PDF

Info

Publication number
JPWO2010143609A1
JPWO2010143609A1 JP2011518532A JP2011518532A JPWO2010143609A1 JP WO2010143609 A1 JPWO2010143609 A1 JP WO2010143609A1 JP 2011518532 A JP2011518532 A JP 2011518532A JP 2011518532 A JP2011518532 A JP 2011518532A JP WO2010143609 A1 JPWO2010143609 A1 JP WO2010143609A1
Authority
JP
Japan
Prior art keywords
film
layer
atoms
conductive wiring
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011518532A
Other languages
English (en)
Inventor
悟 高澤
悟 高澤
雅紀 白井
雅紀 白井
石橋　暁
暁 石橋
忠 増田
忠 増田
保夫 中台
保夫 中台
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2010143609A1 publication Critical patent/JPWO2010143609A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

導電性配線膜の抵抗率を上昇させない技術を提供する。化学構造中にＳｉ原子を有するガスに高温で曝される導電性配線膜９ａ、９ｂの表面には、Ｃａを０．３原子％以上の含有率で含有する導電層５２を設ける。導電層５２の表面にＳｉを含有するゲート絶縁層や保護膜を形成する際に、導電層５２が化学構造中にＳｉを有する原料ガスに曝されても、導電層５２の内部にはＳｉ原子が拡散しないため、抵抗値は上昇しない。ガラス基板やシリコン半導体からのＳｉ拡散を防止するために、密着層としてＣｕＣａＯ層を形成することもできる。

Description

本発明は電子装置、半導体装置及びトランジスタに係り、特に、液晶表示装置の導電性配線膜の低抵抗化に関する。
従来より、ＴＦＴ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）パネルにはＡｌ系配線が広く用いられているが、最近では、大型テレビの普及とともにＴＦＴパネルが増々大型化し、配線の低抵抗化とパネルの低コスト化が求められている。そのため、Ａｌ系配線に替わり、より低抵抗なＣｕ系配線へ変更する要求が高まっている。
Ｃｕ系配線をＴＦＴパネルに用いた場合には、ガラス基板や下地膜との密着性が悪く、下地となるＳｉ層との間で原子の拡散が発生する（バリア性の劣化）等の問題がある。
一般的にＡｌ系配線では、Ｍｏ系やＴｉ系のバリアメタル層が用いられているため、Ｍｏ膜やＴｉ膜から成る密着層を剥離防止のためにガラス基板やＳｉ半導体と接触する下層に形成し、密着層上にＣｕ層を形成して二層構造の導電性配線膜とすれば、密着層が接着層とバリア層の両方になり、ガラス基板からの剥離防止やＳｉ半導体やガラス基板からのＣｕ層へのＳｉ拡散防止の効果がある。
しかし、Ｃｕ系配線の場合、ガラス基板とＣｕ層との間や、シリコン半導体とＣｕ層との間に密着層を配置しても、ガラス基板やシリコン半導体からのＳｉの拡散は防止できるが、密着層上にＣｕ層などの導電性配線膜を形成した後のプロセス中に、導電性配線膜の抵抗率が上昇してしまうという問題が発生した。
特開２００９−０７０８８１ 特表２００８−５０６０４０
本発明の課題は、導電性配線膜の抵抗率を上昇させない技術を提供することにある。
本発明の発明者等は、Ｃｕ層が化学構造中にＳｉを有するガスと高温で接触すると、Ｓｉ原子がＣｕ層中に拡散し、その結果、Ｃｕ層の抵抗率が上昇することを発見した。
そして、Ｓｉの拡散を防止するためには、拡散防止のために、Ｃｕ層中にＣａを含有させればよいことを見い出し、本発明の創作に至った。
そしてＳｉ拡散を有効に防止できるＣａのＣｕ層への含有率も本発明の発明者等によって見出した。
そのような発見に基づいて創作された本発明は、電子装置の形成方法であって、少なくとも表面にＣｕとＣａを含む導電性配線膜を形成する工程と、前記導電性配線膜の表面にシリコンを含む絶縁層を形成する工程と、を有し、前記導電性配線膜は、少なくともＣｕ原子を５０原子％より多く含有し、Ｃａ原子を、Ｃｕの原子数とＣａの原子数の合計の原子数に対し、０．３原子％以上含有する電子装置の形成方法である。
また、本発明は、Ｃａ原子を、Ｃｕの原子数とＣａの原子数の合計原子数に対し、５．０原子％以下の範囲で含有する電子装置の形成方法である。
また、本発明は、前記絶縁層を形成する工程は、シラン系ガスを導入してＣＶＤ法により前記導電性配線膜上でシリコン化合物を形成する工程を有する電子装置の形成方法である。
また、本発明は、少なくとも表面にＣｕとＣａを含む導電性配線膜と、シリコンを含み、前記導電性配線膜の表面に形成された絶縁層と、を有し、前記導電性配線膜は、少なくともＣｕを５０原子％より多く含有し、Ｃａ原子をＣｕの原子数とＣａの原子数の合計原子数に対し、０．３原子％以上含有する電子装置である。
また、本発明は、少なくとも表面にＣｕとＣａを含む導電性配線膜と、前記導電性配線膜の表面に形成されるシリコンを含む絶縁層と、を有し、前記導電性配線膜は、少なくともＣｕを５０原子％より多く含有し、ＣａをＣｕの原子数とＣａの原子数の合計原子数に対し、０．３原子％以上含有する半導体装置である。
また、本発明は、少なくとも表面にＣｕとＣａを含む導電性配線膜と、前記導電性配線膜の表面に形成されるシリコンを含む絶縁層と、を有し、前記導電性配線膜は、少なくともＣｕを５０原子％より多く含有し、ＣａをＣｕの原子数とＣａの原子数の合計の原子数に対し、０．３原子％以上含有するトランジスタである。
また、本発明は、ゲート電極膜が前記導電性配線膜で形成され、前記ゲート電極膜に接触するゲート絶縁膜が前記絶縁層で形成されたトランジスタである。
また、本発明は、前記ゲート絶縁膜は、Ｓｉを含む原料ガスが前記ゲート電極膜と接触して形成されたトランジスタである。
また、本発明は、ソース領域と、前記ソース領域とは離間して配置されたドレイン領域と、前記ソース領域と前記ドレイン領域の間に位置する半導体領域とを有し、前記ゲート絶縁膜は前記半導体領域に接触して配置され、前記ゲート電極膜は前記ゲート絶縁膜と接触して配置され、前記ゲート電極膜に電圧を印加して前記半導体領域に形成する電荷層によって、前記ソース領域と前記ドレイン領域の間が導通状態になるトランジスタである。
また、本発明は、ソース電極膜とドレイン電極膜とが前記導電性配線膜で形成され、前記ソース電極膜と前記ドレイン電極膜に接触する絶縁膜もしくは層間絶縁膜が前記絶縁層で形成されたトランジスタである。
また、本発明は、前記絶縁膜は、Ｓｉを含む原料ガスが前記ソース電極膜と前記ドレイン電極膜とに接触して形成されたトランジスタである。
また、本発明は、ソース領域と、前記ソース領域とは離間して配置されたドレイン領域と、前記ソース領域と前記ドレイン領域の間に位置する半導体領域と、前記半導体領域に接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜と接触して配置されたゲート電極膜とを有し、前記ゲート電極膜に電圧を印加して前記半導体領域に形成する電荷層によって、前記ソース領域と前記ドレイン領域の間が導通されるトランジスタである。
導電性配線膜上にＳｉを含有する薄膜を形成しても、導電性配線膜の抵抗値は上昇しない。
導電層の抵抗値は小さいので、導電層によって導電性配線膜を形成することができ、また、密着層と導電層の二層で導電性配線膜を構成することもできる。
：本発明の液晶表示装置を製造する工程を説明するための図(１) ：本発明の液晶表示装置を製造する工程を説明するための図(１) ：本発明の液晶表示装置を製造する工程を説明するための図(１) ：本発明の液晶表示装置を製造する工程を説明するための図(２) ：本発明の液晶表示装置を製造する工程を説明するための図(２) ：本発明の液晶表示装置を製造する工程を説明するための図(２) 本発明の液晶表示装置を製造する工程を説明するための図(３) 本発明の液晶表示装置を製造する工程を説明するための図(３) 本発明の液晶表示装置を製造する工程を説明するための図(３) 密着層と導電層の位置関係を説明するための図 本発明の導電性配線膜を製造する装置を説明するための図 本発明の導電性配線膜のＳｉＨ4処理温度と抵抗率の関係を示すグラフ 純Ｃｕの導電性配線膜のＳｉＨ4処理温度と抵抗率の関係を示すグラフ 本発明の導電性配線膜のＣａ含有率とＳｉＨ4処理前後の抵抗率との関係を示すグラフ ＣｕＣａＯ膜から成る密着層と純Ｃｕ層とを有する導電性配線膜の深さ方向の組成を示すオージェ分析結果であるグラフ：ＳｉＨ4処理の前 ＣｕＣａＯ膜から成る密着層と純Ｃｕ層とを有する導電性配線膜の深さ方向の組成を示すオージェ分析結果であるグラフ：ＳｉＨ4処理の後 本発明の導電性配線膜の深さ方向の組成を示すオージェ分析結果であるグラフ：ＳｉＨ4処理の前 本発明の導電性配線膜の深さ方向の組成を示すオージェ分析結果であるグラフ：ＳｉＨ4処理の後
１１……基板
９ａ、９ｂ……導電性配線膜
５１……密着層
５２……導電層
図１(ａ)の符号１１は、本発明のトランジスタ製造方法に用いられる基板であり、図５の符号１００は、その基板１１の表面に導電層を形成する成膜装置を示している。
成膜装置１００は、真空槽１０３を有しており、真空槽１０３には、真空排気系１１４が接続されている。
真空槽１０３内には、銅合金ターゲット１１１が配置されており、銅合金ターゲット１１１と対面する位置には基板ホルダ１０８が配置されている。真空槽１０３内部を真空排気しておき、基板１１を、真空槽１０３内の真空雰囲気を維持した状態で搬入し、基板ホルダ１０８に保持させる。この基板１１はガラス製の透明な基板である。
真空槽１０３にはガス導入系１０５が接続されており、真空槽１０３の内部を真空排気しながらガス導入系１０５からスパッタリングガス(ここではＡｒガス)と酸素含有ガス(ここではＯ2ガス)を導入し、所定圧力で銅合金ターゲット１１１をスパッタリングすると、銅合金ターゲット１１１の構成材料から成るスパッタリング粒子が基板１１の表面に到達し、基板１１表面に密着層が形成される。
銅合金ターゲット１１１は、Ｃａ(カルシウム)と銅とを含有しており、密着層は、酸素とＣａとＣｕを含有する(ここではＣｕＣａＯ層と表す)。
次に、酸素含有ガスとスパッタリングガスの導入を停止し、真空槽１０３内を一旦高真空雰囲気に真空排気した後、ガス導入系１０５からスパッタリングガスを導入し、酸素含有ガスを含まないスパッタリングガス雰囲気で銅合金ターゲット１１１をスパッタリングすると、密着層上に導電層が形成される。
Ｃｕの重量と、Ｃａの重量との合計を１００とした場合に、銅合金ターゲット１１１中には、Ｃａは０．３原子％以上含まれている。即ち、Ｃａの含有率(原子％)を(Ｃａの原子数)／(Ｃａの原子数＋Ｃｕの原子数)×１００としたとき、銅合金ターゲット１１１は、０．３原子％以上のＣａ含有率にされている。なお、Ｃｕの含有率(原子％)を(Ｃｕの原子)／(Ｃａの原子＋Ｃｕの原子)×１００とした場合、この銅合金ターゲット１１１のＣｕの含有率は５０原子％を超えている。
薄膜の場合でも、Ｃａの含有率(原子％)を(Ｃａの原子数)／(Ｃａの原子数＋Ｃｕの原子数)×１００とし、Ｃｕの含有率(原子％)を(Ｃｕの原子数)／(Ｃａの原子数＋Ｃｕの原子数)×１００とすると、銅合金ターゲット１１１から形成される薄膜中のＣｕとＣａの比率は、銅合金ターゲット１１１と同じであるから、密着層上の導電層は、Ｃａの含有率が０．３原子％以上であり、Ｃｕの含有率(原子％)は５０原子％を超える値である。
導電層はＣａの含有率が低く、酸素を含有しないので、純銅と同程度の電気伝導性を有しており、密着層上に導電層が形成されると、基板１１上には、密着層と導電層の二層からなる導電性配線膜９ａが形成される(図１(ｂ))。図４の符号５１は密着層、５２は導電層を示している。
導電性配線膜９ａの形成後、基板１１を真空槽１０３内から取り出し、フォトリソ工程とエッチング工程によって導電性配線膜９ａをパターニングし、基板１１上に、導電性配線膜９ａの一部から成るゲート電極膜１２を形成する(図１(ｃ))。
次いで、その基板１１をＣＶＤ室内に搬入し、ＳｉＨ4ガス等の、化学構造中にＳｉを含むＳｉ原料ガスと、Ｓｉ原料ガスと反応する反応性ガスとを導入し、シリコン化合物から成る絶縁性のゲート絶縁層１４を、基板１１の露出部分や、ゲート電極膜１２を覆うように形成する(図２(ａ))。
このとき、導電性配線膜９ａの一部から成るゲート電極膜１２は、後述する保護膜を形成するときの温度よりも高温(２５０℃以上の温度)に加熱されながら、化学構造中にＳｉを有するＳｉ原料ガスに曝される。ゲート電極膜１２は、表面にはＣａを０．３重量％以上含有する導電層５２が露出しており(図４）、ＣａがＳｉの拡散を防止し、抵抗値が上昇しない。ゲート絶縁層１４は、ＳｉＮから成る絶縁層であるが、ＳｉＯ2から成る絶縁層や、ＳｉＯＮから成る絶縁層であってもよい。
次いで、ゲート絶縁層１４上に、ＣＶＤ法により、第一のシリコン層１６と、第二のシリコン層１８とを基板１１側からこの順序で形成する(図２(ｂ))。
第二のシリコン層１８は、不純物添加により、第一のシリコン層１６よりも抵抗値が低くされている。ここでは第一、第二のシリコン層１６，１８は、アモルファスシリコン層で構成されているが、単結晶や多結晶であってもよい。
第二のシリコン層１８が表面に露出する基板１１は、上記成膜装置１００、又はそれとは異なる成膜装置に移動され、上記成膜装置１００内の銅合金ターゲット１１１の組成と同様に、Ｃａを０．３原子％以上の含有率で含有し、Ｃｕを５０原子％を超える含有率(原子％)で含有する銅合金ターゲット１１１をスパッタリングし、第二のシリコン層１８上に導電性配線膜９ｂを形成する(図２(ｃ))。
この導電性配線膜９ｂも、その一部でゲート電極膜１２を形成した導電性配線膜９ａと同様に、図４に示されたＯを含有する密着層５１と、Ｏを含有しない導電層５２とで構成されており、密着層５１と導電層５２は、Ｃｕの含有率が５０原子％を超え、Ｃａの含有率が０．３原子％以上にされている。
図２（ｃ）をフォトリソ工程とエッチング工程によって図３(ａ)のように、導電性配線膜９ａから互いに分離したソース電極膜２７とドレイン電極膜２８とを形成し、第二のシリコン層１８のうち、ソース電極膜２７の底面下に位置する部分によってソース領域３１が形成し、ドレイン電極膜２８の底面下に位置する部分によってドレイン領域３２を形成する。このとき、ソース領域３１及びソース電極膜２７と、ドレイン領域３２及びドレイン電極膜２８との間には開口２６が形成されており、ソース領域３１の下方位置と、開口２６の底面位置と、ドレイン領域３２の下方位置との間に亘って、第一のシリコン層１６から、半導体部１６ｃを形成する。
次いで、 ソース電極膜２７表面と、ドレイン電極膜２８表面と、開口２６の底面部分の半導体部１６ｃ表面とが吐出した状態で、基板１１をＣＶＤ装置内に搬入し、真空排気しながら基板１１を加熱し、ＳｉＨ4ガス等の、化学構造中にＳｉを含むＳｉ原料ガスと、Ｓｉ原料ガスと反応する反応性ガスとをＣＶＤ室内に導入し、ソース電極膜２７と、ドレイン電極膜２８を覆い、開口２６を充填するように、シリコン化合物から成る窒化シリコン膜（ＳｉＮx）等の絶縁性の保護膜３４を形成する(図３(ｂ))。
保護膜３４の形成の際、導電性配線膜９ｂの一部から成るソース電極膜２７とドレイン電極膜２８は、ゲート絶縁層１４を形成したときの温度よりも低い温度(例えば２００℃以上の温度。高くても３００℃未満の温度)に加熱されながら化学構造中にＳｉを有するＳｉ原料ガスに曝される。
ソース電極膜２７とドレイン電極膜２８は、表面にＣａ含有率が０．３原子％以上である導電層５２が位置しており、ＣａがＳｉの拡散を防止し、抵抗値が上昇しない。
次に、保護膜３４にコンタクトホールを形成し、コンタクトホールを介してソース電極膜２７又はドレイン電極膜２８と接続する透明電極膜３６を形成する(図３(ｃ))。
本発明のトランジスタはソース領域３１とドレイン領域３２と半導体部１６ｃの導電型は同じである。この場合、半導体部１６ｃはドーパントが低濃度でソース領域３１とドレイン領域３２よりも高抵抗であり、通常ではソース領域３１とドレイン領域３２との間は、その高抵抗で分離されている。ゲート電極膜１２に電圧を印加して半導体部１６ｃに半導体部１６ｃと同じ導電型で低抵抗の電荷層(蓄積層)を形成すると、ソース領域３１とドレイン領域３２の間はその電荷層で抵抗値が小さくなり、ソース領域３１とドレイン領域３２とが接続される。
他方、ソース領域３１及びドレイン領域３２とは同じ導電型であるが、半導体部１６ｃとソース領域３１及びドレイン領域３２との導電型が反対の場合も本発明に含まれ、この場合、ソース領域３１とドレイン領域３２とはｐｎ接合で分離されており、ゲート電極膜１２に電圧を印加して半導体部１６ｃに、半導体部１６ｃとは逆導電型の電荷層(反転層)を形成させると、ソース領域３１とドレイン領域３２とを、その電荷層で接続させることができる。
いずれにしろ、透明電極膜３６にはトランジスタの導通と遮断によって電圧の印加と停止が行われる。透明電極膜３６上には離間して共通電極が配置されており、透明電極膜３６と共通電極の間には液晶が配置されている。透明電極膜３６に電圧の印加と停止が切り替えられると液晶の偏光性が制御され、液晶と共通電極を透過する光の光量が変わって所望の表示が行われる。
また上記導電性配線膜９ａ、９ｂは、密着層５１と導電層５２の二層構造であり、導電層５２が低抵抗の層として用いられていたが、導電層５２と密着層５１の間に純銅層等の低抵抗層を設け、三層構造の導電性配線膜にしてもよい。また、Ｃａや酸素とは異なる元素を含有する層等をそれらの間に設け、四層以上の積層構造の導電性配線膜にしてもよい。
密着層５１と導電層５２は同じターゲットから形成でき、密着層５１にＣａを含有させてもよいが、密着層はＣａを含まず、酸素を含むＣｕ層であってもよい。また、密着層は、Ｔｉ層、Ｍｏ層であってもよい。
上記実施例では、化学構造中にＳｉを有するガスとしてＳｉＨ4ガスを例示したが、本発明はそれに限定されるものではなく、例えばＳｉ2Ｈ6等、Ｓｉを有する他のガスを広く含む。
ガラス基板上に配線膜を形成した後、真空雰囲気中でガラス基板を昇温させ、配線膜を加熱しながらＳｉＨ4ガスに曝すＳｉＨ4ガス処理を行って抵抗率を測定した。
ＳｉＨ4ガス処理は、ガラス基板温度が２５０〜３００℃の範囲の温度になるように真空雰囲気中で加熱して昇温させた後、真空雰囲気中にＳｉＨ4ガスとＮ2ガスを、ＳｉＨ4ガス８．５Ｐａ、Ｎ2ガス１０１．５Ｐａ(全圧は合計値の１１０Ｐａ)になるように導入し、そのガス雰囲気に曝露時間６０秒の間配線膜を曝す処理である。
図６は、ガラス基板上に、上記実施例のゲート電極膜、ソース電極膜、ドレイン電極膜を構成させている導電性配線膜と同じ構造・組成の導電性配線膜(３００ｎｍのＣｕＣａ層)を形成し、温度を変えてＳｉＨ4ガス処理し、抵抗率を測定した場合であり、抵抗率の上昇は観察されない。
図７も、ガラス基板上に形成された配線膜の温度と抵抗率変化の関係を示しており、図７は純銅から成る配線膜（厚さ３００ｎｍ）の場合である。図７では温度が上昇するにともない抵抗率が上昇している。
図８は、密着層と導電層を有する導電性配線膜の、導電層中のＣａ含有率とＳｉＨ4処理の前後の抵抗率の関係を示すグラフであり、ＳｉＨ4ガス処理は、ガラス基板を２７０℃になるように真空雰囲気中で加熱した後、真空雰囲気中にＳｉＨ4ガスとＮ2ガスを、ＳｉＨ4ガス８．５Ｐａ、Ｎ2ガス１０１．５Ｐａ(全圧１１０Ｐａ)になるように導入し、そのガス雰囲気に曝露時間６０秒の間配線膜を曝した。
各Ｃａ添加量に記載された二個の棒グラフのうち、左方がＳｉＨ4処理前、右方がＳｉＨ4処理後の抵抗率を示している。
Ｃａ含有率が０．１原子％のときは抵抗率の上昇が見られるが、０．３原子％以上では抵抗率は上昇しない。従って、導電層中のＣａ含有率は０．３原子％以上であることが望ましい。
Ｃａを含有する銅ターゲットから形成される薄膜のＣｕとＣａの比率は、ターゲットの比率と薄膜の比率が同じであるから、ターゲット中のＣａ含有率も０．３原子％以上であることが望ましい。
また、少なくともＣａの含有率が５原子％以下であれば抵抗率が上昇しない為、望ましい。Ｃａの含有率が５原子％よりも多い場合でも同様の効果があるが、ターゲットの製作が難しくなる場合がある。
次に、ガラス基板上にアモルファスシリコン層を形成し、その表面に配線層を形成し、スパッタリングによって表面を削りながら、オージェ分析によって、ＳｉＨ4処理の前と後の配線膜の深さ方向の組成を測定した。ＳｉＨ4処理の条件は、棒グラフのときと同じである(ＳｉＨ4ガス処理は、ガラス基板を２７０℃になるように真空雰囲気中で加熱した後、真空雰囲気中にＳｉＨ4ガスとＮ2ガスを、ＳｉＨ4ガス８．５Ｐａ、Ｎ2ガス１０１．５Ｐａ(全圧１１０Ｐａ)になるように導入し、そのガス雰囲気に曝露時間６０秒の間配線膜を曝した。
図９は、アモルファスシリコン層上にＣａとＯを含有するＣｕ膜から成る密着層を形成し、純銅の層を積層した配線膜のＳｉＨ4処理前の分析結果であり、図１０は、その配線膜のＳｉＨ4処理後の分析結果である。ＳｉＨ4処理後は配線膜表面付近(純銅層の表面付近)にＳｉが侵入していることが分かる。
図１１は、アモルファスシリコン層上にＣａとＯを含有するＣｕ膜から成る密着層を形成し、含有率が０．３原子％の導電層を形成した配線膜のＳｉＨ4処理前の分析結果であり、図１２は、その配線膜のＳｉＨ4処理後の分析結果である。Ｓｉの侵入は見られず、抵抗率上昇がない理由が示されている。
Ｃａは導電層の表面に高濃度で集まっており、０．３原子％と低い含有率でも拡散防止能が高い理由であると推定される。
本発明の発明者等は、Ｃｕ層が化学構造中にＳｉを有するガスと高温で接触すると、Ｓｉ原子がＣｕ層中に拡散し、その結果、Ｃｕ層の抵抗率が上昇することを発見した。
そして、Ｓｉの拡散を防止するためには、Ｃｕ層中にＣａを含有させればよいことを見い出し、本発明の創作に至った。
そしてＳｉ拡散を有効に防止できるＣａのＣｕ層への含有率も本発明の発明者等によって見出された。
：本発明の液晶表示装置を製造する工程を説明するための図(１) ：本発明の液晶表示装置を製造する工程を説明するための図(１) ：本発明の液晶表示装置を製造する工程を説明するための図(１) ：本発明の液晶表示装置を製造する工程を説明するための図(２) ：本発明の液晶表示装置を製造する工程を説明するための図(２) ：本発明の液晶表示装置を製造する工程を説明するための図(２) 本発明の液晶表示装置を製造する工程を説明するための図(３) 本発明の液晶表示装置を製造する工程を説明するための図(３) 本発明の液晶表示装置を製造する工程を説明するための図(３) 密着層と導電層の位置関係を説明するための図 本発明の導電性配線膜を製造する装置を説明するための図 本発明の導電性配線膜のＳｉＨ4 ガス処理温度と抵抗率の関係を示すグラフ 純Ｃｕの導電性配線膜のＳｉＨ4 ガス処理温度と抵抗率の関係を示すグラフ 本発明の導電性配線膜のＣａ含有率とＳｉＨ4 ガス処理前後の抵抗率との関係を示すグラフ ＣｕＣａＯ膜から成る密着層と純Ｃｕ層とを有する導電性配線膜の深さ方向の組成を示すオージェ分析結果であるグラフ：ＳｉＨ4 ガス処理の前 ＣｕＣａＯ膜から成る密着層と純Ｃｕ層とを有する導電性配線膜の深さ方向の組成を示すオージェ分析結果であるグラフ：ＳｉＨ4 ガス処理の後 本発明の導電性配線膜の深さ方向の組成を示すオージェ分析結果であるグラフ：ＳｉＨ4 ガス処理の前 本発明の導電性配線膜の深さ方向の組成を示すオージェ分析結果であるグラフ：ＳｉＨ4 ガス処理の後
Ｃｕの重量と、Ｃａの重量との合計を１００とした場合に、銅合金ターゲット１１１中には、Ｃａは０．３原子％以上含まれている。即ち、Ｃａの含有率(原子％)を(Ｃａの原子数)／(Ｃａの原子数＋Ｃｕの原子数)×１００としたとき、銅合金ターゲット１１１は、０．３原子％以上のＣａ含有率にされている。なお、Ｃｕの含有率(原子％)を(Ｃｕの原子数)／(Ｃａの原子数＋Ｃｕの原子数)×１００とした場合、この銅合金ターゲット１１１のＣｕの含有率は５０原子％を超えている。
薄膜の場合でも、Ｃａの含有率(原子％)を(Ｃａの原子数)／(Ｃａの原子数＋Ｃｕの原子数)×１００とし、Ｃｕの含有率(原子％)を(Ｃｕの原子数)／(Ｃａの原子数＋Ｃｕの原子数)×１００とすると、銅合金ターゲット１１１から形成される薄膜中のＣｕとＣａの比率は、銅合金ターゲット１１１と同じであるから、密着層上の導電層は、Ｃａの含有率(原子％)が０．３原子％以上であり、Ｃｕの含有率(原子％)は５０原子％を超える値である。
このとき、導電性配線膜９ａの一部から成るゲート電極膜１２は、後述する保護膜を形成するときの温度よりも高温(２５０℃以上の温度)に加熱されながら、化学構造中にＳｉを有するＳｉ原料ガスに曝される。ゲート電極膜１２は、表面にはＣａを０．３原子％以上含有する導電層５２が露出しており(図４）、ＣａがＳｉの拡散を防止し、抵抗値が上昇しない。ゲート絶縁層１４は、ＳｉＮから成る絶縁層であるが、ＳｉＯ2から成る絶縁層や、ＳｉＯＮから成る絶縁層であってもよい。
第二のシリコン層１８が表面に露出する基板１１は、上記成膜装置１００、又はそれとは異なる成膜装置に移動され、上記成膜装置１００内の銅合金ターゲット１１１の組成と同様に、Ｃａを０．３原子％以上の含有率(原子％)で含有し、Ｃｕを５０原子％を超える含有率(原子％)で含有する銅合金ターゲット１１１をスパッタリングし、第二のシリコン層１８上に導電性配線膜９ｂを形成する(図２(ｃ))。
図２（ｃ）をフォトリソ工程とエッチング工程によって図３(ａ)のように、導電性配線膜９ｂから互いに分離したソース電極膜２７とドレイン電極膜２８とを形成し、第二のシリコン層１８のうち、ソース電極膜２７の底面下に位置する部分によってソース領域３１を形成し、ドレイン電極膜２８の底面下に位置する部分によってドレイン領域３２を形成する。このとき、ソース領域３１及びソース電極膜２７と、ドレイン領域３２及びドレイン電極膜２８との間には開口２６が形成されており、ソース領域３１の下方位置と、開口２６の底面位置と、ドレイン領域３２の下方位置との間に亘って、第一のシリコン層１６から、半導体部１６ｃを形成する。
次いで、ソース電極膜２７表面と、ドレイン電極膜２８表面と、開口２６の底面部分の半導体部１６ｃ表面とが露出した状態で、基板１１をＣＶＤ装置内に搬入し、真空排気しながら基板１１を加熱し、ＳｉＨ4ガス等の、化学構造中にＳｉを含むＳｉ原料ガスと、Ｓｉ原料ガスと反応する反応性ガスとをＣＶＤ装置内に導入し、ソース電極膜２７と、ドレイン電極膜２８を覆い、開口２６を充填するように、シリコン化合物から成る窒化シリコン膜（ＳｉＮx）等の絶縁性の保護膜３４を形成する(図３(ｂ))。
図８は、密着層と導電層を有する導電性配線膜の、導電層中のＣａ含有率とＳｉＨ4 ガス処理の前後の抵抗率の関係を示すグラフであり、ＳｉＨ4ガス処理は、ガラス基板を２７０℃になるように真空雰囲気中で加熱した後、真空雰囲気中にＳｉＨ4ガスとＮ2ガスを、ＳｉＨ4ガス８．５Ｐａ、Ｎ2ガス１０１．５Ｐａ(全圧１１０Ｐａ)になるように導入し、そのガス雰囲気に曝露時間６０秒の間配線膜を曝した。
各Ｃａ含有率に記載された二個の棒グラフのうち、左方がＳｉＨ4 ガス処理前、右方がＳｉＨ4 ガス処理後の抵抗率を示している。
Ｃａ含有率が０．１原子％のときは抵抗率の上昇が見られるが、０．３原子％以上では抵抗率は上昇しない。従って、導電層中のＣａ含有率は０．３原子％以上であることが望ましい。
Ｃａを含有する銅ターゲットから形成される薄膜のＣｕとＣａの比率は、ターゲットの比率と薄膜の比率が同じであるから、ターゲット中のＣａ含有率も０．３原子％以上であることが望ましい。
また、少なくともＣａの含有率が５原子％以下であれば抵抗率が上昇しない為、望ましい。Ｃａの含有率が５原子％よりも多い場合でも同様の効果があるが、ターゲットの製作が難しくなる場合がある。
次に、ガラス基板上にアモルファスシリコン層を形成し、その表面に配線層を形成し、スパッタリングによって表面を削りながら、オージェ分析によって、ＳｉＨ4 ガス処理の前と後の配線膜の深さ方向の組成を測定した。ＳｉＨ4 ガス処理の条件は、棒グラフのときと同じである。ＳｉＨ4ガス処理は、ガラス基板を２７０℃になるように真空雰囲気中で加熱した後、真空雰囲気中にＳｉＨ4ガスとＮ2ガスを、ＳｉＨ4ガス８．５Ｐａ、Ｎ2ガス１０１．５Ｐａ(全圧１１０Ｐａ)になるように導入し、そのガス雰囲気に曝露時間６０秒の間配線膜を曝した。
図９は、アモルファスシリコン層上にＣａとＯを含有するＣｕ膜から成る密着層を形成し、純銅の層を積層した配線膜のＳｉＨ4 ガス処理前の分析結果であり、図１０は、その配線膜のＳｉＨ4 ガス処理後の分析結果である。ＳｉＨ4 ガス処理後は配線膜表面付近(純銅層の表面付近)にＳｉが侵入していることが分かる。
図１１は、アモルファスシリコン層上にＣａとＯを含有するＣｕ膜から成る密着層を形成し、Ｃａ含有率が０．３原子％の導電層を形成した配線膜のＳｉＨ4 ガス処理前の分析結果であり、図１２は、その配線膜のＳｉＨ4 ガス処理後の分析結果である。Ｓｉの侵入は見られず、抵抗率上昇がない理由が示されている。
Ｃａは導電層の表面に高濃度で集まっており、０．３原子％と低い含有率でも拡散防止能が高い理由であると推定される。

Claims (12)

  1. 電子装置の形成方法であって、
    少なくとも表面にＣｕとＣａを含む導電性配線膜を形成する工程と、
    前記導電性配線膜の表面にシリコンを含む絶縁層を形成する工程と、を有し、
    前記導電性配線膜は、少なくともＣｕ原子を５０原子％より多く含有し、Ｃａ原子を、Ｃｕの原子数とＣａの原子数の合計の原子数に対し、０．３原子％以上含有する
    電子装置の形成方法。
  2. Ｃａ原子を、Ｃｕの原子数とＣａの原子数の合計原子数に対し、５．０原子％以下の範囲で含有する請求項１記載の電子装置の形成方法。
  3. 前記絶縁層を形成する工程は、シラン系ガスを導入してＣＶＤ法により前記導電性配線膜上でシリコン化合物を形成する工程を有する請求項１又は請求項２のいずれか１項記載の電子装置の形成方法。
  4. 少なくとも表面にＣｕとＣａを含む導電性配線膜と、
    シリコンを含み、前記導電性配線膜の表面に形成された絶縁層と、を有し、
    前記導電性配線膜は、少なくともＣｕを５０原子％より多く含有し、Ｃａ原子をＣｕの原子数とＣａの原子数の合計原子数に対し、０．３原子％以上含有する
    電子装置。
  5. 少なくとも表面にＣｕとＣａを含む導電性配線膜と、
    前記導電性配線膜の表面に形成されるシリコンを含む絶縁層と、を有し、
    前記導電性配線膜は、少なくともＣｕを５０原子％より多く含有し、ＣａをＣｕの原子数とＣａの原子数の合計原子数に対し、０．３原子％以上含有する
    半導体装置。
  6. 少なくとも表面にＣｕとＣａを含む導電性配線膜と、
    前記導電性配線膜の表面に形成されるシリコンを含む絶縁層と、を有し、
    前記導電性配線膜は、少なくともＣｕを５０原子％より多く含有し、ＣａをＣｕの原子数とＣａの原子数の合計の原子数に対し、０．３原子％以上含有する
    トランジスタ。
  7. ゲート電極膜が前記導電性配線膜で形成され、
    前記ゲート電極膜に接触するゲート絶縁膜が前記絶縁層で形成された請求項６記載のトランジスタ。
  8. 前記ゲート絶縁膜は、Ｓｉを含む原料ガスが前記ゲート電極膜と接触して形成された請求項７記載のトランジスタ。
  9. ソース領域と、前記ソース領域とは離間して配置されたドレイン領域と、前記ソース領域と前記ドレイン領域の間に位置する半導体領域とを有し、
    前記ゲート絶縁膜は前記半導体領域に接触して配置され、
    前記ゲート電極膜は前記ゲート絶縁膜と接触して配置され、
    前記ゲート電極膜に電圧を印加して前記半導体領域に形成する電荷層によって、前記ソース領域と前記ドレイン領域の間が導通状態になる請求項７又は請求項８のいずれか１項記載のトランジスタ。
  10. ソース電極膜とドレイン電極膜とが前記導電性配線膜で形成され、
    前記ソース電極膜と前記ドレイン電極膜に接触する絶縁膜もしくは層間絶縁膜が前記絶縁層で形成された請求項９記載のトランジスタ。
  11. 前記絶縁膜は、Ｓｉを含む原料ガスが前記ソース電極膜と前記ドレイン電極膜とに接触して形成された請求項１０記載のトランジスタ。
  12. ソース領域と、前記ソース領域とは離間して配置されたドレイン領域と、前記ソース領域と前記ドレイン領域の間に位置する半導体領域と、前記半導体領域に接触して配置されたゲート絶縁膜と、前記ゲート絶縁膜と接触して配置されたゲート電極膜とを有し、前記ゲート電極膜に電圧を印加して前記半導体領域に形成する電荷層によって、前記ソース領域と前記ドレイン領域の間が導通される請求項７又は請求項８のいずれか１項記載のトランジスタ。
JP2011518532A 2009-06-12 2010-06-07 電子装置の形成方法、電子装置、半導体装置及びトランジスタ Pending JPWO2010143609A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009140933 2009-06-12
JP2009140933 2009-06-12
PCT/JP2010/059631 WO2010143609A1 (ja) 2009-06-12 2010-06-07 電子装置の形成方法、電子装置、半導体装置及びトランジスタ

Publications (1)

Publication Number Publication Date
JPWO2010143609A1 true JPWO2010143609A1 (ja) 2012-11-22

Family

ID=43308864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011518532A Pending JPWO2010143609A1 (ja) 2009-06-12 2010-06-07 電子装置の形成方法、電子装置、半導体装置及びトランジスタ

Country Status (6)

Country Link
US (1) US20120119269A1 (ja)
JP (1) JPWO2010143609A1 (ja)
KR (1) KR20120023082A (ja)
CN (1) CN102804341A (ja)
TW (1) TW201110235A (ja)
WO (1) WO2010143609A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987041B1 (ko) * 2013-06-26 2019-09-30 엘지디스플레이 주식회사 표시장치용 산화물 박막 트랜지스터 제조방법
CN104064454A (zh) * 2014-06-11 2014-09-24 京东方科技集团股份有限公司 薄膜及阵列基板的制备方法、阵列基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274505A (ja) * 1998-03-23 1999-10-08 Nec Corp 薄膜トランジスタ構造およびその製造方法
JP2007138301A (ja) * 1998-10-07 2007-06-07 Lg Philips Lcd Co Ltd 薄膜成膜装置
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2009043797A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター
JP2009203540A (ja) * 2008-02-29 2009-09-10 Mitsubishi Materials Corp 密着性に優れた銅合金複合膜

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196031A (ja) * 1992-12-22 1994-07-15 Natl Res Inst For Metals 酸化物超電導線材の製造方法
DE69637333T2 (de) * 1995-06-27 2008-10-02 International Business Machines Corp. Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
US6268291B1 (en) * 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US5891513A (en) * 1996-01-16 1999-04-06 Cornell Research Foundation Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6043146A (en) * 1998-07-27 2000-03-28 Motorola, Inc. Process for forming a semiconductor device
JP4332263B2 (ja) * 1998-10-07 2009-09-16 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
US6100181A (en) * 1999-05-05 2000-08-08 Advanced Micro Devices, Inc. Low dielectric constant coating of conductive material in a damascene process for semiconductors
US6551872B1 (en) * 1999-07-22 2003-04-22 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance using doped seed layer and integrated circuits produced thereby
US6521532B1 (en) * 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6686661B1 (en) * 1999-10-15 2004-02-03 Lg. Philips Lcd Co., Ltd. Thin film transistor having a copper alloy wire
US6387806B1 (en) * 2000-09-06 2002-05-14 Advanced Micro Devices, Inc. Filling an interconnect opening with different types of alloys to enhance interconnect reliability
US6358848B1 (en) * 2000-11-30 2002-03-19 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by forming an interim layer of calcium-doped copper seed layer in a chemical solution and semiconductor device thereby formed
US6509262B1 (en) * 2000-11-30 2003-01-21 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by calcium-doping copper surfaces in a chemical solution
US6444580B1 (en) * 2000-11-30 2002-09-03 Advanced Micro Devices, Inc. Method of reducing carbon, sulphur, and oxygen impurities in a calcium-doped copper surface and semiconductor device thereby formed
US6291348B1 (en) * 2000-11-30 2001-09-18 Advanced Micro Devices, Inc. Method of forming Cu-Ca-O thin films on Cu surfaces in a chemical solution and semiconductor device thereby formed
US6469387B1 (en) * 2000-11-30 2002-10-22 Advanced Micro Devices, Inc. Semiconductor device formed by calcium doping a copper surface using a chemical solution
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
US6432822B1 (en) * 2001-05-02 2002-08-13 Advanced Micro Devices, Inc. Method of improving electromigration resistance of capped Cu
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
JP2003017564A (ja) * 2001-07-04 2003-01-17 Fujitsu Ltd 半導体装置およびその製造方法
US6429128B1 (en) * 2001-07-12 2002-08-06 Advanced Micro Devices, Inc. Method of forming nitride capped Cu lines with reduced electromigration along the Cu/nitride interface
US6656836B1 (en) * 2002-03-18 2003-12-02 Advanced Micro Devices, Inc. Method of performing a two stage anneal in the formation of an alloy interconnect
US7115498B1 (en) * 2002-04-16 2006-10-03 Advanced Micro Devices, Inc. Method of ultra-low energy ion implantation to form alloy layers in copper
JP2004076079A (ja) * 2002-08-14 2004-03-11 Tosoh Corp 配線用薄膜およびスパッタリングターゲット
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
US7026244B2 (en) * 2003-08-08 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance and reliable copper interconnects by variable doping
WO2005021828A2 (en) * 2003-08-21 2005-03-10 Honeywell International Inc. Copper-containing pvd targets and methods for their manufacture
TWI354350B (en) * 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
JP5234306B2 (ja) * 2006-10-18 2013-07-10 三菱マテリアル株式会社 熱欠陥発生が少なくかつ表面状態の良好なｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット
JP4840172B2 (ja) * 2007-02-07 2011-12-21 三菱マテリアル株式会社 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線および電極
JP5234483B2 (ja) * 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274505A (ja) * 1998-03-23 1999-10-08 Nec Corp 薄膜トランジスタ構造およびその製造方法
JP2007138301A (ja) * 1998-10-07 2007-06-07 Lg Philips Lcd Co Ltd 薄膜成膜装置
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP2009043797A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター
JP2009203540A (ja) * 2008-02-29 2009-09-10 Mitsubishi Materials Corp 密着性に優れた銅合金複合膜

Also Published As

Publication number Publication date
CN102804341A (zh) 2012-11-28
WO2010143609A1 (ja) 2010-12-16
TW201110235A (en) 2011-03-16
KR20120023082A (ko) 2012-03-12
US20120119269A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
KR101067364B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
JP5805270B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5285710B2 (ja) 薄膜トランジスタの製造方法
JPWO2008081805A1 (ja) 配線膜の形成方法、トランジスタ、及び電子装置
JP5354781B2 (ja) バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
TW201112331A (en) Wiring layer structure and manufacturing method thereof
WO2009128372A1 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
WO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
Yu et al. The role of oxygen in the deposition of copper–calcium thin film as diffusion barrier for copper metallization
CN103400802A (zh) 阵列基板及其制作方法和显示装置
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
TW200538800A (en) A wiring substrate and method using the same
JP2010258347A (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2013168582A (ja) 薄膜配線形成方法および薄膜配線
Yu et al. The properties of Cu metallization based on CuMgAl alloy buffer layer
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置
TW201030819A (en) Al alloy film for display device, thin film transistor substrate, method for manufacturing same, and display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108