JP5424876B2 - 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 - Google Patents

薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 Download PDF

Info

Publication number
JP5424876B2
JP5424876B2 JP2009517855A JP2009517855A JP5424876B2 JP 5424876 B2 JP5424876 B2 JP 5424876B2 JP 2009517855 A JP2009517855 A JP 2009517855A JP 2009517855 A JP2009517855 A JP 2009517855A JP 5424876 B2 JP5424876 B2 JP 5424876B2
Authority
JP
Japan
Prior art keywords
thin film
gas
electrode
copper
surface treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009517855A
Other languages
English (en)
Other versions
JPWO2008149833A1 (ja
Inventor
悟 高澤
祐一 大石
美穂 清水
亨 菊池
暁 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2009517855A priority Critical patent/JP5424876B2/ja
Publication of JPWO2008149833A1 publication Critical patent/JPWO2008149833A1/ja
Application granted granted Critical
Publication of JP5424876B2 publication Critical patent/JP5424876B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、薄膜トランジスタを製造する技術分野に係り、特に、電極表面に、窒化ケイ素薄膜を形成する技術に関する。
近年では、トランジスタの高速化のために、現状のアルミ系電極を、低抵抗金属の電極に変更したいという要望があり、低抵抗の金属としては銅が有望視されている。
液晶表示装置の薄膜トランジスタでは、例えば、ゲート電極はガラス基板表面に密着し、ソース電極やドレイン電極はシリコン層と密着して配置されるが、純銅の薄膜はガラス基板やシリコンに対する接着力が弱く、剥離してしまうという問題がある。
他方、酸素を含有する銅薄膜は、ガラス基板やシリコンに対して接着力は強いものの、抵抗値が大きいため、酸素含有銅薄膜をゲート電極に採用するメリットが少ない。
特開平２００２−３５３２２２号公報
ガラス基板やシリコン層と密着する下層部分は酸素を含有する銅層で構成させ、その上には、酸素を含有しない銅層を形成し、この二層構造の銅薄膜によってゲート電極、蓄積容量電極、ソース電極、又はドレイン電極を構成させる試みがなされている。
しかし、銅薄膜の形成直後の状態では、銅薄膜はガラス基板から剥離しないのに、薄膜トランジスタを構成させると、銅薄膜で構成される電極が剥離するという問題が生じており、解決が望まれている。
本発明の発明者等が、電極の剥離状況を調査したところ、二層構造の銅薄膜を形成した直後の状態では、銅薄膜はガラス基板やシリコン層から剥離しないが、その後、銅薄膜をパターニングして形成した電極の表面に窒化ケイ素薄膜を形成すると、電極がガラス基板やシリコン層との界面で剥離するという事実が確認された。
窒化ケイ素薄膜は、シランガスに窒素ガスやアンモニアガス等の窒素含有ガスを添加した窒化ケイ素膜用原料ガスを真空槽内に導入し、窒化ケイ素膜用原料ガスのプラズマを発生させるプラズマＣＶＤ法によって一般に形成される。
窒化ケイ素膜用原料ガス中の成分ガスがプラズマで分解され、成膜対象物表面上で反応し、窒化ケイ素薄膜が形成される。このような工程から、原料ガス中の成分ガスが剥離に影響していることが考えられる。
そこで、ガラス基板上に、二層構造の銅薄膜を形成した試料片を作成し、該試料片を真空槽内に配置し、該真空槽に窒素ガスを導入し、１２０Ｐａの圧力雰囲気中で試料片を加熱した後、
(１) そのまま剥離試験を行った。
(２) 窒素ガスとアンモニアガスの混合ガス(１２０Ｐａ、Ｎ2：５００sccm、ＮＨ3：３００sccm)に曝した後、剥離試験を行った。
(３) 窒素ガスとシランガスの混合ガス(１２０Ｐａ、Ｎ2：５００sccm、ＳｉＨ4：２０sccm)に曝した後、剥離試験を行った。
(４) 窒素ガスとアンモニアガスとシランガスの混合ガス(１２０Ｐａ、Ｎ2：５００sccm、ＮＨ3：３００sccm、ＳｉＨ4：２０sccm)に曝した後剥離試験を行なった。
上記剥離試験の結果、シランガスを含有する(３)と(４)の場合に、剥離が発生することが判明した。
シランガスの影響を確認するために、ガラス基板表面に銅を主成分とし、Ｍｇが添加された銅薄膜（膜厚３００ｎｍ）を成膜した試料片を、３００℃に加熱しながら、窒素ガスとシランガスの混合ガスに３分間曝した後、その銅薄膜のオージェ分析を行った。その結果を図７に示す。
図７の縦軸は原子密度を、横軸はエッチング時間を示している。図７から分かるように、シランガス由来のＳｉが銅薄膜の表面からガラス基板との界面まで分布しており、シランガスがガラス基板の界面まで拡散することが分かる。
銅薄膜のシート抵抗は、混合ガスに曝す前は０．０９５８Ω／□であったのに対し、混合ガスに曝した後は１．１２１Ω／□に上昇しており、シランガスが拡散することで、銅薄膜の抵抗値があがることがわかる。
しかも、銅薄膜のガラス基板と接触する部分にＣｕＯがある場合には、そのＣｕＯがシランガスの水素によって変性するから、銅薄膜がガラス基板やシリコン層から剥離しやすくなると考えられる。
そうだとすると、シランガスの影響が、銅薄膜とガラス基板との界面、及び／又は、銅薄膜とシリコン層との界面にまで及ばないようにすればよいと考えられる。
上記知見に基づいて成された本発明は、ガラス基板に密着して配置されたゲート電極と、前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記ガラス基板表面に、銅を主成分とし、前記ゲート電極を構成する第一の銅薄膜を、少なくとも前記ガラス基板と密着する部分に酸素を含有させて形成し、前記第一の銅薄膜の表面が露出する前記ガラス基板を真空槽内に配置した状態で、前記真空槽内にアンモニアガスを含む処理ガスを導入し、前記真空槽内部でプラズマを発生させずに、前記第一の銅薄膜の表面を前記アンモニアガスに曝して表面処理を行った後、前記真空槽内に、化学構造中にＳｉとＨを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第一の銅薄膜の表面に前記窒化ケイ素薄膜を成長させる薄膜トランジスタ製造方法であって、前記処理ガスには、アンモニアガスを含有するガス、又は、ケイ素化合物ガスとケイ素化合物ガスの１５倍以上のアンモニアガスとを含有するガスを用い、前記表面処理では、前記第一の銅薄膜の表面を前記処理ガスに曝し、前記表面処理の後の前記第一の銅薄膜のシート抵抗値を、前記表面処理の前の前記第一の銅薄膜のシート抵抗値以下の値にする薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記第一の銅薄膜の表面を前記処理ガスに１０秒以上曝して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記真空槽内部の前記アンモニアガスの分圧が６０Ｐａ以上になるように前記処理ガスを導入して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は、ゲート電極と、前記ゲート電極の表面に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層と、前記半導体層に接触するソース電極と、前記半導体層に接触するドレイン電極と、前記ドレイン電極と前記ソース電極に接触し、窒化ケイ素膜からなる絶縁膜とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記半導体層の表面に、前記ソース電極と前記ドレイン電極を構成する第二の銅薄膜を、少なくとも前記半導体層に密着する部分に酸素を含有させて形成し、前記第二の銅薄膜の表面が露出する処理対象物を、真空槽内に配置した状態で、前記真空槽内に、アンモニアガスを含む処理ガスを導入し、前記真空槽内部でプラズマを発生させずに、前記第二の銅薄膜の表面を前記アンモニアガスにそれぞれ曝して表面処理を行った後、前記真空槽内に、化学構造中にＳｉとＨを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第二の銅薄膜の表面に前記窒化ケイ素薄膜を成長させる薄膜トランジスタ製造方法であって、前記処理ガスには、アンモニアガスを含有するガス、又は、ケイ素化合物ガスとケイ素化合物ガスの１５倍以上のアンモニアガスとを含有するガスを用い、前記表面処理では、前記第二の銅薄膜の表面を前記処理ガスに曝し、前記表面処理の後の前記第二の銅薄膜のシート抵抗値を、前記表面処理の前の前記第二の銅薄膜のシート抵抗値以下の値にする薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記第二の銅薄膜の表面を前記処理ガスに１０秒以上曝して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記真空槽内部の前記アンモニアガスの分圧が６０Ｐａ以上になるように前記処理ガスを導入して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記半導体層は第一、第二のオーミックコンタクト層を有し、前記ソース電極は前記第一のオーミックコンタクト層に接触し、前記ドレイン電極は前記第二のオーミックコンタクト層に接触する薄膜トランジスタ製造方法である。
本発明は、ガラス基板と、前記ガラス基板上に配置された薄膜トランジスタと、前記薄膜トランジスタの半導体層に接続された透明電極と、前記透明電極上に配置された対向電極と、前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、前記薄膜トランジスタは、前記ガラス基板に密着して配置されたゲート電極と、前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、前記ゲート絶縁膜上に配置された前記半導体層とを有し、前記ガラス基板表面に、銅を主成分とし、前記ゲート電極を構成する第一の銅薄膜を形成し、前記第一の銅薄膜の表面が露出する前記ガラス基板を真空槽内に配置した状態で、前記真空槽内にアンモニアガスを含む処理ガスを導入し、前記真空槽内部でプラズマを発生させずに、前記第一の銅薄膜の表面を前記アンモニアガスに曝して表面処理を行った後、前記真空槽内に、化学構造中にＳｉとＨを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第一の銅薄膜の表面に前記窒化ケイ素薄膜を成長させて、前記薄膜トランジスタを製造する液晶表示装置製造方法であって、前記処理ガスには、アンモニアガスを含有するガス、又は、ケイ素化合物ガスとケイ素化合物ガスの１５倍以上のアンモニアガスとを含有するガスを用い、前記表面処理では、前記第一の銅薄膜の表面を前記処理ガスに曝し、前記表面処理の後の前記第一の銅薄膜のシート抵抗値を、前記表面処理の前の前記第一の銅薄膜のシート抵抗値以下の値にする液晶表示装置製造方法である。
本発明は、ガラス基板と、前記ガラス基板上に配置された薄膜トランジスタと、前記薄膜トランジスタの半導体層に接続された透明電極と、前記透明電極上に配置された対向電極と、前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、前記薄膜トランジスタは、ゲート電極と、前記ゲート電極の表面に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層と、前記半導体層に接触するソース電極と、前記半導体層に接触するドレイン電極と、前記ドレイン電極と前記ソース電極に接触し、窒化ケイ素膜からなる絶縁膜とを有し、前記半導体層の表面に、前記ソース電極と前記ドレイン電極を構成する第二の銅薄膜を形成し、前記第二の銅薄膜の表面が露出する処理対象物を、真空槽内に配置した状態で、前記真空槽内に、アンモニアガスを含む処理ガスを導入し、前記真空槽内部でプラズマを発生させずに、前記第二の銅薄膜の表面を前記アンモニアガスにそれぞれ曝して表面処理を行った後、前記真空槽内に、化学構造中にＳｉとＨを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第二の銅薄膜の表面に前記窒化ケイ素薄膜を成長させて前記薄膜トランジスタを製造する液晶表示装置製造方法であって、前記処理ガスには、アンモニアガスを含有するガス、又は、ケイ素化合物ガスとケイ素化合物ガスの１５倍以上のアンモニアガスとを含有するガスを用い、前記表面処理では、前記第二の銅薄膜の表面を前記処理ガスに曝し、前記表面処理の後の前記第二の銅薄膜のシート抵抗値を、前記表面処理の前の前記第二の銅薄膜のシート抵抗値以下の値にする液晶表示装置製造方法である。
本発明は、処理対象物の露出する表面であるガラスの表面、シリコンの表面、もしくはシリコン化合物の表面上に、銅もしくは銅合金の銅電極を形成する電極形成方法であって、前記処理対象物上に、少なくとも前記処理対象物と接触する層において酸素を含有させて前記銅電極を形成する銅電極形成工程と、前記銅電極の表面をアンモニアガスを含む処理ガスに曝して表面処理を行う表面処理工程と、化学構造中にＳｉとＨを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを、表面処理後の前記処理対象物が配置された成膜雰囲気に導入してプラズマを発生させ、前記銅電極上に窒化ケイ素薄膜を形成する絶縁膜形成工程とを有する電極形成方法であって、前記処理ガスには、アンモニアガスを含有するガス、又は、ケイ素化合物ガスとケイ素化合物ガスの１５倍以上のアンモニアガスとを含有するガスを用い、前記表面処理では、前記銅電極の表面を前記処理ガスに曝し、前記表面処理の後の前記銅電極のシート抵抗値を、前記表面処理の前の前記銅電極のシート抵抗値以下の値にする電極形成方法である。
本発明は電極形成方法であって、前記表面処理工程において、前記処理対象物が配置された処理雰囲気中の、前記アンモニアガスの分圧を６０Ｐａ 以上にする電極形成方法である。
本発明は電極形成方法であって、前記表面処理工程において、前記銅電極を前記アンモニアガスに曝す時間は１０秒以上である電極形成方法である。


尚、本発明で「銅を主成分とする」とは、銅元素を含有するものであり、特に、銅元素の含有量が５０質量％以上の場合を示す。例えば、純銅や、銅合金等が「銅を主成分とする」に相当する。
本発明の薄膜トランジスタ製造方法では、プラズマ化していないアンモニアガスを電極に接触させることで、電極の表面を改質し、シランガスの影響をガラス基板やシリコン層との界面に及ぼさないようにしており、それにより、銅を主成分とする電極の剥離が防止される。
電極がガラス基板やシリコン層から剥離し難い。電極のシート抵抗値が上昇しない。窒化ケイ素膜が電極から剥離し難い。
（ａ）〜（ｅ）：薄膜トランジスタを製造する工程の前半を説明する断面図 （ａ）〜（ｄ）：薄膜トランジスタを製造する工程の後半と、その後工程を説明する断面図 スパッタリング装置の断面図 プラズマＣＶＤ装置の断面図 第一の銅薄膜の構造を説明するための断面図 液晶表示装置を説明する断面図 オージェ分析のグラフ
符号の説明
４……液晶表示装置 １１……ガラス基板 １３……第一の銅薄膜 １５……ゲート電極 １４……ゲート絶縁膜 １６……チャネル半導体層 ２０……薄膜トランジスタ ２１……ソース電極 ２２……ドレイン電極 ２３……第二の銅薄膜 ２５……第一のオーミックコンタクト層 ２６……第二のオーミックコンタクト層 ２９……半導体層
本発明方法を図面を用いて説明する。
図３の符号１はスパッタリング装置であり、スパッタ室２の内部に銅を主成分とするターゲット５が配置されている。
スパッタ室２には真空排気系９とガス導入系８が接続されており、真空排気系９によってスパッタ室２内部を真空排気し、真空雰囲気を形成しておき、成膜対象のガラス基板をスパッタ室２内部に搬入する。同図符号１１は、スパッタ室２の内部に搬入されたガラス基板を示している。
スパッタ室２は接地電位に接続されている。ガス導入系８からスパッタリングガス(ここではアルゴン等の希ガス)と酸素ガスを導入し、スパッタ電源６より銅を主成分とするターゲット５に電圧を印加し、スパッタリングガスと酸素ガスのプラズマを生成し、銅を主成分とするターゲット５をスパッタリングし、ガラス基板１１の表面に銅を主成分とし、酸素を含有する薄膜から成る第一の層を形成する。
次いで、酸素ガスの導入を停止し、真空排気と、スパッタリングガスの供給を続けながら、スパッタリングガスのプラズマによって銅を主成分とするターゲット５をスパッタリングし、銅を主成分とし、酸素を含有しない第二の層を形成すると、二層構造の銅薄膜が得られる。
第一の層と第二の層は、同じターゲット５をスパッタして形成してもよいし、異なるターゲットをスパッタして形成してもよい。ターゲット５は純銅のターゲットの他に、銅を主成分とし、ＭｇやＮｉやＺｒやＴｉ等の添加金属が１種類以上添加されたターゲットを用いることが可能であり、第一の層と第二の層のいずれか一方又は両方に、１種類以上の添加金属を添加することができる。
図１(ａ)は、ガラス基板１１表面に、銅を主成分とする二層構造の銅薄膜（第一の銅薄膜１３）が形成された状態を示している。
図５は図１（ａ）の拡大断面図である。酸素を含有する第一の層３２はガラス基板１１に密着しており、第一の層３２は、酸素を含有しない第二の層３３に比べてガラス基板１１への付着力が強いから、第一の銅薄膜１３は第一の層３２によってガラス基板１１に強固に固定される。
第一の銅薄膜１３は第一の層３２だけでなく、酸素を含有しない第二の層３３を有しており、第二の層３３は第一の層３２の表面に密着配置されている。第二の層３３は第一の層３２に比べて電気抵抗が低いから、第一の層３２だけで銅薄膜を構成した場合に比べて、二層構造の第一の銅薄膜１３は電気抵抗が低い。
次に、第一の銅薄膜１３を写真工程、エッチング工程によってパターニングすると、図１(ｂ)に示すように、パターニングされた第一の銅薄膜１３によって、ガラス基板１１表面にゲート電極１５と蓄積容量電極１２が形成される。
同図符号１０は、ガラス基板１１上にゲート電極１５と蓄積容量電極１２が露出する処理対象物を示している。
図４の符号３０は処理対象物１０の表面処理と窒化膜の成膜に用いられるプラズマＣＶＤ装置を示している。
このプラズマＣＶＤ装置３０はＣＶＤ室３１（真空槽）を有しており、ＣＶＤ室３１の内部の天井にはシャワーヘッド３４が配置されている。
シャワーヘッド３４はガス導入系３８に接続されている。ガス導入系３８は、アンモニアガスが収容されたタンクと、ケイ素化合物ガス（モノシランやジシラン等のシランガス）が収容されたタンクと、窒素ガスが収容されたタンクとを有している。
ガス導入系３８には流量制御装置が設けられており、アンモニアガスと、シランガスと、窒素ガスを所望流量ずつ、シャワーヘッド３４にそれぞれ供給可能になっている。
シャワーヘッド３４には不図示の噴出口が複数設けられており、噴出口からＣＶＤ室３１内部に、アンモニアガスと、シランガスと、窒素ガスを所望割合で含むガスが供給される。
ＣＶＤ室３１には真空排気系３９が接続されており、ＣＶＤ室３１内部を真空排気し、真空雰囲気を形成しておき、ゲート電極１５と蓄積容量電極１２の表面が露出する処理対象物１０をＣＶＤ３１室の内部に搬入する。
ＣＶＤ室３１の底壁には、シャワーヘッド３４と対向する位置に、載置台３５が配置されている。
載置台３５にはヒーター３９が設けられており、ヒーター３９に予め通電しておき、ＣＶＤ室３１内部に搬入した処理対象物１０を載置台３５に配置し、ＣＶＤ室３１内部に不活性ガスを導入しながら、処理対象物１０を加熱する。
不活性ガスは特に限定されないが、窒素ガス（Ｎ2）のように、後述する原料ガスに添加するガスを用いれば、成膜工程で余分なガスが混入することがない。
処理対象物１０が予め決めた処理温度に達したら、その温度を維持しながら、不活性ガスの導入を停止し、不活性ガスを排気する。
載置台３５とシャワーヘッド３４のうち、一方は高周波電源３７に接続され、他方は接地電位に接続されている。ここでは載置台３５が高周波電源３７に接続され、シャワーヘッド３４が接地電位に接続されている。
処理対象物１０を所定温度に維持しながら、真空排気を続け、高周波電源３７をオフにしたまま、アンモニアガスのみ、又はアンモニアガスにシランガスと窒素ガスのいずれか一方又は両方が添加された処理ガスを噴出させ、処理対象物１０をプラズマ化していない処理ガスに曝す。
ゲート電極１５と蓄積容量電極１２（及び第一の銅薄膜１３の他の部分）は、処理対象物１０表面で露出しているから、これらの電極は処理ガス中のアンモニアガスに曝され、表面処理される。
処理対象物１０を処理ガスに１０秒間以上曝した後、ＣＶＤ室３１の真空排気を続けながら、アンモニアガスの流量に対するシランガスの流量を増加させ、シランガス分圧とアンモニアガスの分圧との比を表面処理時よりも増加させる。
ＣＶＤ室３１の内部圧力が所定圧力で安定した後、高周波電源３７をオンにして、シャワーヘッド３４と載置台３５の間に高周波電圧を印加すると、処理対象物１０の表面上で原料ガスのプラズマが形成され、図１(ｃ)に示すように、表面処理がされたゲート電極１５と蓄積容量電極１２(及び第一の銅薄膜１３の他の部分)の表面に窒化ケイ素薄膜(ＳｉＮx)から成るゲート絶縁膜１４が成長する。
ゲート絶縁膜１４が形成される時には、第一の銅薄膜１３は、表面処理のときよりも多量のシランガスに曝される。
しかし、第一の銅薄膜１３は、アンモニアガスによる表面処理が行われているので、シランガスの影響は、第一の銅薄膜１３とガラス基板１１との界面まで到達せず、第一の銅薄膜１３で構成されたゲート電極１５や蓄積容量電極１２等の電極はガラス基板１１から剥離しない。
所定膜厚のゲート絶縁膜１４が形成された後、電圧印加と原料ガスの導入を停止し、プラズマを消滅させ、原料ガスを真空排気する。
ＣＶＤ室３１の内部の真空排気を続けながらチャネル用原料ガスを導入し、噴出口からＣＶＤ室３１内に噴出させる。
ＣＶＤ室３１が所定圧力で安定したところで、シャワーヘッド３４と載置台３５の間に高周波電圧を印加し、処理対象物１０上にチャネル用原料ガスのプラズマを形成すると、図１(ｄ)に示すように、ゲート絶縁膜１４の表面上に、例えばアモルファスシリコンから成るチャネル半導体層１６が形成される。
所定膜厚のチャネル半導体層１６が形成された後、一旦電圧印加とチャネル用原料ガスの導入を停止し、チャネル用原料ガスのプラズマを消滅させ、ＣＶＤ室３１内部のチャネル用原料ガスを真空排気によって除去する。
次いで、オーミック層を形成するために必要な不純物ガスとシランガス（モシラン、ジシラン等）とを含むオーミック層用原料ガスをシャワーヘッド３４に導入し、噴出口からＣＶＤ室３１内に噴出させる。
ＣＶＤ室３１が所定圧力で安定したところで、シャワーヘッド３４と載置台３５の間に高周波電圧を印加し、オーミック層用原料ガスのプラズマを形成すると、図１(ｅ)に示すように、チャネル半導体層１６の表面に、シリコンを主成分とし、不純物を含有するオーミック層１７が形成される。
所定膜厚のオーミック層１７が形成された後、電圧印加とオーミック層用原料ガスの導入を停止し、プラズマを消滅させ、オーミック層用原料ガスを真空排気する。
次いで、オーミック層１７が形成された処理対象物１０をプラズマＣＶＤ装置３０から搬出し、図３に示したようなスパッタ室２内に搬入し、第一の銅薄膜１３の成膜と同じ工程で、銅を主成分とする２層構造の銅薄膜（第二の銅薄膜）を形成する。図２（ａ）はオーミック層１７表面に第二の銅薄膜２３が形成された状態を示している。
第二の銅薄膜２３は、上述した第一の銅薄膜１３と同様に、酸素を含有する第一の層と、酸素を含有しない第二の層とで構成されており、第一の層がオーミック層１７に密着している。
酸素を含有する第一の層は、ガラス基板１１だけでなく、シリコンに対する密着性も高い。上述したように、オーミック層１７はシリコンを主成分とするので、第二の銅薄膜２３は、オーミック層１７に対する密着性が高い。
次に、第二の銅薄膜２３と、オーミック層１７と、チャネル半導体層１６を写真工程とエッチング工程によってパターニングし、図２（ｂ）に示すように、ゲート電極１５の真上と両側位置ではチャネル半導体層１６を残し、オーミック層１７及び第二の銅薄膜２３のチャネル半導体層１６上に位置する部分のうち、ゲート電極１５の中央真上に位置する部分は除去し、ゲート電極１５の両側に位置する部分を残す。
図２（ｂ）の符号２５、２６は、オーミック層１７のゲート電極１５の両側位置に残った部分で構成された第一、第二のオーミックコンタクト層をそれぞれ示している。第一、第二のオーミックコンタクト層２５、２６と、チャネル半導体層１６とで半導体層２９が構成される。
図２（ｂ）の符号２１、２２は第二の銅薄膜２３のゲート電極１５の両側位置に残った部分で構成されたソース電極とドレイン電極を示している。
ソース電極２１は、半導体層２９のうち、第一のオーミックコンタクト層２５に接触している。また、ドレイン電極２２は、半導体層２９のうち、第二のオーミックコンタクト層２６に接触している。
この状態では、処理対象物１０の表面にソース電極２１とドレイン電極２２（及び第二の銅薄膜２３の他の部分）が露出しており、ゲート電極１５や蓄積容量電極１２の表面処理と同じ工程で、ソース電極２１とドレイン電極２２（及び第二の銅薄膜２３の他の部分）をアンモニアガスに曝して表面処理を行った後、上記ゲート絶縁膜１４の成膜と同じ工程で、ソース電極２１とドレイン電極２２の表面に窒化ケイ素膜からなる層間絶縁膜２４を形成する（図２（ｃ））。
図２（ｃ）の符号２０は層間絶縁膜２４が形成された状態の薄膜トランジスタ（ＴＦＴ）を示している。
ソース電極２１とドレイン電極２２は、層間絶縁膜２４が形成される時にシランガスに曝されるが、予めアンモニアガスによる表面処理が行われるので、シランガスの影響はソース電極２１とオーミック層１７との界面、及びドレイン電極２２とオーミック層１７との界面まで到達せず、ソース電極２１とドレイン電極２２はオーミック層１７から剥離しない。
この薄膜トランジスタ２０では、第一、第二のオーミックコンタクト層２５、２６の間と、ソース電極２１とドレイン電極２２の間は、ゲート電極１５中央の真上に位置する開口１８によって互いに分離されており、その開口１８に層間絶縁膜２４が充填されている。
チャネル半導体層１６は、第一、第二のオーミックコンタクト層２５、２６と同じ導電型であるが、不純物濃度が低くなっており、ゲート電極１５に電圧を印加すると、チャネル半導体層１６のゲート絶縁膜１４を介してゲート電極１５と接触する部分に低抵抗な蓄積層が形成され、該蓄積層を介して第一、第二のオーミックコンタクト層２５、２６が電気的に接続される。
尚、チャネル半導体層１６は、第一、第二のオーミックコンタクト層２５、２６と反対の導電型であってもよく、この場合、ゲート電極１５に電圧を印加すると、チャネル半導体層１６のゲート絶縁膜１４を介してゲート電極１５と接触する部分に、第一、第二のオーミックコンタクト層２５、２６と同じ導電型の反転層が形成され、該反転層によって第一、第二のオーミックコンタクト層２５、２６が電気的に接続される。
図２（ｄ）は、層間絶縁膜２４のドレイン電極２２又はソース電極２１（ここではドレイン電極２２）上の部分と、蓄積容量電極１２上の部分を窓開けした後、パターニングした透明導電膜を層間絶縁膜２４上に配置した状態を示している。
同図の符号２７は透明導電膜の薄膜トランジスタ２０の側方に位置する部分からなる画素電極を示し、同図の符号２８は透明導電膜の薄膜トランジスタ２０上に位置し、ドレイン電極２２と接触する部分からなる接続部を示している。
画素電極２７は接続部２８を介してドレイン電極２２に電気的に接続されており、第一、第二のオーミックコンタクト層２５、２６が電気的に接続されると、画素電極２７に電流が流れる。
図６の符号４は、処理対象物１０の画素電極２７上に液晶４１を配置し、ガラス基板４２の表面上に対向電極４５が形成されたパネル４０を、液晶４１を挟んで画素電極２７と対向させた液晶表示装置を示している。
この液晶表示装置４では、画素電極２７と対向電極４５間に印加する電圧を制御して、液晶４１の光透過率を変えることができる。
以上は、パターニング後の第一、第二の銅薄膜１３、２３（ゲート電極１５や、ソース、ドレイン電極２１、２２）に表面処理と窒化ケイ素膜の成膜を行う場合について説明したが、パターニング前の第一、第二の銅薄膜１３、２３に、パターニング後の第一、第二の銅薄膜１３、２３の場合と同じ条件で、表面処理と窒化ケイ素膜の成膜を行ってから、第一、第二の銅薄膜１３、２３を窒化ケイ素膜と一緒にパターニングし、第一の銅薄膜１３からゲート電極１５と蓄積容量電極１２を、第二の銅薄膜２３からソース電極２１とドレイン電極２２を形成してもよい。
表面処理に用いる処理ガスは、アンモニアガス単独で構成してもよいし、窒化ケイ素膜用の原料ガスに比べて、シランガスとアンモニアガスとの比率（ＳｉxＨ2x+2／ＮＨ3）が小さいのであれば、処理ガスにシランガスと窒素ガス（Ｎ2）のいずれか一方又は両方を添加してもよい。
シランガスには、一般に、モノシランガス(ＳｉＨ4)と、ジシランガス(Ｓｉ2Ｈ6)のいずれか一方又は両方を用いることができる。処理ガスと表面処理ガスには、キャリアガスを添加して、シランガスとアンモニアガスの分圧を調整することができる。
表面処理工程と窒化ケイ素膜の成膜工程、及び他の成膜工程（半導体層等）は、異なる真空槽内部で行ってもよいが、同じ真空槽（ＣＶＤ室３１）内部で行えば、製造工程が簡略化される上、不純物の混入も少ない。
第一、第二の銅薄膜１３、２３は、二層構造に限定されず、銅を主成分とし、酸素を含有する第一の層、又は銅を主成分とし、酸素を含有しない第二の層のうち、いずれか一方の層で構成された単層構造でもよいが、ガラス基板やシリコン層への密着性や、電気抵抗等を考慮すると、第一の層の上に、第二の層を積層した積層構造とすることが望ましい。
また、第二の層に酸素を含有させることもできるが、電極の電気抵抗を考慮すると、その酸素含有量は、ガラス基板やシリコン層に密着する第一の層よりも少なくすることが望ましい。
＜処理ガスの種類＞
銅を主成分とし、Ｍｇが添加されたターゲット５を用い、酸素を含有する第一の層（膜厚５０ｎｍ）と、酸素を含有しない第二の層（膜厚３００ｎｍ）を記載した順番に積層し、図５に示したような二層構造の銅薄膜１３を形成して、試験基板とした。
処理ガスを流量１０５０ｓｃｃｍでＣＶＤ室３１に供給し、試験基板を３０秒間処理ガスに曝した。実施した処理ガスの種類及び方法は下記の表１の通りである。
次に、原料ガスとして、窒素ガス（流量５２００ｓｃｃｍ）と、アンモニアガス（１０５０ｓｃｃｍ）、ＳｉＨ4ガス（流量３５０ｓｃｃｍ）をＣＶＤ室３１に供給して、１５秒間かけて２００Ｐａの成膜雰囲気を成膜し、該成膜雰囲気で、載置台３５に２．８ｋＷの電力を印加し、３０秒間原料ガスのプラズマを発生させて膜厚３００ｎｍの窒化ケイ素膜を作成した。
尚、表面処理と窒化膜の成膜は、ＣＶＤ室３１の内部圧力（全圧）が２００Ｐａ、試験基板の温度が３００℃の条件で行った。
これとは別に、表面処理を行わずに窒化ケイ素膜を作成した。各表面処理の後窒化ケイ素膜が形成された試験基板と、表面処理を行わずに窒化ケイ素膜が形成された試験基板について、下記に示す「剥離試験」を行った。
[剥離試験]
窒化ケイ素膜と銅薄膜の積層膜に、ナイフで碁盤の目状の切れ目を入れて、積層膜の小片を行列状に形成し、その表面に接着テープを貼付し、引き剥がし、接着テープに張り付いて、ガラス基板から剥離したか否かと、剥離場所を調べた。
２５箇所の小片が全て剥離しなかった場合を「○」、窒化ケイ素膜のみが剥離し、銅薄膜がガラス基板１１表面に残ったものを「△」、窒化ケイ素膜と一緒に銅薄膜も剥離したものを「×」として評価した。
剥離試験の結果を、処理ガスの種類と共に下記表１に示す。
Figure 0005424876
上記表１の「ＮＨ3プラズマ」と「Ｈ2プラズマ」は、載置台３５に電圧を印加し、プラズマ化されたＮＨ3とＨ2に試験基板を曝した場合である。
上記表１から明らかなように、プラズマ化していないアンモニアガスを処理ガスとして用いれば、銅薄膜とガラス基板、及び、銅薄膜と窒化ケイ素膜の間の密着性が高く、剥離が起こらないことがわかる。
尚、参考として、二層構造の銅薄膜１３が形成された状態の試験基板を、いずれのガスにも曝さずに剥離試験を行ったところ、剥離試験の結果は「○」であった。
＜ＳｉＨ4ガスとＮＨ3ガスとの比＞
表面処理前の試験基板の銅薄膜のシート抵抗を測定した後、上記ＮＨ3ガスと一緒に、ＳｉＨ4ガスを供給して表面処理を行った。表面処理後の銅薄膜について、シート抵抗の測定と、上記「剥離試験」を行った。
尚、表面処理時のＮＨ3ガスの流量、処理ガスに試験基板を曝す時間、試験基板の温度は、上記「処理ガスの種類」の時と同じとした。
表面処理前のシート抵抗を「処理前」、ＳｉＨ4とＮＨ3に曝した後のシート抵抗を「処理後」とし、「剥離試験」の結果と共に下記表２に記載する。
Figure 0005424876
上記表２から明らかなように、ＳｉＨ4ガスの流量とＮＨ3ガスの流量との比（流量比）が１／５では剥離が起こり、しかも、処理後はシート抵抗が倍近く上昇した。
これに対し、ＳｉＨ4ガスの流量とＮＨ3ガスの流量との比が１／１５以下では、剥離が起こらず、しかも、処理前と処理後でシート抵抗の変化が殆どなかった。
ＣＶＤ室３１内部のガスの分圧は、ＣＶＤ室３１に供給するガスの流量に比例するから、ＣＶＤ室３１内部に、ＳｉＨ4ガスの分圧がＮＨ3ガスの分圧の１／１５以下の雰囲気を形成して表面処理を行えば、電極の剥離と、シート抵抗の上昇が防止される。
＜表面処理時間＞
表面処理を行う前に、ＣＶＤ室３１内部に、窒素ガスを導入して１５０Ｐａの窒素ガス雰囲気を形成し、該窒素ガス雰囲気に試験基板を置いて、試験基板を３２０℃に加熱した（前処理）。
前処理の後、試験基板を３００℃にし、ＮＨ3ガスからなる処理ガスの導入時間を、０秒間（未処理）、５秒間、１０秒間、２０秒間、３０秒間に変えて導入した以外は、上記「処理ガスの種類」の場合同じ条件で表面処理を行った。尚、導入時間とは、処理ガスの導入開始からの経過時間のことである。
尚、ＣＶＤ室３１内部の圧力（全圧）は、導入時間５秒間では最終圧力が１０Ｐａであり、１０秒間では最終圧力が６０Ｐａであり、２０秒間では最終圧力が１６０Ｐａであった。導入時間が３０秒間の場合は、導入開始から２３秒後に２００Ｐａに達し、２３秒〜３０秒の間は２００Ｐａに維持された。
表面処理後と、表面処理前（未処理）の試験基板に、上記「処理ガスの種類」の時と同じ成膜条件で窒化ケイ素膜を作成し、５種類の試験片を得た。尚、窒化ケイ素膜の成膜工程では、ＮＨ3ガス分圧は３２Ｐａであった。
各試験片について上記「剥離試験」を行った。その結果を下記表３に示す。
Figure 0005424876
「未処理」では銅薄膜１３とガラス基板１１との間で剥離が起こった。導入時間５秒では、銅薄膜１３とガラス基板１１の間で剥離は起こらないが、窒化ケイ素膜と銅薄膜１３との間で剥離が起った。導入時間が１０秒以上であれば、銅薄膜１３とガラス基板１１の間と、窒化ケイ素膜と銅薄膜１３との間のいずれも剥離が起こらなかった。
従って、本発明によれば、銅薄膜１３とガラス基板１１の密着性が高くなるだけでなく、窒化ケイ素膜と銅薄膜の密着性も高くなることが分かる。
導入時間が１０秒以上では、ＣＶＤ室３１の内部圧力が６０Ｐａ以上になる。ＣＶＤ室３１にはＮＨ3ガスだけを導入したから、ＣＶＤ室３１内部の全圧がＮＨ3ガスの分圧と等しい。従って、剥離防止のためには、ＣＶＤ室３１内のＮＨ3ガス分圧が６０Ｐａ以上必要なことがわかる。
尚、大型基板を処理する場合、導入時間が短いと処理ガスが大型基板の全表面に行き渡らず、基板の中心部で剥離する場合があり、導入時間は基板のサイズが大きい程長くする必要がある。導入時間が３０秒以上であれば、想定される範囲の大きさの大型基板（長辺２４００ｍｍ）で剥離が起こらなかったので、導入時間が３０秒以上であれば、基板の大きさに関わらず、表面処理が均一に行われる。
＜処理ガス中のＮ2、ＳｉＨ4、ＮＨ3の割合＞
試料基板の銅薄膜のシート抵抗を測定した後、処理ガス中のＮ2、ＳｉＨ4、ＮＨ3の各ガスの流量割合を、下記表４に示すように変え、試料基板を３００℃に加熱した状態で３分間処理ガスに曝して表面処理を行った。
Figure 0005424876
表面処理後の試料基板の銅薄膜の表面を観察し、銅薄膜表面が変色したものを「×」、変色しなかったものを「○」として評価し、上記表４に記載した。更に、表面処理後の試料基板について、上記「剥離試験」と、シート抵抗の測定を行った。「剥離試験」の結果と、シート抵抗の値（表面処理前と表面処理後）を上記表４記載した。
上記表４から分かるように、処理ガスにＮＨ3ガスが添加されていない場合は、表面状態と剥離試験の結果が悪く、シート抵抗の上昇量も大きかった。
処理ガスにＮＨ3ガスが添加されていれば、添加されていない場合に比べてシート抵抗の上昇量は小さい。特に、処理ガスにシランガスが添加されていない場合（シランガス流量がゼロ）と、ＳｉＨ4ガスの流量とＮＨ3ガスの流量との比が１／１５以下の場合では、シート抵抗の上昇量が小さいだけでなく、表面状態と剥離試験の結果も良好であった。
上記表２と上記表４を見ると、ＳｉＨ4ガスの流量とＮＨ3ガス流量が異なっても、ＳｉＨ4ガスの流量とＮＨ3ガスの流量との比が１／１５以下になる場合には、剥離が起こらず、シート抵抗の上昇も小さい。
従って、流量の大小に関わらず、処理ガスにシランガスが添加されていない場合、又は、ＳｉＨ4ガスの流量とＮＨ3ガスの流量との比が１／１５以下、即ち、ＳｉＨ4ガスの分圧とＮＨ3ガスの分圧との比が１／１５以下であれば、電極の剥離が防止され、電極の抵抗値も上昇しないことが分かる。

Claims (12)

  1. ガラス基板に密着して配置されたゲート電極と、
    前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、
    前記ゲート絶縁膜上に配置された半導体層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、
    前記ガラス基板表面に、銅を主成分とし、前記ゲート電極を構成する第一の銅薄膜を、少なくとも前記ガラス基板と密着する部分に酸素を含有させて形成し、
    前記第一の銅薄膜の表面が露出する前記ガラス基板を真空槽内に配置した状態で、前記真空槽内にアンモニアガスを含む処理ガスを導入し、
    前記真空槽内部でプラズマを発生させずに、前記第一の銅薄膜の表面を前記アンモニアガスに曝して表面処理を行った後、
    前記真空槽内に、化学構造中にＳｉとＨを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第一の銅薄膜の表面に前記窒化ケイ素薄膜を成長させる薄膜トランジスタ製造方法であって、
    前記処理ガスには、アンモニアガスを含有するガス、又は、ケイ素化合物ガスとケイ素化合物ガスの１５倍以上のアンモニアガスとを含有するガスを用い、前記表面処理では、前記第一の銅薄膜の表面を前記処理ガスに曝し、前記表面処理の後の前記第一の銅薄膜のシート抵抗値を、前記表面処理の前の前記第一の銅薄膜のシート抵抗値以下の値にする薄膜トランジスタ製造方法。
  2. 前記第一の銅薄膜の表面を前記処理ガスに１０秒以上曝して前記表面処理を行う請求項１記載の薄膜トランジスタ製造方法。
  3. 前記真空槽内部の前記アンモニアガスの分圧が６０Ｐａ以上になるように前記処理ガスを導入して前記表面処理を行う請求項１記載の薄膜トランジスタ製造方法。
  4. ゲート電極と、
    前記ゲート電極の表面に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に配置された半導体層と、
    前記半導体層に接触するソース電極と、
    前記半導体層に接触するドレイン電極と、
    前記ドレイン電極と前記ソース電極に接触し、窒化ケイ素膜からなる絶縁膜とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、
    前記半導体層の表面に、前記ソース電極と前記ドレイン電極を構成する第二の銅薄膜を、少なくとも前記半導体層に密着する部分に酸素を含有させて形成し、
    前記第二の銅薄膜の表面が露出する処理対象物を、真空槽内に配置した状態で、前記真空槽内に、アンモニアガスを含む処理ガスを導入し、
    前記真空槽内部でプラズマを発生させずに、前記第二の銅薄膜の表面を前記アンモニアガスにそれぞれ曝して表面処理を行った後、
    前記真空槽内に、化学構造中にＳｉとＨを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第二の銅薄膜の表面に前記窒化ケイ素薄膜を成長させる薄膜トランジスタ製造方法であって、
    前記処理ガスには、アンモニアガスを含有するガス、又は、ケイ素化合物ガスとケイ素化合物ガスの１５倍以上のアンモニアガスとを含有するガスを用い、前記表面処理では、前記第二の銅薄膜の表面を前記処理ガスに曝し、前記表面処理の後の前記第二の銅薄膜のシート抵抗値を、前記表面処理の前の前記第二の銅薄膜のシート抵抗値以下の値にする薄膜トランジスタ製造方法。
  5. 前記第二の銅薄膜の表面を前記処理ガスに１０秒以上曝して前記表面処理を行う請求項４記載の薄膜トランジスタ製造方法。
  6. 前記真空槽内部の前記アンモニアガスの分圧が６０Ｐａ以上になるように前記処理ガスを導入して前記表面処理を行う請求項４記載の薄膜トランジスタ製造方法。
  7. 前記半導体層は第一、第二のオーミックコンタクト層を有し、
    前記ソース電極は前記第一のオーミックコンタクト層に接触し、
    前記ドレイン電極は前記第二のオーミックコンタクト層に接触する請求項４記載の薄膜トランジスタ製造方法。
  8. ガラス基板と、
    前記ガラス基板上に配置された薄膜トランジスタと、
    前記薄膜トランジスタの半導体層に接続された透明電極と、
    前記透明電極上に配置された対向電極と、
    前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、
    前記薄膜トランジスタは、
    前記ガラス基板に密着して配置されたゲート電極と、
    前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、
    前記ゲート絶縁膜上に配置された前記半導体層とを有し、
    前記ガラス基板表面に、銅を主成分とし、前記ゲート電極を構成する第一の銅薄膜を形成し、
    前記第一の銅薄膜の表面が露出する前記ガラス基板を真空槽内に配置した状態で、前記真空槽内にアンモニアガスを含む処理ガスを導入し、
    前記真空槽内部でプラズマを発生させずに、前記第一の銅薄膜の表面を前記アンモニアガスに曝して表面処理を行った後、
    前記真空槽内に、化学構造中にＳｉとＨを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第一の銅薄膜の表面に前記窒化ケイ素薄膜を成長させて、前記薄膜トランジスタを製造する液晶表示装置製造方法であって、
    前記処理ガスには、アンモニアガスを含有するガス、又は、ケイ素化合物ガスとケイ素化合物ガスの１５倍以上のアンモニアガスとを含有するガスを用い、前記表面処理では、前記第一の銅薄膜の表面を前記処理ガスに曝し、前記表面処理の後の前記第一の銅薄膜のシート抵抗値を、前記表面処理の前の前記第一の銅薄膜のシート抵抗値以下の値にする液晶表示装置製造方法。
  9. ガラス基板と、
    前記ガラス基板上に配置された薄膜トランジスタと、
    前記薄膜トランジスタの半導体層に接続された透明電極と、
    前記透明電極上に配置された対向電極と、
    前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、
    前記薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極の表面に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に配置された半導体層と、
    前記半導体層に接触するソース電極と、
    前記半導体層に接触するドレイン電極と、
    前記ドレイン電極と前記ソース電極に接触し、窒化ケイ素膜からなる絶縁膜とを有し、
    前記半導体層の表面に、前記ソース電極と前記ドレイン電極を構成する第二の銅薄膜を形成し、
    前記第二の銅薄膜の表面が露出する処理対象物を、真空槽内に配置した状態で、前記真空槽内に、アンモニアガスを含む処理ガスを導入し、
    前記真空槽内部でプラズマを発生させずに、前記第二の銅薄膜の表面を前記アンモニアガスにそれぞれ曝して表面処理を行った後、
    前記真空槽内に、化学構造中にＳｉとＨを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第二の銅薄膜の表面に前記窒化ケイ素薄膜を成長させて前記薄膜トランジスタを製造する液晶表示装置製造方法であって、
    前記処理ガスには、アンモニアガスを含有するガス、又は、ケイ素化合物ガスとケイ素化合物ガスの１５倍以上のアンモニアガスとを含有するガスを用い、前記表面処理では、前記第二の銅薄膜の表面を前記処理ガスに曝し、前記表面処理の後の前記第二の銅薄膜のシート抵抗値を、前記表面処理の前の前記第二の銅薄膜のシート抵抗値以下の値にする液晶表示装置製造方法。
  10. 処理対象物の露出する表面であるガラスの表面、シリコンの表面、もしくはシリコン化合物の表面上に、銅もしくは銅合金の銅電極を形成する電極形成方法であって、
    前記処理対象物上に、少なくとも前記処理対象物と接触する層において酸素を含有させて前記銅電極を形成する銅電極形成工程と、
    前記銅電極の表面をアンモニアガスを含む処理ガスに曝して表面処理を行う表面処理工程と、
    化学構造中にＳｉとＨを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを、表面処理後の前記処理対象物が配置された成膜雰囲気に導入してプラズマを発生させ、前記銅電極上に窒化ケイ素薄膜を形成する絶縁膜形成工程とを有する電極形成方法であって、
    前記処理ガスには、アンモニアガスを含有するガス、又は、ケイ素化合物ガスとケイ素化合物ガスの１５倍以上のアンモニアガスとを含有するガスを用い、前記表面処理では、前記銅電極の表面を前記処理ガスに曝し、前記表面処理の後の前記銅電極のシート抵抗値を、前記表面処理の前の前記銅電極のシート抵抗値以下の値にする電極形成方法。
  11. 前記表面処理工程において、前記処理対象物が配置された処理雰囲気中の、前記アンモニアガスの分圧を６０Ｐａ 以上にする請求項１０記載の電極形成方法。
  12. 前記表面処理工程において、前記銅電極を前記アンモニアガスに曝す時間は１０秒以上である請求項１０記載の電極形成方法。
JP2009517855A 2007-06-05 2008-06-02 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 Active JP5424876B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009517855A JP5424876B2 (ja) 2007-06-05 2008-06-02 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007148787 2007-06-05
JP2007148787 2007-06-05
PCT/JP2008/060125 WO2008149833A1 (ja) 2007-06-05 2008-06-02 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
JP2009517855A JP5424876B2 (ja) 2007-06-05 2008-06-02 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法

Publications (2)

Publication Number Publication Date
JPWO2008149833A1 JPWO2008149833A1 (ja) 2010-08-26
JP5424876B2 true JP5424876B2 (ja) 2014-02-26

Family

ID=40093649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009517855A Active JP5424876B2 (ja) 2007-06-05 2008-06-02 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法

Country Status (7)

Country Link
US (1) US20100075475A1 (ja)
JP (1) JP5424876B2 (ja)
KR (1) KR101101733B1 (ja)
CN (1) CN101681932B (ja)
DE (1) DE112008001523T5 (ja)
TW (1) TW200915399A (ja)
WO (1) WO2008149833A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097313B (zh) 2010-11-23 2012-12-12 深圳市华星光电技术有限公司 保护层及薄膜晶体管矩阵基板的制造方法
CN102386237A (zh) * 2011-11-23 2012-03-21 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及装置和一种制备方法
CN103700667B (zh) * 2013-12-18 2017-02-01 北京京东方光电科技有限公司 一种像素阵列结构及其制作方法、阵列基板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6464338A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Wiring for semiconductor device
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH0826889A (ja) * 1994-07-15 1996-01-30 Fujitsu Ltd 金属膜の形成方法および配線用金属膜
JP2001176878A (ja) * 1999-12-21 2001-06-29 Furontekku:Kk 銅配線基板およびその製造方法ならびに液晶表示装置
JP2006178445A (ja) * 2004-12-20 2006-07-06 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417751B2 (ja) * 1995-02-13 2003-06-16 株式会社東芝 半導体装置の製造方法
JP3403918B2 (ja) * 1997-06-02 2003-05-06 株式会社ジャパンエナジー 高純度銅スパッタリングタ−ゲットおよび薄膜
US6777331B2 (en) * 2000-03-07 2004-08-17 Simplus Systems Corporation Multilayered copper structure for improving adhesion property
JP2002353222A (ja) 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6464338A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Wiring for semiconductor device
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH0826889A (ja) * 1994-07-15 1996-01-30 Fujitsu Ltd 金属膜の形成方法および配線用金属膜
JP2001176878A (ja) * 1999-12-21 2001-06-29 Furontekku:Kk 銅配線基板およびその製造方法ならびに液晶表示装置
JP2006178445A (ja) * 2004-12-20 2006-07-06 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Also Published As

Publication number Publication date
CN101681932A (zh) 2010-03-24
JPWO2008149833A1 (ja) 2010-08-26
WO2008149833A1 (ja) 2008-12-11
DE112008001523T5 (de) 2010-04-29
KR20100003370A (ko) 2010-01-08
US20100075475A1 (en) 2010-03-25
TW200915399A (en) 2009-04-01
KR101101733B1 (ko) 2012-01-05
CN101681932B (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
KR101064144B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
KR101067364B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
US6174823B1 (en) Methods of forming a barrier layer
KR101098207B1 (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터
JP5285710B2 (ja) 薄膜トランジスタの製造方法
TWI397125B (zh) 半導體裝置的製造方法
JP5282085B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP4855315B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
US8598580B2 (en) Wiring structure, display apparatus, and semiconductor device
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP5888501B2 (ja) 薄膜配線形成方法
WO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
TWI397952B (zh) Method for forming tantalum nitride film
JP2003017437A (ja) 銅材料充填プラグ及び銅材料充填プラグの製造方法
JP2009123737A (ja) シリコン酸化膜の堆積方法
TW201114936A (en) Method of forming film including alpha tantalum and deposition film

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130712

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131126

R150 Certificate of patent or registration of utility model

Ref document number: 5424876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250