JPWO2008149833A1 - 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 - Google Patents
薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 Download PDFInfo
- Publication number
- JPWO2008149833A1 JPWO2008149833A1 JP2009517855A JP2009517855A JPWO2008149833A1 JP WO2008149833 A1 JPWO2008149833 A1 JP WO2008149833A1 JP 2009517855 A JP2009517855 A JP 2009517855A JP 2009517855 A JP2009517855 A JP 2009517855A JP WO2008149833 A1 JPWO2008149833 A1 JP WO2008149833A1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gas
- electrode
- copper
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 247
- 238000004519 manufacturing process Methods 0.000 title claims description 72
- 238000000034 method Methods 0.000 title claims description 64
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 193
- 239000010949 copper Substances 0.000 claims abstract description 193
- 229910052802 copper Inorganic materials 0.000 claims abstract description 193
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 239000010408 film Substances 0.000 claims abstract description 97
- 238000004381 surface treatment Methods 0.000 claims abstract description 82
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 76
- 239000011521 glass Substances 0.000 claims abstract description 76
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 55
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 55
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000002994 raw material Substances 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000007789 gas Substances 0.000 claims description 224
- 239000004065 semiconductor Substances 0.000 claims description 58
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 50
- 239000000126 substance Substances 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 27
- 239000001301 oxygen Substances 0.000 claims description 27
- 229910052760 oxygen Inorganic materials 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 150000003377 silicon compounds Chemical class 0.000 claims description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims description 19
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 143
- 229910001873 dinitrogen Inorganic materials 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 14
- 238000003860 storage Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Formation Of Insulating Films (AREA)
- Liquid Crystal (AREA)
Abstract
Description
液晶表示装置の薄膜トランジスタでは、例えば、ゲート電極はガラス基板表面に密着し、ソース電極やドレイン電極はシリコン層と密着して配置されるが、純銅の薄膜はガラス基板やシリコンに対する接着力が弱く、剥離してしまうという問題がある。
窒化ケイ素膜用原料ガス中の成分ガスがプラズマで分解され、成膜対象物表面上で反応し、窒化ケイ素薄膜が形成される。このような工程から、原料ガス中の成分ガスが剥離に影響していることが考えられる。
(1) そのまま剥離試験を行った。
(2) 窒素ガスとアンモニアガスの混合ガス(120Pa、N2:500sccm、NH3:300sccm)に曝した後、剥離試験を行った。
(3) 窒素ガスとシランガスの混合ガス(120Pa、N2:500sccm、SiH4:20sccm)に曝した後、剥離試験を行った。
(4) 窒素ガスとアンモニアガスとシランガスの混合ガス(120Pa、N2:500sccm、NH3:300sccm、SiH4:20sccm)に曝した後剥離試験を行なった。
そうだとすると、シランガスの影響が、銅薄膜とガラス基板との界面、及び/又は、銅薄膜とシリコン層との界面にまで及ばないようにすればよいと考えられる。
本発明は薄膜トランジスタ製造方法であって、前記第一の銅薄膜のうち、少なくとも前記ガラス基板と密着する部分に酸素を含有させる薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記第一の銅薄膜の表面を前記アンモニアガスに10秒以上曝して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記真空槽内部の、モノシランガスの分圧を、前記アンモニアガスの分圧の1/15以下にして前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記真空槽内部の前記アンモニアガスの分圧が60Pa以上になるように前記処理ガスを導入して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は、ゲート電極と、前記ゲート電極の表面に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層と、前記半導体層に接触するソース電極と、前記半導体層に接触するドレイン電極と、前記ドレイン電極と前記ソース電極に接触し、窒化ケイ素膜からなる絶縁膜とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記半導体層の表面に、前記ソース電極と前記ドレイン電極を構成する第二の銅薄膜を形成し、前記第二の銅薄膜の表面が露出する処理対象物を、真空槽内に配置した状態で、前記真空槽内に、アンモニアガスを含む処理ガスを導入し、前記真空槽内部でプラズマを発生させずに、前記第二の銅薄膜の表面を前記アンモニアガスにそれぞれ曝して表面処理を行った後、前記真空槽内に、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第二の銅薄膜の表面に前記窒化ケイ素薄膜を成長させる薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記第二の銅薄膜のうち、少なくとも前記半導体層に密着する部分に酸素を含有させる薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記第二の銅薄膜の表面を前記アンモニアガスに10秒以上曝して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記真空槽内部の、モノシランガスの分圧を、前記アンモニアガスの分圧の1/15以下にして前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記真空槽内部の前記アンモニアガスの分圧が60Pa以上になるように前記処理ガスを導入して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記半導体層は第一、第二のオーミックコンタクト層を有し、前記ソース電極は前記第一のオーミックコンタクト層に接触し、前記ドレイン電極は前記第二のオーミックコンタクト層に接触する薄膜トランジスタ製造方法である。
本発明は、ガラス基板と、前記ガラス基板上に配置された薄膜トランジスタと、前記薄膜トランジスタの半導体層に接続された透明電極と、前記透明電極上に配置された対向電極と、前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、前記薄膜トランジスタは、前記ガラス基板に密着して配置されたゲート電極と、前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、前記ゲート絶縁膜上に配置された前記半導体層とを有し、前記ガラス基板表面に、銅を主成分とし、前記ゲート電極を構成する第一の銅薄膜を形成し、前記第一の銅薄膜の表面が露出する前記ガラス基板を真空槽内に配置した状態で、前記真空槽内にアンモニアガスを含む処理ガスを導入し、前記真空槽内部でプラズマを発生させずに、前記第一の銅薄膜の表面を前記アンモニアガスに曝して表面処理を行った後、前記真空槽内に、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第一の銅薄膜の表面に前記窒化ケイ素薄膜を成長させて、前記薄膜トランジスタを製造する液晶表示装置製造方法である。
本発明は、ガラス基板と、前記ガラス基板上に配置された薄膜トランジスタと、前記薄膜トランジスタの半導体層に接続された透明電極と、前記透明電極上に配置された対向電極と、前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、前記薄膜トランジスタは、ゲート電極と、前記ゲート電極の表面に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層と、前記半導体層に接触するソース電極と、前記半導体層に接触するドレイン電極と、前記ドレイン電極と前記ソース電極に接触し、窒化ケイ素膜からなる絶縁膜とを有し、前記半導体層の表面に、前記ソース電極と前記ドレイン電極を構成する第二の銅薄膜を形成し、前記第二の銅薄膜の表面が露出する処理対象物を、真空槽内に配置した状態で、前記真空槽内に、アンモニアガスを含む処理ガスを導入し、前記真空槽内部でプラズマを発生させずに、前記第二の銅薄膜の表面を前記アンモニアガスにそれぞれ曝して表面処理を行った後、前記真空槽内に、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第二の銅薄膜の表面に前記窒化ケイ素薄膜を成長させて前記薄膜トランジスタを製造する液晶表示装置製造方法である。
本発明は、基板のガラス、シリコン、もしくはシリコン化合物の表面上に、銅もしくは銅合金の銅電極を形成する電極形成方法であって、前記基板上に前記銅電極を形成する銅電極形成工程と、前記銅電極の表面をアンモニアガスを含む処理ガスに曝して表面処理を行う表面処理工程と、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを、表面処理後の前記基板が配置された成膜雰囲気に導入してプラズマを発生させ、前記銅電極上に窒化ケイ素薄膜を形成する絶縁膜形成工程とを有する電極形成方法である。
本発明は電極形成方法であって、前記表面処理工程において、前記基板が配置された処理雰囲気中の、前記アンモニアガスの分圧を60Pa 以上にする電極形成方法である。
本発明は電極形成方法であって、前記表面処理工程において、前記銅電極を前記アンモニアガスに曝す時間は10秒以上である電極形成方法である。
本発明は電極形成方法であって、前記表面処理工程において、前記処理雰囲気中に含まれるケイ素化合物ガスの分圧を前記アンモニアガスの分圧の1/15以下にする電極形成方法である。
本発明は電極形成方法であって、前記銅電極は、少なくとも前記基板と接触する層において酸素を含有する電極形成方法である。
図3の符号1はスパッタリング装置であり、スパッタ室2の内部に銅を主成分とするターゲット5が配置されている。
スパッタ室2には真空排気系9とガス導入系8が接続されており、真空排気系9によってスパッタ室2内部を真空排気し、真空雰囲気を形成しておき、成膜対象のガラス基板をスパッタ室2内部に搬入する。同図符号11は、スパッタ室2の内部に搬入されたガラス基板を示している。
図5は図1(a)の拡大断面図である。酸素を含有する第一の層32はガラス基板11に密着しており、第一の層32は、酸素を含有しない第二の層33に比べてガラス基板11への付着力が強いから、第一の銅薄膜13は第一の層32によってガラス基板11に強固に固定される。
同図符号10は、ガラス基板11上にゲート電極15と蓄積容量電極12が露出する処理対象物を示している。
このプラズマCVD装置30はCVD室31(真空槽)を有しており、CVD室31の内部の天井にはシャワーヘッド34が配置されている。
シャワーヘッド34には不図示の噴出口が複数設けられており、噴出口からCVD室31内部に、アンモニアガスと、シランガスと、窒素ガスを所望割合で含むガスが供給される。
CVD室31の底壁には、シャワーヘッド34と対向する位置に、載置台35が配置されている。
不活性ガスは特に限定されないが、窒素ガス(N2)のように、後述する原料ガスに添加するガスを用いれば、成膜工程で余分なガスが混入することがない。
処理対象物10が予め決めた処理温度に達したら、その温度を維持しながら、不活性ガスの導入を停止し、不活性ガスを排気する。
処理対象物10を所定温度に維持しながら、真空排気を続け、高周波電源37をオフにしたまま、アンモニアガスのみ、又はアンモニアガスにシランガスと窒素ガスのいずれか一方又は両方が添加された処理ガスを噴出させ、処理対象物10をプラズマ化していない処理ガスに曝す。
処理対象物10を処理ガスに10秒間以上曝した後、CVD室31の真空排気を続けながら、アンモニアガスの流量に対するシランガスの流量を増加させ、シランガス分圧とアンモニアガスの分圧との比を表面処理時よりも増加させる。
ゲート絶縁膜14が形成される時には、第一の銅薄膜13は、表面処理のときよりも多量のシランガスに曝される。
CVD室31の内部の真空排気を続けながらチャネル用原料ガスを導入し、噴出口からCVD室31内に噴出させる。
所定膜厚のオーミック層17が形成された後、電圧印加とオーミック層用原料ガスの導入を停止し、プラズマを消滅させ、オーミック層用原料ガスを真空排気する。
酸素を含有する第一の層は、ガラス基板11だけでなく、シリコンに対する密着性も高い。上述したように、オーミック層17はシリコンを主成分とするので、第二の銅薄膜23は、オーミック層17に対する密着性が高い。
図2(b)の符号21、22は第二の銅薄膜23のゲート電極15の両側位置に残った部分で構成されたソース電極とドレイン電極を示している。
ソース電極21は、半導体層29のうち、第一のオーミックコンタクト層25に接触している。また、ドレイン電極22は、半導体層29のうち、第二のオーミックコンタクト層26に接触している。
ソース電極21とドレイン電極22は、層間絶縁膜24が形成される時にシランガスに曝されるが、予めアンモニアガスによる表面処理が行われるので、シランガスの影響はソース電極21とオーミック層17との界面、及びドレイン電極22とオーミック層17との界面まで到達せず、ソース電極21とドレイン電極22はオーミック層17から剥離しない。
画素電極27は接続部28を介してドレイン電極22に電気的に接続されており、第一、第二のオーミックコンタクト層25、26が電気的に接続されると、画素電極27に電流が流れる。
この液晶表示装置4では、画素電極27と対向電極45間に印加する電圧を制御して、液晶41の光透過率を変えることができる。
また、第二の層に酸素を含有させることもできるが、電極の電気抵抗を考慮すると、その酸素含有量は、ガラス基板やシリコン層に密着する第一の層よりも少なくすることが望ましい。
銅を主成分とし、Mgが添加されたターゲット5を用い、酸素を含有する第一の層(膜厚50nm)と、酸素を含有しない第二の銅(膜厚300nm)を記載した順番に積層し、図5に示したような二層構造の銅薄膜13を形成して、試験基板とした。
処理ガスを流量1050sccmでCVD室31に供給し、試験基板を30秒間処理ガスに曝した。実施した処理ガスの種類及び方法は下記の表1の通りである。
尚、表面処理と窒化膜の成膜は、CVD室31の内部圧力(全圧)が200Pa、試験基板の温度が300℃の条件で行った。
窒化ケイ素膜と銅薄膜の積層膜に、ナイフで碁盤の目状の切れ目を入れて、積層膜の小片を行列状に形成し、その表面に接着テープを貼付し、引き剥がし、接着テープに張り付いて、ガラス基板から剥離したか否かと、剥離場所を調べた。
剥離試験の結果を、処理ガスの種類と共に下記表1に示す。
尚、参考として、二層構造の銅薄膜13が形成された状態の試験基板を、いずれのガスにも曝さずに剥離試験を行ったところ、剥離試験の結果は「○」であった。
表面処理前の試験基板の銅薄膜のシート抵抗を測定した後、上記NH3ガスと一緒に、SiH4ガスを供給して表面処理を行った。表面処理後の銅薄膜について、シート抵抗の測定と、上記「剥離試験」を行った。
尚、表面処理時のNH3ガスの流量、処理ガスに試験基板を曝す時間、試験基板の温度は、上記「処理ガスの種類」の時と同じとした。
これに対し、SiH4ガスの流量とNH3ガスの流量との比が1/15以下では、剥離が起こらず、しかも、処理前と処理後でシート抵抗の変化が殆どなかった。
表面処理を行う前に、CVD室31内部に、窒素ガスを導入して150Paの窒素ガス雰囲気を形成し、該窒素ガス雰囲気に試験基板を置いて、試験基板を320℃に加熱した(前処理)。
前処理の後、試験基板を300℃にし、NH3ガスからなる処理ガスの導入時間を、0秒間(未処理)、5秒間、10秒間、20秒間、30秒間に変えて導入した以外は、上記「処理ガスの種類」の場合同じ条件で表面処理を行った。尚、導入時間とは、処理ガスの導入開始からの経過時間のことである。
各試験片について上記「剥離試験」を行った。その結果を下記表3に示す。
従って、本発明によれば、銅薄膜13とガラス基板11の密着性が高くなるだけでなく、窒化ケイ素膜と銅薄膜の密着性も高くなることが分かる。
導入時間が10秒以上では、CVD室31の内部圧力が60Pa以上になる。CVD室31にはNH3ガスだけを導入したから、CVD室31内部の全圧がNH3ガスの分圧と等しい。従って、剥離防止のためには、CVD室31内のNH3ガス分圧が60Pa以上必要なことがわかる。
試料基板の銅薄膜のシート抵抗を測定した後、処理ガス中のN2、SiH4、NH3の各ガスの流量割合を、下記表4に示すように変え、試料基板を300℃に加熱した状態で3分間処理ガスに曝して表面処理を行った。
処理ガスにNH3ガスが添加されていれば、添加されていない場合に比べてシート抵抗の上昇量は小さい。特に、処理ガスにシランガスが添加されていない場合(シランガス流量がゼロ)と、SiH4ガスの流量とNH3ガスの流量との比が1/15以下の場合では、シート抵抗の上昇量が小さいだけでなく、表面状態と剥離試験の結果も良好であった。
本発明は薄膜トランジスタ製造方法であって、前記第一の銅薄膜の表面を前記アンモニアガスに10秒以上曝して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記真空槽内部の、モノシランガスの分圧を、前記アンモニアガスの分圧の1/15以下にして前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記真空槽内部の前記アンモニアガスの分圧が60Pa以上になるように前記処理ガスを導入して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は、ゲート電極と、前記ゲート電極の表面に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層と、前記半導体層に接触するソース電極と、前記半導体層に接触するドレイン電極と、前記ドレイン電極と前記ソース電極に接触し、窒化ケイ素膜からなる絶縁膜とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記半導体層の表面に、前記ソース電極と前記ドレイン電極を構成する第二の銅薄膜を、少なくとも前記半導体層に密着する部分に酸素を含有させて形成し、前記第二の銅薄膜の表面が露出する処理対象物を、真空槽内に配置した状態で、前記真空槽内に、アンモニアガスを含む処理ガスを導入し、前記真空槽内部でプラズマを発生させずに、前記第二の銅薄膜の表面を前記アンモニアガスにそれぞれ曝して表面処理を行った後、前記真空槽内に、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第二の銅薄膜の表面に前記窒化ケイ素薄膜を成長させる薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記第二の銅薄膜の表面を前記アンモニアガスに10秒以上曝して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記真空槽内部の、モノシランガスの分圧を、前記アンモニアガスの分圧の1/15以下にして前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記真空槽内部の前記アンモニアガスの分圧が60Pa以上になるように前記処理ガスを導入して前記表面処理を行う薄膜トランジスタ製造方法である。
本発明は薄膜トランジスタ製造方法であって、前記半導体層は第一、第二のオーミックコンタクト層を有し、前記ソース電極は前記第一のオーミックコンタクト層に接触し、前記ドレイン電極は前記第二のオーミックコンタクト層に接触する薄膜トランジスタ製造方法である。
本発明は、ガラス基板と、前記ガラス基板上に配置された薄膜トランジスタと、前記薄膜トランジスタの半導体層に接続された透明電極と、前記透明電極上に配置された対向電極と、前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、前記薄膜トランジスタは、前記ガラス基板に密着して配置されたゲート電極と、前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、前記ゲート絶縁膜上に配置された前記半導体層とを有し、前記ガラス基板表面に、銅を主成分とし、前記ゲート電極を構成する第一の銅薄膜を形成し、前記第一の銅薄膜の表面が露出する前記ガラス基板を真空槽内に配置した状態で、前記真空槽内にアンモニアガスを含む処理ガスを導入し、前記真空槽内部でプラズマを発生させずに、前記第一の銅薄膜の表面を前記アンモニアガスに曝して表面処理を行った後、前記真空槽内に、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第一の銅薄膜の表面に前記窒化ケイ素薄膜を成長させて、前記薄膜トランジスタを製造する液晶表示装置製造方法である。
本発明は、ガラス基板と、前記ガラス基板上に配置された薄膜トランジスタと、前記薄膜トランジスタの半導体層に接続された透明電極と、前記透明電極上に配置された対向電極と、前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、前記薄膜トランジスタは、ゲート電極と、前記ゲート電極の表面に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層と、前記半導体層に接触するソース電極と、前記半導体層に接触するドレイン電極と、前記ドレイン電極と前記ソース電極に接触し、窒化ケイ素膜からなる絶縁膜とを有し、前記半導体層の表面に、前記ソース電極と前記ドレイン電極を構成する第二の銅薄膜を形成し、前記第二の銅薄膜の表面が露出する処理対象物を、真空槽内に配置した状態で、前記真空槽内に、アンモニアガスを含む処理ガスを導入し、前記真空槽内部でプラズマを発生させずに、前記第二の銅薄膜の表面を前記アンモニアガスにそれぞれ曝して表面処理を行った後、前記真空槽内に、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第二の銅薄膜の表面に前記窒化ケイ素薄膜を成長させて前記薄膜トランジスタを製造する液晶表示装置製造方法である。
本発明は、処理対象物上の露出するガラスの表面、シリコンの表面、もしくはシリコン化合物の表面上に、銅もしくは銅合金の銅電極を形成する電極形成方法であって、前記基板上に、少なくとも前記基板と接触する層において酸素を含有させて前記銅電極を形成する銅電極形成工程と、前記銅電極の表面をアンモニアガスを含む処理ガスに曝して表面処理を行う表面処理工程と、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを、表面処理後の前記基板が配置された成膜雰囲気に導入してプラズマを発生させ、前記銅電極上に窒化ケイ素薄膜を形成する絶縁膜形成工程とを有する電極形成方法である。
本発明は電極形成方法であって、前記表面処理工程において、前記基板が配置された処理雰囲気中の、前記アンモニアガスの分圧を60Pa 以上にする電極形成方法である。
本発明は電極形成方法であって、前記表面処理工程において、前記銅電極を前記アンモニアガスに曝す時間は10秒以上である電極形成方法である。
本発明は電極形成方法であって、前記表面処理工程において、前記処理雰囲気中に含まれるケイ素化合物ガスの分圧を前記アンモニアガスの分圧の1/15以下にする電極形成方法である。
銅を主成分とし、Mgが添加されたターゲット5を用い、酸素を含有する第一の層(膜厚50nm)と、酸素を含有しない第二の層(膜厚300nm)を記載した順番に積層し、図5に示したような二層構造の銅薄膜13を形成して、試験基板とした。
処理ガスを流量1050sccmでCVD室31に供給し、試験基板を30秒間処理ガスに曝した。実施した処理ガスの種類及び方法は下記の表1の通りである。
Claims (18)
- ガラス基板に密着して配置されたゲート電極と、
前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、
前記ゲート絶縁膜上に配置された半導体層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、
前記ガラス基板表面に、銅を主成分とし、前記ゲート電極を構成する第一の銅薄膜を形成し、
前記第一の銅薄膜の表面が露出する前記ガラス基板を真空槽内に配置した状態で、前記真空槽内にアンモニアガスを含む処理ガスを導入し、
前記真空槽内部でプラズマを発生させずに、前記第一の銅薄膜の表面を前記アンモニアガスに曝して表面処理を行った後、
前記真空槽内に、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第一の銅薄膜の表面に前記窒化ケイ素薄膜を成長させる薄膜トランジスタ製造方法。 - 前記第一の銅薄膜のうち、少なくとも前記ガラス基板と密着する部分に酸素を含有させる請求項1記載の薄膜トランジスタ製造方法。
- 前記第一の銅薄膜の表面を前記アンモニアガスに10秒以上曝して前記表面処理を行う請求項1記載の薄膜トランジスタ製造方法。
- 前記真空槽内部の、モノシランガスの分圧を、前記アンモニアガスの分圧の1/15以下にして前記表面処理を行う請求項1記載の薄膜トランジスタ製造方法。
- 前記真空槽内部の前記アンモニアガスの分圧が60Pa以上になるように前記処理ガスを導入して前記表面処理を行う請求項1記載の薄膜トランジスタ製造方法。
- ゲート電極と、
前記ゲート電極の表面に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上に配置された半導体層と、
前記半導体層に接触するソース電極と、
前記半導体層に接触するドレイン電極と、
前記ドレイン電極と前記ソース電極に接触し、窒化ケイ素膜からなる絶縁膜とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、
前記半導体層の表面に、前記ソース電極と前記ドレイン電極を構成する第二の銅薄膜を形成し、
前記第二の銅薄膜の表面が露出する処理対象物を、真空槽内に配置した状態で、前記真空槽内に、アンモニアガスを含む処理ガスを導入し、
前記真空槽内部でプラズマを発生させずに、前記第二の銅薄膜の表面を前記アンモニアガスにそれぞれ曝して表面処理を行った後、
前記真空槽内に、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第二の銅薄膜の表面に前記窒化ケイ素薄膜を成長させる薄膜トランジスタ製造方法。 - 前記第二の銅薄膜のうち、少なくとも前記半導体層に密着する部分に酸素を含有させる請求項6記載の薄膜トランジスタ製造方法。
- 前記第二の銅薄膜の表面を前記アンモニアガスに10秒以上曝して前記表面処理を行う請求項6記載の薄膜トランジスタ製造方法。
- 前記真空槽内部の、モノシランガスの分圧を、前記アンモニアガスの分圧の1/15以下にして前記表面処理を行う請求項6記載の薄膜トランジスタ製造方法。
- 前記真空槽内部の前記アンモニアガスの分圧が60Pa以上になるように前記処理ガスを導入して前記表面処理を行う請求項6記載の薄膜トランジスタ製造方法。
- 前記半導体層は第一、第二のオーミックコンタクト層を有し、
前記ソース電極は前記第一のオーミックコンタクト層に接触し、
前記ドレイン電極は前記第二のオーミックコンタクト層に接触する請求項6記載の薄膜トランジスタ製造方法。 - ガラス基板と、
前記ガラス基板上に配置された薄膜トランジスタと、
前記薄膜トランジスタの半導体層に接続された透明電極と、
前記透明電極上に配置された対向電極と、
前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、
前記薄膜トランジスタは、
前記ガラス基板に密着して配置されたゲート電極と、
前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、
前記ゲート絶縁膜上に配置された前記半導体層とを有し、
前記ガラス基板表面に、銅を主成分とし、前記ゲート電極を構成する第一の銅薄膜を形成し、
前記第一の銅薄膜の表面が露出する前記ガラス基板を真空槽内に配置した状態で、前記真空槽内にアンモニアガスを含む処理ガスを導入し、
前記真空槽内部でプラズマを発生させずに、前記第一の銅薄膜の表面を前記アンモニアガスに曝して表面処理を行った後、
前記真空槽内に、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第一の銅薄膜の表面に前記窒化ケイ素薄膜を成長させて、前記薄膜トランジスタを製造する液晶表示装置製造方法。 - ガラス基板と、
前記ガラス基板上に配置された薄膜トランジスタと、
前記薄膜トランジスタの半導体層に接続された透明電極と、
前記透明電極上に配置された対向電極と、
前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極の表面に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上に配置された半導体層と、
前記半導体層に接触するソース電極と、
前記半導体層に接触するドレイン電極と、
前記ドレイン電極と前記ソース電極に接触し、窒化ケイ素膜からなる絶縁膜とを有し、
前記半導体層の表面に、前記ソース電極と前記ドレイン電極を構成する第二の銅薄膜を形成し、
前記第二の銅薄膜の表面が露出する処理対象物を、真空槽内に配置した状態で、前記真空槽内に、アンモニアガスを含む処理ガスを導入し、
前記真空槽内部でプラズマを発生させずに、前記第二の銅薄膜の表面を前記アンモニアガスにそれぞれ曝して表面処理を行った後、
前記真空槽内に、化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを導入し、前記原料ガスのプラズマを形成し、前記第二の銅薄膜の表面に前記窒化ケイ素薄膜を成長させて前記薄膜トランジスタを製造する液晶表示装置製造方法。 - 基板のガラス、シリコン、もしくはシリコン化合物の表面上に、銅もしくは銅合金の銅電極を形成する電極形成方法であって、
前記基板上に前記銅電極を形成する銅電極形成工程と、
前記銅電極の表面をアンモニアガスを含む処理ガスに曝して表面処理を行う表面処理工程と、
化学構造中にSiとHを含むケイ素化合物ガスと、化学構造中に窒素を含む窒素含有ガスとが添加された原料ガスを、表面処理後の前記基板が配置された成膜雰囲気に導入してプラズマを発生させ、前記銅電極上に窒化ケイ素薄膜を形成する絶縁膜形成工程とを有する電極形成方法。 - 前記表面処理工程において、前記基板が配置された処理雰囲気中の、前記アンモニアガスの分圧を60Pa 以上にする請求項14記載の電極形成方法。
- 前記表面処理工程において、前記銅電極を前記アンモニアガスに曝す時間は10秒以上である請求項14記載の電極形成方法。
- 前記表面処理工程において、前記処理雰囲気中に含まれるケイ素化合物ガスの分圧を前記アンモニアガスの分圧の1/15以下にする請求項14記載の電極形成方法。
- 前記銅電極は、少なくとも前記基板と接触する層において酸素を含有する請求項14記載の電極形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009517855A JP5424876B2 (ja) | 2007-06-05 | 2008-06-02 | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007148787 | 2007-06-05 | ||
JP2007148787 | 2007-06-05 | ||
JP2009517855A JP5424876B2 (ja) | 2007-06-05 | 2008-06-02 | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 |
PCT/JP2008/060125 WO2008149833A1 (ja) | 2007-06-05 | 2008-06-02 | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008149833A1 true JPWO2008149833A1 (ja) | 2010-08-26 |
JP5424876B2 JP5424876B2 (ja) | 2014-02-26 |
Family
ID=40093649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009517855A Active JP5424876B2 (ja) | 2007-06-05 | 2008-06-02 | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20100075475A1 (ja) |
JP (1) | JP5424876B2 (ja) |
KR (1) | KR101101733B1 (ja) |
CN (1) | CN101681932B (ja) |
DE (1) | DE112008001523T5 (ja) |
TW (1) | TW200915399A (ja) |
WO (1) | WO2008149833A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102097313B (zh) * | 2010-11-23 | 2012-12-12 | 深圳市华星光电技术有限公司 | 保护层及薄膜晶体管矩阵基板的制造方法 |
CN102386237A (zh) * | 2011-11-23 | 2012-03-21 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、阵列基板及装置和一种制备方法 |
CN103700667B (zh) * | 2013-12-18 | 2017-02-01 | 北京京东方光电科技有限公司 | 一种像素阵列结构及其制作方法、阵列基板和显示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6464338A (en) * | 1987-09-04 | 1989-03-10 | Hitachi Ltd | Wiring for semiconductor device |
JPH06333925A (ja) * | 1993-05-20 | 1994-12-02 | Nippon Steel Corp | 半導体集積回路及びその製造方法 |
JPH07326756A (ja) * | 1994-05-30 | 1995-12-12 | Kyocera Corp | 薄膜トランジスタおよびその製造方法 |
JPH0826889A (ja) * | 1994-07-15 | 1996-01-30 | Fujitsu Ltd | 金属膜の形成方法および配線用金属膜 |
JP3417751B2 (ja) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | 半導体装置の製造方法 |
JP3403918B2 (ja) * | 1997-06-02 | 2003-05-06 | 株式会社ジャパンエナジー | 高純度銅スパッタリングタ−ゲットおよび薄膜 |
JP4243401B2 (ja) * | 1999-12-21 | 2009-03-25 | エルジー ディスプレイ カンパニー リミテッド | 銅配線基板およびその製造方法ならびに液晶表示装置 |
US6777331B2 (en) * | 2000-03-07 | 2004-08-17 | Simplus Systems Corporation | Multilayered copper structure for improving adhesion property |
JP2002353222A (ja) | 2001-05-29 | 2002-12-06 | Sharp Corp | 金属配線、それを備えた薄膜トランジスタおよび表示装置 |
KR20060070349A (ko) * | 2004-12-20 | 2006-06-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
2008
- 2008-06-02 JP JP2009517855A patent/JP5424876B2/ja active Active
- 2008-06-02 WO PCT/JP2008/060125 patent/WO2008149833A1/ja active Application Filing
- 2008-06-02 KR KR1020097025429A patent/KR101101733B1/ko active IP Right Grant
- 2008-06-02 DE DE112008001523T patent/DE112008001523T5/de not_active Ceased
- 2008-06-02 CN CN200880018891.6A patent/CN101681932B/zh active Active
- 2008-06-04 TW TW097120753A patent/TW200915399A/zh unknown
-
2009
- 2009-12-03 US US12/630,245 patent/US20100075475A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN101681932B (zh) | 2012-11-14 |
TW200915399A (en) | 2009-04-01 |
DE112008001523T5 (de) | 2010-04-29 |
CN101681932A (zh) | 2010-03-24 |
WO2008149833A1 (ja) | 2008-12-11 |
US20100075475A1 (en) | 2010-03-25 |
KR101101733B1 (ko) | 2012-01-05 |
KR20100003370A (ko) | 2010-01-08 |
JP5424876B2 (ja) | 2014-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101064144B1 (ko) | 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법 | |
US7419904B2 (en) | Method for forming barrier film and method for forming electrode film | |
KR101067364B1 (ko) | 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법 | |
KR0172772B1 (ko) | 반도체 장치의 확산장벽용 산화루테늄막 형성 방법 | |
US6174823B1 (en) | Methods of forming a barrier layer | |
JP5285710B2 (ja) | 薄膜トランジスタの製造方法 | |
TWI397125B (zh) | 半導體裝置的製造方法 | |
WO2009128372A1 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法 | |
WO2010013636A1 (ja) | 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法 | |
JP5424876B2 (ja) | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 | |
JP2009280834A (ja) | ターゲット、配線膜形成方法、薄膜トランジスタの製造方法 | |
JP2008124450A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法 | |
JP4855315B2 (ja) | 薄膜トランジスタ製造方法、液晶表示装置製造方法 | |
US20040198046A1 (en) | Method for decreasing contact resistance of source/drain electrodes | |
US8598580B2 (en) | Wiring structure, display apparatus, and semiconductor device | |
JP2009215613A (ja) | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット | |
JP2008112989A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 | |
JP5031953B2 (ja) | 銅材料充填プラグ及び銅材料充填プラグの製造方法 | |
WO2010143609A1 (ja) | 電子装置の形成方法、電子装置、半導体装置及びトランジスタ | |
TWI397952B (zh) | Method for forming tantalum nitride film | |
JP2013168582A (ja) | 薄膜配線形成方法および薄膜配線 | |
JP2009123737A (ja) | シリコン酸化膜の堆積方法 | |
JP2008306043A (ja) | 配線膜の形成方法、トランジスタ、及び電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130125 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130712 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5424876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |