JP4855315B2 - 薄膜トランジスタ製造方法、液晶表示装置製造方法 - Google Patents
薄膜トランジスタ製造方法、液晶表示装置製造方法 Download PDFInfo
- Publication number
- JP4855315B2 JP4855315B2 JP2007090846A JP2007090846A JP4855315B2 JP 4855315 B2 JP4855315 B2 JP 4855315B2 JP 2007090846 A JP2007090846 A JP 2007090846A JP 2007090846 A JP2007090846 A JP 2007090846A JP 4855315 B2 JP4855315 B2 JP 4855315B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- copper
- gas
- glass substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
液晶表示装置の薄膜トランジスタでは、ゲート電極はガラス基板表面に密着して配置されるが、純銅の薄膜はガラス基板に対する接着力が弱く、剥離してしまうという問題がある。
そこで、銅配線膜を、ガラス基板と密着する下層部分は酸素を含有する銅薄膜で構成させ、その上には、酸素を含有しない銅薄膜を形成し、この二層構造の銅配線膜によってゲート電極や蓄積容量電極を構成させる試みがなされている。
(1) そのまま剥離試験を行った。
(2) 窒素ガスとアンモニアガスの混合ガス(120Pa、N2:500sccm、NH3:300sccm)に曝した後、剥離試験を行った。
(3) 窒素ガスとシランガスの混合ガス(120Pa、N2:500sccm、SiH4:20sccm)に曝した後、剥離試験を行った。
(4) 窒素ガスとアンモニアガスとシランガスの混合ガス(120Pa、N2:500sccm、NH3:300sccm、SiH4:20sccm)に曝した後剥離試験を行なった。
そうだとすると、シランガスの影響が、ゲート電極や蓄積容量電極のガラス基板と密着した部分にまで及ばないようにすればよいと考えられる。
また、本発明は、前記銅を主成分とする配線膜の前記ガラス基板と密着する部分に酸素を含有させる際には、スパッタリングガスと酸素ガスのプラズマを生成し、銅を主成分とするターゲットをスパッタリングする薄膜トランジスタ製造方法である。
また、本発明は、ガラス基板と、前記ガラス基板上に配置された薄膜トランジスタと、前記薄膜トランジスタのソース半導体層又はドレイン半導体層のいずれか一方に接続された透明電極と、前記透明電極上に配置された対向電極と、前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、前記薄膜トランジスタを、上記のいずれかの薄膜トランジスタ製造方法で製造する液晶表示装置製造方法である。
図3の符号1はスパッタリング装置であり、スパッタ室2の内部に銅を主成分とするターゲット5が配置されている。
スパッタ室2には真空排気系9とガス導入系8が接続されており、真空排気系9によってスパッタ室2内部を真空排気し、真空雰囲気を形成しておき、成膜対象のガラス基板をスパッタ室2内部に搬入する。
同図符号11は、スパッタ室2の内部に搬入されたガラス基板を示している。
一層目と二層目は、同じ銅を主成分としたターゲット5をスパッタして形成してもよいし、異なる銅を主成分としたターゲットをスパッタして形成してもよい。
前記の配線膜13は、図5に示すように、ガラス基板11と第二の層33の間に、酸素を含有し、ガラス基板11に対する附着力が大きい第一の層32が配置されているので、第一の銅を主成分とする配線膜13の抵抗値は小さく、ガラス基板11に対する付着力は大きい。
なお、銅を主成分とするターゲット5は純銅のターゲットの他、純銅に、MgやNiやZrやTi等の添加金属が含有されたターゲットを用いることができる。
同図符号10は、ガラス基板11上にゲート電極15と蓄積容量電極12が露出する処理対象物を示している。
このプラズマCVD装置30を説明すると、該プラズマCVD装置30はCVD室31を有しており、CVD室31の内部の天井にはシャワーヘッド34が配置され、底壁には、シャワーヘッド34と対向する位置に、基板電極35が配置されている。
上記のようにゲート絶縁膜14が形成された後、電圧印加と窒化ケイ素膜用原料ガスの導入を停止し、プラズマを消滅させ、窒化ケイ素膜用原料ガスを真空排気する。
CVD室31が所定圧力で安定したところで、シャワーヘッド34と基板電極35の間に高周波電圧を印加し、処理対象物10上にチャネル用原料ガスのプラズマを形成すると、図1(d)に示すように、ゲート絶縁膜14の表面に、アモルファスシリコンから成るチャネル半導体層16が形成される。
所定膜厚のオーミック層17が形成された後、電圧印加とオーミック層用原料ガスの導入を停止し、プラズマを消滅させ、オーミック層用原料ガスを真空排気する。
画素電極27はドレイン電極22に接続されている。ここでは、画素電極27は、透明導電膜の一部で構成された接続部28でドレイン電極22に接続されている。
図6の符号4は画素電極27上に液晶41が配置され、対向電極45が画素電極27上に位置するようにパネル40が配置された状態の液晶表示装置を示している。
測定結果を下記表1に示す。25個の小片全部がガラス基板11上に残った場合を○、それ以外を×にした。
試料1,2では、窒素ガスプラズマによる表面処理だけが剥離を防止していた。
Claims (3)
- ガラス基板に密着して配置されたゲート電極と、
前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、
前記ゲート絶縁膜上に配置されたチャネル半導体層と、前記チャネル半導体層とそれぞれ接触するドレイン半導体層とソース半導体層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、
前記ガラス基板表面に銅を主成分とする配線膜を形成した後、パターニングし、パターニングされた前記銅を主成分とする配線膜の一部を前記ゲート電極とし、
前記ゲート電極の表面が露出する前記ガラス基板を成膜装置内に搬入し、前記成膜装置内で窒素ガスのプラズマを形成し、前記ゲート電極の表面を前記窒素ガスのプラズマに曝して表面処理を行なった後、
前記成膜装置内に、シリコンと水素の化合物ガスを含む窒化ケイ素膜用原料ガスのプラズマを形成し、前記ゲート電極の表面に前記窒化ケイ素薄膜を成長させ、
前記銅を主成分とする配線膜を形成する際には、少なくとも前記ガラス基板と密着する部分に酸素を含有させる薄膜トランジスタ製造方法。 - 前記銅を主成分とする配線膜の前記ガラス基板と密着する部分に酸素を含有させる際には、スパッタリングガスと酸素ガスのプラズマを生成し、銅を主成分とするターゲットをスパッタリングする請求項1記載の薄膜トランジスタ製造方法。
- ガラス基板と、
前記ガラス基板上に配置された薄膜トランジスタと、
前記薄膜トランジスタのソース半導体層又はドレイン半導体層のいずれか一方に接続された透明電極と、
前記透明電極上に配置された対向電極と、
前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、
前記薄膜トランジスタを、請求項1又は請求項2のいずれか1項記載の薄膜トランジスタ製造方法で製造する液晶表示装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090846A JP4855315B2 (ja) | 2007-03-30 | 2007-03-30 | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090846A JP4855315B2 (ja) | 2007-03-30 | 2007-03-30 | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008251809A JP2008251809A (ja) | 2008-10-16 |
JP4855315B2 true JP4855315B2 (ja) | 2012-01-18 |
Family
ID=39976414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007090846A Expired - Fee Related JP4855315B2 (ja) | 2007-03-30 | 2007-03-30 | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4855315B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5303155B2 (ja) * | 2008-02-20 | 2013-10-02 | 株式会社ジャパンディスプレイ | 液晶表示装置とその製造方法 |
JP5271214B2 (ja) * | 2009-09-15 | 2013-08-21 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
EP2312633A1 (en) | 2009-10-15 | 2011-04-20 | Applied Materials, Inc. | Method and installation for producing a semiconductor device, and semiconductor device |
JP6228000B2 (ja) * | 2013-12-24 | 2017-11-08 | 株式会社ジャパンディスプレイ | 基板装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000165002A (ja) * | 1998-11-26 | 2000-06-16 | Furontekku:Kk | 電子機器用基板及びその製造方法と電子機器 |
JP4243401B2 (ja) * | 1999-12-21 | 2009-03-25 | エルジー ディスプレイ カンパニー リミテッド | 銅配線基板およびその製造方法ならびに液晶表示装置 |
JP2002091338A (ja) * | 2000-09-12 | 2002-03-27 | Toshiba Corp | アレイ基板およびその製造方法ならびに液晶表示素子 |
KR20080008562A (ko) * | 2006-07-20 | 2008-01-24 | 삼성전자주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
-
2007
- 2007-03-30 JP JP2007090846A patent/JP4855315B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008251809A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5282086B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ | |
TWI377673B (en) | Semiconductor device, crystal display device having semiconductor device, and method for manufacturing semiconductor device | |
KR101067364B1 (ko) | 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법 | |
US8470651B2 (en) | Method for producing a thin film transistor, and a thin film transistor | |
KR101175970B1 (ko) | 배선층, 반도체 장치, 액정 표시 장치 | |
WO2011162177A1 (ja) | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 | |
US20110014788A1 (en) | Display panel structure and manufacture method thereof | |
KR101098206B1 (ko) | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 | |
JP4855315B2 (ja) | 薄膜トランジスタ製造方法、液晶表示装置製造方法 | |
WO2002103768A1 (en) | Conductive thin film for semiconductor device, semiconductor device, and methods for producing them | |
TWI528480B (zh) | 搭載裝置及其製造方法 | |
JP2009280834A (ja) | ターゲット、配線膜形成方法、薄膜トランジスタの製造方法 | |
JP2008124450A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法 | |
US20040198046A1 (en) | Method for decreasing contact resistance of source/drain electrodes | |
JP5424876B2 (ja) | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 | |
TWI557247B (zh) | 薄膜配線之形成方法及薄膜配線 | |
KR20120023082A (ko) | 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터 | |
JP2010056258A (ja) | 銅配線基板の製造方法 | |
JP4224660B2 (ja) | 銅配線基板及びその製造方法 | |
JP2014075465A (ja) | 半導体素子製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110105 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4855315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |