KR101098206B1 - 박막 트랜지스터, 박막 트랜지스터의 제조 방법 - Google Patents

박막 트랜지스터, 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101098206B1
KR101098206B1 KR1020107019937A KR20107019937A KR101098206B1 KR 101098206 B1 KR101098206 B1 KR 101098206B1 KR 1020107019937 A KR1020107019937 A KR 1020107019937A KR 20107019937 A KR20107019937 A KR 20107019937A KR 101098206 B1 KR101098206 B1 KR 101098206B1
Authority
KR
South Korea
Prior art keywords
layer
metal
gas
adhesion layer
forming
Prior art date
Application number
KR1020107019937A
Other languages
English (en)
Other versions
KR20100110388A (ko
Inventor
사토루 다카사와
사토루 이시바시
규조 나카무라
다다시 마스다
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20100110388A publication Critical patent/KR20100110388A/ko
Application granted granted Critical
Publication of KR101098206B1 publication Critical patent/KR101098206B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0057—Reactive sputtering using reactive gases other than O2, H2O, N2, NH3 or CH4
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

수소 플라즈마에 노출되어도 박리되지 않는 금속 배선막을 제공한다. 구리에 첨가 금속이 첨가된 밀착층 (51) 과, 밀착층 (51) 상에 배치되고 순구리로 이루어진 금속 저저항층 (52) 으로 금속 배선막 (20a) 을 구성시킨다. 밀착층 (51) 에는 Ti, Zr 또는 Cr 중 적어도 1 종으로 이루어진 첨가 금속과 산소를 함유하는 구리 합금을 함유시키고, 실리콘층과 밀착되는 소스 전극과 드레인 전극을 구성시키면, 수소 플라즈마에 노출되어도 밀착층 (51) 과 실리콘층의 계면에 구리가 석출되지 않아, 밀착층 (51) 과 실리콘층 사이에서 박리되지 않는다. 첨가 금속이 많아지면, 금속 저저항층 (52) 을 에칭하는 에칭액으로 밀착층 (51) 을 에칭할 수 없게 되므로, 에칭할 수 있는 최대 첨가량이 상한이 된다.

Description

박막 트랜지스터, 박막 트랜지스터의 제조 방법{THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR}
본 발명은 구리 합금으로 이루어진 전극막을 갖는 트랜지스터와 그 트랜지스터의 제조 방법에 관한 것이다.
종래부터 TFT (Thin film transistor) 등의 전자 회로의 내부에는, TFT 의 소스 영역이나 드레인 영역에 금속의 배선막이 접속되어 있다.
최근에는, TFT 나 배선막이 점점 미세화되고 있고, 그로 인해 저저항인 배선막을 얻기 위해서, 구리를 주성분으로 하는 배선막이 사용되고 있다.
그러나, 구리를 주성분으로 하는 배선막은 실험에서는 실리콘과의 밀착성이 높아도, 구리 배선막을 사용하여 TFT 를 제조하면, 박리가 발생되는 경우가 있어, 그 원인 규명과 대책이 요구되고 있다.
: 일본 공개특허공보 2001-73131호 : 일본 공개특허공보 평11-54458호
본 발명의 발명자들은, 구리 배선막과 실리콘층의 밀착성이 악화되는 원인은, TFT 제조 공정에서, 실리콘층의 데미지를 회복시키기 위한, 실리콘층을 수소 플라즈마에 노출시키는 TFT 특성의 개선 처리에 있음을 밝혀냈다.
순구리는 실리콘과의 밀착성이 나쁘기 때문에, 소스 전극막이나 드레인 전극막을 형성하기 위한 금속 배선막은, 마그네슘과 산소가 첨가되어 실리콘과 밀착성이 높은 구리 합금으로 이루어진 밀착층과, 순구리로 구성되어 밀착층보다 저저항인 금속 저저항층의 2 층 구조로 되어 있다.
이와 같은 금속 배선막이 수소 플라즈마에 노출되면, 밀착층 중의 구리 화합물이 환원되어 실리콘과 밀착층의 계면에 순 Cu 가 석출되고, 그것이 밀착성을 악화시키는 것으로 볼 수 있다.
본 발명의 발명자들은, 구리 배선막과 실리콘의 계면에 순구리를 석출시키지 않는 첨가물을 조사 연구한 결과, Ti, Zr, 및 Cr 의 산화물을 찾아내어 본 발명을 창작하는 데에 이르렀다.
즉, 본 발명은, 처리 대상물 상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 상에 게이트 절연층을 형성하는 공정과, 상기 게이트 절연층 상에 반도체층을 형성하는 공정과, 상기 반도체층 상에 오믹 콘택층 (ohmic contact layer) 을 형성하는 공정과, 상기 오믹 콘택층 상에 금속 배선막을 형성하는 공정과, 상기 오믹 콘택층과 상기 금속 배선막을 패터닝하여 제 1, 제 2 오믹 콘택층과 소스 전극과 드레인 전극을 형성하는 공정을 갖는 역스태거형 박막 트랜지스터의 제조 방법으로서, 상기 금속 배선막을 형성하는 공정은, 진공 분위기 중에서, Ti, Zr 또는 Cr 중 적어도 1 종류를 함유하는 첨가 금속과 구리를 함유하는 구리 합금 타겟을, 스퍼터링 가스와 산화성 가스를 함유하는 가스를 도입하여 스퍼터링하고, 상기 오믹 콘택층 상에 구리와 상기 첨가 금속과 산소를 함유하는 밀착층을 형성하는 공정을 포함하는 박막 트랜지스터의 제조 방법이다.
또, 본 발명은, 상기 첨가 금속을, 상기 구리 합금 타겟에 5 원자％ 이상 30 원자％ 이하의 비율로 함유시키는 박막 트랜지스터의 제조 방법이다.
또, 본 발명은, 상기 금속 배선막을 형성하는 공정은, 상기 밀착층을 형성한 후, 상기 밀착층보다 구리의 함유율이 높고, 상기 밀착층보다 저저항인 금속 저저항층을 상기 밀착층 상에 형성하는 공정을 포함하는 박막 트랜지스터의 제조 방법이다.
또, 본 발명은, 상기 산화성 가스로는 CO2 가스를 사용하고, 상기 CO2 가스는 상기 스퍼터링 가스 100 체적부에 대해, 3 체적부 이상 30 체적부 이하의 범위로 함유시키는 박막 트랜지스터의 제조 방법이다.
또, 본 발명은, 상기 산화성 가스로는 O2 가스를 사용하고, 상기 O2 가스는 상기 스퍼터링 가스 100 체적부에 대해, 3 체적부 이상 15 체적부 이하의 범위로 함유시키는 박막 트랜지스터의 제조 방법이다.
또, 본 발명은, 처리 대상물 상에 형성된 게이트 전극과, 상기 게이트 전극 상에 형성된 게이트 절연층과, 상기 게이트 절연층 상에 형성된 반도체층과, 상기 반도체층 상에 형성되고 분리되어 있는 제 1, 제 2 오믹 콘택층과, 상기 제 1, 제 2 오믹 콘택층 상에 각각 형성된 소스 전극과 드레인 전극을 갖는 역스태거형 박막 트랜지스터로서, 상기 소스 전극과 상기 드레인 전극은, 상기 제 1, 제 2 오믹 콘택층과의 접촉면에, Ti, Zr 또는 Cr 중 적어도 1 종으로 이루어진 첨가 금속과 산소를 함유하는 구리 합금을 포함하는 밀착층을 갖는 박막 트랜지스터이다.
또, 본 발명은, 상기 제 1, 제 2 오믹 콘택층은 n 형 반도체층인 박막 트랜지스터이다.
또, 본 발명은, 상기 밀착층보다 구리의 함유율이 높고, 상기 밀착층보다 저저항인 금속 저저항층이 상기 밀착층 상에 배치된 박막 트랜지스터이다.
또, 본 발명은, 상기 첨가 금속이, 상기 밀착층의 첨가 금속을 함유하는 금속 원자에 대해 5 원자％ 이상 30 원자％ 이하의 비율로 함유시킨 박막 트랜지스터이다.
또한, 본 발명에서는, 폴리실리콘, 아모르퍼스 실리콘 등의 실리콘을 주성분으로 하는 반도체를 실리콘층이라고 한다.
수소 플라즈마에 노출되어도 전극막이 박리되지 않으므로 수율이 향상된다.
도 1a 는 본 발명의 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 1b 는 본 발명의 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 1c 는 본 발명의 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 1d 는 본 발명의 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 1e 는 본 발명의 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 1g 는 본 발명의 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 1h 는 본 발명의 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 1i 는 본 발명의 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 2 는 금속 배선막을 설명하기 위한 도면이다.
도 3 은 본 발명의 트랜지스터를 제조하는 성막 장치를 설명하기 위한 도면이다.
도 4 는 O2 가스를 사용한 밀착층과 CO2 가스를 사용한 밀착층의 비저항을 비교하기 위한 그래프이다.
도 1a 의 부호 10 은, 본 발명의 트랜지스터 제조 방법이 이용되는 처리 대상물을 나타내고 있다.
처리 대상물 (10) 을 설명하면, 그 처리 대상물 (10) 은, 유리 등으로 이루어진 투명 기판 (11) 을 가지고 있고, 투명 기판 (11) 상에는, 게이트 전극 (12) 과 화소 전극 (13) 이 이간되어 배치되어 있다.
투명 기판 (11) 상에는, 게이트 전극 (12) 과 화소 전극 (13) 을 피복하여, 게이트 절연층 (14) 과 실리콘층 (16) 과 n 형 실리콘층 (18) 이, 투명 기판 (11) 측에서부터 이 순서로 배치되어 있다. n 형 실리콘층 (18) 은, 불순물 첨가에 의해, 실리콘층 (16) 보다 저항값이 낮아진 실리콘층이다. 여기서는 n 형 실리콘층 (18) 과 실리콘층 (16) 은, 아모르퍼스 실리콘으로 구성되어 있는데, 단결정이나 다결정이어도 된다. 게이트 절연층 (14) 은, 질화 실리콘 박막 등의 절연막으로, 산질화 실리콘막이나 다른 절연막이어도 된다.
도 3 의 부호 100 은, 그 처리 대상물 (10) 의 표면에 금속 배선막을 형성하는 성막 장치를 나타내고 있다.
성막 장치 (100) 는, 반출입실 (102) 과 제 1 성막실 (103a) 과 제 2 성막실 (103b) 을 가지고 있다. 반출입실 (102) 과 제 1 성막실 (103a) 사이와 제 1 성막실 (103a) 과 제 2 성막실 (103b) 사이는, 게이트 밸브 (109a, 109b) 를 통해 각각 접속되어 있다.
반출입실 (102) 과 제 1, 제 2 성막실 (103a, 103b) 에는, 진공 배기계 (113, 114a, 114b) 가 각각 접속되어 있고, 게이트 밸브 (109a, 109b) 를 닫아 제 1, 제 2 성막실 (103a, 103b) 의 내부를 진공 배기시켜 둔다.
이어서, 반출입실 (102) 과 대기 사이의 문을 열어 반출입실 (102) 의 내부에 처리 대상물 (10) 을 반입시키고, 문을 닫아 반출입실 (102) 의 내부를 진공 배기시킨 후, 게이트 밸브 (109a) 를 열어 처리 대상물 (10) 을 제 1 성막실 (103a) 의 내부로 이동시켜 기판 홀더 (108) 에 유지시킨다.
제 1, 제 2 성막실 (103a, 103b) 내부의 바닥벽측에는, 구리 합금 타겟 (111) 과 순구리 타겟 (112) 이 각각 배치되어 있고, 처리 대상물 (10) 은, n 형 실리콘층 (18) 이 각 타겟 (111, 112) 과 대면할 수 있도록 기판 홀더 (108) 에 유지된다.
제 1, 제 2 성막실 (103a, 103b) 에는 가스 도입계 (105a, 105b) 가 각각 접속되어 있고, 제 1 성막실 (103a) 의 내부를 진공 배기시키면서 가스 도입계 (105a) 로부터 스퍼터링 가스와 산화성 가스를 도입하고, 구리 합금 타겟 (111) 을 스퍼터링하면, 구리 합금 타겟 (111) 의 구성 재료로 이루어진 스퍼터링 입자가 n 형 실리콘층 (18) 의 표면에 도달하고, n 형 실리콘층 (18) 과 접촉된 밀착층이 형성된다.
구리 합금 타겟 (111) 은, Ti (티탄), Zr (지르코늄) 또는 Cr (크롬) 중 어느 1 종 이상으로 이루어진 첨가 금속과 구리를 함유하고 있고, 구리와 첨가 금속의 원자수를 100 원자％ 로 했을 때, 첨가 금속은 5 원자％ 이상 30 원자％ 이하의 비율로 함유되어 있다.
산화성 가스는 첨가 금속을 산화시켜, 첨가 금속의 산화물을 생성하는 가스이며, 구리 합금 타겟 (111) 이 스퍼터링되면, 처리 대상물 (10) 의 표면에는, 구리를 주성분으로 하고, 첨가 금속의 산화물이 함유된 밀착층이 형성된다.
다음으로, 처리 대상물 (10) 이 유지된 기판 홀더 (108) 를 제 2 성막실 (103b) 에 이동시키고, 가스 도입계 (105b) 로부터 스퍼터링 가스를 도입하고, 순구리 타겟 (112) 을 스퍼터링하면, 처리 대상물 (10) 의 표면에, 순구리 타겟 (112) 의 구성 재료인 구리 원자로 이루어진 스퍼터링 입자가 도달하고, 밀착층의 표면에 순구리로 이루어진 금속 저저항층이 형성된다. 제 2 성막실 (103b) 로는, 산화성 가스는 도입되지 않는다.
도 1b 의 부호 20a 는, 밀착층과 저저항층으로 구성된 금속 배선막을 나타내고 있고, 도 2 의 부호 51, 52 는, 각각 밀착층과 금속 저저항층을 나타내고 있다.
금속 배선막 (20a) 의 게이트 전극 (12) 상에 위치하는 부분의 표면에 레지스트막을 배치하고, 금속 배선막 (20a) 과 n 형 실리콘층 (18) 과 실리콘층 (16) 으로 이루어진 적층막을 에칭하고, 적층막의 레지스트막에 의해 피복되어 있지 않은 부분을 제거한다.
도 1c 는, 적층막의 에칭 후, 레지스트막을 제거한 상태로, 부호 20b 는 레지스트막에 의해 피복되어 남은 금속 배선막을 나타내고 있다.
다음으로, 도 1d 에 나타내는 바와 같이, 금속 배선막 (20b) 상에 패터닝 된 레지스트막 (22) 을 배치하고, 레지스트막 (22) 의 개구 (24) 바닥면에, 금속 배선막 (20b) 의 표면이 노출된 상태에서, 인산ㆍ질산ㆍ아세트산의 혼합액, 황산ㆍ질산ㆍ아세트산의 혼합액 또는 염화 제 2 철의 용액 등의 에칭액에 침지시키면, 금속 배선막 (20b) 의 노출 부분이 에칭되어 금속 배선막 (20b) 이 패터닝된다.
이 패터닝에 따라, 금속 배선막 (20b) 의 게이트 전극 (12) 상의 부분에, 바닥면에 n 형 실리콘층 (18) 이 노출되는 개구 (24) 가 형성되고, 금속 배선막 (20b) 은 개구 (24) 에 의해 분리되어, 도 1e 에 나타내는 바와 같이, 소스 전극막 (27) 과 드레인 전극막 (28) 이 형성되어, 본 발명의 트랜지스터 (5) 가 얻어진다.
이어서, 에칭 장치 내에 반입되어 개구 (24) 바닥면에 노출되는 n 형 실리콘층 (18) 을 에칭 가스의 플라즈마에 노출시켜 에칭하고, n 형 실리콘층 (18) 에 형성된 개구 (24) 의 바닥면에 실리콘층 (16) 을 노출시킨다.
n 형 실리콘층 (18) 에 형성된 개구 (24) 는 게이트 전극 (12) 의 상방에 위치하고 있고, 개구 (24) 에 의해, n 형 실리콘층 (18) 은, 소스 영역 (31) 과 드레인 영역 (32) 으로 분리된다.
개구 (24) 의 바닥면에는, 실리콘층 (16) 의 표면이 노출되어 있고, 실리콘층 (16) 이 n 형 실리콘층 (18) 을 에칭할 때의 에칭 가스 플라즈마에 노출되면, 실리콘층 (16) 표면으로부터 수소 원자가 상실되어 댕글링 본드가 형성되어 버린다.
이 댕글링 본드는 리크 전류 등의 TFT 의 특성 불량의 원인이 된다. 댕글링 본드를 수소로 재수식하기 위해서, 도 1g 에 나타내는 바와 같이, 소스 전극막 (27) 과 드레인 전극막 (28) 을 노출시킨 상태에서, 수소를 도입하여 수소 플라즈마를 발생시키고, 개구 (25) 의 저부에 노출되는 실리콘층 (16) 을 수소 가스 플라즈마에 노출시키면, 실리콘층 (16) 표면의 실리콘 원자는 수소와 결합하여, 댕글링 본드는 소멸된다.
본 발명의 금속 배선막 (20a (20b)) 에서는, 소스 전극막 (27) 이나 드레인 전극막 (28) 이, 구리를 주성분으로 하고, 5 원자％ 이상 30 원자％ 이하의 비율로 첨가 금속이 함유된 밀착층 (51) 을 가지고 있고, 밀착층 (51) 이 트랜지스터의 실리콘이나 이산화 실리콘과 밀착되어 있고, 소스 전극막 (27) 과 드레인 전극막 (28) 이 수소 플라즈마에 노출되어도, n 형 실리콘층 (18) (소스 영역 (31) 이나 드레인 영역 (32)) 과의 계면에 구리는 석출되지 않아, 소스 전극막 (27) 이나 드레인 전극막 (28) 등의 금속 배선막 (20a (20b)) 으로 구성되어 있는 전극막은 박리되지 않는다.
수소 플라즈마의 처리를 실시한 후, 도 1h 에 나타내는 바와 같이, 패시베이션막 (34) 을 형성하고, 패시베이션막 (34) 에 콘택홀 (37) 을 형성한 후, 동도(i) 에 나타내는 바와 같이, 소스 전극막 (27) 또는 드레인 전극막 (28) 과 화소 전극 (13) 등의 사이를 접속하는 투명 전극막 (36) 을 형성하면, 액정 표시 패널 이 얻어진다.
또한, 실리콘층 (폴리실리콘층, 아모르퍼스 실리콘층을 포함함) 의 에칭에 사용 가능한 가스는, Cl2, HBr, Cl2, HCl, CBrF3, SiCl4, BCl3, CHF3, PCl3, HI, I2 등이 있다. 이들 할로겐 가스는 1 종류를 단독으로 에칭 가스에 사용해도 되고, 2 종류 이상을 혼합하여 에칭 가스에 사용해도 된다. 추가로, 에칭 가스에, O2, N2, SF6, N2, Ar, NH3 등 할로겐 가스 이외의 첨가 가스를 첨가해도 된다.
질화 규소 (SiN) 나, 산화 규소 (SiO2), GaAs, SnO2, Cr, Ti, TiN, W, Al 등의 다른 에칭 대상물을 에칭할 때에도, 상기 할로겐 가스를 사용할 수 있다.
폴리실리콘의 에칭 가스로서는, 예를 들어 Cl2, Cl2＋HBr, Cl2＋O2, CF4＋O2, SF6, Cl2＋N2, Cl2＋HCl, HBr＋Cl2＋SF6 등이 있다.
Si 의 에칭 가스로는, 예를 들어 SF6, C4F8, CBrF3, CF4＋O2, Cl2, SiCl4＋Cl2, SF6＋N2＋Ar, BCl2＋Cl2＋Ar, CF4, NF3, SiF4, BF3, XeF2, ClF3, SiCl4, PCl3, BCl3, HCl, HBr, Br2, HI, I2 등이 있다.
아모르퍼스 실리콘의 에칭 가스로는, 예를 들어 CF4＋O2, Cl2＋SF6 등이 있다.
100 ％ 의 첨가 금속 (금속 Ti 막이나 금속 Zr 막 등) 으로 밀착층 (51) 을 형성하고, 그 표면에 순구리의 금속 저저항층 (52) 을 적층시켜 금속 배선막으로 한 경우, 순구리로 이루어진 금속 저저항층 (52) 이나 구리를 주성분으로 하는 금속 저저항층 (52) 은, 인산ㆍ질산ㆍ아세트산의 혼합액이나, 황산ㆍ질산ㆍ아세트산의 혼합액이나, 염화 제 2 철의 용액을 에천트로서 사용하여 에칭할 수 있는데, 100 ％ 의 첨가 금속으로 이루어진 밀착층 (51) 이나, 첨가 금속을 다량으로 함유하는 밀착층 (51) 에서는, 순구리의 금속 저저항층 (52) 과 에칭 속도가 크게 다르고, 금속 저저항층 (52) 과 밀착층 (51) 의 폭이 크게 다른 것이 되어 버린다 (순 Ti 박막이나 순 Zr 박막은, 순구리의 금속 저저항층 (52) 의 에천트에 불용이며, 불화수소산계의 강산 에칭액에 가용이기는 하나, 그러한 에칭액은 유리나 Si 를 용해시키기 때문에 TFT 에 사용할 수는 없다).
그래서, 100 ％ 첨가 금속의 밀착층 (51) 을 실리콘층에 대한 배리어층으로 사용하며 그 표면에 구리 박막을 형성한 경우, 먼저 구리 박막을 인산ㆍ질산ㆍ아세트산 혼합액 등의 에칭액을 사용하여 패터닝하고, 배리어막 표면을 노출시킨 후, 에칭 가스를 사용한 드라이 에칭 프로세스를 실행할 필요가 있다. 따라서 공정 수가 증가하여, 비용도 비싸진다.
본 발명에서는, 밀착층 (51) 에는 첨가 금속보다 구리가 많이 함유되기 때문에, 밀착층 (51) 과 금속 저저항층 (52) 은 동일한 에칭액으로 웨트 에칭할 수 있다. 또, 밀착층 (51) 과 금속 저저항층 (52) 은, 레지스트막을 다시 배치하지 않고, 동일한 레지스트막을 사용하여 에칭할 수 있기 때문에 저렴한 비용이다.
실시예
스퍼터링 가스에 아르곤 가스를 사용하며 산화성 가스에 산소 가스를 사용하여 구리 합금 타겟 (111) 을 스퍼터링하고, 유리 기판 상에 밀착층 (51) 을 50 nm형성한 후, 아르곤 가스를 사용하여 순구리 타겟 (112) 을 스퍼터링하고, 밀착층 (51) 상에 금속 저저항층 (52) 을 300 nm 형성하고, 2 층 구조의 금속 배선막을 얻었다. 기판 온도는 100℃, 스퍼터링 가스는 Ar 가스, 스퍼터링 압력은 0.4 Pa 였다.
형성된 금속 배선막의 표면을 노출시키고 수소 플라즈마에 폭로시킨 후, 그 표면에 질화 실리콘막을 형성하였다.
수소 가스 플라즈마 처리는, 수소 가스 유량 500 sccm, 압력 200 Pa, 기판 온도 250 ℃, 파워 300 W, 시간 60 초이다.
실리콘 질화막은, 기판을 배치한 CVD 장치 내에, SiH4 : 20 sccm, NH3 가스 300 sccm, N2 가스 500 sccm 의 비율로 각 가스를 도입하고, 압력 120 Pa, 기판 온도 250 ℃, 파워 300 W 로 형성하였다.
수소 플라즈마에 폭로시키기 전의 금속 배선막의 밀착성 (as depo. 밀착성) 과, 수소 플라즈마에 폭로시킨 후, 그 표면에 질화 실리콘막을 형성한 후의 밀착성 (H2 플라즈마 처리 후 밀착성) 을 점착 테이프를 접착시킨 후, 박리되는 테이프 테스트에 의해 측정하고, 유리 기판 표면이 노출된 것을 「×」로 하고, 그 이외를 「○」로 평가하였다.
첨가 금속의 함유 비율과 산화성 가스의 도입 비율을 달리 하여 실험하였다. 평가 결과는 「밀착성」으로 하여 하기 표 1 ∼ 3 에 나타낸다.
또, 상기와 동일한 금속 배선막을 실리콘 웨이퍼 표면에 형성한 후, 진공 분위기 중에서 어닐 처리를 하고, 금속 배선막을 에칭 제거한 후, 그 표면을 SEM 으로 관찰하여, 실리콘 중으로의 구리의 확산 유무를 관찰하였다.
상기 각 실험에서는, 스퍼터링 가스는 아르곤 가스, 산화성 가스는 산소 가스, 스퍼터링 분위기 중의 스퍼터링 가스 분압은 0.4 Pa 이다.
또, 산소 가스 대신에 CO2 가스를 산화성 가스로 사용하여 첨가 금속을 함유하는 타겟을 스퍼터링하였다. 스퍼터링 가스로는 Ar 가스를 사용하며 첨가 금속으로는 Ti 를 사용하여 밀착성과 배리어성을 평가하였다. 스퍼터링 가스 분압은 상기와 동일하다.
관찰 결과를 하기 표 1 ∼ 표 3 (산화성 가스가 산소 가스인 경우) 과 표 4 (산화성 가스가 CO2 인 경우) 중에 「배리어성」으로 나타낸다. 확산이 관찰된 것을 「×」, 관찰되지 않은 것을 「○」로 기재하였다.
Figure 112010058035578-pct00001
Figure 112010058035578-pct00002
Figure 112010058135928-pct00017
Figure 112010058035578-pct00004
이상의 결과에 의해, 첨가 금속은 5 원자％ 이상 함유되어 있으면, 밀착성 (H2 플라즈마 처리 전 및 후의 밀착성) 과 배리어성이 양호함을 알 수 있다.
또, 산화성 가스는 아르곤 가스 100 체적부의 도입량에 대해, 3 체적부 이상 15 체적부 이하의 범위로 도입하면 됨을 알 수 있다.
도 4 는, 첨가 금속으로서 Ti 를 10 원자％ 함유하는 구리 합금 타겟 (111) 을 Ar 가스와 O2 가스로 스퍼터링한 경우에 얻어지는 밀착층 (표 1 의 실험 결과의 밀착층에 대응) 의 비저항과, Ar 가스와 CO2 가스로 스퍼터링한 경우에 얻어지는 밀착층 (표 4 의 실험 결과의 밀착층에 대응) 의 비저항을 나타낸 그래프이다. CO2 가스가 O2 가스보다 넓은 범위에서 비저항이 작아지고 있는데, 이것은 CO2 가스가 O2 가스보다 산화력이 낮기 때문으로 볼 수 있다.
산소의 경우, 분압 3 ∼ 5 ％ 의 범위에서 비저항의 극소값이 발생된다. 반면에, 이산화탄소의 경우, 분압 3 ∼ 25 ％ 의 넓은 범위에서 비저항이 낮은 상태가 된다. 그래서, 이산화탄소가 농도 조절이 용이하다. 또, 대형 기판에서 산화성 가스의 농도를 일정하게 하는 것이 곤란한 경우에도, 이산화탄소를 이용하여, 상기 넓은 범위에 들어가도록 하면 저저항이 얻어지므로 바람직하다.
또, 이산화탄소가, 비저항의 최저값이 낮아진다.
얇은 배리어막을 형성하는 경우, 저저항이 요구되지 않는 경우도 있지만, 배리어막을 두껍게 형성하는 경우, 또는 전극 전체를 산화성 가스를 도입하면서 합금층으로 형성하는 경우에는 저저항의 전극이 요구되기 때문에, 이산화탄소를 사용하는 것이 더 바람직하다.
다음으로, 얻어진 금속 배선막을 에칭액에 침지시키고, 금속 저저항층 (52) 과 밀착층 (51) 양쪽을 동일한 에칭액으로 에칭할 수 있는지 어떤지를 관찰하였다. 에칭액으로는, 인산/질산/아세트산 (H3PO4 : HNO3 : CH3COOH : H2O) = 16 : 1 : 2 : 1 을 사용하고 에칭액의 액온은 40 ℃ 로 하였다.
에칭의 관찰 결과를 하기 표 5 에 나타낸다. 표 5 중, 에칭 잔류물이 관찰되지 않는 것을 「○」, 관찰된 것을 「×」로 하였다.
Figure 112010058035578-pct00005
Ti, Zr 에 대해서는 30 원자％ 이하가 바람직함을 알 수 있다. Cr 의 경우에는 50 원자％ 를 초과해도 잔류물이 관찰되지 않지만, 밀착층 (51) 과 금속 저저항층 (52) 의 폭이 크게 달라지므로, Cr 의 경우에도 30 원자％ 이하가 바람직하다.
또한, 밀착층 (51) 은 실리콘이나 실리콘 산화물과의 밀착성 이외, 금속 저저항층 (52) 과의 밀착성이 높은 것이 바람직하므로, 본 발명의 밀착층 (51) 은 금속 저저항층 (52) 의 성분인 구리를 50 ％ 이상 함유한다.
5 트랜지스터
10 처리 대상물
12 게이트 전극
14 게이트 절연층
16 실리콘층
18 n 형 실리콘층
20a, 20b 금속 배선막
27 소스 전극막
28 드레인 전극막
31 소스 영역
32 드레인 영역
51 밀착층
52 금속 저저항층
111 구리 합금 타겟
112 순구리 타겟

Claims (9)

  1. 처리 대상물 상에 게이트 전극을 형성하는 공정과,
    상기 게이트 전극 상에 게이트 절연층을 형성하는 공정과,
    상기 게이트 절연층 상에 반도체층을 형성하는 공정과,
    상기 반도체층 상에 오믹 콘택층을 형성하는 공정과,
    상기 오믹 콘택층 상에 금속 배선막을 형성하는 공정과,
    상기 오믹 콘택층과 상기 금속 배선막을 패터닝하여 제 1, 제 2 오믹 콘택층과 소스 전극과 드레인 전극을 형성하는 공정을 갖는 역스태거형 박막 트랜지스터의 제조 방법으로서,
    상기 금속 배선막을 형성하는 공정은, 진공 분위기 중에서, Ti, Zr 또는 Cr 중 적어도 1 종류를 함유하는 첨가 금속과 구리를 함유하는 구리 합금 타겟을, 스퍼터링 가스와 산화성 가스를 함유하는 가스를 도입하여 스퍼터링하고, 상기 오믹 콘택층 상에 구리와 상기 첨가 금속과 산소를 함유하는 밀착층을 형성하는 공정을 포함하는, 역스태거형 박막 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 첨가 금속을, 상기 구리 합금 타겟에 5 원자％ 이상 30 원자％ 이하의 비율로 함유시키는, 역스태거형 박막 트랜지스터의 제조 방법.
  3. 제 1 항에 있어서,
    상기 금속 배선막을 형성하는 공정은, 상기 밀착층을 형성한 후, 상기 밀착층보다 구리의 함유율이 높고, 상기 밀착층보다 저저항인 금속 저저항층을 상기 밀착층 상에 형성하는 공정을 포함하는, 역스태거형 박막 트랜지스터의 제조 방법.
  4. 제 1 항에 있어서,
    상기 산화성 가스로는 CO2 가스를 사용하고, 상기 CO2 가스는 상기 스퍼터링 가스 100 체적부에 대해, 3 체적부 이상 30 체적부 이하의 범위로 함유시키는, 역스태거형 박막 트랜지스터의 제조 방법.
  5. 제 1 항에 있어서,
    상기 산화성 가스로는 O2 가스를 사용하고, 상기 O2 가스는 상기 스퍼터링 가스 100 체적부에 대해, 3 체적부 이상 15 체적부 이하의 범위로 함유시키는, 역스태거형 박막 트랜지스터의 제조 방법.
  6. 처리 대상물 상에 형성된 게이트 전극과,
    상기 게이트 전극 상에 형성된 게이트 절연층과,
    상기 게이트 절연층 상에 형성된 반도체층과,
    상기 반도체층 상에 형성되고 분리되어 있는 제 1, 제 2 오믹 콘택층과,
    상기 제 1, 제 2 오믹 콘택층 상에 각각 형성된 소스 전극과 드레인 전극을 갖는 역스태거형 박막 트랜지스터로서,
    상기 소스 전극과 상기 드레인 전극은, 상기 제 1, 제 2 오믹 콘택층과의 접촉면에, Ti, Zr 또는 Cr 중 적어도 1 종으로 이루어진 첨가 금속과 산소를 함유하는 구리 합금을 포함하는 밀착층을 갖는, 역스태거형 박막 트랜지스터.
  7. 제 6 항에 있어서,
    상기 제 1, 제 2 오믹 콘택층은 n 형 반도체층인, 역스태거형 박막 트랜지스터.
  8. 제 6 항에 있어서,
    상기 밀착층보다 구리의 함유율이 높고, 상기 밀착층보다 저저항인 금속 저저항층이 상기 밀착층 상에 배치된, 역스태거형 박막 트랜지스터.
  9. 제 6 항에 있어서,
    상기 첨가 금속은, 상기 밀착층의 첨가 금속을 함유하는 금속 원자에 대해 5 원자％ 이상 30 원자％ 이하의 비율로 함유된, 역스태거형 박막 트랜지스터.
KR1020107019937A 2008-04-15 2009-04-08 박막 트랜지스터, 박막 트랜지스터의 제조 방법 KR101098206B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-106119 2008-04-15
JP2008106119 2008-04-15

Publications (2)

Publication Number Publication Date
KR20100110388A KR20100110388A (ko) 2010-10-12
KR101098206B1 true KR101098206B1 (ko) 2011-12-23

Family

ID=41199069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019937A KR101098206B1 (ko) 2008-04-15 2009-04-08 박막 트랜지스터, 박막 트랜지스터의 제조 방법

Country Status (6)

Country Link
US (1) US20110068402A1 (ko)
JP (1) JP5282085B2 (ko)
KR (1) KR101098206B1 (ko)
CN (1) CN101971350B (ko)
TW (1) TW201001499A (ko)
WO (1) WO2009128372A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455978B2 (en) * 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
EP2051287A4 (en) * 2006-08-10 2014-05-21 Ulvac Inc METHOD FOR FORMING A CONDUCTIVE FILM, THIN FILM TRANSISTOR, PANEL WITH THIN FILM TRANSISTOR AND METHOD FOR PRODUCING A THIN FILM TRANSISTOR
JP5548396B2 (ja) * 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
JP5659966B2 (ja) * 2010-06-29 2015-01-28 日亜化学工業株式会社 半導体素子及びその製造方法
JP5964121B2 (ja) * 2012-04-18 2016-08-03 山陽特殊製鋼株式会社 磁気記録媒体に用いる密着膜層用ＣｒＴｉ系合金およびスパッタリング用ターゲット材並びにそれを使用した垂直磁気記録媒体
CN103295970B (zh) 2013-06-05 2015-04-29 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
CN104051542B (zh) * 2014-06-23 2016-10-05 上海和辉光电有限公司 有机发光显示装置及其薄膜晶体管
KR20200078494A (ko) * 2017-11-09 2020-07-01 미쓰이금속광업주식회사 배선 구조 및 타깃재

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041128A (ja) 2004-07-26 2006-02-09 Kobe Steel Ltd 半導体装置のＣｕ系配線形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192527A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置
JPH04302436A (ja) * 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜半導体素子及びその製造方法
WO2000040402A1 (fr) * 1998-12-28 2000-07-13 Asahi Glass Company, Limited Produit en couches
JP4192527B2 (ja) * 2002-08-22 2008-12-10 Ｎｏｋ株式会社 加硫接着剤組成物
JP4302436B2 (ja) * 2003-05-28 2009-07-29 パナソニック株式会社 送信装置および受信装置
KR100947525B1 (ko) * 2003-03-12 2010-03-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
EP2051287A4 (en) * 2006-08-10 2014-05-21 Ulvac Inc METHOD FOR FORMING A CONDUCTIVE FILM, THIN FILM TRANSISTOR, PANEL WITH THIN FILM TRANSISTOR AND METHOD FOR PRODUCING A THIN FILM TRANSISTOR
US7919795B2 (en) * 2006-12-21 2011-04-05 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041128A (ja) 2004-07-26 2006-02-09 Kobe Steel Ltd 半導体装置のＣｕ系配線形成方法

Also Published As

Publication number Publication date
JPWO2009128372A1 (ja) 2011-08-04
WO2009128372A1 (ja) 2009-10-22
CN101971350B (zh) 2012-10-10
KR20100110388A (ko) 2010-10-12
TW201001499A (en) 2010-01-01
JP5282085B2 (ja) 2013-09-04
CN101971350A (zh) 2011-02-09
US20110068402A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
KR101098207B1 (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터
KR101098206B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조 방법
KR101184240B1 (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터
TWI415267B (zh) 製造具有蝕刻終止層之金屬氧化物薄膜電晶體陣列的製程
EP2717315B1 (en) Copper-based metal wiring comprising oxide layer including indium and zinc
WO2014104296A1 (ja) 薄膜トランジスタおよびその製造方法
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法
CN103222061A (zh) 布线构造
Choi et al. Damage to amorphous indium-gallium-zinc-oxide thin film transistors under Cl 2 and BCl 3 plasma
JP4774006B2 (ja) エッチング方法
JPH04100221A (ja) 半導体装置の製造方法
Yu et al. The properties of Cu metallization based on CuMgAl alloy buffer layer
JP4248987B2 (ja) アレイ基板の製造方法
WO2016194795A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
JP2661355B2 (ja) 半導体装置の製造方法
JPH07122744A (ja) 金属シリサイド配線層を有するｍｏｓ型半導体装置の製造方法
TW201030819A (en) Al alloy film for display device, thin film transistor substrate, method for manufacturing same, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171109

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 9