CN110867458B - 金属氧化物半导体薄膜晶体管阵列基板及制作方法 - Google Patents

金属氧化物半导体薄膜晶体管阵列基板及制作方法 Download PDF

Info

Publication number
CN110867458B
CN110867458B CN201911168601.2A CN201911168601A CN110867458B CN 110867458 B CN110867458 B CN 110867458B CN 201911168601 A CN201911168601 A CN 201911168601A CN 110867458 B CN110867458 B CN 110867458B
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
layer
thin film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911168601.2A
Other languages
English (en)
Other versions
CN110867458A (zh
Inventor
何佳新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201911168601.2A priority Critical patent/CN110867458B/zh
Publication of CN110867458A publication Critical patent/CN110867458A/zh
Application granted granted Critical
Publication of CN110867458B publication Critical patent/CN110867458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices

Abstract

一种金属氧化物半导体薄膜晶体管阵列基板的制作方法，在栅极绝缘层上依次连续沉积一层结晶态金属氧化物半导体薄膜和一层非晶态金属氧化物半导体薄膜；在非晶态金属氧化物半导体薄膜上沉积形成由铜电极材料制成的源漏极金属材料层；利用半色调光罩形成光阻层，所形成的光阻层包括源/漏极光阻图形区域和有源层光阻图形区域；同时蚀刻源漏极金属材料层和非晶态金属氧化物半导体薄膜以形成源漏极金属层和非晶态金属氧化物半导体层；对结晶态金属氧化物半导体薄膜进行蚀刻以形成结晶态金属氧化物半导体层；对光阻层进一步图案化以去除有源层光阻图形区域的光阻材料；对源漏极金属层和非晶态金属氧化物半导体层进行蚀刻以形成源极、漏极以及沟道。

Description

金属氧化物半导体薄膜晶体管阵列基板及制作方法
技术领域
本发明涉及液晶显示技术领域，且特别是涉及一种金属氧化物半导体薄膜晶体管阵列基板及制作方法。
背景技术
薄膜晶体管(TFT，Thin Film Transistor)作为平板显示的核心组成部分，任何有源矩阵的平板显示都依赖于薄膜晶体管的控制和驱动。目前应用于显示器的开关元件主要仍为非晶硅(a-Si)薄膜晶体管和多晶硅(p-Si)薄膜晶体管，其中非晶硅薄膜晶体管应用最为广泛，但非晶硅薄膜晶体管具有电子迁移率低(只有0.3～1cm2/V·s)、光照稳定性差等问题。而多晶硅薄膜晶体管虽然在电子迁移率低方面高出非晶硅薄膜晶体管很多，但具有构造复杂、漏电流大、膜质均一性差等问题。随着显示技术的快速发展，对薄膜晶体管的性能提出了越来越高的要求，非晶硅薄膜晶体管和多晶硅薄膜晶体管已不能完全满足这些要求。
近年来，氧化物半导体薄膜晶体管(Oxide Semiconductor Thin FilmTransistor，AOS TFT)因具有良好的电学特性和光学特性，在业界受到了广泛关注。尤其是非晶铟镓锌氧化物薄膜晶体管(Amorphous InGaZnO Thin Film Transistor，a-IGZOTFT)，以其电子迁移率高(>10cm2/V·s)、功耗低、工艺简单、响应速度快、大面积均匀性好、可见光范围内透过率高等优点被认为是有源矩阵有机发光二极管(Active MatrixOrganic Light Emitting Diode，AMOLED)和有源矩阵液晶显示器(Active Matrix LiquidCrystal Display，AMLCD)驱动电路的核心部件，也被认为是随着显示器向大尺寸、柔性化、轻便方向发展的最具有竞争力的背板驱动技术。
然而，由于非晶态金属氧化物薄膜内部存在大量微孔隙(Void)、空位(Vacancy)、位错、化学键键长/键角应变(Strain)等各种结晶学缺陷(Crystallographic Defect)，这些结晶学缺陷为外来分子/原子的渗入扩散提供了高效的通道，使其相对于晶态金属氧化物薄膜更易受到酸液的腐蚀和外来物质扩散污染。
再有，因背沟道刻蚀型(Back Channel Etch，BCE)薄膜晶体管(TFT)使用更少的光刻工艺数量，故从生产效率和成本考量，平板显示产业界更倾向于采用背沟道刻蚀型(BackChannel Etch，BCE)结构的薄膜晶体管来生产阵列(Array)基板。但BCE结构的TFT如果以非晶态金属氧化物半导体做有源层，有源层易受到来自源/漏(S/D)电极材料原子的扩散污染；另一方面，在源/漏电极蚀刻过程，源/漏电极之间的有源层背沟道(Back Channel)易被源/漏电极的干蚀刻电浆(Plasma)或湿蚀刻蚀刻液损伤。大量实践证明非晶态金属氧化物半导体搭配干蚀刻源/漏电极的薄膜晶体管工艺是一种可以成功用于量产的技术方案，而湿蚀刻源/漏电极则难以搭配非晶态金属氧化物半导体制作BCE结构TFT则是由于非晶态金属氧化物半导体在源/漏电极湿蚀刻过程将被过度损伤和外来物质扩散，导致TFT开态电流变小、电性稳定性劣化甚至TFT开路(open circuit)，而非常难以实现量产应用。
如果采用湿蚀刻源/漏电极，必须从增强金属氧化物半导体耐腐蚀、抗外来物质扩散特性和采用弱损伤金属氧化物的源/漏电极湿蚀刻制程两方面改进，比如采用结晶态的金属氧化物半导体有源层、铜源/漏电极和弱酸性的过氧化氢(H2O2)系铜(Cu)蚀刻液等。
因铜对薄膜晶体管中常用的硅系电介质材料(SiOx、SiNx、SiOxNy等)附着力差容易脱落和高扩散性，故铜做为电极材料时需要在其下先沉积一层附着力增强/扩散阻挡层来辅助铜薄膜与基板形成良好的紧密附着和防止Cu过度扩散。附着力增强/扩散阻挡层通常使用的材料有钼(Mo)、钛(Ti)、钽(Ta)和它们之间及与其他元素的合金、金属氧化物(如ITO、IZO)等材料。
TFT阵列工艺的通常做法是，每个功能膜层(栅极、栅极绝缘层、有源层(半导体层)、源极/漏极、钝化层、像素电极层等)均独立进行一次成膜、黄光、蚀刻制程。为了提高生产效率和降低制造成本，业界率先提出了应用于非晶硅(a-Si)TFT的以半色调光罩(Halftone Mask)技术为核心的四道光罩TFT工艺，首次将a-Si有源层和源/漏电极层用一道光罩同时完成两层图形的制作。
对于金属氧化物半导体TFT，因其有源层所使用的材料特性与a-Si TFT存在很大差异，但经过一些相应的工艺开发后，仍有机会应用以半色调光罩(Halftone Mask)技术为核心的四道光罩TFT工艺。然而具体来看，则存在诸多技术挑战。
例如，当源/漏电极材料须采用湿蚀刻工艺时，非晶态氧化物半导体做为TFT有源层难以得到电性良好的TFT。比如，使用硝酸-磷酸-醋酸体系强酸性蚀刻液的Mo/Al/Mo源/漏电极材料，在背沟道Mo/Al/Mo蚀刻时，强酸会一同将背沟道内的非晶IGZO一同蚀刻吃掉而导致TFT失效。
又例如，使用过氧化氢(H2O2)系弱酸性蚀刻液的Cu源/漏电极材料，虽然已知可以调配出对非晶IGZO蚀刻速率非常小的Cu蚀刻液，使得背沟道Cu源/漏电极材料蚀刻后背沟道内的非晶IGZO薄膜膜厚损失很小，但由于非晶态金属氧化物半导体薄膜内部大量存在的微孔隙(void)、空位(vacancy)、位错、化学键键长/键角应变(strain)等各种结晶学缺陷，使得即便在设置有Cu扩散阻挡层的情况下，仍有少量Cu元素扩散进入非晶态金属氧化物薄膜。另外，Cu蚀刻液中的H+、H2O、H3O+等含氢元素的离子/分子因其离子/分子半径很小也易于渗入非晶金属氧化物内部。综合前述争议问题的结果是对非晶铟镓锌氧化物薄膜晶体管(IGZO TFT)的损伤和扩散污染依然得不到有效控制，难以得到电性稳定性优良的TFT。
发明内容
本发明的目的在于提供一种金属氧化物半导体薄膜晶体管阵列基板及其制作方法，可获得电性稳定性优良的薄膜晶体管。
本发明实施例提供一种金属氧化物半导体薄膜晶体管阵列基板的制作方法，包括在衬底基板上制作栅极和栅极绝缘层；在栅极绝缘层上依次连续沉积一层结晶态金属氧化物半导体薄膜和一层非晶态金属氧化物半导体薄膜；在非晶态金属氧化物半导体薄膜上沉积形成由铜电极材料制成的源漏极金属材料层；利用半色调光罩形成光阻层，所形成的光阻层包括源/漏极光阻图形区域和有源层光阻图形区域；同时蚀刻源漏极金属材料层和非晶态金属氧化物半导体薄膜以形成源漏极金属层和非晶态金属氧化物半导体层；对结晶态金属氧化物半导体薄膜进行蚀刻以形成结晶态金属氧化物半导体层；对光阻层进一步图案化以去除有源层光阻图形区域的光阻材料；对源漏极金属层和非晶态金属氧化物半导体层进行蚀刻以形成源极、漏极以及沟道；以及剥离光阻层。
进一步地，沉积一层结晶态金属氧化物半导体薄膜和一层非晶态金属氧化物半导体薄膜的方法包括：使用装载金属氧化物靶材的溅射机台在一次真空过程中，通过改变溅射制程参数，先后连续沉积结晶态金属氧化物半导体薄膜和非晶态金属氧化物半导体薄膜。
进一步地，在结晶态金属氧化物半导体薄膜和非晶态金属氧化物半导体薄膜沉积后，还包括高温退火制程，其中退火温度为100～500℃，退火时间为10～300分钟。
进一步地，源漏极金属材料层的膜层厚度为10～1000nm。
进一步地，同时蚀刻源漏极金属材料层和非晶态金属氧化物半导体薄膜，以及对源漏极金属层和非晶态金属氧化物半导体层进行蚀刻使用的蚀刻液均为弱酸性H2O2系铜蚀刻药液。
进一步地，所形成的非晶态金属氧化物半导体层的边缘相较源漏极金属层的边缘凸出第一拖尾长度。
进一步地，第一拖尾长度为0.1～1.5μm。
进一步地，对结晶态金属氧化物半导体薄膜进行蚀刻以形成结晶态金属氧化物半导体层包括：通过添加铜腐蚀抑制剂/缓冲剂，通过其与铜离子发生络合反应，在源漏极金属层的表面形成吸附膜。
进一步地，还包括形成钝化层和像素电极。
本发明实施例提供一种金属氧化物半导体薄膜晶体管阵列基板，包括多条扫描线和多条数据线、以及由该多条扫描线与该多条数据线绝缘交叉限定形成呈阵列排布的多个像素单元，每个像素单元内设有公共电极、像素电极和薄膜晶体管，该像素电极通过该薄膜晶体管与临近该薄膜晶体管的扫描线和数据线连接，该薄膜晶体管包括栅极、金属氧化物半导体层，源极及漏极；其中，金属氧化物半导体层包括结晶态金属氧化物半导体层和非晶态金属氧化物半导体层，该非晶态金属氧化物半导体层位于该结晶态金属氧化物半导体层的上方并形成有沟道，部分该结晶态金属氧化物半导体层从该源极和该漏极之间的沟道露出。
本发明实施例提供一种金属氧化物半导体薄膜晶体管阵列基板及制作方法，形成的金属氧化物半导体层22包括结晶态金属氧化物半导体层221和非晶态金属氧化物半导体层222，下层的结晶态金属氧化物半导体层221做为半导体有源层，上层的非晶态金属氧化物半导体层222同时作为铜扩散阻挡层和结晶态金属氧化物半导体层221的保护层，从而获得电性稳定性优良的薄膜晶体管。
附图说明
图1为本发明较佳实施例的金属氧化物半导体薄膜晶体管阵列基板的局部结构剖面示意图。
图2A至图2H为本发明较佳实施例的金属氧化物半导体薄膜晶体管阵列基板的制作过程的示意图。
图3A至图3H为为本发明较佳实施例的金属氧化物半导体薄膜晶体管阵列基板的制作过程的剖面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
图1为本发明较佳实施例的金属氧化物半导体薄膜晶体管阵列基板的局部结构剖面示意图，请一并参阅图1和图2H，金属氧化物半导体薄膜晶体管阵列基板上设有多条扫描线201和多条数据线233。该多条扫描线201与该多条数据线233绝缘交叉限定形成呈阵列排布的多个像素单元。每个像素单元内设有公共电极、像素电极26和薄膜晶体管，像素电极26通过薄膜晶体管与临近该薄膜晶体管的扫描线201和数据线233连接。
具体地，薄膜晶体管包括栅极20、金属氧化物半导体层22，源极231及漏极232，其中栅极20电连接对应的扫描线201，栅极20可以独立设置或者可以为扫描线201的一部分，源极231电连接对应的数据线233，漏极232电连接对应的像素电极26。金属氧化物半导体层22为短接源极231和漏极232的导电沟道(即有源层)。
本实施例中，薄膜晶体管包括栅极20、金属氧化物半导体层22，源极231及漏极232；其中，金属氧化物半导体层22包括结晶态金属氧化物半导体层221和非晶态金属氧化物半导体层222，非晶态金属氧化物半导体层222位于结晶态金属氧化物半导体层221的上方并形成有沟道222a，部分结晶态金属氧化物半导体层221从源极231和漏极232之间的沟道222a露出。
图2A至图2H为本发明较佳实施例的金属氧化物半导体薄膜晶体管阵列基板的制作过程的示意图，图3A至图3H为为本发明较佳实施例的金属氧化物半导体薄膜晶体管阵列基板的制作过程的剖面示意图，请结合参阅，本发明实施例的金属氧化物半导体薄膜晶体管阵列基板的制作方法包括：
步骤S1：在衬底基板10上制作栅极20和栅极绝缘层21。
具体地，衬底基板10例如为透明的玻璃基板，栅极20可以通过光刻工艺制作形成在衬底基板10上，光刻工艺主要包括膜层沉积、光阻涂布、曝光、显影、蚀刻、去光阻等工序，此为本领域技术人员熟知，在此不赘述。形成栅极20的同时也在衬底基板10同步形成与栅极20连接的扫描线201。
然后，在衬底基板10上形成栅极绝缘层21并覆盖栅极20和扫描线201。
栅极绝缘层21优选为SiOx、SiOxNy、AlOx、SiNx及其复合膜等材料，栅极绝缘层21的膜层厚度优选为10～1000nm。
步骤S2：在栅极绝缘层21上依次连续沉积一层结晶态金属氧化物半导体薄膜221′和一层非晶态金属氧化物半导体薄膜222′。
具体地，如图2A、2B和3A所示，使用装载金属氧化物靶材的溅射机台在一次真空(pump down)过程中，通过改变溅射制程参数，先后连续沉积结晶态金属氧化物半导体薄膜221′和非晶态金属氧化物半导体薄膜222′。
其中，金属氧化物靶材含有氧化锌，可选地含有铟、镓、铝、钪、钛、钒、钇、锆、铌、钼、铪、钽、钨和镧系金属等中的至少一种或一种以上的金属元素的氧化物，还可为微量含有第IV、V、VI主族金属元素的氧化物。金属氧化物靶材优选为IZO、IGZO。
可用于控制溅射沉积薄膜的结晶度的工艺参数有：溅射腔室内H2和H2O分压、基板温度、氧气(O2)分压等。总体趋势而言，溅射腔室内H2和H2O分压越低、基板温度越高(从常温升至350℃左右)、氧气分压越高(从0％升至70％左右)，倾向于得到结晶性高的薄膜，相反则得到结晶度低(非晶)的薄膜。其中，在一般工业应用的溅射设备中，溅射腔室内H2和H2O分压通常不做为调节参数，而是以越低越好，因为已知H2和H2O在电浆(plasma)中解离出的H元素会导致金属氧化物TFT电性稳定性劣化。另外，对于前述任一组成的金属氧化物靶材，其组份中锌元素比例越高，越易于得到结晶度高的薄膜，相反越易于得到结晶度低的薄膜(即在溅射腔室内H2和H2O分压较高、基板温度较低、氧气分压较低的条件下得到结晶度低的薄膜)。所以，当使用两种不同锌元素含量的靶材时，甚至可以选用相同的溅射条件分别沉积结晶态金属氧化物半导体和非晶态氧化物半导体。另外，溅射沉积非晶态金属氧半导体薄膜222′时，除通入氩气Ar和氧气O2外，可选地同时通入氮气N2进行反应溅射，即实际沉积的是非晶态金属氧氮化物半导体。做为下层的结晶态金属氧化物半导体薄膜221′，其膜层厚度优选在2nm～100nm；上层的非晶态金属氧化物半导体薄膜222′，其膜层厚度优选在5nm～100nm。
优选地，在结晶态金属氧化物半导体薄膜221′和非晶态金属氧化物半导体薄膜222′沉积后，还可进行高温退火制程，以辅助修复两层金属氧化物半导体薄膜在沉积过程中形成的各种缺陷。其中，退火温度优选为100～500℃，退火时间优选为10～300分钟。
因结晶态金属氧化物半导体薄膜221′在沉积后，若将基板需移出溅射腔体的真空环境继续进行其他制程，则会将结晶态金属氧化物半导体薄膜221′曝露在大气环境中，空气中水和氧气的接触对结晶态金属氧化物半导体薄膜221′电性稳定性将产生不利影响。虽然工业上用于生产阵列基板的无尘室车间内有温湿度控制，但在大规模生产中，不同批组(batch)在前后两站工艺间的等待时间(Q-time)难以精确控制。另外，实际状况往往是不同区域所控的温湿度存在一定差异，大规模生产中不同批次在不同区域的停留时间亦难以有效管控，导致不同批组金属氧化物半导体在空气中暴露的时间长短不等，所受空气中水、氧影响程度不同，这为产线大批量生产产品的品质稳定性带来了不确定性影响。
在本实施例中，做为后续形成金属氧化物半导体层22(即有源层)的结晶态金属氧化物半导体薄膜221′在位于其上层的非晶态金属氧化物半导体薄膜222′隔离保护下，极大地减小了曝露在大气环境时水、氧等对薄膜晶体管特性的不良影响。
步骤S3：在非晶态金属氧化物半导体薄膜222′上沉积形成由铜电极材料制成的源漏极金属材料层23′。
通常由铜(Cu)做电极材料时必须先额外沉积的一层其他物质构成的铜附着力增强/扩散阻挡层用于增加铜薄膜的附着力和阻挡铜对下层的金属氧化物半导体薄膜的扩散，而在本实施例中直接将非晶态金属氧化物半导体薄膜222′作为铜附着力增强/扩散阻挡层，省去额外制作铜附着力增强/扩散阻挡层的材料及制作步骤，在纯氩气环境下直接溅射沉积一层铜薄膜做为源漏极金属材料层23′用于制作后期形成的源极231、漏极232和数据数线233。其中，源漏极金属材料层23′的膜层厚度优选为10～1000nm。
现有技术中，由于铜元素易于扩散进入ZnO系氧化物半导体，并在其中形成受主陷阱(trap)能级俘获电子导致TFT电性和电性稳定性劣化。再有，源漏极金属材料层23′溅射成膜工艺也会对结晶态金属氧化物半导体薄膜221′造成离子轰击损伤，导致薄膜晶体管电性劣化。而在本实施例中，如图3B所示，由于有非晶态金属氧化物半导体薄膜222′做为铜扩散阻挡层可有效阻挡铜对下层的结晶态金属氧化物半导体薄膜221′的扩散，且由非晶态金属氧化物半导体薄膜222′承受铜溅射造成的离子轰击损伤，隔离保护了下层的结晶态金属氧化物半导体薄膜221′，从而获得电性稳定性优良薄膜晶体管。
步骤S4：利用半色调光罩形成光阻层24。
具体地，在源漏极金属材料层23′上涂布形成一层光阻材料层，光阻材料层的膜层厚度优选1～3μm。然后，利用半色调光罩进行曝光、显影形成光阻层24。
其中，光阻层24包括源/漏极光阻图形区域A1和有源层光阻图形区域A2。其中有源层光阻图形区域A2为后期形成的金属氧化物半导体层22的沟道222a对应的位置，有源层光阻图形区域A2对应半色调光罩的半色调区，显影后的有源层光阻图形区域A2的厚度为源/漏极光阻图形区域A1的厚度的一半至四分之一左右(如图2C和图3C所示)。
步骤S5：同时蚀刻源漏极金属材料层23′和非晶态金属氧化物半导体薄膜222′以形成源漏极金属层23和非晶态金属氧化物半导体层222。
具体地，如图2D和图3D所示，使用可同时蚀刻铜和非晶态金属氧化物的蚀刻液，该蚀刻液例如为弱酸性H2O2系铜蚀刻药液，在一次蚀刻制程中同时完成源漏极金属材料层23′和非晶态金属氧化物半导体薄膜222′的蚀刻。
在该制程中，由于结晶态金属氧化物半导体薄膜221′的结晶度高、膜内结晶学缺陷少，所以弱酸性H2O2系Cu蚀刻药液对结晶态金属氧化物半导体薄膜221′的侵蚀速度非常慢，做为有源层的结晶态金属氧化物半导体薄膜221′则几乎未被蚀刻。
优选地，如图3D所示，所形成的非晶态金属氧化物半导体层222的边缘相较源漏极金属层23的边缘凸出第一拖尾(Tail)长度L1。非晶态金属氧化物半导体层222的边缘凸出以便在后续需经第二次铜蚀刻的区域(非半色调曝光区)，减少非晶态金属氧化物半导体层222在源漏极金属层23下出现底切问题(undercut issue)(如图3E所示)，即非晶态金属氧化物半导体层222被二次蚀刻而导致的边缘从源漏极金属层23边缘内凹陷进去。
具体方法例如，通过降低蚀刻液中F离子含量，来降低非晶态金属氧化物半导体层222蚀刻率，或提高H2O2浓度，以增大源漏极金属层23与非晶态金属氧化物半导体层222的蚀刻率选择比，则可以调制得到较长的非晶态金属氧化物半导体层222的第一拖尾长度L1。其中，第一拖尾长度L1优选为0.1～1.5μm。
步骤S6：对结晶态金属氧化物半导体薄膜221′进行蚀刻以形成结晶态金属氧化物半导体层221。
如图2E和3E所示，使用可蚀刻结晶态金属氧化物、且不损伤源漏极金属层23的强酸蚀刻液同时蚀刻非晶态和结晶态氧化物半导体(即非晶态金属氧化物半导体层222和结晶态金属氧化物半导体薄膜221′)。
此类蚀刻液的特点是其中各组份的氧化性均弱于过氧化氢H2O2和硝酸HNO3，以避免源漏极金属层23被氧化腐蚀；起蚀刻晶态/非晶态金属氧化物作用的酸可以从HCl、磷酸、HF等强酸中选择，已知草酸对晶态金属氧化物蚀刻速率非常低，不能实用；可选地添加铜腐蚀抑制剂/缓冲剂，通过其与铜离子发生络合反应，在源漏极金属层23的表面形成聚合物性质的吸附膜，进一步保护源漏极金属层23不被腐蚀。因湿蚀刻制程各向同性的蚀刻特性，此湿蚀刻步骤后，如3E所示，非晶态金属氧化物半导体层222大概率地在源漏极金属层23下出现底切问题，结晶态金属氧化物半导体层221同样存在底切的可能。此处的底切现象需要在后续制程中加以消除。
步骤S7：对光阻层24进一步图案化以去除有源层光阻图形区域A2的光阻材料。
如图2F和图3F所示，使用氧气O2、N2O等可解离O活性基(radical)的工艺气体对光阻进行灰化(ash)制程，去除有源层光阻图形区域A2上的光阻，露出其下的源漏极金属层23。而源/漏极光阻图形区域A1上的光阻因灰化前其厚度较高，故灰化后仅有所减薄和变细，源/漏极光阻图形区域A1上的光阻单边变细的宽度大于等于灰化掉的光阻厚度的1/2。
步骤S8：对源漏极金属层23和非晶态金属氧化物半导体层222进行蚀刻以形成源极231、漏极232以及沟道222a。
如图2G和图3G所示，再次使用前述可同时蚀刻源漏极金属层23和非晶态金属氧化物半导体薄膜222′的蚀刻液，蚀刻去除薄膜晶体管沟道区上的源漏极金属层23和非晶态金属氧化物半导体层222。因该铜蚀刻药液对源漏极金属层23和非晶态金属氧化物半导体层222的蚀刻率差异较大，源漏极金属层23蚀刻率较快，非晶态金属氧化物半导体层222蚀刻率相对慢很多，则因湿蚀刻侧蚀(side etch)造成的源漏极金属层23线宽损失(CD loss)大于非晶态金属氧化物半导体层222很多，如3G所示，最终导致位于栅极上方区域的非晶态金属氧化物半导体层222的第二拖尾长度L2大于非栅极上方区域的第三拖尾长度L3。故而，前述的对非晶态金属氧化物半导体层222和结晶态金属氧化物半导体薄膜221′蚀刻造成的底切问题可经此第二次蚀刻消除。
步骤S9：剥离光阻层24。
如图2H和图3H所示，剥离光阻，同时完成有金属氧化物半导体层22和源漏极金属层23这两个功能层的图形化。
步骤S10：如图3H所示，形成钝化层25和像素电极26。此为本领域技术人员所熟知的，在此不再赘述。
本发明所形成的金属氧化物半导体层22包括结晶态金属氧化物半导体层221和非晶态金属氧化物半导体层222，且非晶态金属氧化物半导体层222位于结晶态金属氧化物半导体层221的上方。其有益效果为：1、采用结晶态与非晶态的金属氧化物半导体并使用同一块金属氧化物靶材通过改变溅射制程参数获得，不增加额外的靶材材料和成膜设备成本。其中，下层的结晶态金属氧化物半导体层221做为半导体有源层，上层的非晶态金属氧化物半导体层222同时作为铜扩散阻挡层和结晶态金属氧化物半导体层221的保护层，从而获得电性稳定性优良的薄膜晶体管；2、非晶态金属氧化物半导体层222同时做为源极231、漏极232的附着力增强层，从而达到省去专门制作附着力增强层的材料的制作工艺；3、采用半色调光罩同时制作源极231、漏极232和沟道222a，使用可同时蚀刻源漏极金属材料层23′与非晶态金属氧化物半导体薄膜222′的铜蚀刻液，光阻层24灰化后的薄膜晶体管背沟道刻蚀使用相同的前述铜蚀刻液同时去除薄膜晶体管背沟道中被损伤和扩散污染的非晶态金属氧化物半导体层222，露出的结晶态金属氧化物半导体层221，结晶态金属氧化物半导体层221因其结晶学缺陷少而耐受前述铜蚀刻液腐蚀损伤和扩散污染，从而获得电性稳定性优良薄膜晶体管。4、节省光罩，提高生产效率和降低制造成本。
以上所述，仅是本发明的金属氧化物半导体薄膜晶体管阵列基板及制作方法的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法包括：
在衬底基板(10)上制作栅极(20)和栅极绝缘层(21)；
在该栅极绝缘层(21)上依次连续沉积一层结晶态金属氧化物半导体薄膜(221′)和一层非晶态金属氧化物半导体薄膜(222′)；
在该非晶态金属氧化物半导体薄膜(222′)上沉积形成由铜电极材料制成的源漏极金属材料层(23′)；
利用半色调光罩形成光阻层(24)，所形成的光阻层(24)包括源/漏极光阻图形区域(A1)和有源层光阻图形区域(A2)；
使用弱酸性H2O2系铜蚀刻药液同时蚀刻该源漏极金属材料层(23′)和该非晶态金属氧化物半导体薄膜(222′)以形成源漏极金属层(23)和非晶态金属氧化物半导体层(222)；
对该结晶态金属氧化物半导体薄膜(221′)进行蚀刻以形成结晶态金属氧化物半导体层(221)；
对该光阻层(24)进一步图案化以去除该有源层光阻图形区域(A2)的光阻材料；
对该源漏极金属层(23)和该非晶态金属氧化物半导体层(222)进行蚀刻以形成源极(231)、漏极(232)以及沟道(222a)；
以及剥离该光阻层(24)。
2.根据权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，沉积一层该结晶态金属氧化物半导体薄膜(221′)和一层该非晶态金属氧化物半导体薄膜(222′)的方法包括：使用装载金属氧化物靶材的溅射机台在一次真空过程中，通过改变溅射制程参数，先后连续沉积该结晶态金属氧化物半导体薄膜(221′)和该非晶态金属氧化物半导体薄膜(222′)。
3.根据权利要求2所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，在该结晶态金属氧化物半导体薄膜(221′)和该非晶态金属氧化物半导体薄膜(222′)沉积后，还包括高温退火制程，其中退火温度为100～500℃，退火时间为10～300分钟。
4.根据权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该源漏极金属材料层(23′)的膜层厚度为10～1000nm。
5.根据权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，对该源漏极金属层(23)和该非晶态金属氧化物半导体层(222)进行蚀刻使用的蚀刻液为弱酸性H2O2系铜蚀刻药液。
6.根据权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，所形成的该非晶态金属氧化物半导体层(222)的边缘相较该源漏极金属层(23)的边缘凸出第一拖尾长度(L1)。
7.根据权利要求6所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该第一拖尾长度(L1)为0.1～1.5μm。
8.根据权利要求6所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，对该结晶态金属氧化物半导体薄膜(221′)进行蚀刻以形成该结晶态金属氧化物半导体层(221)包括：通过添加铜腐蚀抑制剂/缓冲剂，通过其与铜离子发生络合反应，在该源漏极金属层(23)的表面形成吸附膜。
9.根据权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，还包括形成钝化层(25)和像素电极(26)。
10.一种金属氧化物半导体薄膜晶体管阵列基板，包括多条扫描线(201)和多条数据线(233)、以及由该多条扫描线(201)与该多条数据线(233)绝缘交叉限定形成呈阵列排布的多个像素单元，每个像素单元内设有公共电极、像素电极(26)和薄膜晶体管，该像素电极(26)通过该薄膜晶体管与临近该薄膜晶体管的扫描线(201)和数据线(233)连接，其特征在于，该金属氧化物半导体薄膜晶体管阵列基板采用如权利要求1至9任一项所述的制作方法制作而成，该薄膜晶体管包括栅极(20)、金属氧化物半导体层(22)、源极(231)及漏极(232)；其中，该金属氧化物半导体层(22)包括结晶态金属氧化物半导体层(221)和非晶态金属氧化物半导体层(222)，该非晶态金属氧化物半导体层(222)位于该结晶态金属氧化物半导体层(221)的上方并形成有沟道(222a)，部分该结晶态金属氧化物半导体层(221)从该源极(231)和该漏极(232)之间的沟道(222a)露出。
CN201911168601.2A 2019-11-25 2019-11-25 金属氧化物半导体薄膜晶体管阵列基板及制作方法 Active CN110867458B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911168601.2A CN110867458B (zh) 2019-11-25 2019-11-25 金属氧化物半导体薄膜晶体管阵列基板及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911168601.2A CN110867458B (zh) 2019-11-25 2019-11-25 金属氧化物半导体薄膜晶体管阵列基板及制作方法

Publications (2)

Publication Number Publication Date
CN110867458A CN110867458A (zh) 2020-03-06
CN110867458B true CN110867458B (zh) 2022-05-17

Family

ID=69656315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911168601.2A Active CN110867458B (zh) 2019-11-25 2019-11-25 金属氧化物半导体薄膜晶体管阵列基板及制作方法

Country Status (1)

Country Link
CN (1) CN110867458B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312733B (zh) * 2020-04-02 2023-06-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111584424B (zh) * 2020-05-09 2023-11-28 Tcl华星光电技术有限公司 一种阵列基板制备方法
CN111697005A (zh) * 2020-05-25 2020-09-22 福建华佳彩有限公司 一种阵列基板及其制作方法
CN112420849A (zh) * 2020-11-09 2021-02-26 昆山龙腾光电股份有限公司 金属氧化物薄膜晶体管及其制作方法
CN112490282B (zh) * 2020-12-03 2022-07-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法
CN112510377B (zh) * 2020-12-10 2022-07-29 深圳先进技术研究院 一种柔性太赫兹调制器及其制备和调节方法
CN113192974B (zh) * 2021-04-07 2023-02-28 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN117377903A (zh) * 2021-11-30 2024-01-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060060937A (ko) * 2004-12-01 2006-06-07 엘지.필립스 엘시디 주식회사 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
CN105609422A (zh) * 2016-03-04 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN107078135A (zh) * 2014-02-25 2017-08-18 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN107978607A (zh) * 2017-11-21 2018-05-01 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板的制作方法
CN109300916A (zh) * 2018-09-30 2019-02-01 重庆惠科金渝光电科技有限公司 阵列基板及其制备方法和显示器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060060937A (ko) * 2004-12-01 2006-06-07 엘지.필립스 엘시디 주식회사 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
CN107078135A (zh) * 2014-02-25 2017-08-18 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN105609422A (zh) * 2016-03-04 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN107978607A (zh) * 2017-11-21 2018-05-01 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板的制作方法
CN109300916A (zh) * 2018-09-30 2019-02-01 重庆惠科金渝光电科技有限公司 阵列基板及其制备方法和显示器件

Also Published As

Publication number Publication date
CN110867458A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
US9608127B2 (en) Amorphous oxide thin film transistor, method for manufacturing the same, and display panel
KR101345376B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101345378B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US10281782B2 (en) Array substrate and manufacturing method thereof, display device
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
CN102077356A (zh) 用以制造高效能金属氧化物和金属氮氧化物薄膜晶体管的栅极介电层处理
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN101170086A (zh) 制备薄膜晶体管基底的方法
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
KR100462508B1 (ko) 상단-게이트형 tft 및 그 형성 방법과, 이를 포함하는 반도체 디바이스
CN103715266A (zh) 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
US10170506B2 (en) LTPS array substrate and method for producing the same
CN102456620B (zh) 阵列基板及其制造方法
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法
CN106057679A (zh) 氧化物半导体薄膜晶体管的制作方法
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
CN102709329A (zh) 薄膜晶体管及其制造方法
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器
US20170141139A1 (en) Ltps array substrate and method for producing the same
WO2020252876A1 (zh) 一种薄膜晶体管基板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant