CN113192974B - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN113192974B
CN113192974B CN202110371090.5A CN202110371090A CN113192974B CN 113192974 B CN113192974 B CN 113192974B CN 202110371090 A CN202110371090 A CN 202110371090A CN 113192974 B CN113192974 B CN 113192974B
Authority
CN
China
Prior art keywords
region
layer
nonmetal
array substrate
layer corresponding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110371090.5A
Other languages
English (en)
Other versions
CN113192974A (zh
Inventor
牛锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110371090.5A priority Critical patent/CN113192974B/zh
Publication of CN113192974A publication Critical patent/CN113192974A/zh
Application granted granted Critical
Publication of CN113192974B publication Critical patent/CN113192974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板及其制作方法、显示面板，阵列基板包括第一区域和第二区域，其中，第二区域位于第一区域的两侧，阵列基板的制作方法包括以下步骤：提供一器件板，器件板至少包括依次层叠设置的第一非金属层、第二非金属层和金属层；利用含有有机酸的铜酸蚀刻液对与第一区域对应的金属层和第二非金属层进行处理，除去与第一区域对应的金属层以及除去与第一区域对应的第二非金属层，使得与第一区域对应的第一非金属层暴露；利用干法蚀刻工艺对与第一区域对应的第一非金属层进行处理，以除去与第一区域对应的第一非金属层的一部分，对应于第一区域的第一非金属层和对应于第二区域的第一非金属层和第二非金属层形成半导体层。

Description

阵列基板及其制作方法、显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板。
背景技术
随着显示技术的发展，显示面板被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中，成为显示装置中的主流。为了实现高分辨率显示，作为显示面板中的主要驱动元件，阵列基板的制作方法尤为重要。
为了降低阵列基板的制作成本以及节省制作时间，阵列基板的制作由原来的5道掩模(Mask)工艺减少至4道掩模工艺。相较于5道掩模工艺，4道掩模工艺在形成源极和漏极时，蚀刻液会对源极和漏极下层的半导体层的沟道区造成一定的损害，在进行第二道干法蚀刻时，由于等离子体较为集中，导致半导体层的沟道区存在过蚀刻(Over etch)的现象。
故，有必要提出一种新的技术方案，以解决上述技术问题。
发明内容
本申请实施例提供一种阵列基板及其制作方法、显示面板，用于避免半导体层的沟道区存在过蚀刻的现象。
本申请实施例提供一种阵列基板的制作方法，所述阵列基板包括第一区域和第二区域，其中，所述第二区域位于所述第一区域的两侧，所述阵列基板的制作方法包括以下步骤：
提供一器件板，所述器件板至少包括依次层叠设置的第一非金属层、第二非金属层和金属层；
利用含有有机酸的铜酸蚀刻液对与所述第一区域对应的所述金属层和所述第二非金属层进行处理，除去与所述第一区域对应的所述金属层以及除去与所述第一区域对应的所述第二非金属层，使得与所述第一区域对应的所述第一非金属层暴露；
利用干法蚀刻工艺对与所述第一区域对应的所述第一非金属层进行处理，以除去与所述第一区域对应的所述第一非金属层的一部分，对应于所述第一区域的所述第一非金属层和对应于所述第二区域的所述第一非金属层和所述第二非金属层形成半导体层。
在本申请实施例提供的阵列基板的制作方法中，所述利用含有有机酸的铜酸蚀刻液对与所述第一区域对应的所述金属层和所述第二非金属层进行处理的步骤之后，还包括：
利用所述含有有机酸的铜酸蚀刻液蚀刻与所述第一区域对应的所述第一非金属层，以除去与所述第一区域对应的所述第一非金属层的一部分。
在本申请实施例提供的阵列基板的制作方法中，所述利用干法蚀刻工艺对与所述第一区域对应的所述第一非金属层进行处理，以除去与所述第一区域对应的所述第一非金属层的一部分的步骤包括：
调整所述干法蚀刻工艺的制程腔室的制程压力和蚀刻时间，以除去所述第一区域对应的所述第一非金属层的一部分，其中，所述制程压力介于65帕至73帕之间，所述蚀刻时间介于30秒至80秒之间。
在本申请实施例提供的阵列基板的制作方法中，所述提供一器件板的步骤之后，还包括：
在所述金属层远离所述第二非金属层的一面形成光刻胶层；
依次对所述光刻胶层进行曝光处理和显影处理，以暴露出与所述第一区域对应的所述金属层以及与所述第三区域对应的所述金属层；
利用蚀刻工艺除去与所述第三区域对应的所述金属层、所述第二非金属层以及所述第一非金属层。
在本申请实施例提供的阵列基板的制作方法中，所述器件板还包括基底以及依次层叠设置在所述基底上的栅极和栅极绝缘层，所述利用干法蚀刻工艺对与所述第一区域对应的所述第二非金属层进行处理，以除去与所述第一区域对应的所述第二非金属层的一部分的步骤之后，还包括：
形成层间介质层，所述层间介质层覆盖所述栅极绝缘层远离所述基底的一面；
形成像素电极，所述像素电极设置在所述层间介质层远离所述基底的一面。
在本申请实施例提供的阵列基板的制作方法中，所述含有有机酸的铜酸蚀刻液的pH小于或等于4。
在本申请实施例提供的阵列基板的制作方法中，所述有机酸为柠檬酸、醋酸、丁二酸、甲酸和乙酸中的至少一种。
在本申请实施例提供的阵列基板的制作方法中，所述第一非金属层的材料为非晶硅材料，所述第二非金属层的材料为氮元素掺杂的非晶硅材料。
本申请实施例还提供一种阵列基板，所述阵列基板由上述的阵列基板的制作方法制成。
本申请实施例还提供一种显示面板，所述显示面板包括上述的阵列基板。
本申请实施例提供一种阵列基板及其制作方法、显示面板。在本申请实施例提供的阵列基板的制作方法中，通过调整含有有机酸的铜酸蚀刻液的pH，其腐蚀性增加，使得含有有机酸的铜酸蚀刻液对与第一区域对应的金属层进行蚀刻后，可以继续蚀刻与第一区域对应的第二非金属层，使得第二非金属层被蚀刻完全，由此暴露第一非金属层；随后，利用干法蚀刻工艺蚀刻与第一区域对应的第一非金属层，防止在利用等离子体对位于第一区域的第一非金属层进行蚀刻时，由于等离子集中而出现的过蚀刻现象，保证了蚀刻形成半导体层的均一性。
为让本申请的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
附图说明
图1为本申请实施例提供的阵列基板的结构示意图；
图2为本申请实施例提供的阵列基板的制作方法的步骤流程图；
图3至图7为本申请实施例提供的阵列基板的制作方法的示意图；
图8为本申请实施例提供的显示面板的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，请参照附图中的图式，其中相同的组件符号代表相同的组件，以下的说明是基于所示的本申请具体实施例，其不应被视为限制本申请未在此详述的其他具体实施例。本说明书所使用的词语“实施例”意指实例、示例或例证。
请参阅图1，本申请实施例提供一种阵列基板100，阵列基板100具有第一区域D1、第二区域D2和第三区域D3。其中，第二区域D2位于第一区域D1一的两侧，第三区域D3位于第二区域D2的两侧。
阵列基板100包括基底101，以及依次层叠设置在基底101一侧的栅极102和栅极绝缘层103、半导体层104、源极105、漏极106、层间介质层107和像素电极108。
具体的，如图1所示，基底101可以是玻璃基底或者是柔性基底中的一种。当基底101为柔性基底时，其材料可以是PI(聚酰亚胺)、PET(聚二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇脂)、PC(聚碳酸酯)、PES(聚醚砜)、PAR(含有聚芳酯的芳族氟甲苯)或PCO(多环烯烃)中的至少一种。
在一些实施例中，阵列基板100还可以包括设置在基底101上的阻挡层和缓冲层，缓冲层由含硅的氮化物、含硅的氧化物或含硅的氮氧化物中的一种或两种及以上的堆栈结构组成。
栅极102设置在基底101上，栅极102的材料可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。
栅极绝缘层103设置在栅极102远离基底101的一面并覆盖基底101和栅极102，其中，栅极绝缘层103的材料可以是氮化硅、氧化硅、氮氧化硅或三氧化二铝中的一种或其任意组合。
半导体层104设置在栅极绝缘层103远离栅极102的一面，且半导体层104对应设置于阵列基板100的第一区域D1和第二区域D2。其中，半导体层104包括第一半导体层104a和第二半导体层104b，第二半导体层104b设置在第一半导体层104a远离栅极绝缘层103的一面。
在一些实施例中，第一半导体层104a的材料为非晶硅(a-Si)材料，第二半导体层104b的材料为氮元素掺杂的非晶硅材料。
应该理解的是，与第一区域D1对应的半导体层104为半导体沟道区。
源极105和漏极106分别设置在半导体层104远离栅极绝缘层103的一面，且源极105和漏极106分别位于半导体层104的沟道区的两侧。源极105和漏极106可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。
层间介质层107覆盖栅极绝缘层103远离基底101的一侧，并且覆盖源极105和漏极106远离半导体层104的一面以及覆盖与第一区域D1对应的半导体层104远离栅极绝缘层103的一面。
层间介质层107可以选用氧化物或者氧氮化合物。例如，层间介质层107的材料可以为SiOx、SiOx/SiNx叠层或SiOx/SiNx/Al2O3叠层的无机非金属膜层材料。
像素电极108设置在层间介质层107远离漏极106的一面，并且，像素电极108通过过孔与漏极106电性连接。像素电极108的材质可以是氧化铟锡等。
接下来，本实施例将对阵列基板的制作方法进行阐述。
请参阅图2，图2为本申请实施例提供的阵列基板的制作方法的步骤流程图。阵列基板的制作方法包括以下步骤：
步骤B1：提供一器件板，器件板至少包括依次层叠设置的第一非金属层104a1、第二非金属层104b1和金属层105a1，请参阅图3。
在一些实施例中，器件板还包括基底101，以及依次层叠设置在基底101上的栅极102和栅极绝缘层103。
具体的，第一非金属层104a1设置在栅极绝缘层103远离栅极102的一面，第二非金属层104b1设置在第一非金属层104a1远离第一非金属层104a1的一面，金属层105a1设置在第二非金属层104b1远离第一非金属层104a1的一面。
具体的，在一些实施例中，器件板的制作步骤包括：首先，采用化学气相法在基底101上沉积金属材料层，采用湿法蚀刻工艺或金属剥离工艺图案化该金属材料层，以形成栅极102。其次，采用化学气相法沉积形成栅极绝缘层103。栅极绝缘层103覆盖基底101和栅极102。栅极绝缘层103的材质可为SiOx、SiOx/SiNx叠层或SiOx/SiNx/Al2O3叠层，其厚度介于2000埃-5000埃之间，包含2000埃和5000埃。例如，栅极绝缘层103的厚度可以是2000埃、2500埃、3000埃、4000埃、4500埃或5000埃中的任意一者。然后，利用物理气相沉积技术在栅极绝缘层103远离栅极102的一面依次形成第一非金属层104a1和第二非金属层104b1。最后，利用化学气相沉积技术在第二非金属层104b1远离第一非金属层104a1的一面沉积金属层105a1，由此，形成器件板。
请参考图4，在一些实施例中，在提供一器件板的步骤之后，还包括：
在金属层105a1远离第二非金属层104b1的一面形成光刻胶层109a1；
依次对光刻胶层109a1进行曝光处理和显影处理，以暴露出与第一区域D1对应的金属层105a1以及与第三区域D3对应的金属层105a1。
具体的，在金属层105a1上涂布形成光刻胶层109a1，随后，对光刻胶层109a1进行曝光处理和显影处理，从而暴露出与第一区域D1对应的金属层105a1以及与第三区域D3对应的金属层105a1。
在一些实施例中，请继续参阅图4，依次对光刻胶层109a1进行曝光处理和显影处理之后，还包括：
利用蚀刻工艺除去与第三区域D3对应的金属层105a1、第二非金属层104b1和第一非金属层104a1。
例如，首先，利用铜酸蚀刻液蚀刻与第三区域D3对应的金属层105a1，随后使用等离子除去与第三区域D3对应的第二非金属层104b1和第一非金属层104a1。或者，在另一实施例中，首先，利用含有有机酸的铜酸蚀刻液蚀刻与第三区域D3对应的金属层105a1和第二非金属层104b1，随后使用等离子除去与第三区域对应的第一非金属层104a1。
步骤B2：利用含有有机酸的铜酸蚀刻液对与第一区域D1对应的金属层105a1和第二非金属层104b1进行处理，除去与第一区域D1对应的金属层105a1以及除去与第一区域D1对应的第二非金属层104b1，使得与第一区域D1对应的第一非金属层104a1暴露，与第二区域D2对应的金属层105a1形成源极105和漏极106，请参阅图5。
具体的，首先，通过对铜酸蚀刻液的pH进行调整，即在铜酸蚀刻液中加入有机酸，形成含有有机酸的铜酸蚀刻液，并保持氟元素的含量不变。其次，利用含有有机酸的蚀刻液蚀刻与第一区域D1对应的金属层105a1和第二非金属层104b1，并且，调整蚀刻刀的喷淋压力及流量，改变药液置换的速率，从而保证对第二非金属层104b1的蚀刻的均一性。
在一些实施例中，含有有机酸的铜酸蚀刻液的pH小于或等于4。例如，含有有机酸的铜酸蚀刻液的pH可以是0、0.8、1、1.5、2、2.5、3、3.5或4.0中的任意一者。在一些实施例中，含有有机酸的铜酸蚀刻液的pH的取值范围介于1至2之间。
在本申请实施例中，通过调整含有有机酸的铜酸蚀刻液的pH，其腐蚀性增加，使得含有有机酸的铜酸蚀刻液对与第一区域D1对应的金属层105a1进行蚀刻后，可以继续蚀刻与第一区域D1对应的第二非金属层104b1，使得第二非金属层104b1被蚀刻完全，由此暴露第一非金属层104a1。
本申请实施例中利用含有有机酸的铜酸蚀刻液蚀刻与第一区域D1对应的金属层105a1以及第二非金属层104b1，由于含有有机酸的铜酸蚀刻液的pH减小，增加了腐蚀性，从而增加了含有有机酸的铜酸蚀刻液对第二非金属层104b1的损失(Damage)程度，使得第二非金属层104b1被完全蚀刻，由此，改善了第一非金属层104a1的表面粗糙程度。
在一些实施例中，有机酸为柠檬酸、醋酸、丁二酸、甲酸和乙酸中的至少一种。
在一些实施例中，请参考图6，利用含有有机酸的铜酸蚀刻液对与第一区域D1对应的金属层105a1和第二非金属层104b1进行处理的步骤之后，还包括：
利用含有有机酸的铜酸蚀刻液蚀刻与第一区域D1对应的第一非金属层104a1，以除去与第一区域D1对应的第一非金属层104a1的一部分。
应该理解的是，在该实施例中，在利用含有有机酸的铜酸蚀刻液对第二非金属层104b1的蚀刻后，含有有机酸的铜酸蚀刻液继续蚀刻第一非金属层104b1，通过控制蚀刻时间以及药液的流速，使得第一非金属层104a1的一部分被蚀刻。
本申请实施例通过利用含有有机酸的铜酸蚀刻液蚀刻暴露的第一非金属层104a1的一部分，大大提高了第一非金属层104a1的均一性，改善了其粗糙度。
请参阅表一，表一为现有技术的铜酸蚀刻液(旧酸)和本申请实施例提供的含有有机酸的铜酸蚀刻液(新酸)对第一非金属层104a1的蚀刻速率以及对第二非金属层104b1的蚀刻速率的对照表。
由表一可知，在相同的蚀刻时间的情况下，现有技术的铜酸蚀刻液(旧酸)对第一非金属层104a1的蚀刻速率为
Figure BDA0003009334600000082
而，本申请实施例提供的含有有机酸的铜酸蚀刻液(新酸)对第一非金属层104a1的蚀刻速率
Figure BDA0003009334600000083
即新酸的蚀刻速率是旧酸的蚀刻速率的1.5倍。现有技术的铜酸蚀刻液(旧酸)对第二非金属层104b1的蚀刻速率为
Figure BDA0003009334600000084
而，本申请实施例提供的含有有机酸的铜酸蚀刻液(新酸)对第二非金属层104b1的蚀刻速率
Figure BDA0003009334600000085
即新酸的蚀刻速率是旧酸的蚀刻速率的2.6倍。由此可知，本申请通过在铜酸蚀刻液中加入有机酸，形成含有有机酸的铜酸蚀刻液，可以大大增加了含有有机酸的铜酸蚀刻液对第二非金属层104b1的损失(Damage)程度，改善了第一非金属层104a1的表面粗糙程度；同时，含有有机酸的铜酸蚀刻液也增加对第一非金属层104a1的蚀刻程度，从而提高了蚀刻的均一性。
Figure BDA0003009334600000081
表一
步骤B3：利用干法蚀刻工艺对与第一区域D1对应的第一非金属层104a1进行处理，以除去与第一区域D1对应的第一非金属层104a1的一部分，对应于第一区域D1的第一非金属层104a1和对应于第二区域D2的第一非金属层104a1和第二非金属层104b1形成半导体层104。请结合图5和图7。
例如，在一实施例中，利用等离子体(Plasma)蚀刻与第一区域D1对应的第一非金属层104a1，以除去第一非金属层104a1的一部分。
在一些实施例中，利用干法蚀刻工艺对于第一区域D1对应的第一非金属层104a1进行处理，以除去与第一区域D1对应的第一非金属层104a1的一部分的步骤包括：
调整干法蚀刻工艺的制程压力和蚀刻时间，以除去第一区域D1对应的第一非金属层104a1的一部分，其中，制程压力介于65帕至73帕之间，蚀刻时间介于30秒至80秒之间。
在一实施例中，制程压力可以是65帕、67帕、69帕、71帕或73帕中的任意一者，蚀刻时间可以是30秒、45秒、60秒、70秒或80秒中的任意一者。本实施例通过调整干法蚀刻工艺的制程压力和蚀刻时间，防止在利用等离子体对位于第一区域的第一非金属层104a1进行蚀刻时，由于等离子集中而出现的过蚀刻(Over etch)现象，保证了蚀刻形成半导体层104的均一性。
请参考图1，在一些实施例中，利用干法蚀刻工艺对与第一区域D1对应的第一非金属层进行处理，以除去与第一区域对应的第一非金属层的一部分的步骤之后，还包括：
形成层间介质层107，所述层间介质层107覆盖所述栅极绝缘层103远离所述基底101的一面、覆盖源极105和漏极106远离所述半导体层104的一面以及覆盖与第一区域D1对应的半导体层104远离所述栅极绝缘层103的一面。
例如，在一实施例中，通过化学气相沉积法形成层间介质层107。
形成像素电极108，像素电极108设置在层间介质层107远离漏极106的一面，并通过过孔与漏极106电性连接。
例如，在一实施例中，通过物理气相沉积法形成像素电极108。
请参阅图8，本申请实施例还提供一种显示面板，显示面板1000包括阵列基板100、彩膜基板300以及设置于阵列基板100和彩膜基板300之间的液晶层200。其中，阵列基板100由上述阵列基板的制作方法制成。
需要说明的是，由上述阵列基板的制作方法制成的阵列基板100还可以作为有机发光二极管面板的阵列基板。当显示面板为有机发光二极管显示面板时，显示面板还包括设置在阵列基板上的发光功能层，发光功能层的结构属于现有技术，在此不再赘述。
本申请实施例提供一种阵列基板及其制作方法、显示面板。在本申请实施例提供的阵列基板的制作方法中，通过调整含有有机酸的铜酸蚀刻液的pH，其腐蚀性增加，使得含有有机酸的铜酸蚀刻液对与第一区域对应的金属层进行蚀刻后，可以继续蚀刻与第一区域对应的第二非金属层，使得第二非金属层被蚀刻完全，由此暴露第一非金属层；随后，利用干法蚀刻工艺蚀刻与第一区域对应的第一非金属层，防止在利用等离子体对位于第一区域的第一非金属层进行蚀刻时，由于等离子集中而出现的过蚀刻现象，保证了蚀刻形成半导体层的均一性。
另外，通过本申请实施例提供的阵列基板的制作方法，可以有效减小阵列基板水平线不良的现象，提高了阵列基板的竞争力。通过模组点灯良率判断结果表明，水平淡线等线类不良较先前有3％至5％的提升。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种阵列基板的制作方法，其特征在于，所述阵列基板包括第一区域和第二区域，其中，所述第二区域位于所述第一区域的两侧，所述阵列基板的制作方法包括以下步骤：
提供一器件板，所述器件板至少包括依次层叠设置的第一非金属层、第二非金属层和金属层；
利用含有有机酸的铜酸蚀刻液对与所述第一区域对应的所述金属层和所述第二非金属层进行处理，除去与所述第一区域对应的所述金属层以及除去与所述第一区域对应的所述第二非金属层，使得与所述第一区域对应的所述第一非金属层暴露，所述含有有机酸的铜酸蚀刻液的pH小于或等于4；
利用干法蚀刻工艺对与所述第一区域对应的所述第一非金属层进行处理，以除去与所述第一区域对应的所述第一非金属层的一部分，对应于所述第一区域的所述第一非金属层和对应于所述第二区域的所述第一非金属层和所述第二非金属层形成半导体层。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述利用含有有机酸的铜酸蚀刻液对与所述第一区域对应的所述金属层和所述第二非金属层进行处理的步骤之后，还包括：
利用所述含有有机酸的铜酸蚀刻液蚀刻与所述第一区域对应的所述第一非金属层，以除去与所述第一区域对应的所述第一非金属层的一部分。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述利用干法蚀刻工艺对与所述第一区域对应的所述第一非金属层进行处理，以除去与所述第一区域对应的所述第一非金属层的一部分的步骤包括：
调整所述干法蚀刻工艺的制程腔室的制程压力和蚀刻时间，以除去与所述第一区域对应的所述第一非金属层的一部分，其中，所述制程压力介于65帕至73帕之间，所述蚀刻时间介于30秒至80秒之间。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括第三区域，所述第三区域位于所述第二区域的外侧，所述提供一器件板的步骤之后，还包括：
在所述金属层远离所述第二非金属层的一面形成光刻胶层；
依次对所述光刻胶层进行曝光处理和显影处理，以暴露出与所述第一区域对应的所述金属层以及与所述第三区域对应的所述金属层；
利用蚀刻工艺除去与所述第三区域对应的所述金属层、所述第二非金属层以及所述第一非金属层。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述器件板还包括基底，以及依次层叠设置在所述基底上的栅极和栅极绝缘层，所述利用干法蚀刻工艺对与所述第一区域对应的所述第二非金属层进行处理，以除去与所述第一区域对应的所述第二非金属层的一部分的步骤之后，还包括：
形成层间介质层，所述层间介质层覆盖所述栅极绝缘层远离所述基底的一面；
形成像素电极，所述像素电极设置在所述层间介质层远离所述基底的一面。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述有机酸为柠檬酸、丁二酸、甲酸和乙酸中的至少一种。
7.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第一非金属层的材料为非晶硅材料，所述第二非金属层的材料为氮元素掺杂的非晶硅材料。
8.一种阵列基板，其特征在于，所述阵列基板由权利要求1至7任一项所述的阵列基板的制作方法制成。
9.一种显示面板，其特征在于，所述显示面板包括权利要求8所述的阵列基板。
CN202110371090.5A 2021-04-07 2021-04-07 阵列基板及其制作方法、显示面板 Active CN113192974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110371090.5A CN113192974B (zh) 2021-04-07 2021-04-07 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110371090.5A CN113192974B (zh) 2021-04-07 2021-04-07 阵列基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN113192974A CN113192974A (zh) 2021-07-30
CN113192974B true CN113192974B (zh) 2023-02-28

Family

ID=76974826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110371090.5A Active CN113192974B (zh) 2021-04-07 2021-04-07 阵列基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN113192974B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10307303A (ja) * 1997-05-06 1998-11-17 Hitachi Ltd 液晶表示基板、その製造方法および液晶表示装置
CN103717787A (zh) * 2011-07-26 2014-04-09 三菱瓦斯化学株式会社 铜/钼系多层薄膜用蚀刻液
CN105369249A (zh) * 2014-08-25 2016-03-02 乐金显示有限公司 蚀刻剂组合物和制造薄膜晶体管阵列基板的方法
CN110867458A (zh) * 2019-11-25 2020-03-06 昆山龙腾光电股份有限公司 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN111403336A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323941B1 (ko) * 2015-01-22 2021-11-09 동우 화인켐 주식회사 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10307303A (ja) * 1997-05-06 1998-11-17 Hitachi Ltd 液晶表示基板、その製造方法および液晶表示装置
CN103717787A (zh) * 2011-07-26 2014-04-09 三菱瓦斯化学株式会社 铜/钼系多层薄膜用蚀刻液
CN105369249A (zh) * 2014-08-25 2016-03-02 乐金显示有限公司 蚀刻剂组合物和制造薄膜晶体管阵列基板的方法
CN110867458A (zh) * 2019-11-25 2020-03-06 昆山龙腾光电股份有限公司 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN111403336A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法

Also Published As

Publication number Publication date
CN113192974A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
US10192908B2 (en) TFT array manufacturing method of optimized 4M production process
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US11087985B2 (en) Manufacturing method of TFT array substrate
US9761617B2 (en) Method for manufacturing array substrate, array substrate and display device
KR20140037808A (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
US20190097058A1 (en) Oxide thin film transistor, manufacturing method thereof, array substrate and display device
US9666727B2 (en) Display device
US20170192321A1 (en) Array substrate and manufacturing method thereof, display device
US11728416B2 (en) Display substrate and manufacturing method thereof, display device
US11837609B2 (en) Electro-static discharge protection circuit, display panel and display device
WO2016169355A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
US10403654B2 (en) Mask for manufacturing TFT in 4M production process and TFT array manufacturing method of 4M production process
US11239331B2 (en) Thin film transistor substrate and method of fabricating same
WO2014046068A1 (ja) アクティブマトリックス基板、表示装置、及び、その製造方法
US10211342B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display panel
CN113192974B (zh) 阵列基板及其制作方法、显示面板
US10347662B2 (en) Array substrate, manufacturing method thereof, and display panel
US20200403102A1 (en) Electrode structure and manufacturing method thereof, thin film transistor, and array substrate
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
US20040131976A1 (en) Method of forming a thin film transistor liquid crystal display
JPH11233780A (ja) 半導体素子の製造方法と液晶表示パネル
US11307468B2 (en) Array substrate and manufacturing method thereof
US20210217978A1 (en) Transistor array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant