CN107369719B - 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 - Google Patents
一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 Download PDFInfo
- Publication number
- CN107369719B CN107369719B CN201710739074.0A CN201710739074A CN107369719B CN 107369719 B CN107369719 B CN 107369719B CN 201710739074 A CN201710739074 A CN 201710739074A CN 107369719 B CN107369719 B CN 107369719B
- Authority
- CN
- China
- Prior art keywords
- etching
- source
- drain electrode
- layer
- pure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010949 copper Substances 0.000 title claims abstract description 88
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 50
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 45
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 239000002131 composite material Substances 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 80
- 239000010408 film Substances 0.000 claims abstract description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 239000007788 liquid Substances 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 15
- 238000004528 spin coating Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 39
- 239000010936 titanium Substances 0.000 claims description 20
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 239000011787 zinc oxide Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 44
- 238000004544 sputter deposition Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 3
- 239000005751 Copper oxide Substances 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910000431 copper oxide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于电子器件制备技术领域，公开了一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法。所述制备方法为：在有源层上依次沉积刻蚀缓冲层、黏附阻挡层和纯Cu薄膜；旋涂光刻胶，曝光显影，保留有源沟道顶部一半的光刻胶；依次刻蚀非有源沟道区的纯Cu薄膜、黏附阻挡层、刻蚀缓冲层和有源层；除去有源沟道顶部保留的光刻胶，使纯Cu薄膜暴露出来；刻蚀纯Cu薄膜层和黏附阻挡层，使其图形化形成TFT的源漏电极；除去有源沟道表面的刻蚀缓冲层；除去源漏电极表面的光刻胶。通过引入C膜作为刻蚀缓冲层，可避免刻蚀纯铜源漏电极时对氧化物有源层的破坏，同时可以避免铜刻蚀时双氧水基刻蚀液使用，降低生产成本和安全风险。
Description
技术领域
本发明属于电子器件制备技术领域，具体涉及一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法。
背景技术
随着科技的进步和生活品味的提高，人们对显示面板提出了更高的要求：大尺寸、高分辨率、高刷新率、低RC延迟成为下一代显示面板重要参数特征。薄膜晶体管(TFT)阵列是当前AMLCD/AMOLED显示面板的像素驱动部件，在实现以上参数特征中起着决定性的作用。
目前主流的TFT有源层材料有氢化非晶硅(a-Si:H)、低温多晶硅(LTPS)、有机半导体和氧化物半导体，其中氧化物半导体具有较高的电子迁移率和均匀性，适用于大尺寸LCD/LED显示面板。华南理工大学的彭俊彪教授团队用掺杂稀土的金属氧化物Ln-IZO攻破国外IGZO技术壁垒，使中国拥有自主知识产权的氧化物半导体材料，进一步扩展了金属氧化物TFT的发展前景。
为了实现高分辨率显示，TFT器件尺寸需要“小型化”，采用背沟道刻蚀(BCE)结构是TFT器件尺寸“小型化”的关键。BCE-TFT的制作工艺简单，成本较低。更重要的是，其沟道尺寸定义精度高，容易实现器件尺寸的“小型化”。然而，在氧化物TFT中，由于有源层极易被大多数常用的刻蚀液腐蚀，源漏电极和有源层的刻蚀选择比很低，这往往导致器件制作失败。因此实现BCE结构的氧化物TFT关键在于提高源漏电极和有源层的刻蚀选择比。
目前TFT的电极材料多数用的还是铝(Al)、钼(Mo)等材料，但随着显示面板尺寸的增加，“信号延迟”现象会越发严重，使用低电阻率的铜(Cu)电极作为TFT的电极和布线材料是行业迫切的需求。但纯Cu电极与基板结合强度低，易脱落，且铜易扩散到有源沟道层，产生“铜污染”问题。
基于以上问题，目前的解决方法主要有：配制使用双氧水基刻蚀液，尽可能提高刻蚀选择比。这种处理方式，需要针对不同类型的源漏电极材料以及有源层氧化物材料配制专用的刻蚀液，应用面比较窄，研发成本高，不利量产。并且配制高选择比的Cu刻蚀液不可避免双氧水的使用，双氧水基的刻蚀液保质期很短，仅有2周左右，且运输、储存不当会有爆炸的危险，因此在面板厂附近还要建刻蚀液厂，导致相应的成本升高；采用铜合金材料代替纯铜材料作TFT的电极和布线材料。这种方法虽然可以解决铜附着强度差的问题，但是铜合金电阻率高于纯铜，导致铜制程优势明显下降甚至消失。
针对以上种种不足，提供一种工艺简单、过程安全、性能优良的氧化物薄膜晶体管新型纯铜复合结构源漏电极及其制备方法是很有意义的。
发明内容
为了解决以上现有技术的缺点和不足之处，本发明的首要目的在于提供一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法。
本发明的另一目的在于提供一种通过上述方法制备得到的氧化物薄膜晶体管纯铜复合结构源漏电极。
本发明目的通过以下技术方案实现：
一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法，其中，所述的氧化物薄膜晶体管纯铜复合结构源漏电极至少包括刻蚀缓冲层、黏附阻挡层和纯Cu电极层，包括如下制备步骤：
(1)在薄膜晶体管的有源层上依次沉积3～15nm的碳(C)膜作为刻蚀缓冲层、5～20nm的钛(Ti)膜作为黏附阻挡层和20～100nm的纯Cu薄膜作为源漏电极；
(2)旋涂光刻胶，曝光显影：保留有源沟道顶部一半的光刻胶，并使有源层、刻蚀缓冲层、黏附阻挡层和纯Cu薄膜在非有源沟道区部分的光刻胶图形化；
(3)依次刻蚀非有源沟道区的纯Cu薄膜、黏附阻挡层、刻蚀缓冲层和有源层；
(4)除去有源沟道顶部保留的光刻胶，使纯Cu薄膜暴露出来；
(5)刻蚀纯Cu薄膜层和黏附阻挡层，使其图形化形成TFT的源漏电极；
(6)除去有源沟道表面的刻蚀缓冲层；
(7)除去源漏电极表面的光刻胶。
优选地，步骤(1)中所述的有源层为金属氧化物半导体材料。
更优选地，金属氧化物半导体材料包括铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)或掺镧铟锌氧化物(Ln-IZO)。
优选地，步骤(1)中以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸镀方法和电化学方法中的一种或多种方法沉积刻蚀缓冲层、黏附阻挡层和纯Cu薄膜。
优选地，步骤(2)中所述曝光在有源沟道顶部采用双缝掩模曝光法，非有源沟道区采用普通的掩模曝光法。
优选地，步骤(3)中所述的刻蚀法包括湿法刻蚀或干法刻蚀。
优选地，步骤(4)中所述的除去有源沟道顶部保留的光刻胶采用干法刻蚀。
优选地，步骤(5)中所述的刻蚀方法包括湿法刻蚀或干法刻蚀。
优选地，步骤(6)中所述除去有源沟道表面的刻蚀缓冲层的方法包括O2plasma处理和O2氛围中退火处理。
优选地，步骤(7)中所述去除光刻胶方法包括剥离液法或干法刻蚀。
一种氧化物薄膜晶体管纯铜复合结构源漏电极，通过上述方法制备得到。
本发明原理为：在制备氧化物TFT的过程中，由于非晶氧化物半导体薄膜易受大多数常用的刻蚀液腐蚀，直接在有源层上通过湿法刻蚀图形化源漏电极常常导致有源层被刻蚀液腐蚀甚至移除而无法完成器件的制备。为了解决这个问题，行业通常的做法是在刻蚀源漏电极之前，先在有源层上沉积一层刻蚀阻挡层(ESL)，该阻挡层几乎不被刻蚀液腐蚀，以保护有源沟道，形成的结构被称为ESL结构。但是随着技术的发展，ESL结构缺点凸显，限制其在技术中的应用。首先，在ESL结构中，有源沟道的定义需要两步光刻工艺：一是在刻蚀阻挡层上形成源漏电极与有源层的“接触孔”，二是源漏电极的图形化。两步光刻工艺积累的对准偏差限制了有源沟道尺寸的精度，这不利于TFT器件尺寸的“小型化”。其次，ESL结构中引入的刻蚀阻挡层增加了一道薄膜生长和光刻工序，相应增加了成本。ESL结构与目前面板厂主流的a-Si：H TFT采用的BCE结构差异较大，现有生产线难以通过升级改造成为非晶氧化物TFT生产线，导致成本增加。
本发明采用C膜作为刻蚀缓冲层代替刻蚀阻挡层是基于以下两点：一是C膜十分稳定，不与刻蚀液反应，可以保护有源沟道不受刻蚀液腐蚀；二是C膜是良导体，因此不必考虑源漏电极与有源层“接触孔”的问题。兼备以上两种优良性质的C膜作为刻蚀缓冲层，可以减少一道形成源漏电极与有源层“接触孔”的光刻工序，从而减小积累对准偏差，提高有源沟道定义精度，更有利于器件“小型化”。有源沟道上的C膜刻蚀缓冲层可以通过O2plasma处理或者O2氛围下高温退火将其转化为CO2而去除。整个生产流程与BCE结构TFT相一致，有利于现有产品线的升级改造。此外，C膜可通过磁控溅射法制备，工艺简单，成本低，适合大面积薄膜制备。
由于纯铜薄膜不易与玻璃衬底或单晶硅衬底发生较强的键合作用，导致纯铜薄膜在上述衬底上的附着强度很差，采用Ti薄膜作为黏附阻挡层可以在保证纯铜薄膜附着强度的同时，阻挡铜原子向有源沟道的扩散，避免“铜污染”问题。此外，Ti具有很高的强度，其刻蚀特性与铜差异较小，刻蚀使用同一种刻蚀液刻蚀，相应地减少了刻蚀步骤和刻蚀液的种类的使用，简化工艺流程，提高生产效率。
相对于现有技术，本发明具有如下优点及有益效果：
本发明制备的氧化物薄膜晶体管纯铜复合结构源漏电极，具有电阻率低，刻蚀兼容性好，工艺简单，成本低廉的优点。
附图说明
图1为本发明所制备的氧化物薄膜晶体管纯铜复合结构源漏电极的结构示意图，图中1-纯Cu电极层，2-黏附阻挡层，3-刻蚀缓冲层，4-有源层，5-绝缘层，6-栅极，7-衬底；
图2为实施例中制备TFT器件的流程示意图；
图3为实施例1中制备TFT器件的转移特性曲线；
图4为实施例2中制备TFT器件的转移特性曲线；
图5为实施例3中制备TFT器件的转移特性曲线。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
实施例1
本实施例的一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法，通过如下步骤进行：
(1)在使用直流磁控溅射200nm厚度的Al膜并图形化做栅极，直流溅射300nm的Al2O3作为绝缘层，射频磁控溅射25nm的IGZO做有源层。采用直流磁控溅射的方法沉积3nm厚度的C膜做刻蚀缓冲层，采用的溅射功率为500W，溅射气压为1mtorr。采用直流磁控溅射沉积5nm厚度的Ti膜做黏附阻挡层，采用的溅射功率为150W，溅射气压为2mtorr。采用直流磁控溅射沉积20nm厚度的Cu膜做电极导电层，采用的溅射功率为150W，溅射气压为2mtorr。
(2)旋涂304光刻胶，使非有源沟道区图形化。有源沟道上方采用双缝曝光显影保留一半的光刻胶。
(3)使用Cu/Ti刻蚀液刻蚀非有源沟道区部分的Cu、Ti层；使用O2plasma处理C层，使用刻蚀液刻蚀非有源沟道区部分的有源层，完成非有源沟道区域的图形化。
(4)使用plasma干法刻蚀除去有源沟道区上方保留的那一半光刻胶，使Cu膜裸露出来。
(5)使用Cu/Ti刻蚀液刻蚀有源沟道区上方的Cu、Ti层，使其图形化形成TFT器件的源漏电极。
(6)使用O2plasma处理有源沟道区上方的C膜刻蚀缓冲层，直至C膜完全气化为CO2，使有源沟道裸露出来，切断源漏电极的高导连接。
(7)使用光刻胶剥离液除去纯Cu的源漏电极表面的光刻胶。
本实施例所制备的氧化物薄膜晶体管纯铜复合结构源漏电极的结构示意图如图1所示。
本实施例所制备的纯铜源漏电极氧化物薄膜晶体管的流程示意图如图2所示。
本实施例所制备的纯铜氧化物薄膜晶体管在VDS＝20.1V条件下测试的TFT转移特性曲线由图3所示，可见采用本发明制备的TFT器件性能优异。
实施例2
本实施例的一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法，通过如下步骤进行：
(1)在使用直流磁控溅射200nm厚度的Al膜并图形化做栅极，直流溅射300nm的Al2O3作为绝缘层，射频磁控溅射25nm的IZO做有源层。采用直流磁控溅射的方法沉积15nm厚度的C膜做刻蚀缓冲层，采用的溅射功率为500W，溅射气压为1mtorr。采用直流磁控溅射沉积20nm厚度的Ti膜做黏附阻挡层，采用的溅射功率为150W，溅射气压为2mtorr。采用直流磁控溅射沉积1000nm厚度的Cu膜做电极导电层，采用的溅射功率为150W，溅射气压为2mtorr。
(2)旋涂304光刻胶，使非有源沟道区图形化。有源沟道上方采用双缝曝光显影保留一半的光刻胶。
(3)使用Cu/Ti刻蚀液刻蚀非有源沟道区部分的Cu、Ti层；使用O2plasma处理C层，使用刻蚀液刻蚀非有源沟道区部分的有源层，完成非有源沟道区域的图形化。
(4)使用plasma干法刻蚀除去有源沟道区上方保留的那一半光刻胶，使Cu膜裸露出来。
(5)使用Cu/Ti刻蚀液刻蚀有源沟道区上方的Cu、Ti层，使其图形化形成TFT器件的源漏电极。
(6)使用O2plasma处理有源沟道区上方的C膜刻蚀缓冲层，直至C膜完全气化为CO2，使有源沟道裸露出来，切断源漏电极的高导连接。
(7)使用光刻胶剥离液除去纯Cu的源漏电极表面的光刻胶。
本实施例所制备的氧化物薄膜晶体管纯铜复合结构源漏电极的结构示意图如图1所示。
本实施例所制备的纯铜源漏电极氧化物薄膜晶体管的流程示意图如图2所示。
本实施例所制备的纯铜氧化物薄膜晶体管在VDS＝20.1V条件下测试的TFT转移特性曲线由图4所示，可见采用本发明制备的TFT器件性能优异。
实施例3
本实施例的一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法，通过如下步骤进行：
(1)在使用直流磁控溅射200nm厚度的Al膜并图形化做栅极，直流溅射300nm的Al2O3作为绝缘层，射频磁控溅射25nm的Ln-IZO做有源层。采用直流磁控溅射的方法沉积10nm厚度的C膜做刻蚀缓冲层，采用的溅射功率为500W，溅射气压为1mtorr。采用直流磁控溅射沉积10nm厚度的Ti膜做黏附阻挡层，采用的溅射功率为150W，溅射气压为2mtorr。采用直流磁控溅射沉积200nm厚度的Cu膜做电极导电层，采用的溅射功率为150W，溅射气压为2mtorr。
(2)旋涂304光刻胶，使非有源沟道区图形化。有源沟道上方采用双缝曝光显影保留一半的光刻胶。
(3)使用Cu/Ti刻蚀液刻蚀非有源沟道区部分的Cu、Ti层；使用O2氛围下400℃退火2h除去C膜层，使用刻蚀液刻蚀非有源沟道区部分的有源层，完成非有源沟道区域的图形化。
(4)使用plasma干法刻蚀除去有源沟道区上方保留的那一半光刻胶，使Cu膜裸露出来。
(5)使用Cu/Ti刻蚀液刻蚀有源沟道区上方的Cu、Ti层，使其图形化形成TFT器件的源漏电极。
(6)使用O2氛围下400℃退火除去源沟道区上方的C膜刻蚀缓冲层，直至C膜完全气化为CO2，使有源沟道裸露出来，切断源漏电极的高导连接。
(7)使用光刻胶剥离液除去纯Cu的源漏电极表面的光刻胶。
本实施例所制备的氧化物薄膜晶体管纯铜复合结构源漏电极的结构示意图如图1所示。
本实施例所制备的纯铜源漏电极氧化物薄膜晶体管的流程示意图如图2所示。
本实施例所制备的纯铜氧化物薄膜晶体管在VDS＝20.1V条件下测试的TFT转移特性曲线由图5所示，可见采用本发明制备的TFT器件性能优异。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (7)
1.一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法，其中，所述的氧化物薄膜晶体管纯铜复合结构源漏电极结构至少包括刻蚀缓冲层、黏附阻挡层和纯Cu电极层，其特征在于：包括如下制备步骤：
(1)使用直流磁控溅射在薄膜晶体管的有源层上依次沉积3～15nm的碳膜作为刻蚀缓冲层、5～20nm的钛膜作为黏附阻挡层和20～100nm的纯Cu薄膜作为源漏电极；
(2)旋涂光刻胶，曝光显影：保留有源沟道顶部一半的光刻胶，并使有源层、刻蚀缓冲层、黏附阻挡层和纯Cu薄膜在非有源沟道区部分的光刻胶图形化；
(3)使用Cu/Ti刻蚀液刻蚀非有源沟道区的纯Cu薄膜和黏附阻挡层，使用O2 plasma处理C层或者使用O2氛围下400℃退火2h除去C膜层，使用刻蚀液刻蚀非有源沟道区部分的有源层，完成非有源沟道区域的图形化；
(4)除去有源沟道顶部保留的光刻胶，使纯Cu薄膜暴露出来；
(5)刻蚀纯Cu薄膜层和黏附阻挡层，使其图形化形成TFT的源漏电极；
(6)使用O2 plasma处理有源沟道区上方的C膜刻蚀缓冲层或者使用O2氛围下400℃退火除去源沟道区上方的C膜刻蚀缓冲层，直至C膜完全气化为CO2，使有源沟道裸露出来，切断源漏电极的高导连接；
(7)除去源漏电极表面的光刻胶。
2.根据权利要求1所述的一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法，其特征在于：步骤(1)中所述的有源层为金属氧化物半导体材料。
3.根据权利要求2所述的一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法，其特征在于：所述金属氧化物半导体材料包括铟镓锌氧化物、铟锌氧化物或掺镧铟锌氧化物。
4.根据权利要求1所述的一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法，其特征在于：步骤(2)中所述曝光在有源沟道顶部采用双缝掩模曝光法，非有源沟道区采用普通的掩模曝光法。
5.根据权利要求1所述的一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法，其特征在于：步骤(4)中所述的除去有源沟道顶部保留的光刻胶采用干法刻蚀。
6.根据权利要求1所述的一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法，其特征在于：步骤(7)中去除光刻胶方法包括剥离液法或干法刻蚀。
7.一种氧化物薄膜晶体管纯铜复合结构源漏电极，其特征在于：其通过权利要求1～6任一项所述的一种氧化物薄膜晶体管纯铜复合结构源漏电极的制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710739074.0A CN107369719B (zh) | 2017-08-25 | 2017-08-25 | 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710739074.0A CN107369719B (zh) | 2017-08-25 | 2017-08-25 | 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107369719A CN107369719A (zh) | 2017-11-21 |
| CN107369719B true CN107369719B (zh) | 2023-06-20 |
Family
ID=60312355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710739074.0A Active CN107369719B (zh) | 2017-08-25 | 2017-08-25 | 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107369719B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155245A (zh) * | 2017-12-28 | 2018-06-12 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法 |
| CN110729327B (zh) * | 2019-09-11 | 2022-07-08 | 云谷（固安）科技有限公司 | 一种显示面板及其制备方法 |
| CN111900252B (zh) * | 2020-06-24 | 2024-02-20 | 广东省科学院半导体研究所 | 一种柔性tft器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101312126A (zh) * | 2007-05-22 | 2008-11-26 | Tes股份有限公司 | 形成非晶碳膜的方法和使用该方法制造半导体装置的方法 |
| CN101819948A (zh) * | 2010-03-30 | 2010-09-01 | 杭州电子科技大学 | 纵向沟道soi ldmos的cmos vlsi集成制作方法 |
| CN102723279A (zh) * | 2012-06-12 | 2012-10-10 | 华南理工大学 | 一种金属氧化物薄膜晶体管的制作方法 |
| CN104779302A (zh) * | 2015-05-11 | 2015-07-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN106684124A (zh) * | 2017-01-25 | 2017-05-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制备方法、薄膜晶体管以及显示器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070200179A1 (en) * | 2006-02-24 | 2007-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same |
-
2017
- 2017-08-25 CN CN201710739074.0A patent/CN107369719B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101312126A (zh) * | 2007-05-22 | 2008-11-26 | Tes股份有限公司 | 形成非晶碳膜的方法和使用该方法制造半导体装置的方法 |
| CN101819948A (zh) * | 2010-03-30 | 2010-09-01 | 杭州电子科技大学 | 纵向沟道soi ldmos的cmos vlsi集成制作方法 |
| CN102723279A (zh) * | 2012-06-12 | 2012-10-10 | 华南理工大学 | 一种金属氧化物薄膜晶体管的制作方法 |
| CN104779302A (zh) * | 2015-05-11 | 2015-07-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN106684124A (zh) * | 2017-01-25 | 2017-05-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制备方法、薄膜晶体管以及显示器件 |
Non-Patent Citations (1)
| Title |
|---|
| 使用低电阻金属铝制造薄膜晶体管阵列信号电极;刘翔;陈旭;谢振宇;高浩然;王威;;液晶与显示(04);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107369719A (zh) | 2017-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9608127B2 (en) | Amorphous oxide thin film transistor, method for manufacturing the same, and display panel | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| JP5015473B2 (ja) | 薄膜トランジスタアレイ及びその製法 | |
| US9391207B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| CN107369719B (zh) | 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 | |
| WO2015165174A1 (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
| WO2021012449A1 (zh) | Tft器件及其制备方法、tft阵列基板 | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US20150311345A1 (en) | Thin film transistor and method of fabricating the same, display substrate and display device | |
| KR101423907B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| WO2020232964A1 (zh) | 一种薄膜晶体管基板的制备方法 | |
| US10170506B2 (en) | LTPS array substrate and method for producing the same | |
| WO2021134423A1 (zh) | 一种薄膜晶体管的制备方法 | |
| WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| CN106057679A (zh) | 氧化物半导体薄膜晶体管的制作方法 | |
| WO2019095408A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| CN108847408A (zh) | 一种tft阵列基板的制造方法及tft阵列基板 | |
| WO2017024718A1 (zh) | 薄膜晶体管的制作方法和阵列基板的制作方法 | |
| WO2012005030A1 (ja) | 薄膜トランジスタ、その製造方法、および表示装置 | |
| CN108010960B (zh) | 一种氧化物薄膜晶体管栅电极及其制备方法 | |
| WO2016201610A1 (zh) | 金属氧化物薄膜晶体管及制备方法、显示面板和显示器 | |
| CN109192704A (zh) | 阵列基板及其制造方法、显示装置 | |
| US10504942B2 (en) | Method of manufacturing array substrate and method of manufacturing display device | |
| CN106206745B (zh) | 一种高迁移率金属氧化物tft的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |