CN111697005A - 一种阵列基板及其制作方法 - Google Patents
一种阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN111697005A CN111697005A CN202010446689.6A CN202010446689A CN111697005A CN 111697005 A CN111697005 A CN 111697005A CN 202010446689 A CN202010446689 A CN 202010446689A CN 111697005 A CN111697005 A CN 111697005A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- array substrate
- oxide
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 151
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000011112 process operation Methods 0.000 claims description 26
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 11
- 229910052733 gallium Inorganic materials 0.000 claims description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000011701 zinc Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 239000011777 magnesium Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 claims description 2
- 229910001887 tin oxide Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000012805 post-processing Methods 0.000 description 5
- 238000005286 illumination Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- ZBFOLPMOGPIUGP-UHFFFAOYSA-N dizinc;oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Zn+2].[Zn+2] ZBFOLPMOGPIUGP-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
Abstract
本发明涉及面板显示技术领域，特别涉及一种阵列基板及其制作方法，通过在绝缘层表面上依次形成第一半导体层和第二半导体层构成双层氧化物的阵列基板结构，能够使得第二半导体层具有耐化学性，防止后制程对半导体层界面的损伤；双层氧化物的阵列基板结构具有更好的沟道平整度，器件拥有好的沟道平整度能够提升器件的稳定性，且双层氧化物的阵列基板结构对于常规的ESL结构的器件节省了一道光罩制程，能够满足器件的小型化。
Description
技术领域
本发明涉及面板显示技术领域，特别涉及一种阵列基板及其制作方法。
背景技术
目前显示面板行业的薄膜晶体管(Thin Film Transistor，简称为TFT)主要为非晶硅(a-Si)、氧化物半导体和低温多晶硅技术(Low Temperature Poly-silicon，简称为LTPS)三大技术，a-Si TFT在均匀性和低成本方面具有优势，但因迁移率太低，长时间工作会使其亚阈值电压发生漂移，氧化物半导体电子迁移率高，大面积成膜均匀性好，且成本与a-Si技术相当，在显示行业中具有很大的优势。
目前金属氧化物TFT主要有3种器件结构：背沟道刻蚀型(Back Channel Etched，简称为BCE)、刻蚀阻挡层(Etch-Stop Layer，简称为ESL)和顶栅型(TG)，ESL结构的TFT器件沟道尺寸一般较大，且寄生电容较大，BCE结构制程工艺简单且成本较低；由于金属氧化物半导体薄膜易受蚀刻液腐蚀，在有源层上通过湿法刻蚀图形化第二金属层会导致有源层被蚀刻液腐蚀损伤造成器件制备困难或特性异常，现有技术通过在有源层上沉积蚀刻阻挡层(ESL)来保护有源层界面使其在刻蚀过程不受影响，但ESL存在以下缺点：一是在蚀刻阻挡层形成接触孔需要增加一道成膜、光刻工序及光罩，增加成本的同时降低工厂产能，二是ESL结构不利于TFT器件小型化无法提升显示器分辨率。
发明内容
本发明所要解决的技术问题是：提供一种能够提升器件稳定性的阵列基板及其制作方法。
为了解决上述技术问题，本发明采用的第一种技术方案为：
一种阵列基板，包括基板，在所述基板的表面依次层叠设置有第一金属层、绝缘层、第一半导体层、第二半导体层和第二金属层，所述第一半导体层的氧化物介质与所述第二半导体层的氧化物介质的组成元素不同以形成两层性质不同的氧化物半导体层。
本发明采用的第二种技术方案为：
一种阵列基板的制作方法，包括以下步骤：
S1、提供一基板，且在所述基板表面覆盖有第一金属层；
S2、形成绝缘层，且覆盖于所述第一金属层表面；
S3、形成第一半导体层，且覆盖于所述绝缘层表面；形成第二半导体层，且覆盖于所述第一半导体层表面；
S4、形成第二金属层，且覆盖于所述第二半导体层表面，得到阵列基板。
本发明的有益效果在于：
通过在绝缘层表面上依次层叠设置第一半导体层和第二半导体层构成双层氧化物的阵列基板结构，能够使得第二半导体层具有耐化学性，防止后制程对半导体层界面的损伤；双层氧化物的阵列基板结构具有更好的沟道平整度，器件拥有好的沟道平整度能够提升器件的稳定性，且双层氧化物的阵列基板结构对于常规的ESL结构的器件节省了一道光罩制程，能够满足器件的小型化。
附图说明
图1为根据本发明的一种阵列基板的结构示意图；
图2为根据本发明的一种阵列基板的实施例二的结构示意图；
图3为根据本发明的一种阵列基板的制作方法的步骤流程图；
标号说明：
1、基板；2、第一金属层；3、绝缘层；4、第一半导体层；5、第二半导体层；6、第二金属层。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
本发明最关键的构思在于：通过在绝缘层表面上依次层叠设置第一半导体层和第二半导体层构成双层氧化物的阵列基板结构，能够使得第二半导体层具有耐化学性，防止后制程对半导体层界面的损伤。
请参照图1，本发明提供的一种技术方案：
一种阵列基板，包括基板，在所述基板的表面依次层叠设置有第一金属层、绝缘层、第一半导体层、第二半导体层和第二金属层，所述第一半导体层的氧化物介质与所述第二半导体层的氧化物介质的组成元素不同以形成两层性质不同的氧化物半导体层。
从上述描述可知，本发明的有益效果在于：
通过在绝缘层表面上依次层叠设置第一半导体层和第二半导体层构成双层氧化物的阵列基板结构，能够使得第二半导体层具有耐化学性，防止后制程对半导体层界面的损伤；双层氧化物的阵列基板结构具有更好的沟道平整度，器件拥有好的沟道平整度能够提升器件的稳定性，且双层氧化物的阵列基板结构对于常规的ESL结构的器件节省了一道光罩制程，能够满足器件的小型化。
进一步的，所述第一半导体层的氧化物介质和第二半导体层的氧化物介质均包括氧与铟、锌、镓、镉、镁、铝、镍和锡其中一种元素或多种元素。
由上述描述可知，需求过渡族金属原子的半径存在差异且存在个别元素原子半径较大，存在原子轨道互相交叠使电子传输势垒较小，组成的材料组分具有较高的电子迁移率，例如In、Ga、Zn和Sn。
进一步的，所述第一半导体层的氧化物介质为氧化铟镓锌，所述第二半导体层的氧化物介质为氧化铟镓锡。
进一步的，所述第二半导体层靠近所述基板的一侧面分别与所述绝缘层和第一半导体层接触。
由上述描述可知，第二半导体层靠近基板的一侧面分别与绝缘层和第一半导体层接触，使得第二半导体层可以完全覆盖于第一半导体层的上方，能够对第一半导体层起到防护的作用。
进一步的，所述第一半导体层的厚度为0.02-0.05μm，第二半导体层的厚度为0.01-0.03μm。
由上述描述可知，将第一半导体层的厚度设置为0.02-0.05μm，第二半导体层的厚度设置为0.01-0.03μm，能够进一步提升器件的稳定性。
请参照图3，本发明提供的另一种技术方案：
一种阵列基板的制作方法，包括以下步骤：
S1、提供一基板，且在所述基板表面覆盖有第一金属层；
S2、形成绝缘层，且覆盖于所述第一金属层表面；
S3、形成第一半导体层，且覆盖于所述绝缘层表面；形成第二半导体层，且覆盖于所述第一半导体层表面；
S4、形成第二金属层，且覆盖于所述第二半导体层表面，得到阵列基板。
从上述描述可知，本发明的有益效果在于：
通过在绝缘层表面上依次形成第一半导体层和第二半导体层构成双层氧化物的阵列基板结构，能够使得第二半导体层具有耐化学性，防止后制程对半导体层界面的损伤；双层氧化物的阵列基板结构具有更好的沟道平整度，器件拥有好的沟道平整度能够提升器件的稳定性，且双层氧化物的阵列基板结构对于常规的ESL结构的器件节省了一道光罩制程，能够满足器件的小型化。
进一步的，步骤S3具体为：
在所述绝缘层表面形成第一半导体层；
对所述第一半导体层进行第一次曝光制程操作；
在进行第一次曝光制程操作处理后的第一半导体层表面涂覆氧化物层，对氧化物层进行离子注入制程操作；
对进行离子注入制程操作处理后的氧化物半导体层进行第二次曝光制程操作，在第一半导体层表面形成第二半导体层，所述第二半导体层靠近所述基板的一侧面分别与所述绝缘层和第一半导体层接触。
从上述描述可知，通过对氧化物层进行离子注入制程操作，能够用来抑制后续形成的半导体层的界面损伤，从而提升器件的器件稳定性。
进一步的，步骤S3具体为：
在所述绝缘层表面依次涂覆第一氧化物层和第二氧化物层；
在所述第二氧化物层表面涂覆光阻层，对光阻层进行曝光制程操作，得到第一阵列基板；
对第一阵列基板进行显影制程操作，得到第二阵列基板；
对第二阵列基板进行蚀刻制程操作，得到第三阵列基板；
对第三阵列基板进行剥离制程操作去除光阻层后，形成第一半导体层和第二半导体层，所述第二半导体层位于所述绝缘层和第一半导体层之间且所述第二半导体层的相对两侧分别与所述绝缘层和第一半导体层接触。
从上述描述可知，在绝缘层表面依次涂覆第一氧化物层和第二氧化物层，利用同一块光罩对其进行曝光操作，能够减少一道光罩制程，不仅降低制程难度且减少制作成本，进而提升器件的稳定性和品质质量。
请参照图1，本发明的实施例一为：
一种阵列基板1，包括基板1，在所述基板1的表面依次层叠设置有第一金属层2、绝缘层3、第一半导体层4、第二半导体层5和第二金属层6，所述第一半导体层4的氧化物介质与所述第二半导体层5的氧化物介质的组成元素不同以形成两层性质不同的氧化物半导体层。
所述第二半导体层5靠近所述基板1的一侧面只与所述第一半导体层4接触。
所述第二金属层6的数量为两个，且对应第二半导体层5的中心位置相对设置。
所述第一半导体层4的氧化物介质和第二半导体层5的氧化物介质均包括氧与铟、锌、钛、镓、镉、镁、铝、镍和锡其中一种元素或多种元素。
所述第一半导体层4的氧化物介质为氧化铟镓锌钛，所述第二半导体层5的氧化物介质为氧化铟镓锌。
在实际施作中，若选择铟、镓和锌三种元素作为半导体层氧化物介质的组成元素，则铟、镓和锌的元素比例(In：Ga：Zn)可以为1：1：1或2：2：1等，具体的元素比例与第一半导体层4和氧化物介质的组成元素可根据工艺施作过程中的需求来适当选取。
所述第一半导体层4的厚度为0.02-0.05μm，优选为0.035μm；第二半导体层5的厚度为0.01-0.03μm，优选为0.0225μm；所述第一半导体层4与所述第二半导体层5堆叠在一起的总厚度为0.05μm-0.06μm，优选为0.057μm。
请参照图2，本发明的实施例二为：
实施例二与实施例一的区别在于：所述第二半导体层5靠近所述基板1的一侧面分别与所述绝缘层3和第一半导体层4接触，本实施二的第二半导体层5完全覆盖在所述第一半导体层4上，能够在后制程中对第一半导体层4起到防护作用。
请参照图1至图3，本发明的实施例三为：
请参照图3，一种阵列基板1的制作方法，包括以下步骤：
S1、提供一基板1，且在所述基板1表面覆盖有第一金属层2；
S2、形成绝缘层3，且覆盖于所述第一金属层2表面；
S3、形成第一半导体层4，且覆盖于所述绝缘层3表面；形成第二半导体层5，且覆盖于所述第一半导体层4表面；
S4、形成第二金属层6，且覆盖于所述第二半导体层5表面，得到阵列基板1。
对于步骤S3的具体制作方法包括以下两种：
方法一、步骤S3具体为：
在所述绝缘层3表面形成第一半导体层4；
对所述第一半导体层4进行第一次曝光制程操作；
在进行第一次曝光制程操作处理后的第一半导体层4表面涂覆氧化物层，对氧化物层进行离子注入制程操作；
对进行离子注入制程操作处理后的氧化物半导体层进行第二次曝光制程操作，在第一半导体层4表面形成第二半导体层5，所述第二半导体层5靠近所述基板1的一侧面分别与所述绝缘层3和第一半导体层4接触；
第一曝光制程操作和第二曝光制程操作采用不同的光照强度进行曝光制程操作，第一曝光制程操作所使用的光照强度为A(采用强曝光，曝光量较大，例如33剂量)，第二曝光制程操作所使用的光照强度为B(采用弱曝光，曝光量较小，例如25剂量)，通过两次光照强度不同的曝光制程以制得大小不同的第一半导体层4和第二半导体层5。
通过本方法一能够制得实施例二的结构(参照图2)。
方法二、步骤S3具体为：
在所述绝缘层3表面依次涂覆第一氧化物层和第二氧化物层；
在所述第二氧化物层表面涂覆光阻层，对光阻层进行曝光制程操作，得到第一阵列基板1；本方案中所述光阻层采用的光阻极性为正极性，也可采用负极性的光阻，光阻极性的选择可根据施作过程中的需求适当选取。
对第一阵列基板1进行显影制程操作，得到第二阵列基板1；
对第二阵列基板1进行蚀刻制程操作，得到第三阵列基板1；
对第三阵列基板1进行剥离制程操作去除光阻层后，形成第一半导体层4和第二半导体层5，所述第二半导体层5位于所述绝缘层3和第一半导体层4之间且所述第二半导体层5的相对两侧分别与所述绝缘层3和第一半导体层4接触。
通过本方法二能够制得实施例一的结构(参照图1)。
综上所述，本发明提供的一种阵列基板及其制作方法，通过在绝缘层表面上依次层叠设置第一半导体层和第二半导体层构成双层氧化物的阵列基板结构，能够使得第二半导体层具有耐化学性，防止后制程对半导体层界面的损伤；双层氧化物的阵列基板结构具有更好的沟道平整度，器件拥有好的沟道平整度能够提升器件的稳定性，且双层氧化物的阵列基板结构对于常规的ESL结构的器件节省了一道光罩制程，能够满足器件的小型化。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种阵列基板，其特征在于，包括基板，在所述基板的表面依次层叠设置有第一金属层、绝缘层、第一半导体层、第二半导体层和第二金属层，所述第一半导体层的氧化物介质与所述第二半导体层的氧化物介质的组成元素不同以形成两层性质不同的氧化物半导体层。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一半导体层的氧化物介质和第二半导体层的氧化物介质均包括氧与铟、锌、镓、镉、镁、铝、镍和锡其中一种元素或多种元素。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一半导体层的氧化物介质为氧化铟镓锌，所述第二半导体层的氧化物介质为氧化铟镓锡。
4.根据权利要求1所述的阵列基板，其特征在于，所述第二半导体层靠近所述基板的一侧面分别与所述绝缘层和第一半导体层接触。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一半导体层的厚度为0.02-0.05μm，第二半导体层的厚度为0.01-0.03μm。
6.一种权利要求1所述的阵列基板的制作方法，其特征在于，包括以下步骤：
S1、提供一基板，且在所述基板表面覆盖有第一金属层；
S2、形成绝缘层，且覆盖于所述第一金属层表面；
S3、形成第一半导体层，且覆盖于所述绝缘层表面；形成第二半导体层，且覆盖于所述第一半导体层表面；
S4、形成第二金属层，且覆盖于所述第二半导体层表面，得到阵列基板。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，步骤S3具体为：
在所述绝缘层表面形成第一半导体层；
对所述第一半导体层进行第一次曝光制程操作；
在进行第一次曝光制程操作处理后的第一半导体层表面涂覆氧化物层，对氧化物层进行离子注入制程操作；
对进行离子注入制程操作处理后的氧化物半导体层进行第二次曝光制程操作，在第一半导体层表面形成第二半导体层，所述第二半导体层靠近所述基板的一侧面分别与所述绝缘层和第一半导体层接触。
8.根据权利要求6所述的阵列基板的制作方法，其特征在于，步骤S3具体为：
在所述绝缘层表面依次涂覆第一氧化物层和第二氧化物层；
在所述第二氧化物层表面涂覆光阻层，对光阻层进行曝光制程操作，得到第一阵列基板；
对第一阵列基板进行显影制程操作，得到第二阵列基板；
对第二阵列基板进行蚀刻制程操作，得到第三阵列基板；
对第三阵列基板进行剥离制程操作去除光阻层后，形成第一半导体层和第二半导体层，所述第二半导体层位于所述绝缘层和第一半导体层之间且所述第二半导体层的相对两侧分别与所述绝缘层和第一半导体层接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010446689.6A CN111697005A (zh) | 2020-05-25 | 2020-05-25 | 一种阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010446689.6A CN111697005A (zh) | 2020-05-25 | 2020-05-25 | 一种阵列基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111697005A true CN111697005A (zh) | 2020-09-22 |
Family
ID=72477591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010446689.6A Pending CN111697005A (zh) | 2020-05-25 | 2020-05-25 | 一种阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111697005A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103493209A (zh) * | 2011-04-22 | 2014-01-01 | 株式会社神户制钢所 | 薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置 |
| JP2014013891A (ja) * | 2012-06-06 | 2014-01-23 | Kobe Steel Ltd | 薄膜トランジスタ |
| CN105870058A (zh) * | 2016-06-08 | 2016-08-17 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板的制作方法 |
| US20170186843A1 (en) * | 2015-12-29 | 2017-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Metal Oxide Film and Semiconductor Device |
| CN107004721A (zh) * | 2014-12-16 | 2017-08-01 | 乐金显示有限公司 | 薄膜晶体管阵列基板 |
| CN109148476A (zh) * | 2018-07-09 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板及其制作方法 |
| US20190131456A1 (en) * | 2017-10-30 | 2019-05-02 | United Microelectronics Corp. | Transistor structure and method for fabricating the same |
| CN109727911A (zh) * | 2018-12-10 | 2019-05-07 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板制造方法 |
| CN110379769A (zh) * | 2019-05-27 | 2019-10-25 | 福建华佳彩有限公司 | 一种tft阵列基板的制作方法及阵列基板 |
| CN110867458A (zh) * | 2019-11-25 | 2020-03-06 | 昆山龙腾光电股份有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 |
| KR20200029674A (ko) * | 2018-09-10 | 2020-03-19 | 동국대학교 산학협력단 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 다이오드 |
| CN111162112A (zh) * | 2020-02-27 | 2020-05-15 | 福建华佳彩有限公司 | 一种双面oled显示结构及制作方法 |
-
2020
- 2020-05-25 CN CN202010446689.6A patent/CN111697005A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103493209A (zh) * | 2011-04-22 | 2014-01-01 | 株式会社神户制钢所 | 薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置 |
| JP2014013891A (ja) * | 2012-06-06 | 2014-01-23 | Kobe Steel Ltd | 薄膜トランジスタ |
| CN107004721A (zh) * | 2014-12-16 | 2017-08-01 | 乐金显示有限公司 | 薄膜晶体管阵列基板 |
| US20170186843A1 (en) * | 2015-12-29 | 2017-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Metal Oxide Film and Semiconductor Device |
| CN105870058A (zh) * | 2016-06-08 | 2016-08-17 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板的制作方法 |
| US20190131456A1 (en) * | 2017-10-30 | 2019-05-02 | United Microelectronics Corp. | Transistor structure and method for fabricating the same |
| CN109148476A (zh) * | 2018-07-09 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板及其制作方法 |
| KR20200029674A (ko) * | 2018-09-10 | 2020-03-19 | 동국대학교 산학협력단 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 다이오드 |
| CN109727911A (zh) * | 2018-12-10 | 2019-05-07 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板制造方法 |
| CN110379769A (zh) * | 2019-05-27 | 2019-10-25 | 福建华佳彩有限公司 | 一种tft阵列基板的制作方法及阵列基板 |
| CN110867458A (zh) * | 2019-11-25 | 2020-03-06 | 昆山龙腾光电股份有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 |
| CN111162112A (zh) * | 2020-02-27 | 2020-05-15 | 福建华佳彩有限公司 | 一种双面oled显示结构及制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 上海无线电十四厂: "场效应半导体器件", 上海人民出版社, pages: 160 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9142573B1 (en) | Thin film transistor substrate and method for producing same | |
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US9202896B2 (en) | TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT | |
| US10546885B2 (en) | Thin film transistor and display substrate, fabrication method thereof, and display device | |
| WO2017173712A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US20180292696A1 (en) | Array substrate, manufacturing method thereof, display panel and display device | |
| CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
| US20150279870A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| CN211957649U (zh) | 薄膜晶体管、阵列基板以及电子装置 | |
| US11362216B2 (en) | Active device substrate and manufacturing method thereof | |
| CN103500738A (zh) | 含刻蚀阻挡层的半导体器件及其制造方法和应用 | |
| US11895870B2 (en) | Display panel and display device | |
| US8853012B2 (en) | Display device and method for manufacturing the same | |
| US9196746B2 (en) | Thin film transistor comprising main active layer and sub active layer, and method of manufacturing the same | |
| WO2019062738A1 (zh) | 薄膜晶体管、阵列基板和显示装置 | |
| US20190051713A1 (en) | Manufacturing method of tft substrate, tft substrate, and oled display panel | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| US10748944B2 (en) | Array substrate comprising transistor and capacitor, manufacturing method therefor, display device | |
| CN112397573B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN110998811B (zh) | 一种薄膜晶体管及其制造方法与薄膜晶体管阵列 | |
| US9196742B2 (en) | Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel | |
| WO2016155189A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN111697005A (zh) | 一种阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |