CN103493209A - 薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置 - Google Patents

薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置 Download PDF

Info

Publication number
CN103493209A
CN103493209A CN201280019557.9A CN201280019557A CN103493209A CN 103493209 A CN103493209 A CN 103493209A CN 201280019557 A CN201280019557 A CN 201280019557A CN 103493209 A CN103493209 A CN 103493209A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
mentioned
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280019557.9A
Other languages
English (en)
Other versions
CN103493209B (zh
Inventor
前田刚彰
钉宫敏洋
宋俊昊
李制勋
安秉斗
金建熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Kobe Steel Ltd
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd, Samsung Display Co Ltd filed Critical Kobe Steel Ltd
Publication of CN103493209A publication Critical patent/CN103493209A/zh
Application granted granted Critical
Publication of CN103493209B publication Critical patent/CN103493209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种在有机EL显示器或液晶显示器等显示装置中，在形成保护膜等时无需氧化处理层，就能使薄膜晶体管的电特性稳定的氧化物半导体层。本发明的薄膜晶体管构造在基板上至少从基板侧依次具备氧化物半导体层、源/漏电极和保护膜，该薄膜晶体管构造的主旨在于：上述氧化物半导体层为第1氧化物半导体层和第2氧化物半导体层的层叠体，上述第1氧化物半导体层中的Zn占金属元素整体的含有量为50原子％以上且形成在源/漏电极以及保护膜侧，上述第2氧化物半导体层包括从由In、Ga以及Zn构成的组中选择的至少一种元素和Sn并形成在基板侧，而且上述第1氧化物半导体层、与上述源/漏电极及保护膜直接接触。

Description

薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置
技术领域
本发明涉及薄膜晶体管(TFT)构造以及具备该构造的薄膜晶体管和显示装置。本发明的TFT构造代表性地被用于例如液晶显示器(液晶显示装置)或有机EL显示器等平板显示器中。以下，以液晶显示装置为代表进行说明，但宗旨并不限于此。
背景技术
作为用于显示装置的半导体层，关注氧化物半导体。氧化物半导体与通用的非晶硅(a-Si)相比具有高的载流子移动度，由于光学带隙大且能在低温下成膜，因此期待在要求大型、高分辨率、高速驱动的下一代显示器和耐热性低的树脂基板等中的应用。
氧化物半导体包括从由In、Ga、Zn以及Sn构成的组中选择的至少一种元素，例如代表性地可列举含In氧化物半导体(In-Ga-Zn-O、In-Zn-Sn-O、In-Zn-O等)。或者作为不包括稀有金属的In并能够减小材料成本、适于大量生产的氧化物半导体，也提出了含Zn氧化物半导体(Zn-Sn-O、Ga-Zn-Sn-O等)(例如专利文献1)。
现有技术文献
专利文献
专利文献1：JP特开2004-163901号公报
发明内容
(发明所要解决的问题)
在将氧化物半导体用作TFT的氧化物半导体层的情况下，不仅要求载流子浓度高，还要求TFT的开关特性(晶体管特性)优良。具体地来说，要求很好地应对(1)移动度高、(2)减小SS(为了将Subthreshold Swing、亚阈值摆幅、漏极电流提高1位所需的栅极电压)值、并且(3)对电压施加和光照射等的压力(压力耐性)等。
进而在将氧化物半导体用作TFT的氧化物半导体层的情况下，在制造TFT时，在氧化物半导体层的上部使源/漏电极、保护膜、蚀刻阻挡层等(以下有时将在氧化物半导体层的上部至少一部分形成为与该氧化物半导体层直接接触的层(膜)总称为“上部层”)成膜，但在形成该上部层时，氧化物半导体层的表面受到较大的损害而产生氧的脱离等缺陷，存在阈值电压的大幅偏离和产生开关特性的降低之类的问题。
详细地来说，例如，在采用等离子CVD(Chemical Vapor Deposition)法使保护膜成膜时，由于被等离子高速化的原子团或分子与氧化物半导体的表面碰撞，因此在氧化物半导体层的表面形成缺陷(代表性的是氧的脱离等)，产生导入含在成膜气体中的氢之类的问题。其结果，产生氧化物半导体层的表面容易被导通化等问题。推测这有可能是因为，在氧化物半导体层的表面生成的氧缺损或导入到表面的氢在氧化物半导体内作为电子施主而进行动作。
并且如上那样，若氧化物半导体层被导体化，则无法表现出开关特性或者阈值电压向负侧偏移较大等，会对TFT特性带来严重的影响。
因此，提出以下方法：为了抑制形成上部层时对氧化物半导体层表面的损害，在上部层成膜前，例如向氧化物半导体层表面照射N2O等离子并在其表面形成氧化处理层(不同于经由通常的TFT制作工序的累计热(heathistory)而形成的氧化层)，从而使该表面预先过量氧化。然而，若形成上述氧化处理层，则移动度与形成上部层前相比会恶化，此外存在压力耐性降低的问题。此外，由于需要在形成上部层前追加N2O等离子处理工序，因此还有生产性降低、生产成本增加等问题。
本发明正是鉴于上述情况而提出的，其目的在于，提供一种新的技术，即，无需在氧化物半导体层的表面上形成上述的氧化处理层，就能够简单且可靠地降低形成上部层时所产生的氧化物半导体层表面的缺陷发生(损坏)或氢导入以及伴随与此而产生的TFT特性的恶化。
(用于解决问题的手段)
能解决上述课题的本发明的薄膜晶体管构造，在基板上至少从基板侧依次具备氧化物半导体层、源/漏电极和保护膜，该薄膜晶体管构造的特征在于，
上述氧化物半导体层是第1氧化物半导体层和第2氧化物半导体层的层叠体，
上述第1氧化物半导体层中的Zn占金属元素整体的含有量为50原子％以上，且形成在源/漏电极以及保护膜侧，
上述第2氧化物半导体层包括从由In、Ga以及Zn构成的组中选择的至少一种元素和Sn，并形成在基板侧，而且
上述第1氧化物半导体层、与上述源/漏电极及保护膜直接接触。
此外，能解决上述课题的本发明的其他薄膜晶体管构造，在基板上至少从基板侧依次具备氧化物半导体层、蚀刻阻挡层和源/漏电极，该薄膜晶体管构造的特征在于，
上述氧化物半导体层为第1氧化物半导体层和第2氧化物半导体层的层叠体，
上述第1氧化物半导体层中的Zn占金属元素整体的含有量为50原子％以上且形成在蚀刻阻挡层以及源/漏电极侧，
上述第2氧化物半导体层包括从由In、Ga以及Zn构成的组中选择的至少一种元素和Sn，并形成在基板侧，而且
上述第1氧化物半导体层与、上述蚀刻阻挡层及源/漏电极直接接触。
作为本发明的优选实施方式，上述第1氧化物半导体层作为金属元素还包括从由Al、Ga及Sn构成的组中选择的一种以上的元素。
本发明的薄膜晶体管构造在通过CVD(Chemical Vapor Deposition)法形成上述保护膜和上述蚀刻阻挡层的情况下也发挥优良的特性。
本发明还包括具备上述薄膜晶体管构造的薄膜晶体管和具备该薄膜晶体管的显示装置。
另外，本发明中的上述“直接接触”意味着，在第1氧化物半导体层上不经由通过上述N2O等离子照射等形成的氧化处理层等而形成源/漏电极、保护膜、蚀刻阻挡层。
(发明效果)
根据本发明，在具备氧化物半导体层的薄膜晶体管中，作为对包括从由In、Ga以及Zn构成的组中选择的至少一种元素和Sn的第2氧化物半导体层的损害或氢的导入进行抑制的层，插入第1氧化物半导体层，因此即使不通过N2O等离子照射形成氧化处理层，形成上部膜后的TFT特性也稳定，能够提供高品质的显示装置。
附图说明
图1为用于说明实施方式的制造过程中的薄膜晶体管的构造的示意剖视图。
图2为用于说明实施方式的制造过程中的薄膜晶体管的其他构造的示意剖视图。
具体实施方式
本发明者为了在TFT的活性层(氧化物半导体层)使用包含从由In、Ga及Zn构成的组中选择的至少1种元素、和Sn的氧化物，来在该氧化物半导体层的上部形成保护膜、蚀刻阻挡层等上部层时，简单且可靠地降低所述半导体层的表面受到损害等而引起的TFT特性的恶化，重复进行了悉心研究。
其结果发现了，若在形成包括从由上述In、Ga以及Zn构成的组中选择的至少一种元素和Sn的氧化物所构成的氧化物半导体层(第2氧化物半导体层)之后，在形成保护膜等的上部层之前，在上述第2氧化物半导体层上设置Zn占金属元素整体的含有量为50原子％以上的氧化物半导体层(第1氧化物半导体层)，则在形成上部层前，即使不通过N2O等离子照射来形成氧化处理层，在形成上部层时也能防止对上述第2氧化物半导体层带来等离子损害或者导入氢等现象，结果是能够得到稳定的TFT特性并可实现期望的目的，因此完成了本发明。
以下，详细叙述各层。
[第1氧化物半导体层]
构成第1氧化物半导体层的氧化物至少包括Zn，构成第1氧化物半导体层的金属元素整体中Zn所占的含有量为50原子％以上。如后述的实施例所示那样，若上述Zn量小于50原子％，则对还原性气氛的耐性降低，通过形成上部层时氢导入而被导通，产生晶体管无法表现开关特性的问题。上述Zn的含有量优选为60原子％以上，更优选75原子％以上。另外，构成第1氧化物半导体层的氧化物，作为金属元素，除了Zn以外，只要不影响本发明的作用效果还可包括例如从由Al、Ga和Sn构成的组中选择的一种以上的元素。更优选作为第1氧化物半导体层可列举例如由Zn-O、Zn-Al-O、Zn-Ga-O、Zn-Sn-O构成的物质。
本发明的氧化物半导体层不需要上述的氧化处理层，因此如后述的图1所示，上述第1氧化物半导体层和上部层(例如保护膜)直接接触。
第1氧化物半导体层的膜厚优选为5nm以上。若膜厚过薄，则难以充分发挥形成上部层时的等离子损害或对氢导入的屏障效果。更优选为10nm以上。另一方面，若膜厚过厚，则由于需要制膜时间，因此生产成本会增加。因此，优选第1氧化物半导体层的膜厚为80nm以下，更优选为40nm以下。
[第2氧化物半导体层]
构成第2氧化物半导体层的氧化物是包括从由In、Ga和Zn构成的组中选择的至少一种元素和Sn的氧化物(Sn+(In、Ga、Zn))。具体地来说，例如，可列举含In氧化物半导体(In-Zn-Sn-O等)、不包括In的含Zn氧化物半导体(Zn-Sn-O、Ga-Zn-Sn-O等)等。这些组成比并没有特别限定，能够采用通常采用的范围的比值。
第2氧化物半导体层的膜厚优选为30nm以上。这是因为，若膜厚过于薄，则有可能使基板面内的特性产生偏差。另一方面，若膜厚过于厚，则需要制膜时间，因此生产成本会增加。因此，第2氧化物半导体层的膜厚优选在200nm以下，更优选在80nm以下。
[第1氧化物半导体层、第2氧化物半导体层的形成方法]
上述第1氧化物半导体层、第2氧化物半导体层优选通过溅射法利用溅射对象(以下有时称为“对象”)来成膜。根据溅射法，容易形成成分和膜厚在膜面内的均匀性出色的薄膜。此外，也可以通过涂敷法等化学成膜法来形成上述氧化物半导体层。
作为在溅射法中采用的对象，优选采用包括上述的元素并与期望的氧化物同一组成的溅射对象。由此，能够减小组成偏差来形成期望成分组成的薄膜。具体地来说，作为使第1氧化物半导体层成膜的对象，可列举使用Zn占金属元素整体的含有量为50原子％以上的氧化物对象。此外，作为使第2氧化物半导体层成膜的对象，可列举采用包括从由In、Ga及Zn构成的组中选择的至少一种元素和Sn的氧化物对象(Sn+(In、Ga、Zn))。
能够通过例如粉末烧结法等来制造上述对象。
在采用溅射法使第1氧化物半导体层和第2氧化物半导体层成膜的情况下，期望在保持真空状态的情况下连续地成膜。这是因为，在使第1氧化物半导体层和第2氧化物半导体层成膜时，若暴露在大气中，则空气中的水分或有机成分会附着于薄膜表面，产生污染物。
在采用上述对象来进行溅射时，优选将基板温度作为室温，适当控制氧添加量。氧添加量可根据溅射装置的构成或对象组成等来适当地控制，大体上，优选添加氧量以使氧化物半导体的载流子浓度成为1015～1016cm-3。另外，在后述的实施例中，将氧添加量设为添加流量比、即100×O2/(Ar+O2)＝4％。
[上部层]
作为在本发明中形成在第1氧化物半导体层上的上部层，例如可列举保护膜、蚀刻阻挡层、源/漏电极等。
上述保护膜是为了稳定地确保TFT特性而形成的。本发明所使用的保护膜的种类并没有特别限定，可利用显示装置通常使用的保护膜，例如可以形成SiOx层、SiNx层、SiONx层中的任一层之外，还可以层叠多个上述保护层。
在形成上述保护膜时，通常使用CVD法(具体而言，例如等离子CVD法)、溅射法等。作为通过上述等离子CVD法形成SiOx层的具体方法，可列举例如使SiH4和N2O的混合气体在工业用频率13.56MHz的高频等离子中进行反应来形成SiOx，并使其堆积在氧化物半导体层上等方法。
根据本发明，即使在如上述那样通过CVD法等形成保护膜的情况下，也能够防止对上述第2氧化物半导体层的带来损坏或氢导入，能够确保良好的TFT特性。
上述蚀刻阻挡层是为了在例如形成源/漏电极时进行蚀刻之际防止对氧化物半导体层的损坏而形成的层。本发明所使用的蚀刻阻挡层的种类并没有特别限定，可利用显示装置通常使用的蚀刻阻挡层。例如，作为蚀刻阻挡层，除了可形成SiOx层、SiNx层、SiONx层中的任一层外，还可以层叠多个上述阻挡层。
在形成上述蚀刻阻挡层时，通常采用CVD法(具体是等离子CVD法)、溅射法等。
根据本发明，即使在如上述那样通过CVD法等形成上述蚀刻阻挡层的情况下，也能够防止对上述第2氧化物半导体层带来损坏或氢导入，能够确保良好的TFT特性。
上述源/漏电极的种类也没有特别限定，可以利用显示装置中通常使用的电极，例如可以使用Al或Cu等金属或合金，也可以如后述的实施例那样使用纯Mo。在形成上述源/漏电极时，通常可使用溅射法等。根据本发明，即使在通过溅射法等形成该源/漏电极的情况下，也能够防止对上述第2氧化物半导体层带来损坏或氢导入，能够确保良好的TFT特性。
本发明中的TFT的构造的特征在于，具备上述氧化物半导体层(第1氧化物半导体层和第2氧化物半导体层)和上部层，上述第1氧化物半导体层和上部层直接接触(具体而言，在不具备蚀刻阻挡层的情况下，上述第1氧化物半导体层、与上述源/漏电极及保护膜直接接触，在具备蚀刻阻挡层的情况下，上述第1氧化物半导体层、与蚀刻阻挡层及源/漏电极直接接触)，TFT中的其他结构并没有特别限定。
因此，TFT只要在基板上至少具备栅电极、栅极绝缘膜、上述氧化物半导体层、上述源/漏电极、根据需要还有上述蚀刻阻挡层、上述保护膜、透明导电膜等即可，其构造若是通常所使用的构造，则并没有特别限定。此外，在具备该TFT的显示装置中，并不特别限定在本发明中所规定以外的结构。
以下，参照图1和图2，说明上述TFT的制造方法的实施方式。图1、2及以下的制造方法表示本发明的优选实施方式的一例，并不是特别限定的宗旨。例如，在图1、2中，示出了底栅型构造的TFT，但是并不限于此，也可以是在氧化物半导体层上按顺序具备栅极绝缘膜和栅电极的顶栅型TFT。在顶栅型TFT中，氧化物半导体层由第1氧化物半导体层和第2氧化物半导体层构成，只要第1氧化物半导体层与上部层直接接触即可。
如图1所示，在基板1上形成栅电极2及栅极绝缘膜3，在之上形成有第2氧化物半导体层4、第1氧化物半导体层4’。在第1氧化物半导体层4’上形成有源/漏电极5，在之上形成有保护膜(绝缘膜)6，透明导电膜8经由接触孔7而与漏电极5电连接。
在基板1上形成栅电极2及栅极绝缘膜3的方法并没有特别限定，可以采用通常所使用的方法。此外，栅电极2及栅极绝缘膜3的种类也没有特别限定，可以使用通用的种类。例如，作为栅电极2，可以使用电阻率低的Al或Cu金属，也可以使用它们的合金，还可以如后述的实施例那样使用纯Mo。此外，作为栅极绝缘膜3，代表性地可例示氧化硅膜、氮化硅膜、氮氧化硅膜等。除此之外，可以使用Al2O3、Y2O3等氧化物或将这些氧化物层叠而得到的物质
接着，形成氧化物半导体层(第2氧化物半导体层4和第1氧化物半导体层4’)。如上所述，第2氧化物半导体层4可通过使用了与第2氧化物半导体层同组成的溅射对象的DC溅射法或RF溅射法来成膜。此外，如上所述，优选依次在真空环境下连续使第2氧化物半导体层4和第1氧化物半导体层4’成膜。
对第2氧化物半导体层4和第1氧化物半导体层4’进行湿蚀刻之后，形成图案。形成图案之后，为了改善第2氧化物半导体层4及第1氧化物半导体层4’的膜质，优选马上进行热处理(预退火)，由此使晶体管特性的导通电流及场效应移动度上升，提高晶体管性能。作为上述预退火的条件，可列举例如在大气气氛或氧气氛下大约在250～400℃下进行约1～2小时的热处理。
图2表示了薄膜晶体管的其他结构，示出了在所述图1的构造上还追加了蚀刻阻挡层9的TFT构造。如该图2所示，在形成具有蚀刻阻挡层9的TFT构造的情况下，在预退火之后形成蚀刻阻挡层9即可。作为蚀刻阻挡层9，一般使用SiO2等绝缘膜。也可以在蚀刻阻挡层9之前在第1氧化物半导体层4’上形成源/漏电极5，但是在进行上述电极5的蚀刻时第1氧化物半导体层4’受到损坏，因此晶体管特性有可能会降低。因此，最好是先于源/漏电极5而形成蚀刻阻挡层9作为保护膜，防止上述蚀刻时对第1氧化物半导体层4’带来的损坏。
另外，在通过剥离法加工源/漏电极5的情况下，由于不存在对第1氧化物半导体层4’的损坏，因此不需要蚀刻阻挡层9。在后述的实施例中，在通过剥离法形成源/漏电极5之后，形成了保护膜6。
源/漏电极的种类并没有特别限定，可以使用通用的电极。例如，可以与栅电极相同，使用Al或Cu等金属或合金，也可以如后述的实施例那样使用纯Mo。电极的形成也普遍应用溅射法。
之后，在源/漏电极5和第1氧化物半导体层4’上通过CVD法以膜厚100nm～400nm(若是多层，则是总膜厚)使保护膜(绝缘膜)6成膜。通过CVD法形成的保护膜6使用SiO2、SiN、SiON等。此外，也可以使用溅射法来形成保护膜6。
接着，基于常规方法，经由接触孔7与漏电极5电连接透明导电膜8。透明导电膜的种类并没有特别限定，可以使用通常利用的种类。
本申请基于2011年4月22日申请的日本国专利申请第2011-096442号主张优先权。在本申请中，为了做参考，援引2011年4月22日申请的日本国专利申请第2011-096442号说明书的全部内容。
实施例
以下，列举实施例来更具体地说明本发明，但是本发明并不受下述实施例的限制，在适合于前、后述的宗旨的范围内当然能够适当地追加变更来实施，并且变更后的实施例也包含在本发明的技术范围内。
在本实施例中，采用通过以下的方法制作的样品，并测定TFT特性。
详细地来说，制作图1所示的薄膜晶体管(TFT)并对TFT特性进行评价。
首先，在玻璃基板1(corning公司制EAGLE XG、直径100mm×厚度0.7mm)上依次使作为栅电极2的Mo薄膜成膜为100nm、以及使作为栅极绝缘膜3的SiO2(200nm)成膜。栅电极2使用纯Mo的喷射对象，通过DC喷射法，在成膜温度：室温、成膜功率：300W、载流子气体：Ar、气压：2mTorr下成膜。此外，栅极绝缘膜3使用等离子CVD法，在载流子气体：SiH4和N2O的混合气体、成膜功率：100W、成膜温度：300℃下成膜。
接下来，在上述的栅极绝缘膜3上采用下述的溅射对象通过溅射法使表1～表8所示的各种组成的第2氧化物半导体层4成膜。溅射条件如下，对象的组成使用了调整成得到期望的第2氧化物半导体层4的组成。
对象：Zn-Sn-O(ZTO)
     Ga-Zn-Sn-O(GZTO)
     In-Zn-Sn-O(IZTO)
基板温度：室温
气压：5mTorr
氧分压：100×O2/(Ar+O2)＝4％
膜厚：40nm
接着，在上述第2氧化物半导体层4上使用下述的溅射对象通过溅射法使表1～表8所示的第1氧化物半导体层4’成膜。溅射条件如下，对象的组成使用了调整成能够获得期望的第1氧化物半导体层4’的组成。
对象：Zn-O(ZnO)
     Ga-Zn-O(GZO)
     Al-Zn-O(AZO)
     Zn-Sn-O(ZTO)
基板温度：室温
气压：5mTorr
氧分压：100×O2/(Ar+O2)＝4％
膜厚：20nm
第2氧化物半导体层4和第1氧化物半导体层4’的成膜在中途不向大气开放腔(chamber)，而是连续地进行了成膜。
如上所述，使第2氧化物半导体层4和第1氧化物半导体层4’成膜之后，通过光刻及湿蚀刻，形成图案。作为湿蚀刻液，使用了关东科学社制“ITO-07N”和“ELM-EZ1”。
接着，为了提高膜质，进行了预退火处理。预退火处理是在大气气氛下在350℃下进行了1个小时。
接着，使用纯Mo，通过剥离法形成了源/漏电极5。具体而言，使用光致抗蚀剂形成图案后，通过DC溅射法使Mo薄膜成膜(膜厚为100nm)。源/漏电极用Mo薄膜的成膜方法与前述的栅电极的情况相同。接着，在丙酮液中实施超声波清洗，除去无用的光致抗蚀剂，使TFT的沟道长成为10μm、沟道宽度成为200μm。
由此，形成源/漏电极5之后，形成了用于保护氧化物半导体层(4、4’)的保护膜6。作为保护膜6，使用SiO2(膜厚为200nm)和SiN(膜厚为200nm)的层叠膜(总膜厚为400nm)。上述SiO2及SiN的形成使用SUMCO公司制“PD-220NL”，并使用等离子CVD法来进行。在本实施例中，不进行基于N2O气体的等离子处理，而是依次形成SiO2层及SiN层。SiO2层的形成使用了N2O及SiH4的混合气体，SiN层的形成使用了SiH4、N2、NH3的混合气体。两者的成膜功率都为100W，成膜温度都为150℃。
接着，通过光刻及干蚀刻，在保护膜6中形成用于晶体管特性评价用探索的接触孔7。接着，使用DC溅射法，在载流子气体：氩气及氧气的混合气体、成膜功率：200W、气压：5mTorr的条件下，使ITO膜(膜厚80nm)成膜作为透明导电膜8，制作图1的TFT，进行了后述的试验。
另外，通过XPS(X-ray photoelectron spectroscopy)测量，调查了第1氧化物半导体层的表面的氧化处理层的有无。其结果，确认了通过本实施例制作的样品中，表面附近(5nm)的含氧量(原子％)的峰值强度与表面附近以外的区域相比高2原子％以上，且没有形成氧化处理层。
此外，第1氧化物半导体层4’和第2氧化物半导体层4的金属元素的各含有量是通过XPS(X-ray Photoelectron Spectroscopy)法分析的。
对这样得到的各TFT，如以下(1)所示那样测量了晶体管特性，并评价了(2)载流子移动度(场效应移动度)、(3)SS值及(4)压力耐性。
(1)晶体管特性的测量
晶体管特性(漏极电流-栅极电压特性、Id-Vg特性)的测量使用了Agilent technologies株式会社制“4156C”的半导体参数分析器。详细的测量条件如下。
源极电压：0V
漏极电压：10V
栅极电压：-30～30V(测量间隔：0.25V)
(2)载流子移动度(场效应移动度)
载流子移动度(场效应移动度)采用以下的式(1)来在饱和区域计算出移动度。
[式1]
I d = 1 2 μ FE C OX W L ( V gs - V th ) 2 · · · ( 1 )
在式(1)中，
Id：漏极电流
μFE：场效应移动度(饱和移动度)
Cox：绝缘膜的电容
W：沟道宽度
L：沟道长度
Vgs：栅极电压
Vth.阈值电压
在本实施例中，将这样得到的饱和移动度在5cm2/Vs以上的情况评价为○(移动度高)，将移动度小于5cm2/Vs的情况评价为×。
(3)SS值
将使漏极电流增加一位所需的栅极电压的最小值设为SS值。在本实施例中，将这样得到的SS值在1.0V/decade以下的情况评价为○(SS值低)，将上述SS值超过1.0V/decade的情况评价为×。
(4)压力耐性的评价(作为压力施加光照射+负偏压)
在本实施例中，模拟了实际驱动面板时的环境(压力)，进行了在向栅电极施加负偏压的同时照射光的压力施加试验。压力施加条件如下。作为光的波长，选择了接近氧化物半导体的带隙且晶体管特性容易变动的400nm左右。
栅极电压：-20V
源极电压：0V
漏极电压：10V
基板温度：60℃
光压力
波长：400nm
照度(照射到TFT的光的强度)：0.1μW/cm2
光源：OPTOSUPPLY公司制LED(通过ND滤波器调整光量)
压力施加时间：3小时
并且，在本实施例中，将漏极电流在导通电流与截止电流之间的1nA附近时的电压定义为阈值电压，然后测量了施加压力前后的阈值电压的变化量(偏移量)。在此，阈值电压是指，简单解释的话就是晶体管从截止状态(漏极电流低的状态)转移到导通状态(漏极电流高的状态)时的栅极电压的值。在本实施例中，将这样得到的偏移量在5V以下的情况评价为○(压力耐性出色)，将偏移量超过5V的情况评价为×。
在表1～表8中统一示出这些结果。
[表1]
Figure BDA0000399121210000131
[表2]
Figure BDA0000399121210000141
[表3]
[表4]
Figure BDA0000399121210000161
[表5]
Figure BDA0000399121210000171
[表6]
Figure BDA0000399121210000181
[表7]
Figure BDA0000399121210000191
[表8]
Figure BDA0000399121210000192
在各表中，“第1氧化物半导体层的组成比＝-”(例如表1的No.1等)是作为半导体层而仅使用第2氧化物半导体层、未形成第1氧化物半导体层的例，相当于现有例。
从表1～8中可观察如下现象。即，在第1氧化物半导体层中，Zn占金属元素整体的含有量在50原子％以上的例的TFT特性很出色，该Zn的含有量小于50原子％的例中饱和移动度、SS值、压力耐性都不满足合格基准，TFT特性差。
符号说明
1   基板
2   栅电极
3   栅极绝缘膜
4   第2氧化物半导体层
4’ 第1氧化物半导体层
5   源/漏电极
6   保护膜
7   接触孔
8   透明导电膜
9   蚀刻阻挡层

Claims (8)

1.一种薄膜晶体管构造，在基板上至少从基板侧依次具备氧化物半导体层、源电极/漏电极和保护膜，该薄膜晶体管构造的特征在于，
上述氧化物半导体层是第1氧化物半导体层和第2氧化物半导体层的层叠体，
上述第1氧化物半导体层中的Zn占金属元素整体的含有量为50原子％以上，且形成在源/漏电极以及保护膜侧，
上述第2氧化物半导体层包括Sn、和从由In、Ga以及Zn构成的组中选择的至少一种元素，并形成在基板侧，而且
上述第1氧化物半导体层、与上述源/漏电极及保护膜直接接触。
2.一种薄膜晶体管构造，在基板上至少从基板侧依次具备氧化物半导体层、蚀刻阻挡层和源/漏电极，该薄膜晶体管构造的特征在于，
上述氧化物半导体层为第1氧化物半导体层和第2氧化物半导体层的层叠体，
上述第1氧化物半导体层中的Zn占金属元素整体的含有量为50原子％以上且形成在蚀刻阻挡层以及源/漏电极侧，
上述第2氧化物半导体层包括从由In、Ga以及Zn构成的组中选择的至少一种元素和Sn，并形成在基板侧，而且
上述第1氧化物半导体层与上述蚀刻阻挡层及源/漏电极直接接触。
3.根据权利要求1所述的薄膜晶体管构造，其中，
上述第1氧化物半导体层作为金属元素还包括从由Al、Ga及Sn构成的组中选择的1种以上的元素。
4.根据权利要求2所述的薄膜晶体管构造，其中，
上述第1氧化物半导体层作为金属元素还包括从由Al、Ga及Sn构成的组中选择的1种以上的元素。
5.根据权利要求1所述的薄膜晶体管构造，其中，
上述保护膜通过化学气相沉积(CVD)法形成。
6.根据权利要求2所述的薄膜晶体管构造，其中，
上述蚀刻阻挡层通过化学气相沉积(CVD)法形成。
7.一种薄膜晶体管，具备权利要求1～6中任一项所述的薄膜晶体管构造。
8.一种显示装置，具备权利要求7所述的薄膜晶体管。
CN201280019557.9A 2011-04-22 2012-04-19 薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置 Active CN103493209B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011096442 2011-04-22
JP2011-096442 2011-04-22
PCT/JP2012/060578 WO2012144557A1 (ja) 2011-04-22 2012-04-19 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
CN103493209A true CN103493209A (zh) 2014-01-01
CN103493209B CN103493209B (zh) 2017-02-15

Family

ID=47041662

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280019704.2A Expired - Fee Related CN103493210B (zh) 2011-04-22 2012-04-19 薄膜晶体管构造、以及具备该构造的薄膜晶体管和显示装置
CN201280019557.9A Active CN103493209B (zh) 2011-04-22 2012-04-19 薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280019704.2A Expired - Fee Related CN103493210B (zh) 2011-04-22 2012-04-19 薄膜晶体管构造、以及具备该构造的薄膜晶体管和显示装置

Country Status (6)

Country Link
US (2) US9379248B2 (zh)
JP (2) JP5977569B2 (zh)
KR (2) KR101510983B1 (zh)
CN (2) CN103493210B (zh)
TW (2) TWI514586B (zh)
WO (2) WO2012144557A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304652A (zh) * 2015-11-25 2016-02-03 深圳市华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
CN109075205A (zh) * 2016-03-02 2018-12-21 国立大学法人东京工业大学 氧化物半导体化合物、具备氧化物半导体化合物的层的半导体元件和层叠体
CN111697005A (zh) * 2020-05-25 2020-09-22 福建华佳彩有限公司 一种阵列基板及其制作方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5977569B2 (ja) * 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
US9362313B2 (en) 2012-05-09 2016-06-07 Kobe Steel, Ltd. Thin film transistor and display device
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR101568631B1 (ko) 2012-06-06 2015-11-11 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5722293B2 (ja) 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
JP6068327B2 (ja) * 2012-12-28 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
KR102194235B1 (ko) * 2013-09-05 2020-12-22 삼성전자주식회사 박막 트랜지스터 및 그 구동 방법
CN110806663A (zh) 2013-09-13 2020-02-18 株式会社半导体能源研究所 显示装置
JPWO2015059850A1 (ja) 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
KR102169013B1 (ko) 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
JP6237279B2 (ja) 2014-01-31 2017-11-29 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
KR101878161B1 (ko) * 2015-02-12 2018-07-13 주성엔지니어링(주) 박막 트랜지스터 및 그 제조방법
KR102329294B1 (ko) 2015-04-30 2021-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102360845B1 (ko) 2015-06-15 2022-02-10 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10818856B2 (en) * 2017-05-18 2020-10-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for fabricating thin film transistor, method for fabricating array substrate, and a display apparatus
JP6841184B2 (ja) * 2017-08-07 2021-03-10 日立金属株式会社 半導体装置の製造方法
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
CN109887936B (zh) * 2019-03-25 2021-01-29 合肥京东方光电科技有限公司 阵列基板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
CN101630692A (zh) * 2008-07-14 2010-01-20 三星电子株式会社 沟道层和包括该沟道层的晶体管
CN101752428A (zh) * 2008-12-12 2010-06-23 佳能株式会社 场效应晶体管、场效应晶体管的制造方法和显示装置
CN101866952A (zh) * 2009-04-16 2010-10-20 株式会社半导体能源研究所 半导体装置及其制造方法
CN101944506A (zh) * 2009-07-03 2011-01-12 株式会社半导体能源研究所 具有晶体管的显示装置及其制造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4234006B2 (ja) 2001-07-17 2009-03-04 出光興産株式会社 スパッタリングターゲットおよび透明導電膜
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR101141868B1 (ko) 2005-09-01 2012-05-11 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 투명 전극
KR101080527B1 (ko) 2005-09-20 2011-11-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 투명 전극
KR101314946B1 (ko) 2005-09-27 2013-10-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 터치 패널용 투명 전극
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5358891B2 (ja) 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20100006837A1 (en) * 2008-07-09 2010-01-14 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor
JP5123768B2 (ja) 2008-07-10 2013-01-23 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010050165A (ja) 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
KR101516050B1 (ko) 2008-08-27 2015-05-04 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
KR101238823B1 (ko) * 2008-11-21 2013-03-04 한국전자통신연구원 박막 트랜지스터 및 그의 제조 방법
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JPWO2010098100A1 (ja) 2009-02-27 2012-08-30 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
JP2011029373A (ja) * 2009-07-24 2011-02-10 Sharp Corp 薄膜トランジスタ基板及びその製造方法
KR101361303B1 (ko) 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
WO2011013682A1 (ja) 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2011013596A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP5503667B2 (ja) * 2009-11-27 2014-05-28 株式会社日立製作所 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101035357B1 (ko) 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
CN102804360B (zh) * 2009-12-25 2014-12-17 株式会社半导体能源研究所 半导体装置
KR101597214B1 (ko) 2010-01-14 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR101700882B1 (ko) * 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012099661A (ja) * 2010-11-02 2012-05-24 Idemitsu Kosan Co Ltd 酸化物半導体の製造方法
JP2012119664A (ja) 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5977569B2 (ja) * 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
CN101630692A (zh) * 2008-07-14 2010-01-20 三星电子株式会社 沟道层和包括该沟道层的晶体管
CN101752428A (zh) * 2008-12-12 2010-06-23 佳能株式会社 场效应晶体管、场效应晶体管的制造方法和显示装置
CN101866952A (zh) * 2009-04-16 2010-10-20 株式会社半导体能源研究所 半导体装置及其制造方法
CN101944506A (zh) * 2009-07-03 2011-01-12 株式会社半导体能源研究所 具有晶体管的显示装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304652A (zh) * 2015-11-25 2016-02-03 深圳市华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
CN105304652B (zh) * 2015-11-25 2018-04-03 深圳市华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
CN109075205A (zh) * 2016-03-02 2018-12-21 国立大学法人东京工业大学 氧化物半导体化合物、具备氧化物半导体化合物的层的半导体元件和层叠体
CN111697005A (zh) * 2020-05-25 2020-09-22 福建华佳彩有限公司 一种阵列基板及其制作方法

Also Published As

Publication number Publication date
KR101510983B1 (ko) 2015-04-10
TW201306266A (zh) 2013-02-01
TWI514586B (zh) 2015-12-21
US20140319512A1 (en) 2014-10-30
CN103493210A (zh) 2014-01-01
US9379248B2 (en) 2016-06-28
JP2012235105A (ja) 2012-11-29
KR101510581B1 (ko) 2015-04-08
WO2012144557A1 (ja) 2012-10-26
KR20130140897A (ko) 2013-12-24
CN103493209B (zh) 2017-02-15
WO2012144556A1 (ja) 2012-10-26
US20140054588A1 (en) 2014-02-27
CN103493210B (zh) 2016-11-09
KR20130137025A (ko) 2013-12-13
JP5977569B2 (ja) 2016-08-24
TWI501403B (zh) 2015-09-21
US9093542B2 (en) 2015-07-28
JP2012235104A (ja) 2012-11-29
TW201306267A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
CN103493209A (zh) 薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
CN104272463B (zh) 薄膜晶体管和显示装置
TWI517391B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
KR102124867B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
CN103229303A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
TW201248783A (en) Wiring structure and sputtering target
CN103270602A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
CN104620365A (zh) 薄膜晶体管和显示装置
CN103415926A (zh) 薄膜晶体管的半导体层用氧化物，具备上述氧化物的薄膜晶体管的半导体层和薄膜晶体管
Raja et al. Aging effects on the stability of nitrogen-doped and un-doped InGaZnO thin-film transistors
CN105247684B (zh) 用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示装置
JP5645737B2 (ja) 薄膜トランジスタ構造および表示装置
CN111226307A (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
JP7384777B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
TWI718952B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材
CN113348562B (zh) 氧化物半导体薄膜、薄膜晶体管及溅射靶
JP2014082424A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230324

Address after: South Korea Gyeonggi Do Yongin

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Japan Hyogo Prefecture

Patentee before: Kobe Steel, Ltd.

Patentee before: SAMSUNG DISPLAY Co.,Ltd.

TR01 Transfer of patent right