JP6068327B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP6068327B2
JP6068327B2 JP2013272886A JP2013272886A JP6068327B2 JP 6068327 B2 JP6068327 B2 JP 6068327B2 JP 2013272886 A JP2013272886 A JP 2013272886A JP 2013272886 A JP2013272886 A JP 2013272886A JP 6068327 B2 JP6068327 B2 JP 6068327B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
source
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013272886A
Other languages
English (en)
Other versions
JP2014143414A (ja
Inventor
森田　晋也
晋也 森田
元隆 越智
元隆 越智
後藤　裕史
裕史 後藤
釘宮　敏洋
敏洋 釘宮
研太 廣瀬
研太 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2013272886A priority Critical patent/JP6068327B2/ja
Publication of JP2014143414A publication Critical patent/JP2014143414A/ja
Application granted granted Critical
Publication of JP6068327B2 publication Critical patent/JP6068327B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Inorganic Chemistry (AREA)

Description

本発明は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）とその製造方法に関する。
アモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリア移動度（電界効果移動度とも呼ばれる。以下、単に「移動度」と呼ぶ場合がある。）を有し、光学バンドギャップが大きく、低温で成膜できる。よって、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。
前記酸化物半導体として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）からなるアモルファス酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下「ＩＧＺＯ」と呼ぶ場合がある。）や、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、および酸素（Ｏ）からなるアモルファス酸化物半導体（Ｉｎ−Ｚｎ−Ｓｎ−Ｏ、以下「ＩＺＴＯ」と呼ぶ場合がある。）が、高い移動度を有するため用いられている。
また、前記酸化物半導体を用いたボトムゲート型ＴＦＴの構造は、図１（ａ）に示す、エッチストッパー層９を有するエッチストップ型（ＥＳＬ型）と、図１（ｂ）に示す、エッチストッパー層を有しないバックチャネルエッチ型（ＢＣＥ型）との２種類に大別される。
前記図１（ｂ）のエッチストッパー層を有しないＢＣＥ型ＴＦＴは、製造工程において、エッチストッパー層形成の工程が必要ないため、生産性に優れている。
しかし、このＢＣＥ型ＴＦＴの製造工程では次の様な問題がある。即ち、酸化物半導体層の上にソース−ドレイン電極用薄膜が形成され、このソース−ドレイン電極用薄膜に対し、パターニングをする際にウェットエッチング液（例えばリン酸、硝酸、酢酸などを含む酸系エッチング液）が用いられる。酸化物半導体層の前記酸系エッチング液にさらされた部分は、削れたりダメージを受け、その結果、ＴＦＴ特性が低下するといった問題が生じ得る。
例えば前述したＩＧＺＯは、ソース−ドレイン電極のウェットエッチング液として使用される無機酸系ウェットエッチング液に対する可溶性が高く、無機酸系ウェットエッチング液によって極めて容易にエッチングされる。そのため、ＩＧＺＯ膜が消失してＴＦＴの作製が困難となったり、ＴＦＴ特性が低下する等の問題がある。
上記ＢＣＥ型ＴＦＴにおいて、酸化物半導体層のダメージを抑制する技術として、例えば下記の特許文献１〜３の技術が提案されている。これらの技術は、酸化物半導体層とソース−ドレイン電極との間に、犠牲層（または陥入部）を形成することによって、酸化物半導体層へのダメージを抑制するものである。しかし、上記犠牲層（または陥入部）形成のためには、工程を増加させる必要がある。また、非特許文献１には、酸化物半導体層表面のダメージ層を除去することが示されているが、該ダメージ層を均一に除去することは困難である。
特開２０１２−１４６９５６号公報 特開２０１１−５４８１２号公報 特開２００９−４７８７号公報
Ｃ．−Ｊ．Ｋｉｍ ｅｔ．ａｌ，Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｌｅｔｔ．１２（４），Ｈ９５−Ｈ９７（２００９）
本発明は上記事情に鑑みてなされたものであり、その目的は、エッチストッパー層を有しないＢＣＥ型ＴＦＴであって、高い電界効果移動度を維持しつつ、ストレス耐性に優れた（即ち、光やバイアスストレスなどに対してしきい値電圧の変化量が小さい）酸化物半導体層を備えたＴＦＴを提供することにある。
前記課題を解決し得た本発明の薄膜トランジスタは、基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、
前記酸化物半導体層は、ＳｎおよびＩｎ、ならびにＧａとＺｎの少なくとも１種と、Ｏとから構成される第１酸化物半導体層と、Ｉｎ、Ｚｎ、Ｓｎ、およびＧａよりなる群から選択される１以上の元素と、Ｏとから構成される第２酸化物半導体層と、を有する積層体であり、
前記第２酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、前記第１酸化物半導体層は、前記第２酸化物半導体層と前記保護膜または前記ソース−ドレイン電極との間に形成されており、且つ、
薄膜トランジスタの積層方向断面において、［１００×（ソース−ドレイン電極端直下の第１酸化物半導体層の膜厚−第１酸化物半導体層中央部の膜厚）／ソース−ドレイン電極端直下の第１酸化物半導体層の膜厚］により求められる値が、５％以下であるところに特徴を有する。
本発明の好ましい実施形態において、前記第１酸化物半導体層の表面をＸ線光電子分光法で測定した場合に、酸素１ｓスペクトルにおける最も強度の高いピークのエネルギーが５２９．０〜５３１．３ｅＶの範囲内にある。
本発明の好ましい実施形態において、前記第１酸化物半導体層は、全金属元素に対するＳｎの含有量が５原子％以上５０原子％以下を満たす。
本発明の好ましい実施形態において、前記第１酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎとＯとから構成され、かつＩｎ、Ｇａ、Ｚｎ、およびＳｎの合計量を１００原子％とした場合に、Ｉｎの含有量は１５原子％以上２５原子％以下、Ｇａの含有量は５原子％以上２０原子％以下、Ｚｎの含有量は４０原子％以上６０原子％以下、およびＳｎの含有量は５原子％以上２５原子％以下を満たす。
本発明の好ましい実施形態において、前記第１酸化物半導体層は、Ｚｎを含み、かつその表層のＺｎ濃度（単位：原子％）が、該第１酸化物半導体層のＺｎの含有量（単位：原子％）の１．０〜１．６倍である。
本発明の好ましい実施形態において、前記ソース−ドレイン電極は、導電性酸化物層を含み、かつ該導電性酸化物層が前記酸化物半導体層と直接接合している。
本発明の好ましい実施形態において、前記ソース−ドレイン電極は、導電性酸化物層からなる。
本発明の好ましい実施形態において、前記ソース−ドレイン電極は、酸化物半導体層側から順に、導電性酸化物層と；Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む１以上の金属層（Ｘ層、Ａｌ合金層を含む）と；の積層構造を有する。
本発明の好ましい実施形態において、前記金属層（Ｘ層）は、酸化物半導体層側から順に、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む金属層（Ｘ２層）と；純Ａｌ層、Ａｌ合金層、純Ｃｕ層、およびＣｕ合金層よりなる群から選択される１以上の金属層（Ｘ１層）と；の積層構造を有する。
本発明の好ましい実施形態において、前記金属層（Ｘ層）は、酸化物半導体層側から順に、純Ａｌ層、Ａｌ合金層、純Ｃｕ層、およびＣｕ合金層よりなる群から選択される１以上の金属層（Ｘ１層）と；Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む金属層（Ｘ２層）と；の積層構造を有する。
本発明の好ましい実施形態において、前記金属層（Ｘ層）は、酸化物半導体層側から順に、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む金属層（Ｘ２層）と；純Ａｌ層、Ａｌ合金層、純Ｃｕ層、およびＣｕ合金層よりなる群から選択される１以上の金属層（Ｘ１層）と；Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む金属層（Ｘ２層）と；の積層構造を有する。
本発明の好ましい実施形態において、前記Ａｌ合金層は、Ｎｉ、Ｃｏ、Ｃｕ、Ｇｅ、Ｔａ、Ｍｏ、Ｈｆ、Ｚｒ、Ｔｉ、Ｎｂ、Ｗ、および希土類元素よりなる群から選択される１種以上の元素を０．１原子％以上含む。
本発明の好ましい実施形態において、前記導電性酸化物層はアモルファス構造である。
本発明の好ましい実施形態において、前記導電性酸化物層は、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される１種以上の元素と、Ｏとから構成される。
本発明の好ましい実施形態において、前記ソース−ドレイン電極は、酸化物半導体層側から順に、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素からなるバリアメタル層と；Ａｌ合金層と；の積層構造を有する。
本発明の好ましい実施形態において、前記ソース−ドレイン電極におけるバリアメタル層は、純ＭｏまたはＭｏ合金からなる。
本発明の好ましい実施形態において、前記ソース−ドレイン電極におけるＡｌ合金層は、ＮｉおよびＣｏよりなる群から選択される１種以上の元素を合計で０．１〜４原子％含む。
本発明の好ましい実施形態において、前記ソース−ドレイン電極におけるＡｌ合金層は、ＣｕおよびＧｅよりなる群から選択される１種以上の元素を合計で０．０５〜２原子％含む。
本発明の好ましい実施形態において、前記ソース−ドレイン電極におけるＡｌ合金層は、更に、Ｎｄ、Ｙ、Ｆｅ、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｍｇ、Ｃｒ、Ｍｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｉｒ、Ｐｔ、Ｌａ、Ｇｄ、Ｔｂ、Ｄｙ、Ｓｒ、Ｓｍ、ＧｅおよびＢｉよりなる群から選択される少なくとも１種の元素を含む。
本発明の好ましい実施形態において、前記ソース−ドレイン電極におけるＡｌ合金層は、Ｎｄ、ＬａおよびＧｄよりなる群から選択される少なくとも１種の元素を含む。
本発明には、前記薄膜トランジスタの製造方法も含まれる。該製造方法は、前記酸化物半導体層上に形成された前記ソース−ドレイン電極のパターニングを、酸系エッチング液を用いて行い、その後、前記酸化物半導体層の少なくとも酸系エッチング液にさらされた部分に対し、酸化処理を行ってから、前記保護膜を形成するところに特徴を有する。
好ましい実施形態において、前記酸化処理は、熱処理およびＮ2Ｏプラズマ処理の少なくとも一つ（より好ましくは熱処理およびＮ2Ｏプラズマ処理）である。
好ましい実施形態において、前記熱処理は、１３０℃以上（より好ましくは２５０℃以上）７００℃以下の加熱温度で行う。
本発明によれば、ＢＣＥ型ＴＦＴの製造工程で、ソース−ドレイン電極形成時に使用の酸系エッチング液にさらされる第１酸化物半導体層を、Ｓｎを含むものとし、かつ該酸化物半導体層は、前記酸系エッチング液にさらされた後に酸化処理が施されるため、該酸化物半導体層の膜厚が均一でかつ該酸化物半導体層の表面状態が良好な、ストレス耐性に優れたＢＣＥ型ＴＦＴを提供できる。
また、本発明の方法によれば、ソース−ドレイン電極の形成をウェットエッチングで行うことができるため、特性の高い表示装置を容易かつ低コストで得ることができる。
更に本発明のＴＦＴは、上述の通りエッチストッパー層を有していないため、ＴＦＴ製造工程におけるマスク形成工程数が少なく、十分にコストを削減することができる。またＢＣＥ型ＴＦＴは、ＥＳＬ型ＴＦＴのようにエッチストッパー層とソース−ドレイン電極のオーバーラップ部分がないため、ＥＳＬ型ＴＦＴよりもＴＦＴの小型化が可能である。
図１（ａ）は、従来の薄膜トランジスタ（ＥＳＬ型）を説明するための概略断面図であり、図１（ｂ）は、本発明の薄膜トランジスタ（ＢＣＥ型）を説明するための概略断面図である。 図２（ａ）〜（ｅ）は、本発明の薄膜トランジスタにおけるソース−ドレイン電極の断面構造を模式的に示す図である。 図３は、本発明の薄膜トランジスタを説明するための概略断面図である。 図４は、実施例における本発明例のＦＥ−ＳＥＭ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ−Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）観察写真であり、図４（ｂ）は、図４（ａ）の破線枠を拡大した写真である。 図５は、実施例における比較例のＦＥ−ＳＥＭ観察写真であり、図５（ｂ）は、図５（ａ）の破線枠を拡大した写真である。 図６は、実施例におけるストレス耐性試験結果（比較例）を示している。 図７は、実施例におけるストレス耐性試験結果（本発明例）を示している。 図８は、実施例におけるＸ線光電子分光分析（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ、ＸＰＳ）観察結果を示している。 図９は、実施例における分析試料１のＸＰＳ（Ｘ線光電子分光分析）観察結果を示している。 図１０は、実施例における分析試料２のＸＰＳ（Ｘ線光電子分光分析）観察結果を示している。 図１１は、実施例におけるＸＰＳ（Ｘ線光電子分光分析）観察結果（酸化物半導体層の膜厚方向の組成分布測定結果）を示している。 図１２は、実施例における熱処理温度と表層Ｚｎ濃度比の関係を示す図である。
本発明者らは、ＢＣＥ型ＴＦＴにおいて、前記課題を解決するために鋭意研究を重ねた。その結果、
・第１酸化物半導体層と第２酸化物半導体層の積層体である酸化物半導体層の、ソース−ドレイン電極形成時に酸系エッチング液にさらされる第１酸化物半導体層を、特にＳｎを含むものとすること；および、
・ＴＦＴ製造工程において、ソース−ドレイン電極形成後、即ち、酸エッチングを行った後に、前記酸化物半導体層、特には第１酸化物半導体層の、少なくとも酸系エッチング液にさらされた部分に対し、後述する酸化処理を施すこと；
によって、ウェットエッチング（酸エッチング）によるコンタミやダメージを除去できた。そしてその結果、酸化物半導体層の膜厚が均一でかつ良好なストレス耐性を有するＴＦＴが得られることを見出し、本発明を完成した。
まず、本発明の酸化物半導体層の成分組成と構成について説明する。
本発明のＴＦＴにおける酸化物半導体層は、第１酸化物半導体層と第２酸化物半導体層の積層体であって、ソース−ドレイン電極形成時に酸系エッチング液にさらされる第１酸化物半導体層が、ＳｎおよびＩｎ(特にＳｎ)を必須成分として含むところに特徴を有する。
以下、第１酸化物半導体層、第２酸化物半導体層のそれぞれについて説明する。
［第１酸化物半導体層］
第１酸化物半導体層は、Ｓｎを含むことによって、酸系エッチング液による該酸化物半導体層のエッチングが抑制され、酸化物半導体層の表面を平滑に保つことができる。第１酸化物半導体層は、更にＩｎを含む。更にはＧａとＺｎの少なくとも１種を含む。
第１酸化物半導体層のＳｎ量（第１酸化物半導体層中に含まれる全金属元素に対する割合をいう。以下、他の金属元素量についても同じ）は、上記効果を十分に発揮させるため５原子％以上とすることが好ましく、９原子％以上とすることがより好ましい。更に好ましくは１５原子％以上、より更に好ましくは１９原子％以上である。
一方、第１酸化物半導体層のＳｎ量が多すぎると、ストレス耐性が低下すると共に、酸化物半導体層の加工用ウェットエッチング液に対するエッチングレートが低下する場合がある。よって上記Ｓｎ量は、５０原子％以下であることが好ましく、３０原子％以下とすることがより好ましく、更に好ましくは２８原子％以下、より更に好ましくは２５原子％以下である。
ソース−ドレイン電極形成のためのウェットエッチング時に、第１酸化物半導体層は酸系エッチング液にさらされる。しかし上記の通り第１酸化物半導体層を、Ｓｎを含むものとすることにより、該酸化物半導体層のエッチングが抑えられる。より具体的には、酸系エッチング液による酸化物半導体層のエッチングレートが、１Å／ｓｅｃ以下に抑えられる。その結果、得られるＴＦＴは、ソース−ドレイン電極端直下の酸化物半導体層の膜厚と、酸化物半導体層中央部（ソース電極端とドレイン電極端とを結ぶ最短線の中間地点をいう）の膜厚との差［１００×（ソース−ドレイン電極端直下の酸化物半導体層の膜厚−酸化物半導体層中央部の膜厚）／ソース−ドレイン電極端直下の酸化物半導体層の膜厚］が、５％以下に抑えられる。上記膜厚の差が５％よりも大きく、均一にエッチングされていない場合、酸化物半導体層の同一面内において金属元素間でエッチング差が生じ、組成ズレを招く。前記膜厚の差は、好ましくは３％以下であり、最も好ましくは差がないこと、即ち０％である。
第１酸化物半導体層は、更にＩｎを含む。Ｉｎは、酸化物半導体層の抵抗低減に有効な元素である。このような効果を有効に発現させるため、Ｉｎ量は、好ましくは１原子％以上、より好ましくは３原子％以上、更に好ましくは５原子％以上とする。より更に好ましくは１５原子％以上である。一方、Ｉｎ量が多すぎるとストレス耐性が低下しやすいため、Ｉｎ量は、好ましくは２５原子％以下、より好ましくは２３原子％以下、更に好ましくは２０原子％以下とする。
第１酸化物半導体層は、更にＧａとＺｎの少なくとも１種を含む。
Ｇａは、酸素欠損の発生を抑制し、ストレス耐性向上に有効な元素である。このような効果を有効に発現させるべくＧａを含有させる場合、Ｇａ量は、好ましくは５原子％以上、より好ましくは１０原子％以上、更に好ましくは１５原子％以上とするのがよい。一方、Ｇａ量が多すぎると、電子の電導パスを担っているＩｎやＳｎの含有量が相対的に低下し、その結果、移動度が低下する場合がある。よってＧａ量は、好ましくは４０原子％以下、より好ましくは３０原子％以下、更に好ましくは２５原子％以下、より更に好ましくは２０原子％以下とする。
Ｚｎは、ウェットエッチングレートに影響を及ぼす元素であり、酸化物半導体層の加工時のウェットエッチング性向上に寄与する元素である。またＺｎは、安定的なアモルファス構造の酸化物半導体層を得て、ＴＦＴの安定かつ良好なスイッチング動作確保に有効な元素でもある。これらの効果を十分に発揮させるには、Ｚｎ量を好ましくは３５原子％以上、より好ましくは４０原子％以上、更に好ましくは４５原子％以上とするのがよい。一方、Ｚｎ量が多すぎると、酸化物半導体層の加工時にウェットエッチングレートが早くなりすぎて、所望のパターン形状とすることが困難となりやすい。また、酸化物半導体薄膜が結晶化したり、ＩｎやＳｎなどの含有量が相対的に減少してストレス耐性が悪化する場合がある。よってＺｎ量は、好ましくは６５原子％以下、より好ましくは６０原子％以下とする。
第１酸化物半導体層として、Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏ（ＩＧＺＴＯ）等が挙げられる。
前記第１酸化物半導体層が、前記Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏ（ＩＧＺＴＯ）、即ち、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎとＯとから構成される場合であって、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎの合計量を１００原子％とした場合、Ｉｎの含有量は１５原子％以上２５原子％以下、Ｇａの含有量は５原子％以上２０原子％以下、Ｚｎの含有量は４０原子％以上６０原子％以下、およびＳｎの含有量は５原子％以上２５原子％以下を満たすことが好ましい。
第１酸化物半導体層の組成は、上記各金属元素のバランスを考慮し、所望とする特性が有効に発揮されるよう、適切な範囲を設定することが好ましい。例えば第１酸化物半導体層に含まれるＩｎ、ＧａおよびＳｎの比率が、Ｉｎ：Ｇａ：Ｓｎ（原子比）＝１：１：１〜２：２：１を満たすことが挙げられる。
［第２酸化物半導体層］
第２酸化物半導体層は、Ｉｎ、Ｚｎ、Ｓｎ、およびＧａよりなる群から選択される１以上の元素と、Ｏとから構成される。
この第２酸化物半導体層を構成する金属元素（Ｉｎ、Ｚｎ、Ｓｎ、Ｇａ）の各金属間の比率は、これら金属を含む酸化物がアモルファス相を有し、且つ、半導体特性を示す範囲であれば特に限定されない。上記第１酸化物半導体層に含まれうる金属元素について説明した通り、金属元素の含有量は、移動度やウェットエッチング特性に影響を及ぼす。よって、第２酸化物半導体層に含まれる金属元素の含有量も適宜調整することが望ましい。例えば、ウェットエッチング時のエッチングレートは第１酸化物半導体層と第２酸化物半導体層とでほぼ同程度とすることが望ましいため、エッチングレート比がほぼ同程度（エッチングレート比で０．１〜４倍）となるように成分組成を調整すればよい。
第２酸化物半導体層として、Ｉｎ−Ｚｎ−Ｓｎ−Ｏ（ＩＺＴＯ）の他に、ＩＴＯ、ＩＧＺＯ、ＴＧＺＯ（Ｓｎ−Ｇａ−Ｚｎ−Ｏ）等が挙げられる。
第１酸化物半導体層と第２酸化物半導体層の最も好ましい組み合わせは、第１酸化物半導体層がＩｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏ（ＩＧＺＴＯ）膜、第２酸化物半導体層がＩＺＴＯ膜の組み合わせである。
第１酸化物半導体層の厚さは特に限定されない。例えば該厚さを、好ましくは２０ｎｍ以上、より好ましくは３０ｎｍ以上、好ましくは５０ｎｍ以下、より好ましくは４０ｎｍ以下とすることが挙げられる。
第２酸化物半導体層の厚さも特に限定されない。基板面内の特性（移動度、Ｓ値、ＶｔｈなどのＴＦＴ特性）を安定的に発揮させる観点からは、前記厚さを、好ましくは５ｎｍ以上、より好ましくは１０ｎｍ以上とするのがよい。一方、酸化物半導体層の良好な加工性確保のためには、前記厚さを、好ましくは１００ｎｍ以下、より好ましく５０ｎｍ以下とするのがよい。
第１酸化物半導体層と第２酸化物半導体層との合計膜厚の上限は、例えば、好ましくは１００ｎｍ以下、より好ましくは５０ｎｍ以下とすることが挙げられる。前記合計膜厚の下限は、上記各酸化物半導体層の効果を発揮しうる程度の膜厚を採用すればよい。
前記第１酸化物半導体層は、Ｚｎを含み、かつその表層のＺｎ濃度（表層Ｚｎ濃度、単位は原子％である。以下同じ）が、該第１酸化物半導体層のＺｎの含有量（単位は原子％である。以下同じ）の１．０〜１．６倍であることが好ましい。以下、第１酸化物半導体層の表層のＺｎ濃度について、この様に制御するに至ったことを含めて説明する。
酸化物半導体層のうち第１酸化物半導体層は、ＴＦＴ製造工程のソース−ドレイン電極加工時に使用の酸系エッチング液によりダメージを受け、該第１酸化物半導体層表面の組成変動が生じやすい。特にＺｎ酸化物は酸系エッチング液に溶解し易いため、第１酸化物半導体層表面のＺｎ濃度は低くなりやすい。本発明者らが確認したところ、この第１酸化物半導体層表面のＺｎ濃度が低くなることが、第１酸化物半導体層表面に酸素欠損が多く発生し、ＴＦＴ特性（移動度や信頼性）を低下させ得ることをまず突き止めた。
そこで、上記酸素欠損の発生を抑制すべく、第１酸化物半導体層の表面（保護膜と接する面）のＺｎ濃度（表層Ｚｎ濃度）に着目して検討を行った。その結果、この表層Ｚｎ濃度が、第１酸化物半導体層のＺｎ含有量の１．０倍以上であれば、酸素欠損が十分に回復するため好ましいことがわかった。前記第１酸化物半導体層のＺｎ含有量に対する前記表層Ｚｎ濃度の倍率（「表層Ｚｎ濃度／第１酸化物半導体層のＺｎ含有量」（原子比）。以下、この倍率を「表層Ｚｎ濃度比」という）は、より好ましくは１．１倍以上、更に好ましくは１．２倍以上である。前記表層Ｚｎ濃度比は、高くなるほど前記効果が高まるため好ましいが、本発明で推奨される製造条件を勘案すると、その上限は１．６倍以下となる。前記表層Ｚｎ濃度比は、より好ましくは１．５倍以下、更に好ましくは１．４倍以下である。前記表層Ｚｎ濃度比は、後述する実施例に記載の方法で求められる。また前記表層Ｚｎ濃度比は、後述する酸化処理（熱処理やＮ2Ｏプラズマ処理、特には熱処理、好ましくは後述の通り、より高温での熱処理）を行い、第１酸化物半導体層表面側へＺｎを拡散・濃化させることによって達成することができる。
本発明では、上記の通り、ソース−ドレイン電極形成時に使用の酸系エッチング液に対する耐性を確保するため、第１酸化物半導体層を特にＳｎを含むものとする。しかしこれだけでは、エッチストッパー層を有するＥＳＬ型ＴＦＴと比較して、良好なストレス耐性が得られない。そこで本発明では更に、ＴＦＴの製造工程において、ソース−ドレイン電極形成後であって保護膜形成前に、下記に詳述するとおり酸化処理を施す。
この酸化処理によって、酸系エッチング液にさらされてダメージ等を受けた酸化物半導体層の表面、特に、第１酸化物半導体層の表面が、酸エッチング前の状態に回復する。
詳細には次の通りである。即ち、ソース−ドレイン電極形成のためのウェットエッチング（酸エッチング）時に、酸系エッチング液にさらされた酸化物半導体層、特に、第１酸化物半導体層の表面に、ＯＨやＣといったコンタミネーションが取り込まれる。これらＯＨやＣといったコンタミネーションにより、酸素欠損が生じ、この酸素欠損が原因で電子トラップが形成され、ＴＦＴ特性が劣化しやすくなる。しかし上記ウェットエッチング後に酸化処理を施すことにより、上記コンタミネーションが酸素と置換、即ち、ＯＨやＣ等が除去されてウェットエッチング前の表面状態に回復（リカバリー）するため、ＢＣＥ型のＴＦＴであっても優れたＴＦＴ特性が得られる。
本発明者らは、このことを、後記の実施例（後記の図８）で詳述する通り、「酸化物半導体層形成直後（ａｓ−ｄｅｐｏｓｉｔｅｄ）」、「酸エッチング後」、および「酸化処理後」の各段階での酸化物半導体層の表面を、ＸＰＳ（Ｘ線光電子分光分析）で観察し、Ｏ１ｓスペクトルにおける最も強度の高いピークのエネルギーを対比することにより確認した。
前記酸化物半導体層形成直後（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）の表面のＯ（酸素）１ｓスペクトルピーク（後記図８の（１））は、ほぼ５３０．８ｅＶにある。しかし、上記ａｓ−ｄｅｐｏｓｉｔｅｄ状態の酸化物半導体層に対し上記酸エッチングを施した場合（酸化処理は行っていない状態。即ち、従来のＴＦＴ製造方法の場合に相当する）、酸化物半導体層表面のＯ１ｓスペクトルピーク（後記図８の（２））は、５３２．３ｅＶ（酸素欠損あり）に近づいており、ａｓ−ｄｅｐｏｓｉｔｅｄ状態の場合（ほぼ５３０．８ｅＶ）から、シフトしている。このピークシフトは、酸化物半導体層を構成する金属酸化物におけるＯが、付着したＯＨやＣに置換され、酸化物半導体層の表面が酸素欠損の状態にあることを意味している。
一方、上記酸エッチング後、更に酸化処理を行った場合、即ち、本発明のＴＦＴにおける第１酸化物半導体層表面のＯ１ｓスペクトルピーク（後記図１０の（３））は、上記酸エッチング後の酸化物半導体層表面のＯ１ｓスペクトルピークよりもエネルギーが小さく、ａｓ−ｄｅｐｏｓｉｔｅｄ状態のピークの方向へシフトしている。上記酸化処理後の酸化物半導体層表面のＯ１ｓスペクトルピークは、例えば５２９．０〜５３１．３ｅＶの範囲内である。尚、後述する実施例では、ほぼ５３０．８ｅＶ（５３０．８±０．５ｅＶの範囲内）にあり、前記酸化物半導体層形成直後のＯ１ｓスペクトルピークとほぼ同じ位置にある。このことから、酸化処理により、酸化物半導体層の表面は、上述の通りＯＨやＣ等が除去されて、ウェットエッチング前の表面状態に回復したと考えられる。
前記酸化処理としては、熱処理およびＮ2Ｏプラズマ処理の少なくとも一つが挙げられる。好ましくは熱処理とＮ2Ｏプラズマ処理の両方を行うことである。この場合、熱処理とＮ2Ｏプラズマ処理の順序は特に限定されない。
前記熱処理は、次の条件で行うことが挙げられる。即ち、加熱雰囲気は、例えば水蒸気雰囲気、酸素雰囲気とすることが挙げられる。加熱温度は、１３０℃以上とすることが好ましい。より好ましくは２５０℃以上であり、更に好ましくは３００℃以上であり、より更に好ましくは３５０℃以上である。一方、加熱温度が高すぎると、ソース−ドレイン電極を構成する材料が変質しやすい。よって加熱温度は７００℃以下とすることが好ましい。より好ましくは６５０℃以下である。尚、ソース−ドレイン電極を構成する材料の変質を抑える観点からは６００℃以下であることが更に好ましい。上記加熱温度での保持時間（加熱時間）は、５分以上とすることが好ましい。より好ましくは６０分以上である。上記加熱時間が長すぎてもスループットが悪く、一定以上の効果は期待できないので、上記加熱時間は、１２０分以下とすることが好ましく、より好ましくは９０分以下である。
前記Ｎ2Ｏプラズマ処理、即ち、Ｎ2Ｏガスによるプラズマ処理は、例えば、パワー：１００Ｗ、ガス圧：１３３Ｐａ、処理温度：２００℃、処理時間：１０秒〜２０分の条件で実施することが挙げられる。
本発明のＴＦＴは、酸化物半導体層が、上述した第１酸化物半導体層と第２酸化物半導体層との積層構造を備えていればよく、他の構成については特に限定されない。例えば基板上に、ゲート電極、ゲート絶縁膜、上記酸化物半導体層、ソース−ドレイン電極、および保護膜を少なくとも有していればよい。よって、ＴＦＴを構成する上記ゲート電極等は、通常用いられるものであれば特に限定されないが、ＴＦＴ特性を確実に高める観点からは、上記ソース−ドレイン電極の構成を下記の通り制御することが好ましい。
ソース−ドレイン電極が、純Ａｌや純Ｍｏ、Ａｌ合金、Ｍｏ合金等からなる場合、後述する酸化処理を施したときに、該電極の表面やエッチング加工された端部が酸化される場合がある。電極表面が酸化されて酸化物が形成されると、さらにその上に形成されるフォトレジストや保護膜との密着性が低下したり、画素電極とのコンタクト抵抗上昇など、ＴＦＴ特性や製造プロセスに悪影響を与える場合がある。また変色の問題もある。更に、電極の端部が酸化すると、酸化物半導体層とソース−ドレイン電極の間の電気抵抗が上昇するおそれがある。本発明者らの検討によれば、電極材料の端部が酸化することにより、Ｉｄ−Ｖｇ特性におけるＳ値が増加しやすく、ＴＦＴ特性（特には静特性）の劣化が生じ易いことがわかっている。
上記の理由から、本発明者らは、ソース−ドレイン電極として、酸化に対し電気的特性などの物性変化が少ない導電性酸化物層を含むものであって、該導電性酸化物層が前記酸化物半導体層と直接接合した形態とすれば、Ｓ値が増加する等の劣化現象を抑制でき、その結果、ＴＦＴの静特性（特にはＳ値）を劣化させることなく、光ストレス耐性を向上できることを見出した。
前記導電性酸化物層を構成する材料は、導電性を示す酸化物であってソース−ドレイン電極形成時に用いる酸系エッチング液（例えば、後述する実施例で用いるＰＡＮ系エッチング液）に溶解するものであれば限定されない。
前記導電性酸化物層は、好ましくはＩｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される１種以上の元素と、Ｏとから構成される。導電性酸化物として例えばＩＴＯやＩＺＯが代表的であるが、ＺＡＯ（Ａｌ添加ＺｎＯ）、ＧＺＯ（Ｇａ添加ＺｎＯ）等を用いることもできる。好ましくはＩＴＯ（Ｉｎ−Ｓｎ−Ｏ）やＩＺＯ（Ｉｎ−Ｚｎ−Ｏ）である。
前記導電性酸化物層は、アモルファス構造であることが好ましい。多結晶であるとウェットエッチングにより残渣が生じたり、エッチングが困難となりやすいが、アモルファス構造であるとこれらの問題が生じ難いからである。
図２（ａ）に模式的に示す通り、酸化物半導体層４上に形成される前記ソース−ドレイン電極５は、導電性酸化物層１１の単層とする他、後述する図２（ｂ）〜（ｅ）に示す通り導電性酸化物層１１を含む積層構造であってもよい。
前記ソース−ドレイン電極を構成する前記導電性酸化物層の膜厚は、導電性酸化物層のみ(単層)の場合、１０〜５００ｎｍとし、導電性酸化物層と下記に詳述するＸ層との積層の場合には１０〜１００ｎｍとすることができる。
前記ソース−ドレイン電極を積層構造とする場合、前記ソース−ドレイン電極は、図２（ｂ）に模式的に示す通り、
前記導電性酸化物層１１と；
Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む１以上の金属層（Ｘ層）（符号Ｘ）と；
の積層構造とすることができる。尚、ソース−ドレイン電極が単層・積層いずれの場合も、導電性酸化物層は第１酸化物半導体層と直接接合していることが好ましい。
導電性酸化物は、金属材料と比べて電気抵抗率が高い。よって、ソース−ドレイン電極の電気抵抗を低減する観点からは、ソース−ドレイン電極を、上記の通り前記導電性酸化物層と；金属層（Ｘ層）と；の積層構造とすることが推奨される。
前記「１種以上の元素を含む」には、該元素からなる純金属および該元素を主成分（例えば５０原子％以上）とする合金が含まれる。
前記Ｘ層として、純Ａｌ層、Ａｌ合金層、純Ｃｕ層、およびＣｕ合金層よりなる群から選択される１以上の金属層（Ｘ１層、以下、純Ａｌ層およびＡｌ合金層を「Ａｌ系層」と総称し、純Ｃｕ層およびＣｕ合金層を「Ｃｕ系層」と総称することがある）を含むようにすれば、ソース−ドレイン電極の電気抵抗をより低減できるので好ましい。
前記Ｘ１層として、Ａｌ合金層を含むようにすれば、該層の加熱によるヒロック防止や、耐食性の向上、ソース−ドレイン電極と接続される画素電極（ＩＴＯ，ＩＺＯ）との電気的接合性を向上できる。該Ａｌ合金層として、Ｎｉ、Ｃｏ、Ｃｕ、Ｇｅ、Ｔａ、Ｍｏ、Ｈｆ、Ｚｒ、Ｔｉ、Ｎｂ、Ｗ、および希土類元素よりなる群から選択される１種以上の元素を、好ましくは０．１原子％以上、より好ましくは０．５原子％以上、好ましくは６原子％以下含むものを用いるのがよい。この場合、残部はＡｌおよび不可避不純物である。上記希土類元素とは、ランタノイド元素（ＬａからＬｕまでの１５元素）およびＳｃ（スカンジウム）とＹ（イットリウム）を含む意味である。
該Ａｌ合金層として、特には下記（ｉ）、（ｉｉ）に示す通り、目的に応じたＡｌ合金層を用いることがより好ましい。
（ｉ）Ａｌ合金層の耐食性、耐熱性を向上させるには、合金元素として、Ｎｄ、Ｌａ、Ｙなどの希土類元素や、Ｔａ、Ｚｒ、Ｎｂ、Ｔｉ、Ｍｏ、Ｈｆ等の高融点金属元素を含むことが好ましい。これらの元素の含有量は、ＴＦＴの製造プロセス温度と配線抵抗値から最適な量を調整することができる。
（ｉｉ）Ａｌ合金層と画素電極との電気的接合性を向上させるには、合金元素として、Ｎｉ、Ｃｏを含有させることが好ましい。更にＣｕやＧｅを含有させることによって、析出物を微細化させることができ、耐食性や電気的接合性を更に向上させることができる。
前記Ｘ１層の厚さは、例えば５０〜５００ｎｍとすることができる。
また前記Ｘ層として、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む金属層（Ｘ２層）を含めてもよい。このＸ２層は一般にバリアメタル（層）といわれている。前記Ｘ２層は、下記に詳述する通り電気的接合性等の向上に寄与する。
前記Ｘ２層は、導電性酸化物層とＸ１層とを組み合わせて使用する場合に、これらの層の密着性や電気的接合性の向上、相互拡散防止のために、これらの層の間に形成することができる。
具体的には、導電性酸化物層と、Ｘ１層としてＡｌ系層とを用いる場合、加熱によるＡｌ系層のヒロック防止や後の工程でソース−ドレイン電極と接続される画素電極（ＩＴＯ、ＩＺＯ）との電気的接合性を向上させるために、導電性酸化物層とＡｌ系層との間にＸ２層を形成してもよい。
また、導電性酸化物層と、Ｘ１層としてＣｕ系層とを用いる場合、上記Ｃｕ系層表面の酸化を抑制するために、これらの間にＸ２層を形成してもよい。
また後述する形態（ＩＩＩ）のように、Ｘ１層の酸化物半導体層側と反対側の両方に、Ｘ２層を形成することもできる。
Ｘ２層（バリアメタル層）の厚さは、例えば５０〜５００ｎｍとすることができる。
前記Ｘ層の形態として、Ｘ１層（単層または積層）のみからなる場合の他、Ｘ１層（単層または積層）とＸ２層（単層または積層）とを組み合わせる場合が挙げられる。
Ｘ層がＸ１層とＸ２層の組み合わせの場合、ソース−ドレイン電極の形態として、具体的に下記（Ｉ）〜（ＩＩＩ）の形態が挙げられる。
（Ｉ）図２（ｃ）に示す通り、酸化物半導体層４側から順に、導電性酸化物層１１と；Ｘ２層（符号Ｘ２）と；Ｘ１層（符号Ｘ１）と；の積層構造を有する形態
（ＩＩ）図２（ｄ）に示す通り、酸化物半導体層４側から順に、導電性酸化物層１１と；Ｘ１層（符号Ｘ１）と；Ｘ２層（符号Ｘ２）と；の積層構造を有する形態
（ＩＩＩ）図２（ｅ）に示す通り、酸化物半導体層４側から順に、導電性酸化物層１１と；Ｘ２層（符号Ｘ２）と；Ｘ１層（符号Ｘ１）と；Ｘ２層（符号Ｘ２）と；の積層構造を有する形態
また前記ソース−ドレイン電極として、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素からなるバリアメタル層が汎用されている。しかしソース−ドレイン電極の表面（基板と反対側の表面）が上記バリアメタル層で構成されている場合、上記酸化処理を行うことによって、電極の表面やエッチング加工された端部が酸化されて厚い酸化膜が形成され、ＴＦＴ特性（特には静特性）の劣化や、上層（保護膜等）との密着性低下による膜はがれが発生しやすい。更には、次のような不具合が生じる場合もある。例えば前記バリアメタル層として、一般的に、純Ｍｏ膜単層や、純Ｍｏ／純Ａｌ／純Ｍｏの３層構造の積層膜が使用されるが、これらの膜をソース−ドレイン電極に使用した場合、ソース−ドレイン電極加工工程における水洗工程で、酸化物（例えばＭｏ酸化物）が水に溶解し、ガラス基板表面（ゲート絶縁膜で覆われていない部分）やソース−ドレイン電極表面に上記酸化物の残渣が存在する場合がある。
この酸化物（例えばＭｏ酸化物）の残渣は、リーク電流増加の原因となると共に、ソース−ドレイン電極よりも上層として成膜される保護絶縁膜やフォトレジスト等と、ソース−ドレイン電極との密着性の低下を招き、上記保護絶縁膜等がはがれる原因ともなる。
上記の理由から、本発明者らは、ソース−ドレイン電極として、酸化物半導体層側から順にバリアメタル層（例えば純Ｍｏ層）とＡｌ合金層の積層膜とすればよいことを見出した。上記積層膜とすれば、上記ソース−ドレイン電極加工工程における水洗工程での、純Ｍｏ層の露出量を極力減少でき、その結果、水洗処理によるＭｏ酸化物の溶解を抑制できる。また、ソース−ドレイン電極を構成するバリアメタル層（例えば純Ｍｏ層）の膜厚を、該バリアメタル層単層の場合よりも相対的に薄くすることができる。その結果、酸化物半導体と直接接触部分における上記酸化物の成長を抑制することができ、ＴＦＴの静特性を劣化させることなく（特にはＳ値を増加させることなく）、光ストレス耐性を向上できる。
前記ソース−ドレイン電極におけるＡｌ合金層としては、
Ａ群元素：ＮｉおよびＣｏよりなる群から選択される１種以上の元素を合計で０．１〜４原子％含むもの；
上記Ａ群元素に代えて、または上記Ａ群元素と共に、
Ｂ群元素：ＣｕおよびＧｅよりなる群から選択される１種以上の元素を合計で０．０５〜２原子％含むものが好ましい。以下、このＡｌ合金層について説明する。
ソース−ドレイン電極の表面（基板と反対側の面）の一部は、画素電極として使用されるＩＴＯ膜やＩＺＯ膜等の透明導電性酸化物膜と直接接合される。上記ソース−ドレイン電極の表面が純Ａｌであると、この純Ａｌと上記透明導電性酸化物膜との間に酸化アルミニウムの絶縁膜が形成され、オーミック接触がとれなくなりコンタクト抵抗が上昇する恐れがある。
本発明では、ソース−ドレイン電極の表面（基板と反対側の面）を構成するＡｌ合金層として、好ましくは上記Ａ群元素：ＮｉおよびＣｏよりなる群から選択される１種以上の元素を含むものとする。これにより、Ａｌ合金層と前記画素電極（透明導電性酸化物膜）の界面に、ＮｉやＣｏの化合物を析出させて、上記透明導電性酸化物膜と直接接合した場合の接触電気抵抗を低減することができる。そしてその結果、上記純Ｍｏ／純Ａｌ／純Ｍｏの３層構造の積層膜からなるソース−ドレイン電極の上部バリアメタル層（純Ｍｏ層）を省略することができる。この効果を発揮させるには、上記Ａ群元素の総含有量を０．１原子％以上とすることが好ましい。より好ましくは０．２原子％以上、さらに好ましくは０．４原子％以上である。一方、上記Ａ群元素の総含有量が多過ぎると、Ａｌ合金層の電気抵抗率が高くなるため、４原子％以下とすることが好ましい。より好ましくは３．０原子％以下、更に好ましくは２．０原子％以下である。
上記Ｂ群元素であるＣｕ、Ｇｅは、Ａｌ基合金膜の耐食性を向上させるのに有効な元素である。この効果を発揮させるには、上記Ｂ群元素の総含有量を０．０５原子％以上とすることが好ましい。より好ましくは０．１原子％以上、さらに好ましくは０．２原子％以上である。一方、上記Ｂ群元素の総含有量が多過ぎると、Ａｌ合金層の電気抵抗率が高くなるため、２原子％以下とすることが好ましい。より好ましくは１原子％以下、更に好ましくは０．８原子％以下である。
前記Ａｌ合金層は更に、Ｎｄ、Ｙ、Ｆｅ、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｍｇ、Ｃｒ、Ｍｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｉｒ、Ｐｔ、Ｌａ、Ｇｄ、Ｔｂ、Ｄｙ、Ｓｒ、Ｓｍ、ＧｅおよびＢｉよりなる群（Ｃ群）から選択される少なくとも１種の元素（Ｃ群元素）を含んでいてもよい。
上記Ｃ群元素は、Ａｌ合金層の耐熱性を向上させ、該Ａｌ合金層の表面に形成されるヒロックを防止するのに有効な元素である。この効果を発揮させるには、Ｃ群元素の総含有量を０．１原子％以上とすることが好ましい。より好ましくは０．２原子％以上、さらに好ましくは０．３原子％以上である。一方、Ｃ群元素の総含有量が多過ぎると、Ａｌ合金層の電気抵抗率が高くなるため、好ましくは１原子％以下とする。より好ましくは０．８原子％以下、さらに好ましくは０．６原子％以下である。
上記Ｃ群元素のうち、好ましくはＮｄ、ＬａおよびＧｄよりなる群から選択される少なくとも１種の元素である。
前記Ａｌ合金層として、上記Ａ群元素、上記Ａ群元素＋上記Ｂ群元素、上記Ａ群元素＋上記Ｃ群元素、上記Ａ群元素＋上記Ｂ群元素＋上記Ｃ群元素、上記Ｂ群元素、または上記Ｂ群元素＋上記Ｃ群元素を含み、残部がＡｌおよび不可避的不純物からなるものが挙げられる。
前記バリアメタル層の膜厚は、膜厚の均一性の観点から３ｎｍ以上であることが好ましい。より好ましくは５ｎｍ以上、更に好ましくは１０ｎｍ以上である。しかし厚すぎると、全膜厚に対するバリアメタルの割合が多くなり配線抵抗が増加する。よって前記膜厚は、１００ｎｍ以下であることが好ましく、より好ましくは８０ｎｍ以下、更に好ましくは６０ｎｍ以下である。
前記Ａｌ合金層の膜厚は、配線の低抵抗化の観点から１００ｎｍ以上であることが好ましい。より好ましくは１５０ｎｍ以上、更に好ましくは２００ｎｍ以上である。しかし厚すぎると、成膜やエッチング加工にかかる時間を要して製造コストが増加するといった不具合が生じるため、１０００ｎｍ以下であることが好ましく、より好ましくは８００ｎｍ以下、更に好ましくは６００ｎｍ以下である。
全膜厚に対するバリアメタル層の膜厚比は、バリアメタルのバリア性の観点から０．０２以上であることが好ましく、より好ましくは０．０４以上、更に好ましくは０．０５以上である。しかし上記膜厚比が大きすぎると、配線抵抗が増加するため、上記膜厚比は０．５以下であることが好ましく、より好ましくは０．４以下、更に好ましくは０．３以下である。
以下、上記酸化処理を含む本発明のＴＦＴの製造方法を、図３を参照しながら説明する。前記図３および以下の説明は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。
前記図３では、基板１上にゲート電極２およびゲート絶縁膜３が形成され、その上に第２酸化物半導体層４Ｂが形成されている。第２酸化物半導体層４Ｂ上には第１酸化物半導体層４Ａが形成され、更にその上にはソース−ドレイン電極５が形成され、その上に保護膜（絶縁膜）６が形成され、コンタクトホール７を介して透明導電膜８がドレイン電極５に電気的に接続されている。
基板１上にゲート電極２およびゲート絶縁膜３を形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極２およびゲート絶縁膜３の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極２として、電気抵抗率の低いＡｌやＣｕの金属や、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属や、これらの合金を好ましく用いることができる。また、ゲート絶縁膜３としては、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ2）、シリコン酸窒化膜（ＳｉＯＮ）などが代表的に例示される。そのほか、Ａｌ2Ｏ3やＹ2Ｏ3などの酸化物や、これらを積層したものを用いることもできる。
次いで酸化物半導体層（基板側から順に第２酸化物半導体層４Ｂ、第１酸化物半導体層４Ａ）を形成する。
上記第２酸化物半導体層４Ｂと上記第１酸化物半導体層４Ａは、スパッタリング法（ＤＣスパッタリング法またはＲＦスパッタリング法）にて、スパッタリングターゲット（以下「ターゲット」ということがある。）を用いて成膜することが好ましい。スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できる。また、塗布法などの化学的成膜法によって、上記第２酸化物半導体層４Ｂや上記第１酸化物半導体層４Ａを形成しても良い。
スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物と同一組成のスパッタリングターゲットを用いることが好ましい。これにより、組成ズレが少なく、所望の成分組成の薄膜を形成できる。
具体的には、第２酸化物半導体層４Ｂの成膜に用いるターゲットとして、Ｉｎ、Ｚｎ、Ｓｎ、およびＧａよりなる群から選択される１以上の元素の酸化物から構成され、所望の酸化物と同一組成の酸化物ターゲットを用いればよい。
また第１酸化物半導体層４Ａの成膜に用いるターゲットとして、金属元素（ＳｎおよびＩｎ、ならびにＧａとＺｎの少なくとも１種）の酸化物から構成され、所望の酸化物と同一組成の酸化物ターゲットを用いればよい。または、組成の異なる二つのターゲットを同時放電するコンビナトリアルスパッタリング法で成膜しても良い。上記ターゲットは、例えば粉末焼結法によって製造することができる。
第２酸化物半導体層４Ｂと第１酸化物半導体層４Ａをスパッタリング法で成膜する場合、真空状態を保ったまま連続的に成膜することが好ましい。第２酸化物半導体層４Ｂと第１酸化物半導体層４Ａを成膜する際に大気中に暴露すると、空気中の水分や有機成分が薄膜表面に付着し、コンタミ（品質不良）の原因となるからである。
上記スパッタリングは、次の条件で行うことが挙げられる。基板温度は、おおむね室温〜２００℃とすることが挙げられる。酸素添加量は、半導体として動作を示すよう、スパッタリング装置の構成やターゲット組成などに応じて適切に制御すればよい。酸素添加量は、半導体キャリア濃度がおおむね１０15〜１０16ｃｍ-3となるように制御することが好ましい。
またスパッタリング成膜時のガス圧は、おおむね１〜３ｍＴｏｒｒの範囲内であることが好ましい。スパッタリングターゲットへの投入パワーは、おおむね２００Ｗ以上に設定することが推奨される。
上記の通り、酸化物半導体層（４Ｂおよび４Ａ）を成膜した後、該酸化物半導体層（４Ｂおよび４Ａ）に対してウェットエッチングを行い、パターニングする。前記パターニング後は、酸化物半導体層（４Ｂおよび４Ａ）の膜質改善のために熱処理（プレアニール）を行うことが好ましい。この熱処理により、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上する。プレアニールの条件として、例えば大気雰囲気下または水蒸気雰囲気下にて、例えば、加熱温度：約２５０〜４００℃、加熱時間：約１０分〜１時間とすること等が挙げられる。
前記プレアニールの後、ソース−ドレイン電極５を形成する。ソース−ドレイン電極５の種類は特に限定されず、汎用されているものを用いることができる。ソース−ドレイン電極はスパッタリング法を用いて成膜した後、フォトリソグラフィおよびウェットエッチング法またはドライエッチング法を用いて形成することができる。本発明では、ソース−ドレイン電極５形成のためのパターニングに酸系エッチング液を用いているので、ソース−ドレイン電極５を構成する材料は、Ａｌ合金、純Ｍｏ、Ｍｏ合金等を用いるのがよい。また上述の通り、より優れたＴＦＴ特性を確保する観点からは、ソース−ドレイン電極５を、導電性酸化物層を含みかつ該導電性酸化物層が前記酸化物半導体層と直接接合した構造とすることが好ましい。この場合、ソース−ドレイン電極５は、前記導電性酸化物層のみ、または更にＸ層（Ｘ１層、Ｘ１層およびＸ２層）を積層させた構造とすることができる。
ソース−ドレイン電極５は、金属薄膜のみからなる場合は、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィおよび酸系エッチング液を用いたウェットエッチング（酸エッチング）によりパターニングして形成することができる。ソース−ドレイン電極５が、上記導電性酸化物層の単層膜からなる場合は、該導電性酸化物層を、前述の酸化物半導体層４の形成と同様にスパッタリング法で成膜したのちフォトリソグラフィおよび酸系エッチング液を用いたウェットエッチング（酸エッチング）によりパターニングすることができる。またソース−ドレイン電極５が、導電性酸化物層とＸ層（金属膜）の積層である場合は、前記導電性酸化物層の単層、およびＸ層（Ｘ１層、Ｘ１層およびＸ２層）を積層させた後、フォトリソグラフィおよび酸系エッチング液を用いたウェットエッチング（酸エッチング）によりパターニングして形成することができる。ソース−ドレイン電極の前記エッチング法として、ドライエッチング法を用いてもよい。
またソース−ドレイン電極５として、バリアメタル層とＡｌ合金層との積層膜を形成する場合には、それぞれの層（金属薄膜）を、例えばマグネトロンスパッタリング法によって成膜した後、フォトリソグラフィおよび酸系エッチング液を用いたウェットエッチング（酸エッチング）によりパターニングして形成することができる。
次いで、上記に詳述した通り酸化処理を行う。更に保護膜６を、酸化物半導体層４Ａ、ソース−ドレイン電極５の上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜する。保護膜６として、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ2）、シリコン酸窒化膜（ＳｉＯＮ）、またはこれらを積層したものを用いることができる。上記保護膜６は、スパッタリング法で形成しても良い。
次に、常法に基づき、コンタクトホール７を介して透明導電膜８をドレイン電極５に電気的に接続する。前記透明導電膜８の種類は特に限定されず、通常用いられるものを使用することができる。
本発明のＴＦＴの製造方法は、エッチストッパー層を含まないため、ＴＦＴ製造工程で形成するマスク数が減る。そのため、コストを十分に削減することができる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
［実施例１］
［本発明例のＴＦＴの作製］
前述した方法に基づき、前記図３に示す薄膜トランジスタ（ＴＦＴ）を作製し、ＴＦＴ特性（ストレス耐性）を評価した。
まず、ガラス基板１（コーニング社製イーグルＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２として純Ｍｏ膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯ2膜（膜厚２５０ｎｍ）を順次成膜した。上記ゲート電極２は、純Ｍｏのスパッタリングターゲットを使用し、ＤＣスパッタリング法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒの条件で成膜した。また、上記ゲート絶縁膜３は、プラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー：３００Ｗ、成膜温度：３５０℃の条件で成膜した。
次に、酸化物半導体層（積層体、４Ｂおよび４Ａ）を次の通り成膜した。即ち、上記ゲート絶縁膜３上に第２酸化物半導体層４Ｂ（Ｉｎ−Ｚｎ−Ｓｎ−Ｏ、原子比はＩｎ：Ｚｎ：Ｓｎ＝２０：５６．７：２３．３）を成膜してから、第１酸化物半導体層４Ａ（Ｇａ−Ｉｎ−Ｚｎ−Ｓｎ−Ｏ、原子比はＧａ：Ｉｎ：Ｚｎ：Ｓｎ＝１６．８：１６．６：４７．２：１９．４）を成膜した。
前記第２酸化物半導体層４Ｂの成膜には、金属元素が上記比率のＩｎ−Ｚｎ−Ｓｎ−Ｏスパッタリングターゲットを用いた。また、前記第１酸化物半導体層４Ａの成膜には、金属元素が上記比率のＧａ−Ｉｎ−Ｚｎ−Ｓｎ−Ｏスパッタリングターゲットを用いた。
前記第２酸化物半導体層４Ｂ、および前記第１酸化物半導体層４Ａは、ＤＣスパッタリング法を用いて成膜した。スパッタリングに使用した装置は（株）アルバック製「ＣＳ−２００」であり、スパッタリング条件はいずれも下記のとおりである。
（スパッタリング条件）
基板温度：室温
成膜パワー：ＤＣ ２００Ｗ
ガス圧：１ｍＴｏｒｒ
酸素分圧：１００×Ｏ2／（Ａｒ＋Ｏ2）＝４％
上記のようにして酸化物半導体層（積層体、４Ｂおよび４Ａ）を成膜した後、フォトリソグラフィおよびウェットエッチング（酸エッチング）によりパターニングを行った。酸系エッチング液（ウェットエッチャント液）としては、関東化学社製「ＩＴＯ−０７Ｎ」（シュウ酸と水の混合液）を使用し、液温を室温とした。本実施例では、実験を行った全ての酸化物薄膜について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認した。
上記の通り酸化物半導体層をパターニングした後、酸化物半導体層の膜質を向上させるため、プレアニール処理を行った。プレアニール処理は、大気雰囲気にて３５０℃で６０分間行った。
次にソース−ドレイン電極５を形成した。具体的には、まず純Ｍｏ薄膜を、前述したゲート電極と同様にＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）し、その後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。酸系エッチング液として、燐酸：硝酸：酢酸：水＝７０：１．９：１０：１２（体積比）の混酸（ＰＡＮ系）であり、液温が室温のものを用いた。パターニングによりＴＦＴのチャネル長を１０μｍ、チャネル幅を２５μｍとした。ソース−ドレイン電極５の短絡を防ぐためパターニングを確実に行うべく、ソース−ドレイン電極５の膜厚に対して５０％相当の時間分更に、上記酸系エッチング液に浸漬（オーバーエッチ）させた。
次いで酸化処理として、大気雰囲気にて３５０℃で６０分間の熱処理を実施した。また酸化処理の別の態様として、上記熱処理に代えて、パワー：１００Ｗ、ガス圧：１３３Ｐａ、処理温度：２００℃、処理時間：６０秒の条件でＮ２Ｏプラズマ処理を実施した。
その後、保護膜６を形成した。保護膜６として、ＳｉＯ2（膜厚１００ｎｍ）とＳｉＮ（膜厚１５０ｎｍ）の積層膜（合計膜厚２５０ｎｍ）を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行った。本実施例では、前処理としてＮ2Ｏガスによってプラズマ処理を６０秒行った後、ＳｉＯ2膜、およびＳｉＮ膜を順次形成した。この時のＮ2Ｏガスによるプラズマ条件は、パワー１００Ｗ、ガス圧１３３Ｐａ、処理温度２００℃とした。ＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を２００℃とした。
次にフォトリソグラフィ、およびドライエッチングにより、保護膜６にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成して本発明例に相当するＴＦＴを得た。
［酸系エッチング液に対する耐性の評価］
酸化物半導体層の、ソース−ドレイン電極形成時に使用の酸系エッチング液に対する耐性を、次の通り評価した。
尚、下記評価では、上記酸系エッチング液にさらされる酸化物半導体層として、特に第１酸化物半導体層の評価を行った。また評価に供したＴＦＴは、前記耐性に対する成分組成（Ｓｎの有無）の影響のみを確認するため、前述の酸化処理は行っていない。
まず、酸化物半導体層として、第１酸化物半導体層（Ｇａ−Ｉｎ−Ｚｎ−Ｓｎ−Ｏ、組成は前記の通り）単層を形成したこと、および酸化処理を行わなかったことを除き、前記本発明例と同様にしてＴＦＴを作製した。尚、後述する図４および図５に示す通り、本評価で用いたＴＦＴは、Ｓｉ基板１２上に、酸化物半導体層４（この評価では、第１酸化物半導体層の単層）、ソース−ドレイン電極５、カーボン蒸着膜１３、保護膜６の順に積層された構造を有している。上記カーボン蒸着膜１３は、サンプル観察（電子顕微鏡観察）のために設けた保護膜であって、本発明のＴＦＴを構成するものではない。また比較例として、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ、原子比はＩｎ：Ｇａ：Ｚｎ＝１：１：１、Ｓｎを含まない）単層を酸化物半導体層として形成したこと、および酸化処理を行わなかったことを除き、前記本発明例と同様にしてＴＦＴを作製した。
そして、得られた各ＴＦＴの積層方向断面をＦＥ−ＳＥＭで観察した。その観察写真を、図４（Ｓｎを含む酸化物半導体層を形成）、図５（Ｓｎを含まない酸化物半導体層を形成）のそれぞれに示す。
図４から、酸系エッチング液にさらされる第１酸化物半導体層がＳｎを含むものである場合、前記オーバーエッチングによる該第１酸化物半導体層の膜厚の減少（膜べり）が生じていないことがわかる。即ち、ソース−ドレイン電極５端直下の酸化物半導体層４の膜厚と、前記酸化物半導体層４中央部の膜厚との差（（１００×［ソース−ドレイン電極５端直下の酸化物半導体層４の膜厚−酸化物半導体層４中央部の膜厚］／ソース−ドレイン電極５端直下の酸化物半導体層４の膜厚）より求めた値。以下同じ）が０％であった。そのため、酸化物半導体層４の面内が均一なＴＦＴを作製することができた。
これに対し図５から、酸系エッチング液にさらされる第１酸化物半導体層がＳｎを含まないものである場合、前記オーバーエッチングによる膜べりが生じていることがわかる。即ち、ソース−ドレイン電極５端直下の酸化物半導体層４の膜厚と、前記酸化物半導体層４中央部の膜厚との差は５０％超であった。
［ストレス耐性の評価］
前記ＴＦＴ（酸化物半導体層が積層体である前記本発明例のＴＦＴ）を用い、以下のようにして、ストレス耐性の評価を行った。
尚、比較例として、前記ソース−ドレイン電極５の形成後に、酸化処理を行わなかったことを除き、前記本発明例と同様に作製したＴＦＴのストレス耐性の評価も行った。
ストレス耐性は、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行って評価した。ストレス印加条件は以下のとおりである。
・ゲート電圧：−２０Ｖ
・ソース／ドレイン電圧：１０Ｖ
・基板温度：６０℃
・光ストレス条件
ストレス印加時間：２時間
光強度：２５０００ＮＩＴ
光源：白色ＬＥＤ
その結果を、図６（比較例、酸化処理なし）、図７（本発明例、酸化処理あり）に示す。
本発明例と比較例の結果を対比すると以下の通りである。即ち、図６から、比較例はストレス印加時間の経過と共にしきい値電圧が負側へシフトしており、２時間でのしきい値電圧変化量ΔＶｔｈは１０．２５Ｖである。これは、光照射により生成した正孔がバイアス印加によりゲート絶縁膜と半導体界面や半導体バックチャネルとパッシベーション界面に蓄積されたため、しきい値電圧がシフトしたものと考えられる。
これに対し本発明例は、図７から明らかな通り、ＴＦＴのしきい値電圧変化量ΔＶｔｈは２時間で２．２５Ｖであり、前記比較例に対してＶｔｈの変化が十分小さく、ストレス耐性に優れていることがわかる。尚、従来の半導体層（ａ−Ｓｉ）の場合、光ストレス耐性はΔＶｔｈ＝３．５Ｖ程度であることから、本発明例では、しきい値電圧の変化量が十分抑えられていることがわかる。また移動度が高く、スイッチング特性およびストレス耐性に優れたＢＣＥ型薄膜トランジスタが得られていることがわかる。
この様に、前記酸化処理を行うことによって優れたストレス耐性が得られた理由を確認すべく、ＸＰＳによる酸化物半導体層の表面分析を下記の通り行った。
［ＸＰＳによる酸化物半導体層の表面分析］
上記酸系エッチング液にさらされるのは、特に第１酸化物半導体層であることから、下記では、第１酸化物半導体層の表面分析を行った。
詳細には、酸化物半導体層として、第１酸化物半導体層（Ｇａ−Ｉｎ−Ｚｎ−Ｓｎ−Ｏ、組成は前記の通り）単層を形成したことを除き、前記本発明例と同様にしてＴＦＴを作製した。尚、前記ＴＦＴの作製工程における酸化処理として、大気雰囲気にて３５０℃で６０分間の熱処理を実施した。
そして、このＴＦＴ作製途中の、
（１）酸化物半導体層形成直後（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）の酸化物半導体層表面、
（２）酸化物半導体層の表面を、ウェットエッチング（酸エッチング、ＰＡＮ系エッチング液を使用）した直後の酸化物半導体層の表面、および、
（３）前記（２）のウェットエッチング（酸エッチング）後に、前記酸化処理（熱処理）を施した後の酸化物半導体層の表面
のそれぞれの状態を確認するため、ＸＰＳ（Ｘ線光電子分光法）でＯ１ｓスペクトルピークの観察を行った。
これらの観察結果を併せて図８に示す。尚、図８においてそれぞれ縦破線で示す、５３０．８ｅＶは、酸素欠損なしの場合のＯ１ｓスペクトルピーク値、５３２．３ｅＶは、酸素欠損ありの場合のＯ１ｓスペクトルピーク値、５３３．２ｅＶは、ＯＨ基のスペクトルピーク値を示す（後述する図９および図１０についても同じ）。
この図８から次のことがわかる。即ち、酸化物半導体層表面の（１）ａｓ−ｄｅｐｏｓｉｔｅｄ状態（実線で示したピーク）、（２）ウェットエッチング後（酸エッチング後）（点線で示したピーク）、および（３）酸化処理後（熱処理後）の各Ｏ１ｓスペクトルピーク（破線で示したピーク）の位置を比較すると、（１）ａｓ−ｄｅｐｏｓｉｔｅｄ状態のＯ１ｓスペクトルピークは、ほぼ５３０．８ｅＶにあるのに対し、（２）ウェットエッチング後（酸エッチング後）のＯ１ｓスペクトルピークは、前記（１）ａｓ−ｄｅｐｏｓｉｔｅｄ状態よりも左側へシフトしている。しかし、（３）前記ウェットエッチング後（酸エッチング後）に酸化処理（熱処理）を施した場合、Ｏ１ｓスペクトルピークは、（１）ａｓ−ｄｅｐｏｓｉｔｅｄ状態のピークと同位置にある。
この図８の結果から、上記酸化処理の有無が表面状態に及ぼす影響について、以下のことがわかる。ウェットエッチング（酸エッチング）によりＯ１ｓスペクトルピークは、ａｓ−ｄｅｐｏｓｉｔｅｄ状態よりも左へシフトしている。これは、ウェットエッチング（酸エッチング）により酸化物半導体層の表面にＯＨやＣといったコンタミが付着して、酸化物半導体層を構成する金属酸化物の酸素が、これらコンタミと結合し、酸化物半導体層を構成する酸素が欠損している状態を意味している。しかし、上記ウェットエッチング（酸エッチング）後に熱処理を施すことにより、前記ＯＨやＣといったコンタミネーションが酸素と置換され、電子トラップとなりうるＯＨやＣが除去されたため、Ｏ１ｓスペクトルピークは、ａｓ−ｄｅｐｏｓｉｔｅｄ状態に戻ったと考えられる。この様な現象は、酸化処理としてＮ2Ｏプラズマ処理を行った場合にも確認できる。
［実施例２］
実施例２では、ソース−ドレイン電極の種類を変えて、該ソース−ドレイン電極の種類が特に酸化処理後のＳ値に及ぼす影響について調べた。
［ＴＦＴの作製］
ソース−ドレイン電極５を下記の通り形成したことを除き、実施例１における本発明例のＴＦＴと同様にしてＴＦＴを作製した。尚、ソース−ドレイン電極形成後の酸化処理は、表１に示す通りとした（酸化処理の条件は、前記実施例１の本発明例のＴＦＴの作製と同じである）。また、表１に示す酸化物半導体層は、実施例１の酸化物半導体層４Ｂ（Ｉｎ−Ｚｎ−Ｓｎ−Ｏ）、４Ａ（Ｇａ−Ｉｎ−Ｚｎ−Ｓｎ−Ｏ）と同じ組成の皮膜である。いずれの例も、薄膜トランジスタの積層方向断面において、［１００×（ソース−ドレイン電極端直下の第１酸化物半導体層の膜厚−第１酸化物半導体層中央部の膜厚）／ソース−ドレイン電極端直下の第１酸化物半導体層の膜厚］により求められる値が、５％以下であることを確認した。
（ソース−ドレイン電極５の形成）
ソース−ドレイン電極５として、表１に示す通り、下記の単層または積層を形成した。
・純Ｍｏ単層（Ｎｏ．１〜３）
・導電性酸化物層（ＩＺＯ）の単層（Ｎｏ．４、５）
・導電性酸化物層（ＩＺＯ）とＸ１層（Ａｌ系層）、Ｘ２層（バリアメタル層）との積層（Ｎｏ．６〜９）
・バリアメタル層（純Ｍｏ）とＡｌ合金層との積層（Ｎｏ．１０）
前記Ｎｏ．１〜３の純Ｍｏ単層は、実施例１の本発明例のＴＦＴと同様にして形成した（膜厚１００ｎｍ）。前記Ｎｏ．４〜９の導電性酸化物層として、ＩＺＯ（Ｉｎ：Ｚｎ（質量比）＝７０：３０）を形成した。前記導電性酸化物層の膜厚は、いずれも２０ｎｍである。前記導電性酸化物層は、ＤＣスパッタリング法を用い、ターゲットサイズ：φ１０１．６ｍｍ、投入パワー：ＤＣ２００Ｗ、ガス圧：２ｍＴｏｒｒ、ガス流量：Ａｒ／Ｏ2＝２４／１ｓｃｃｍの条件で成膜した。また、前記Ｎｏ．６〜９のＸ１層やＸ２層は、皮膜を構成する金属元素のスパッタリングターゲットを使用し、ＤＣスパッタリング法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒの条件で成膜した。前記Ｘ１層やＸ２層の膜厚は、それぞれ８０ｎｍとした。前記Ｎｏ．１０では、前記金属層（バリアメタル層、膜厚２０ｎｍ）とＡｌ合金層（膜厚８０ｎｍ）は、皮膜を構成する金属元素のスパッタリングターゲットを使用し、ＤＣスパッタリング法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒの条件で成膜した。
尚、ソース−ドレイン電極が積層である場合は、第１酸化物半導体層直上に、表１における「ソース−ドレイン電極」の欄の左から順に各層を形成した。
得られたＴＦＴを用いて、下記の通り静特性の評価とストレス耐性の評価を行った。
[静特性（電界効果移動度（移動度、ＦＥ）、しきい値電圧Ｖｔｈ、Ｓ値）の評価]
前記ＴＦＴを用いてＩｄ−Ｖｇ特性を測定した。Ｉｄ−Ｖｇ特性は、ゲート電圧、ソース−ドレイン電極の電圧を以下のように設定し、プローバーおよび半導体パラメータアナライザ（Ｋｅｉｔｈｌｅｙ４２００ＳＣＳ）を用いて測定を行った。
ゲート電圧：−３０〜３０Ｖ（ステップ０．２５Ｖ）
ソース電圧：０Ｖ
ドレイン電圧：１０Ｖ
測定温度：室温
測定したＩｄ−Ｖｇ特性から、電界効果移動度（ＦＥ）、しきい値電圧Ｖｔｈ、Ｓ値を算出した。その結果を表１に示す。
[ストレス特性の評価]
ストレス耐性の評価は、実施例１と同様にして行った。その結果を表１に示す。
表１では、Ｓ値が１．０以下の場合をＳ値の判定「○」（良好）、Ｓ値が１．０超の場合をＳ値の判定「△」（やや良）とした。また、ΔＶｔｈが６Ｖ以下の場合を、ストレス耐性（光ストレス耐性）の判定「○」（良好）、ΔＶｔｈが６Ｖ超の場合を、ストレス耐性（光ストレス耐性）の判定「×」（不良）とした。そして総合判定として、Ｓ値とストレス耐性のいずれもが○の場合を「◎」（大変良好）、Ｓ値が△でストレス耐性が○の場合を「○」（良好）、Ｓ値が○でストレス耐性が×の場合を「×」（不良）と評価した。
［ＸＰＳによる酸化物半導体層の表面分析］
前記実施例１と同様にして、ａｓ−ｄｅｐｏｓｉｔｅｄ状態、ウェットエッチング後（酸エッチング後）および酸化処理後（Ｎｏ．１とＮｏ．４は酸化処理なしの状態）の酸化物半導体層のＸＰＳによる表面分析を行い、Ｏ（酸素）１ｓスペクトルにおける最も強度の高いピーク（Ｏ１ｓスペクトルピーク）のエネルギーの値を求めた。そして、前記酸化処理後のＯ１ｓスペクトルピークのエネルギー値が、前記酸エッチング後のＯ１ｓスペクトルピークよりも小さくなった場合を「ピークシフトあり」、そうでない場合を「ピークシフトなし」と評価した。また前記酸化処理後の最も強度の高いピークが５２９．０〜５３１．３ｅＶの範囲内に確認された場合を「あり」、上記ピークが該範囲内に確認されなかった場合を「なし」と評価した。その結果を表１に併記する。
表１から次のことがわかる。まず静特性について述べる。
表１よりソース−ドレイン電極として純Ｍｏ層を形成した場合（Ｎｏ．１〜３）のうち、酸化処理を行わない場合（Ｎｏ．１）、Ｓ値は低いが、酸化物半導体層表面のＯ１ｓスペクトルピークは、酸エッチング後の酸化物半導体層表面のＯ１ｓスペクトルピークよりもエネルギーの小さい方向へシフトしておらず、酸素欠損の回復が不十分であり、優れたストレス耐性が得られなかった。また、酸化処理を行った場合（Ｎｏ．２および３）はＳ値が高くなった。
上記表１のＮｏ．１とＮｏ．２の結果を対比すると、ソース−ドレイン電極が純Ｍｏ層のみの場合、Ｎｏ．２の通り大気熱処理を行うことによってＳ値が増加していることがわかる。Ｓ値が増加すると、ドレイン電流を変化させるのに必要な電圧を大きくしなければならないことから、上記Ｓ値の増加は静特性の低下を意味している。
これに対し、表１のＮｏ．４およびＮｏ．５の通り、ソース−ドレイン電極に導電性酸化物層（ＩＺＯ層）を用いた場合（かつ該導電性酸化物層は、前記酸化物半導体層と直接接合している）、大気熱処理の有無によるＳ値の変化はなく、低いＳ値が得られていることがわかる。尚、Ｎｏ．４は酸化処理を行っていないため、第１酸化物半導体層表面のＯ１ｓスペクトルピークは、酸エッチング後の第１酸化物半導体層表面のＯ１ｓスペクトルピークよりもエネルギーの小さい方向へシフトしておらず、酸素欠損の回復が不十分であり、ストレス耐性に劣る結果となった。
前記Ｎｏ．２におけるＳ値の増加は、ソース−ドレイン電極を構成するＭｏが大気中の熱処理により酸化し、ソース−ドレイン電極端部における伝導特性が低下したためと考えられる。これに対し、ソース−ドレイン電極にＩＺＯの様な導電性酸化物を用いた場合には、酸化（熱処理）による導電性の変化が小さく静特性の低下を抑制できたものと考えられる。
Ｎｏ．６〜９は、ソース−ドレイン電極として、導電性酸化物層上に更に金属膜（即ち、純Ｍｏ層やＡｌ系層）を積層させた例である。この場合も、酸化処理を行った後のＳ値は低く、良好な静特性が得られていることがわかる。
Ｎｏ．１０は、ソース−ドレイン電極がバリアメタル層（純Ｍｏ層）とＡｌ合金層との積層体の例である。Ｎｏ．２（Ｓ値は１．１２Ｖ／ｄｅｃａｄｅ）と上記Ｎｏ．１０とを比較すると、Ｎｏ．１０では酸化処理後のＳ値が１．０９Ｖに低減されており、酸化処理によるＳ値の増加を抑制できていることがわかる。このＳ値増加の抑制は、ソース−ドレイン電極を前記積層体とし、かつ積層体に占める純Ｍｏ膜の膜厚を薄くすることによって、バリアメタル層がＡｌ合金層によって十分保護され、その結果、酸化処理による純Ｍｏ薄膜端部の酸化が抑制されたためと推察される。
次にストレス耐性について述べる。表１のＮｏ．４とＮｏ．５〜１０の結果の対比から、ソース−ドレイン電極の酸化物半導体と接する部分に導電性酸化物を使用するか、または上記ソース−ドレイン電極をバリアメタル層とＡｌ合金層との積層膜とし、かつソース−ドレイン電極形成後に大気熱処理を行った場合（Ｎｏ．５〜１０）は、いずれもしきい値電圧シフト量（ΔＶｔｈ）が大気熱処理を行わない場合（Ｎｏ．４）と比較して改善されることがわかった。
以上の結果から、ソース−ドレイン電極の酸化物半導体と接する部分に、導電性酸化物を使用するか、上記ソース−ドレイン電極をバリアメタル層とＡｌ合金層との積層膜とし、かつソース−ドレイン電極形成後に大気熱処理を行えば、ＴＦＴの優れた静特性と優れたストレス耐性の両立を確実に実現できることがわかる。
［実施例３］
前記酸化処理として熱処理を行う場合の、熱処理温度（加熱温度）が酸素欠損の回復に及ぼす影響について調べた。
［ＴＦＴの作製］
ソース−ドレイン電極５を構成する薄膜を下記の通り形成したこと；ソース−ドレイン電極形成後に行う酸化処理を下記の通り実施したこと；および保護膜６の形成を下記の通りとしたこと；を除き、実施例１と同様にしてＴＦＴを作製した。
前記ソース−ドレイン電極５として、純Ｍｏ膜（純Ｍｏ電極）またはＩＺＯ（Ｉｎ−Ｚｎ−Ｏ）薄膜（ＩＺＯ電極）を使用した。前記ＩＺＯ薄膜の組成は、質量比でＩｎ：Ｚｎ＝９０：１０である。前記純Ｍｏ膜またはＩＺＯ薄膜は、純ＭｏのスパッタリングターゲットまたはＩＺＯスパッタリングターゲットを用い、ＤＣスパッタリング法により、成膜（膜厚は１００ｎｍ）した。各電極の成膜条件は以下のとおりとした。
（純Ｍｏ膜（純Ｍｏ電極）の形成）
投入パワー（成膜パワー）：ＤＣ２００Ｗ，ガス圧：２ｍＴｏｒｒ，ガス流量：Ａｒ ２０ｓｃｃｍ，基板温度（成膜温度）：室温
（ＩＺＯ膜（ＩＺＯ電極）の形成）
投入パワー（成膜パワー）：ＤＣ２００Ｗ，ガス圧：１ｍＴｏｒｒ，ガス流量：Ａｒ ２４ｓｃｃｍ，Ｏ２１ｓｃｃｍ，基板温度（成膜温度）：室温
ソース−ドレイン電極形成後に行う酸化処理として、大気雰囲気にて３００〜６００℃で６０分間の熱処理を実施した。また比較として上記熱処理を行わないサンプルも作製した。
保護膜６としては、ＳｉＯ２（膜厚１００ｎｍ）とＳｉＮ（膜厚１５０ｎｍ）の積層膜（合計膜厚２５０ｎｍ）を用いた。上記ＳｉＯ２およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行った。ＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。成膜温度はそれぞれ２３０℃、１５０℃とし、成膜パワーはいずれもＲＦ１００Ｗとした。
得られたＴＦＴを用い、下記の通り分析試料を作製して、熱処理温度が、第１酸化物半導体層表面の酸素結合状態や第１酸化物半導体層表層に及ぼす影響を調べた。
［ＸＰＳによる酸化物半導体層の表面分析］
上記実施例１でも述べた通り、酸系エッチング液にさらされるのは、特に第１酸化物半導体層であることから、下記では、ＴＦＴ作製工程における第１酸化物半導体層表面の酸素結合状態と熱処理温度との関係を調べるべく、第１酸化物半導体層の表面分析を行った。
詳細には、酸化物半導体層として、下記の通り第１酸化物半導体層（単層）を形成した分析試料１および２を用意し、ＸＰＳ（Ｘ線光電子分光法）を用い、第１酸化物半導体層の表面分析（酸素１ｓスペクトルの調査）を行った。
尚、上述の通り、第１酸化物半導体層の酸素欠損は、第１酸化物半導体層を酸系エッチング液に浸漬させることによって生じるため、前記酸素１ｓスペクトルの調査は、下記の通り、酸系エッチング液浸漬前（１Ａ）、酸系エッチング液浸漬後（２Ａ）、および酸系エッチング液浸漬後の更に熱処理後（３Ａ）の状態を調べた。
分析試料１（ソース−ドレイン電極として純Ｍｏ電極を使用）
シリコン基板上にＧａ−Ｉｎ−Ｚｎ−Ｓｎ−Ｏ系酸化物半導体層を１００ｎｍ成膜後、大気雰囲気にて３５０℃で１時間の熱処理（プレアニール）を行った（１Ａ）。次いで、前記酸化物半導体層の表面に純Ｍｏ膜（ソース−ドレイン電極）を膜厚１００ｎｍ成膜し、その後、ＰＡＮエッチング液を用いて、前記純Ｍｏ膜を全て除去した（２Ａ）。更にその後、大気雰囲気にて３５０℃で１時間加熱する熱処理（酸化処理）を行った（３Ａ）。上記工程（１Ａ），（２Ａ），（３Ａ）までそれぞれ処理を進めたサンプルを作製し、各サンプルのＸＰＳ測定を実施した。
分析試料２（ソース−ドレイン電極としてＩＺＯ電極を使用）
シリコン基板上にＧａ−Ｉｎ−Ｚｎ−Ｓｎ−Ｏ系酸化物半導体層を１００ｎｍ成膜後、大気雰囲気にて３５０℃で１時間の熱処理（プレアニール）を行った（１Ａ）。次いで、前記酸化物半導体層の表面にＩＺＯ薄膜（ソース−ドレイン電極）を膜厚１００ｎｍ成膜し、その後、ＰＡＮエッチング液を用いて、前記ＩＺＯ薄膜を全て除去した（２Ａ）。更にその後、大気雰囲気にて３５０℃、５００℃、６００℃の各温度で１時間加熱する熱処理を行った（３Ａ）。上記工程（１Ａ），（２Ａ），（３Ａ）までそれぞれ処理を進めたサンプルを作製し、各サンプルのＸＰＳ測定を実施した。
分析試料１、２について行った前記各サンプルのＸＰＳ測定結果を、それぞれ図９、図１０に示す。
図９から次のことが分かる。即ち、エッチング処理前（１Ａ）のＯ（酸素）１ｓスペクトルピークは５３０．０ｅＶにあり、第１酸化物半導体層表面における酸素欠損が少ない状態を示している。一方、エッチング処理を行うと（２Ａ）、同ピークは５３１．５ｅＶと高エネルギー側へシフトしている。これはウェットエッチング（酸エッチング）を行うことにより第１酸化物半導体層表面の酸素欠損が増加したためと考えられる。前記エッチング処理後に３５０℃で熱処理を行うと（３Ａ）、ピーク位置は再び５３０．８ｅＶ付近の低エネルギー側へシフトしている。これらの結果から、前記エッチング処理後に前記熱処理を行うことで、前記エッチング処理で生じた酸素欠損が一部修復されたと推測することができる。
また図１０から次のことが分かる。ソース−ドレイン電極としてＩＺＯ電極を用いた場合も、前記図９と同様に、エッチング処理前（１Ａ）のＯ１ｓスペクトルピークは５３０．０ｅＶにあるが、エッチング処理後（２Ａ）にＯ１ｓスペクトルピークは５３１．４ｅＶと高エネルギー側へシフトして酸素欠損が増加していることがわかる。エッチング処理後に３５０℃または５００℃で熱処理を行った場合（３Ａ）、ピークの頂点はほとんど変化しないもののピーク形状が５３０．８ｅＶ付近に肩をもつように変化していることがわかる。このことから、エッチング処理後に３５０℃または５００℃で熱処理を行うと、酸素欠損が少ない状態を示す５３０．８ｅＶ付近にピークを有する成分の割合が増加しており、酸素欠損の一部が上記熱処理によって修復されたものと考えられる。一方、エッチング処理後に６００℃で熱処理を行った場合（３Ａ）、ピークの頂点（ピークの主要成分）は５３０．８ｅＶであり、熱処理温度が５００℃から６００℃に高温化することによって酸素欠損量は更に低減することがわかる。このことから、ソース−ドレイン電極としてＩＺＯ電極を用いた場合、熱処理温度を５００℃から６００℃に高めることが信頼性改善に有効であると考えられる。
［第１酸化物半導体層の表層の組成分布測定（Ｚｎ濃化層の有無の測定）］
第１酸化物半導体層の表層の組成分布を、ＸＰＳを用いて調べた。分析サンプルは前述の酸素結合状態評価に用いた分析試料２の（２Ａ）、（３Ａ）（熱処理温度は６００℃）までそれぞれ処理したサンプルを使用した。詳細には、全金属元素に対するＺｎ、Ｓｎ、Ｉｎ、Ｇａの各金属元素の含有量を第１酸化物半導体層の表面から膜厚方向に測定した。その結果を、酸エッチング後（２Ａ）、酸エッチング後に更に熱処理後（３Ａ）のそれぞれについて図１１（ａ）、図１１（ｂ）に示す。
図１１（ａ）から、酸エッチング後（２Ａ）の第１酸化物半導体層は、Ｚｎ、ＧａおよびＳｎの濃度が深さによって大きく異なっており、第１酸化物半導体層の特に表層のＺｎとＧａの濃度が、第１酸化物半導体層の内部（酸化物半導体層の表面から深さ１０〜２０ｎｍ程度をいう。以下同じ）よりも大きく減少していることがわかる。これに対し、酸エッチング後さらに６００℃で熱処理を行うと（３Ａ）、第１酸化物半導体層の表層のＺｎ濃度は、前記図１１（ａ）と異なり、第１酸化物半導体層の内部よりも増加していることがわかる。尚、図１１（ｂ）の表層Ｚｎ濃度比は、１．３９倍であった。
次に、酸エッチング後の熱処理の温度（熱処理温度）を１００℃、５００℃、３５０℃、または６００℃とした場合の、前記表層Ｚｎ濃度比と熱処理温度の関係を整理した図を図１２に示す。
この図１２より、熱処理温度を上げることによって第１酸化物半導体層表面のＺｎ濃度は増加することがわかる。熱処理温度をより高めることによって、表面にＺｎが拡散しやすく、前記図１０に示されるように第１酸化物半導体層表面の酸化が促進され（酸素欠損が回復して）、信頼性改善に有効であると考えられる。
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体層
４Ａ 第１酸化物半導体層
４Ｂ 第２酸化物半導体層
５ ソース−ドレイン電極（Ｓ／Ｄ）
６ 保護膜（絶縁膜）
７ コンタクトホール
８ 透明導電膜
９ エッチストッパー層
１１ 導電性酸化物層
Ｘ Ｘ層
Ｘ１ Ｘ１層
Ｘ２ Ｘ２層
１２ Ｓｉ基板
１３ カーボン蒸着膜

Claims (26)

  1. 基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、
    前記酸化物半導体層は、
    Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏで構成される第１酸化物半導体層と、
    Ｉｎ−Ｚｎ−Ｓｎ−Ｏ、ＩＴＯまたはＳｎ−Ｇａ−Ｚｎ−Ｏで構成される第２酸化物半導体層と、を有する積層体であり、
    前記第２酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、
    前記第１酸化物半導体層は、前記第２酸化物半導体層と前記保護膜または前記ソース−ドレイン電極との間に形成されており、且つ、
    薄膜トランジスタの積層方向断面において、［１００×（ソース−ドレイン電極端直下の第１酸化物半導体層の膜厚−第１酸化物半導体層中央部の膜厚）／ソース−ドレイン電極端直下の第１酸化物半導体層の膜厚］により求められる値が、５％以下であることを特徴とする薄膜トランジスタ。
  2. 前記ゲート絶縁膜が、ＳｉＮ、ＳｉＯ 2 、ＳｉＯＮ、Ａｌ 2 Ｏ 3 、およびＹ 2 Ｏ 3 のいずれかからなる膜、またはそれらの積層である請求項１に記載の薄膜トランジスタ。
  3. 前記第１酸化物半導体層の表面をＸ線光電子分光法で観察した場合に、酸素１ｓスペクトルにおける最も強度の高いピークのエネルギーが５２９．０〜５３１．３ｅＶの範囲内にある請求項１または２に記載の薄膜トランジスタ。
  4. 前記第１酸化物半導体層は、全金属元素に対するＳｎの含有量が５原子％以上５０原子％以下を満たす請求項１〜３のいずれかに記載の薄膜トランジスタ。
  5. 前記第１酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎとＯとから構成され、かつＩｎ、Ｇａ、Ｚｎ、およびＳｎの合計量を１００原子％とした場合に、
    Ｉｎの含有量は１５原子％以上２５原子％以下、
    Ｇａの含有量は５原子％以上２０原子％以下、
    Ｚｎの含有量は４０原子％以上６０原子％以下、および
    Ｓｎの含有量は５原子％以上２５原子％以下
    を満たす請求項１〜４のいずれかに記載の薄膜トランジスタ。
  6. 前記第１酸化物半導体層は、Ｚｎを含み、かつその表層のＺｎ濃度（単位：原子％）が、該第１酸化物半導体層のＺｎの含有量（単位：原子％）の１．０〜１．６倍である請求項１〜５のいずれかに記載の薄膜トランジスタ。
  7. 前記ソース−ドレイン電極は、導電性酸化物層を含み、かつ該導電性酸化物層が前記第１酸化物半導体層と直接接合している請求項１〜６のいずれかに記載の薄膜トランジスタ。
  8. 前記ソース−ドレイン電極は、導電性酸化物層からなる請求項７に記載の薄膜トランジスタ。
  9. 前記ソース−ドレイン電極は、酸化物半導体層側から順に、
    導電性酸化物層と；
    Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む１以上の金属層であるＸ層と；
    の積層構造を有する請求項７に記載の薄膜トランジスタ。
  10. 前記Ｘ層は、酸化物半導体層側から順に、
    Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む金属層であるＸ２層と；
    純Ａｌ層、Ａｌ合金層、純Ｃｕ層、およびＣｕ合金層よりなる群から選択される１以上の金属層であるＸ１層と；
    の積層構造を有する請求項９に記載の薄膜トランジスタ。
  11. 前記Ｘ層は、酸化物半導体層側から順に、
    純Ａｌ層、Ａｌ合金層、純Ｃｕ層、およびＣｕ合金層よりなる群から選択される１以上の金属層であるＸ１層と；
    Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む金属層であるＸ２層と；
    の積層構造を有する請求項９に記載の薄膜トランジスタ。
  12. 前記Ｘ層は、酸化物半導体層側から順に、
    Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む金属層であるＸ２層と；
    純Ａｌ層、Ａｌ合金層、純Ｃｕ層、およびＣｕ合金層よりなる群から選択される１以上の金属層であるＸ１層と；
    Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素を含む金属層であるＸ２層と；
    の積層構造を有する請求項９に記載の薄膜トランジスタ。
  13. 前記Ｘ層はＡｌ合金層を含み、該Ａｌ合金層は、Ｎｉ、Ｃｏ、Ｃｕ、Ｇｅ、Ｔａ、Ｍｏ、Ｈｆ、Ｚｒ、Ｔｉ、Ｎｂ、Ｗ、および希土類元素よりなる群から選択される１種以上の元素を０．１原子％以上含む請求項９〜１２のいずれかに記載の薄膜トランジスタ。
  14. 前記導電性酸化物層はアモルファス構造である請求項７〜１３のいずれかに記載の薄膜トランジスタ。
  15. 前記導電性酸化物層は、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される１種以上の元素と、Ｏとから構成される請求項７〜１４のいずれかに記載の薄膜トランジスタ。
  16. 前記ソース−ドレイン電極は、酸化物半導体層側から順に、
    Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される１種以上の元素からなるバリアメタル層と；
    Ａｌ合金層と；
    の積層構造を有する請求項１〜６のいずれかに記載の薄膜トランジスタ。
  17. 前記ソース−ドレイン電極におけるバリアメタル層は、純ＭｏまたはＭｏ合金からなる請求項１６に記載の薄膜トランジスタ。
  18. 前記ソース−ドレイン電極におけるＡｌ合金層は、ＮｉおよびＣｏよりなる群から選択される１種以上の元素を合計で０．１〜４原子％含む請求項１６または１７に記載の薄膜トランジスタ。
  19. 前記ソース−ドレイン電極におけるＡｌ合金層は、ＣｕおよびＧｅよりなる群から選択される１種以上の元素を合計で０．０５〜２原子％含む請求項１６〜１８のいずれかに記載の薄膜トランジスタ。
  20. 前記ソース−ドレイン電極におけるＡｌ合金層は、更に、Ｎｄ、Ｙ、Ｆｅ、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｍｇ、Ｃｒ、Ｍｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｉｒ、Ｐｔ、Ｌａ、Ｇｄ、Ｔｂ、Ｄｙ、Ｓｒ、Ｓｍ、ＧｅおよびＢｉよりなる群から選択される少なくとも１種の元素を含む請求項１８または１９に記載の薄膜トランジスタ。
  21. 前記ソース−ドレイン電極におけるＡｌ合金層は、Ｎｄ、ＬａおよびＧｄよりなる群から選択される少なくとも１種の元素を含む請求項２０に記載の薄膜トランジスタ。
  22. 請求項１〜２１のいずれかに記載の薄膜トランジスタの製造方法であって、
    前記酸化物半導体層上に形成された前記ソース−ドレイン電極のパターニングを、酸系エッチング液を用いて行い、その後、前記酸化物半導体層の少なくとも酸系エッチング液にさらされた部分に対し、酸化処理を行ってから、前記保護膜を形成することを特徴とする薄膜トランジスタの製造方法。
  23. 前記酸化処理は、熱処理およびＮ2Ｏプラズマ処理の少なくとも一つである請求項２２に記載の薄膜トランジスタの製造方法。
  24. 前記熱処理および前記Ｎ2Ｏプラズマ処理を行う請求項２３に記載の薄膜トランジスタの製造方法。
  25. 前記熱処理は、１３０℃以上７００℃以下の加熱温度で行う請求項２３または２４に記載の薄膜トランジスタの製造方法。
  26. 前記加熱温度を２５０℃以上とする請求項２５に記載の薄膜トランジスタの製造方法。
JP2013272886A 2012-12-28 2013-12-27 薄膜トランジスタおよびその製造方法 Expired - Fee Related JP6068327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013272886A JP6068327B2 (ja) 2012-12-28 2013-12-27 薄膜トランジスタおよびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012288945 2012-12-28
JP2012288945 2012-12-28
JP2013272886A JP6068327B2 (ja) 2012-12-28 2013-12-27 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2014143414A JP2014143414A (ja) 2014-08-07
JP6068327B2 true JP6068327B2 (ja) 2017-01-25

Family

ID=51021365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013272886A Expired - Fee Related JP6068327B2 (ja) 2012-12-28 2013-12-27 薄膜トランジスタおよびその製造方法

Country Status (6)

Country Link
US (1) US20150295058A1 (ja)
JP (1) JP6068327B2 (ja)
KR (1) KR101795194B1 (ja)
CN (1) CN104885229B (ja)
TW (1) TWI597849B (ja)
WO (1) WO2014104296A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11997887B2 (en) 2019-09-03 2024-05-28 Samsung Display Co., Ltd. Display device and method of manufacturing display device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI588978B (zh) * 2014-08-18 2017-06-21 群創光電股份有限公司 薄膜電晶體及顯示面板
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP2016111125A (ja) * 2014-12-04 2016-06-20 日本放送協会 薄膜トランジスタおよびその製造方法
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
JP6429816B2 (ja) * 2016-02-17 2018-11-28 三菱電機株式会社 薄膜トランジスタおよびその製造方法、薄膜トランジスタ基板、液晶表示装置
US10263114B2 (en) * 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
JP6852296B2 (ja) * 2016-07-19 2021-03-31 株式会社リコー 電界効果型トランジスタの製造方法
CN106486551A (zh) * 2016-12-07 2017-03-08 电子科技大学 一种铟镓锌氧薄膜晶体管及其制备方法
WO2018168639A1 (ja) * 2017-03-14 2018-09-20 シャープ株式会社 半導体装置およびその製造方法
CN114975635A (zh) 2017-05-31 2022-08-30 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
CN107808885B (zh) * 2017-10-25 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
KR20200034889A (ko) 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109545675B (zh) * 2018-10-26 2020-10-13 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制备方法
US20200350412A1 (en) * 2019-05-01 2020-11-05 Intel Corporation Thin film transistors having alloying source or drain metals
KR20220003670A (ko) * 2019-06-04 2022-01-10 어플라이드 머티어리얼스, 인코포레이티드 박막 트랜지스터
JP2021171963A (ja) * 2020-04-22 2021-11-01 東洋鋼鈑株式会社 金属積層フィルム及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR102267235B1 (ko) * 2008-07-10 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101671210B1 (ko) * 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2011000804A (ja) * 2009-06-19 2011-01-06 Tdk Corp 凹凸パターン形成方法、情報記録媒体製造方法および樹脂材料硬化処理装置
US8558382B2 (en) * 2009-07-27 2013-10-15 Kobe Steel, Ltd. Interconnection structure and display device including interconnection structure
CN102473730B (zh) * 2009-07-27 2015-09-16 株式会社神户制钢所 布线构造及其制造方法、以及具备布线构造的显示装置
WO2011099336A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011108199A1 (ja) * 2010-03-04 2011-09-09 シャープ株式会社 薄膜トランジスタの製造方法及びその方法により製造された薄膜トランジスタ、アクティブマトリクス基板
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20120064665A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
US8963147B2 (en) * 2010-09-28 2015-02-24 Toppan Printing Co., Ltd. Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11997887B2 (en) 2019-09-03 2024-05-28 Samsung Display Co., Ltd. Display device and method of manufacturing display device

Also Published As

Publication number Publication date
KR101795194B1 (ko) 2017-11-07
US20150295058A1 (en) 2015-10-15
TWI597849B (zh) 2017-09-01
CN104885229A (zh) 2015-09-02
WO2014104296A1 (ja) 2014-07-03
KR20150088303A (ko) 2015-07-31
JP2014143414A (ja) 2014-08-07
TW201436243A (zh) 2014-09-16
CN104885229B (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
TWI566414B (zh) Thin film transistor and manufacturing method thereof
TWI496197B (zh) Wiring structure
JP6043244B2 (ja) 薄膜トランジスタ
JP6002088B2 (ja) 薄膜トランジスタ
JP6294428B2 (ja) 薄膜トランジスタの半導体層用酸化物の製造方法、および薄膜トランジスタの特性を向上する方法
WO2015108110A1 (ja) 薄膜トランジスタ
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
JP2012094853A (ja) 配線構造
JP2014086445A (ja) 薄膜トランジスタ
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees