JP2012191008A - 表示装置および電子機器 - Google Patents

表示装置および電子機器 Download PDF

Info

Publication number
JP2012191008A
JP2012191008A JP2011053288A JP2011053288A JP2012191008A JP 2012191008 A JP2012191008 A JP 2012191008A JP 2011053288 A JP2011053288 A JP 2011053288A JP 2011053288 A JP2011053288 A JP 2011053288A JP 2012191008 A JP2012191008 A JP 2012191008A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor layer
wiring layer
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011053288A
Other languages
English (en)
Inventor
Yasuhiro Terai
康浩 寺井
Toshiaki Arai
俊明 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011053288A priority Critical patent/JP2012191008A/ja
Priority to US13/365,775 priority patent/US8816352B2/en
Priority to CN2012100329611A priority patent/CN102683383A/zh
Publication of JP2012191008A publication Critical patent/JP2012191008A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】配線層を低抵抗に保ち、かつ薄膜トランジスタにおける膜剥がれを防止した表示装置および電子機器を提供する。
【解決手段】基板１１上に薄膜トランジスタ１０および配線層２０を備える。薄膜トランジスタ１０は、基板１１側からゲート電極１２，ゲート絶縁膜１３および半導体層１４を有し、配線層２０は、配線層２０ａおよび配線層２０ｂにより構成されている。配線層２０ｂとゲート電極１２とは同一の膜厚および構成材料からなる。配線層２０とゲート電極１２との厚みは異なっている。具体的には、ゲート電極１２の厚みは配線層２０の厚みよりも薄く、ゲート電極１２の膜内応力が小さくなっている。
【選択図】図１

Description

本発明は、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）および配線層を備えた表示装置および電子機器に関する。
亜鉛（Ｚｎ）やインジウム（Ｉｎ）を含む酸化物は、半導体デバイスの活性層として優れた性質を示し、近年、ＴＦＴ，発光デバイス，透明導電膜などへの応用を目指して開発が進められている(例えば、特許文献１，特許文献２，非特許文献１)。
酸化物半導体を用いたＴＦＴでは、ボトムゲート型およびトップゲート型の構造を有するＴＦＴがこれまでに報告されており、いずれの構造においても、活性層（酸化物半導体層）とゲート電極との間にゲート絶縁膜が配置される。
特表２００７−５１９２５６号公報 特開２００８−８５０４８号公報
Cetin Kilic、他１名，"n-type doping of oxides by hydrogen"，Applied Physics Letters，２００２年７月１日，vol.８１，No１，p７３−７５
しかしながら、上記のようなゲート電極，ゲート絶縁膜および活性層の積層構造を有するＴＦＴでは、以下のような問題を抱えている。まず、一点目に各層のもつ膜内応力の違いにより、ゲート電極とゲート絶縁膜との界面、またはゲート絶縁膜と活性層との界面において、膜剥がれが生じてしまうという問題が挙げられる。
また、二点目として表示装置の信号線，走査線または電源配線等として使用される配線層は、ＴＦＴのゲート電極等と同時に形成される場合が多く、ゲート電極等の膜厚あるいは材料により、配線層の抵抗値が高くなってしまうという問題がある。
本発明はかかる問題点に鑑みてなされたもので、その目的は、配線層を低抵抗に保ちつつ、薄膜トランジスタの界面での膜剥がれを防止し、安定した電気特性を示す表示装置およびこの表示装置を備えた電子機器を提供することにある。
本発明による第１の表示装置は、薄膜トランジスタおよび配線層を備え、薄膜トランジ
スタは、半導体層と、半導体層と対向して設けられると共に、配線層とは厚みが異なるゲ
ート電極と、半導体層とゲート電極との間のゲート絶縁膜とを有するものである。
本発明による第２の表示装置は、薄膜トランジスタおよび配線層を備え、薄膜トランジ
スタは、半導体層と、半導体層と対向して設けられると共に、配線層との間で構成材料の
少なくとも一部が異なるゲート電極と、半導体層とゲート電極との間のゲート絶縁膜とを
有するものである。
本発明の第１の表示装置では、配線層とゲート電極との厚みが異なり、また、第２の表示装置では、配線層とゲート電極との間で構成材料の少なくとも一部が異なるので、配線層の電気抵抗およびゲート電極の膜内応力がそれぞれ制御される。例えば、ゲート電極の厚みを配線層の厚みよりも薄くすると、同じ厚みとした場合と比較して、配線層における電気抵抗が上昇することなく、ゲート電極の膜内応力が小さくなる。また、例えば、配線層をゲート電極と同一の材料およびそれよりも電気抵抗の小さい材料の２層からなる積層構造とすると、ゲート電極および配線層を同一の構成材料とした場合と比較して、ゲート電極の膜内応力が上昇することなく、配線層の電気抵抗が小さくなる。
本発明による第１および第２の電子機器は、上記本発明の第１および第２の表示装置を備えたものである。
本発明の第１の表示装置および第１の電子機器では、配線層とゲート電極との厚みが異なるようにし、また、第２の表示装置および第２の電子機器では、配線層とゲート電極との間で構成材料の少なくとも一部が異なるようにしたので、配線層の電気抵抗およびゲート電極の膜内応力を共に制御することができる。よって、配線層を低抵抗に保ちつつ、薄膜トランジスタの界面での膜剥がれを防止し、安定した電気特性を得ることが可能となる。
本発明の第１の実施の形態に係る表示装置の構造の要部を表す断面図である。 図１に示した表示装置の回路構成の一例を表す図である。 図２に示した画素駆動回路の一例を表す図である。 図１に示した表示装置の変形例を表す断面図である。 図１に示した表示装置の製造方法を工程順に表す断面図である。 図５に続く工程を表す断面図である。 図１に示した表示装置において非晶質状態の半導体層から結晶状態の半導体層への変換工程を表す断面図である。 ゲート電極，ゲート絶縁膜および半導体層の膜内応力を表す図である。 アニール工程後のゲート電極，ゲート絶縁膜および半導体膜の膜内応力の変化を表す図である。 非晶質状態と結質状態の半導体層の膜内応力の違いを表す図である。 ゲート電極の膜厚と膜剥がれの生じ易さとの関係を表す図である。 ゲート電極の膜厚を変化させた場合のＶｇ（ゲート電圧）−Ｉｄ（ドレイン電流特性）特性を表す図である。 本発明の第２の実施の形態に係る表示装置の構造の要部を表す断面図である。 図１３に示した表示装置の製造方法を工程順に表す断面図である。 図１３に示した表示装置において非晶質状態の半導体層から結晶状態の半導体層への変換工程を表す断面図である。 図１４または図１５に続く工程を表す断面図である。 適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（ボトムゲート型薄膜トランジスタの例）
２．第２の実施の形態（トップゲート型薄膜トランジスタの例）
〔第１の実施の形態〕
図１は第１の実施の形態に係る表示装置（表示装置１）の断面構造の一部を表すもので
ある。表示装置１は、例えば、薄膜トランジスタ１０により駆動が行われる液晶表示装置
あるいは有機ＥＬ（Electroluminescence）表示装置等であり、基板１１上に薄膜トラン
ジスタ１０と共に配線層２０が配置されている。薄膜トランジスタ１０は、ボトムゲート
型の構造（逆スタガ構造）であり、例えば、基板１１側からゲート電極１２，ゲート絶縁
膜１３，半導体層１４，ソース電極１５Ｓおよびドレイン電極１５Ｄをこの順に有してい
る。
表示装置１は、図２に示したように例えば駆動パネル１６上に、マトリクス状に配設さ
れた複数の画素１００Ｒ，１００Ｇ，１００Ｂと、これらの画素１００Ｒ，１００Ｇ，１
００Ｂを駆動するための各種駆動回路とを備えている。画素１００Ｒ，１００Ｇ，１００
Ｂはそれぞれ、赤色（Ｒ：Red），緑色（Ｇ：Green）および青色（Ｂ：Blue）の色光を発
する液晶表示素子や有機ＥＬ素子などである。これら３つの画素１００Ｒ，１００Ｇ，１
００Ｂを一つのピクセルとして、複数のピクセルにより表示領域１１０が構成されている。
駆動パネル１６上には、駆動回路として、例えば映像表示用のドライバである信号線駆動
回路１２０および走査線駆動回路１３０と、画素駆動回路１４０とが配設されている。こ
の駆動パネル１６には、図示しない封止パネルが貼り合わせられ、この封止パネルにより
画素１００Ｒ，１００Ｇ，１００Ｂおよび上記駆動回路が封止されている。
画素駆動回路１４０は、図３に示したように薄膜トランジスタ１０としてトランジスタ
Ｔｒ１およびトランジスタＴｒ２を有し、トランジスタＴｒ１，Ｔｒ２の間の領域にはキ
ャパシタＣｓが設けられている。第１の電源ライン（Ｖｃｃ）と第２の電源ライン
（ＧＮＤ）との間において、画素１００Ｒ（または画素１００Ｇ，１００Ｂ）がトランジ
スタＴｒ１に直列に接続されている。信号線駆動回路１２０は、列方向に配置された複数
の信号線１２０Ａを通じてトランジスタＴｒ２のソース電極に画像信号を供給する。走査
線駆動回路１３０は、行方向に配置された複数の走査線１３０Ａを通じてトランジスタＴ
ｒ２のゲート電極に走査信号を順次供給する。図１に示した配線層２０は、信号線１２０Ａ，走査線１３０Ａまたは電源配線として機能するものである。
基板１１は、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などが挙げられる。スパッタリング法等により、基板１１を加熱することなく半導体層１４を成膜することが可能であれば、基板１１に安価なプラスチックフィルムを用いることも可能である。
ゲート電極１２は、薄膜トランジスタ１０にゲート電圧を印加し、このゲート電圧により半導体層１４中のキャリア密度を制御する役割を有するものである。ゲート電極１２は基板１１上の選択的な領域に、例えば２０ｎｍ〜８０ｎｍの厚みで設けられている。２０ｎｍ未満の厚みでは、ゲート電極１２のシート抵抗値の増大あるいは膜厚の均一性の問題が生じ、加えて、配線積層構造における下地膜の被覆も困難となる。また、８０ｎｍを超える厚みでは、膜内応力の問題が生じ易い。本実施の形態では、ゲート電極１２が、配線層２０よりも薄くなっている。これにより、ゲート電極１２とゲート絶縁膜１３との界面あるいはゲート絶縁膜１３と半導体層１４との界面に生じる膜剥がれを防止することが可能となる。ゲート電極１２は、例えば白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），銅（Ｃｕ），タングステン（Ｗ），ニッケル（Ｎｉ），アルミニウム（Ａｌ）およびタンタル（Ｔａ）等の金属単体または合金により構成されている。また、ゲート電極１２をインジウム錫酸化物(ＩＴＯ)、インジウム亜鉛酸化物(ＩＺＯ)、酸化亜鉛(ＺｎＯ)等の透明導電性薄膜により構成してもよい。
ゲート絶縁膜１３は、ゲート電極１２と半導体層１４との間に、例えば、厚み５０ｎｍ〜１μｍの範囲で設けられている。ゲート絶縁膜１３は、例えばシリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜，ハフニウム酸化膜，アルミニウム酸化膜，アルミニウム窒化膜，タンタル酸化膜，ジルコニウム酸化膜，ハフニウム酸窒化膜，ハフニウムシリコン酸窒化膜,アルミニウム酸窒化膜，タンタル酸窒化膜およびジルコニウム酸窒化膜のうちの少なくとも１つを含む絶縁膜により形成される。このゲート絶縁膜１３は単層構造としてもよく、または２種類以上の積層構造としてしてもよい。ゲート絶縁膜１３を２種類以上の積層構造とした場合、半導体層１４との界面特性を改善したり、外気から半導体層１４への不純物の混入を抑制することが可能である。
半導体層１４はゲート絶縁膜１３上に島状に設けられ、ソース電極１５Ｓとドレイン電極１５Ｄとの間のゲート電極１２に対向する位置にチャネル領域が形成されるようになっている。半導体層１４は、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），アルミニウム（Ａｌ）およびチタン（Ｔｉ）のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体により構成されている。具体的には、酸化亜鉛を主成分とする透明な酸化物半導体、例えば酸化インジウムガリウム亜鉛（ＩＧＺＯ），酸化亜鉛，アルミニウムドープ酸化亜鉛（ＡＺＯ）またはガリウムドープ酸化亜鉛（ＧＺＯ）等である。半導体層１４の厚みは、製造工程でのアニールによる酸素供給効率を考慮すると、例えば５ｎｍ〜１００ｎｍであることが好ましい。
半導体層１４は非晶質状態であっても、結晶状態であってもよいが、結晶状態であればエッチング溶液に対する耐性が高くなり、デバイス構造形成への応用が容易となる。例えば、ＰＡＮ（Phosphoric-Acetic-Nitric-acid；りん酸，酢酸，硝酸および水を有する混合溶液）系の薬液またはフッ化水素系の薬液によるエッチングを、非晶質状態の酸化物半導体では容易に行うことができるのに対し、結晶状態の酸化物半導体では困難となる。エッチング耐性の他、移動度の高さ，ＰチャネルＴＦＴの実現およびコストの点から結晶酸化物半導体の使用が望まれている。例えば、結晶性の酸化物半導体材料としてはＩＴＯ（Indium-Tin-Oxide），ＩＧＯ（Indium-Gallium-Oxide）またはＩＺＯ（Indium-Zinc-Oxide）等のインジウムを主成分として含むものやＺｎＯ(Zinc Oxide)等が挙げられる。しかしながら、詳細は後述するが、これらの結晶性材料は、非晶質の材料と比較して膜内応力が大きい傾向にあり、より膜剥がれが生じやすい。表示装置１では、ゲート電極１２が配線層２０よりも薄くなっているため、半導体層１４が結晶性材料からなる場合であっても、ゲート電極１２，ゲート絶縁膜１３および半導体層１４の界面での膜剥がれの発生が抑えられる。半導体層１４は、酸化物半導体材料に限らず、ケイ素（Ｓｉ）を含む材料により形成されていてもよい。
ソース電極１５Ｓおよびドレイン電極１５Ｄは、半導体層１４上に設けられ、半導体層１４に電気的に接続されている。ソース電極１５Ｓおよびドレイン電極１５Ｄは、例えばモリブデン，アルミニウム，銅，チタン，ＩＴＯまたはこれらの合金からなる金属膜の単層膜あるいは２種以上のこれらの金属膜よりなる積層膜である。例えば、モリブデン、アルミニウム、モリブデンの順に５０ｎｍ、５００ｎｍ、５０ｎｍの膜厚で積層した３層膜にすると、半導体層１４層の電気特性を安定して保持することができる。また、モリブデンの他、ＩＴＯあるいは酸化チタン等の酸素を含む金属膜が半導体層１４に接触するように構成されていてもよい。半導体層１４が酸化物半導体材料からなる場合、これが酸素を引き抜き易い金属膜と接触すると、酸化物半導体の酸素が引き抜かれ、欠陥が形成されてしまう。よって、ソース電極１５Ｓおよびドレイン電極１５Ｄのうち、半導体層１４に接触する部分に酸素を含む金属膜を用いることにより薄膜トランジスタ１０の電気特性を安定化することができる。
配線層２０は配線レイアウトに応じて、基板１１の選択された領域に配置されており、基板１１側から配線層２０ａおよび配線層２０ｂが積層された構成を有している。配線層２０ａは、例えばアルミニウム，銅（Ｃｕ）あるいは金（Ａｕ）等の抵抗の低い金属、配線層２０ｂは、例えばゲート電極１２と同一の材料であるモリブデン，チタンあるいはタングステン等により構成する。配線層２０は低抵抗であることが好ましいが、アルミニウムあるいは銅（Ｃｕ）等の抵抗の低い金属は、製造工程における高温処理等により金属マイグレーションまたはヒロック形成が生じ易い。一方、ゲート電極１２に用いられるモリブデン，チタンあるいはタングステン等は、高融点金属であり、製造工程において変化しにくい。すなわち、抵抗の低い金属から構成された配線層２０ａに、高融点金属からなる配線層２０ｂを積層させることにより、低抵抗かつ、製造工程での高温環境下にも耐え得る配線層２０とすることができる。例えば、配線層２０ａの膜厚は１００ｎｍ〜１μｍ程度、配線層２０ｂの膜厚はゲート電極１２と同じであり、２０ｎｍ〜８０ｎｍ程度である。つまり、本実施の形態では、配線層２０の膜厚がゲート電極１２よりも厚くなっている。
配線層２０は、３層以上からなる多層構造であってもよい。また、配線層２０が十分に低抵抗であり、製造工程における高温環境下にも耐え得るものであれば、図４に示したように、配線層２０を配線層２０ａのみの単層構造としてもよい。
この表示装置１は、例えば次のようにして製造することができる。
図５および図６は、表示装置１の製造方法を工程順に表したものである。まず基板１１の全面に例えばスパッタリング法やＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて、例えばアルミニウム，銅または金等からなる金属膜を例えば膜厚１００ｎｍ〜１μｍ程度で形成する。図５（Ａ）に示したように、これにフォトリソグラフィーおよびエッチング法を用いてパターニングすることにより、配線層２０ａを形成する。次いで、例えばスパッタリング法により基板１１上および配線層２０ａ上に例えばモリブデン，チタンあるいはタングステン等からなる金属膜を例えば膜厚２０ｎｍ〜８０ｎｍで成膜し、パターニングを行って、ゲート電極１２および配線層２０ｂを形成する（図５（Ｂ））。このように、ゲート電極１２および配線層２０ｂは、これらを同一材料で同一の膜厚に形成すれば、同一工程で同時に形成することができる。すなわち、配線層２０が多層構造であり、そのうちの少なくとも一層がゲート電極１２と同一工程により形成される場合、製造工程の簡便化を図ることができる。なお、ゲート電極１２および配線層２０ｂを形成した後、配線層２０ｂに配線層２０ａを積層させてもよく（配線層２０ｂが基板１１側となる構成）、ゲート電極１２の形成と配線層２０の形成とを全く別工程により行ってもよい。
続いて、図６（Ａ）に示したように、基板１１の一部およびゲート電極１２の全面に、例えばプラズマＣＶＤ法によりシリコン窒化膜およびシリコン酸化膜の積層膜よりなるゲート絶縁膜１３を形成する。このプラズマＣＶＤ法によるゲート絶縁膜１３の形成は、例えば原料ガスとしてシラン，アンモニア（ＮＨ3）および窒素（Ｎ2）等のガスを用いてシリコン窒化膜を成膜し、例えば原料ガスとしてシランおよび一酸化二窒素等を含むガスを用いてシリコン酸化膜を成膜して行う。また、プラズマＣＶＤ法に代えて、スパッタリング法により、シリコン窒化膜，シリコン酸化膜，酸化アルミニウム膜または窒化アルミニウム膜よりなるゲート絶縁膜１３を形成してもよい。スパッタリング法では、ターゲットとしてシリコンを用い、スパッタリングの放電雰囲気中に酸素，水蒸気，窒素等を流して反応性プラズマスパッタリングとすることでシリコン酸化膜あるいはシリコン窒化膜等を形成する。
ゲート絶縁膜１３を形成した後、図６（Ｂ）に示したように、例えばスパッタリング法により、ゲート絶縁膜１３の上に例えば酸化物半導体膜を成膜し、これをパターニングすることにより半導体層１４を形成する。アモルファスシリコンＴＦＴの構造と酸化物半導体を活性層に用いたＴＦＴの構造とは類似するが、アモルファスシリコンはＣＶＤ法により形成することができるのに対し、酸化物半導体膜をＣＶＤ法により形成することは困難である。これは、酸化物半導体の構成元素を含む有機化合物の蒸気圧が低く、ＣＶＤ法に適したキャリアガスが存在しないためである。このため酸化物半導体膜は、ほぼスパッタリング法により成膜される。
例えば、半導体層１４を酸化インジウムガリウム亜鉛により構成する場合には、酸化インジウムガリウム亜鉛のセラミックをターゲットとしたＤＣ（Direct Current;直流）スパッタリング法を用い、アルゴン（Ａｒ）と酸素（Ｏ2）の混合ガスによりプラズマ放電を行ってゲート絶縁膜１３上に半導体層１４を形成する。なお、アルゴンおよび酸素ガスの導入は、プラズマ放電前に、真空容器内を真空度が１×１０-4Ｐａ以下になるまで排気した後に行う。
また、例えば半導体層１４を塩化亜鉛により構成する場合には、塩化亜鉛のセラミックをターゲットとしたＲＦ（Radio Frequency；高周波）スパッタリング法を行う、または亜鉛の金属ターゲットを用いてアルゴンおよび酸素を含むガス雰囲気中でＤＣ電源を用いたスパッタリング法を行うことにより半導体層１４を形成することができる。
このとき、チャネルとなる半導体層１４中のキャリア濃度は、酸化物形成の際のアルゴンおよび酸素の流量比を変化させることで制御することが可能である。
更に、例えば半導体層１４が結晶性酸化物半導体からなる場合、図７に示したように非晶質状態の半導体層１４ａを形成した後（図７（Ａ））、例えばレーザ光Ｌの照射等により結晶化アニール処理を施し（図７（Ｂ））、結晶状態の半導体層１４ｂ（図７（Ｃ））としてもよい。結晶性材料として、例えば酸化亜鉛，インジウム，ガリウム，ジルコニウムおよびスズ等からなり、このうちのインジウムまたはスズの比率が他のものよりも高い酸化物半導体が挙げられる。
半導体層１４を形成した後、例えばスパッタリング法により厚み５０ｎｍのモリブデン層、厚み５００ｎｍのアルミニウム層および厚み５０ｎｍのモリブデン層を順に成膜し、３層の積層構造とする。続いて、この積層構造をリン酸，硝酸および酢酸を含む混合液を用いたウェットエッチング法によりパターニングして、ソース電極１５Ｓおよびドレイン電極１５Ｄを形成する。以上により、図１に示した薄膜トランジスタ１０および配線層２０が完成する。このようにして薄膜トランジスタ１０および配線層２０を含む画素駆動回路１４０を形成した後、更に画素１００Ｒ，１００Ｇ，１００Ｂを形成して表示装置１を製造する。
この表示装置１では、各画素に対して走査線駆動回路１３０から書き込みトランジスタＴｒ２のゲート電極を介して走査信号が供給されると共に、信号線駆動回路１２０から画像信号が書き込みトランジスタＴｒ２を介して保持容量Ｃｓに保持される。すなわち、この保持容量Ｃｓに保持された信号に応じて駆動トランジスタＴｒ１がオンオフ制御され、これにより、画素１００Ｒ，１００Ｇ，１００Ｂに駆動電流が注入される。これらトランジスタＴｒ１，Ｔｒ２（薄膜トランジスタ１０）では、配線層２０等の配線層を通じてゲート電極１２にしきい値電圧以上の電圧（ゲート電圧）が印加されると、ソース電極１５Ｓとドレイン電極１５Ｄとの間の半導体層１４のチャネル領域中に電流（ドレイン電流）が生じ、上述のように駆動を行う。
ここでは、ゲート電極１２の厚みが、配線層２０の厚みよりも薄く、具体的には、２０ｎｍ〜８０ｎｍとなっているため、ゲート電極１２の膜内応力が小さくなり、ゲート電極１２，ゲート絶縁膜１３および半導体層１４の界面に生じる膜剥がれを防止することができる。
図８は、ゲート電極，ゲート絶縁膜および半導体層それぞれの膜内応力を表した図である。なお、スパッタリング法を用いて、ゲート電極および半導体層をそれぞれ５０ｎｍのモリブデン、５０ｎｍの結晶性酸化物半導体材料により形成し、ゲート絶縁膜は１００ｎｍのＳｉＯ2をＣＶＤ法により形成した。
図８に示したように、ゲート電極および半導体層は大きな圧縮応力を示し、ゲート絶縁膜は引っ張り応力を示す。応力の大きさは成膜方法によっても左右されるものであり、スパッタリング法により成膜した薄膜には１ＧＰａを超える大きな圧縮応力を有するものがある。
半導体層を酸化物半導体により形成すると、従来から用いられているアモルファスシリコン（ａ−Ｓｉ：Ｈ）と比較して電子移動度が大きく、また、室温付近の低温条件で作成しても高い移動度が期待できる。しかしながら、前述のように酸化物半導体はスパッタリング法により成膜する場合がほとんどであり、半導体層は大きな圧縮応力を有することとなる。更に、図９に示したように、成膜後に施されるキャリア密度制御やプロセスダメージの回復のためのアニール処理（２００℃以上）によっても半導体層の圧縮応力は増す。
また、図１０に示したように、酸化物半導体が結晶状態であると、２ＧＰａ程度の膜内応力を示す場合もあり、非晶質状態と比較して圧縮応力が大きくなる傾向にある。半導体層を薄く形成し、応力を小さくすることも考えられるが、半導体層の膜厚および膜質はトランジスタの電気特性に大きく影響するため、半導体層の膜厚または膜質を大きく変更してＴＦＴを作成することは困難である。特に、結晶酸化物半導体では、結晶材料としての特性を維持するために膜厚は、２０ｎｍ以上必要である。また、ゲート絶縁膜はその膜厚を薄くするとゲート電極と半導体層とがショートする虞があり、デバイス特性の安定性や歩留りを維持するためにはゲート絶縁膜の膜厚あるいは膜質を変更することも困難である。
ゲート電極は、例えば信号・電源配線等の配線層と同一工程で形成されるため、ゲート電極の膜厚を薄くすると配線層の抵抗値が高くなってしまう。つまり、ゲート電極および配線層の膜厚および構成材料が同一の場合、配線層の抵抗値を低くし、かつゲート電極の応力を小さくすることは困難である。
これに対し、表示装置１では、ゲート電極１２の厚みは配線層２０の厚みよりも薄くなっているため、配線層２０の抵抗値を低くくし、かつゲート電極１２の応力を小さくすることができる。
図１１に示したように、ゲート電極１２の膜厚が８０ｎｍ以下、より好ましくは７０ｎｍ以下であれば、薄膜トランジスタ１０においてゲート電極１２，ゲート絶縁膜１３および半導体層１４の界面での膜剥がれが生じなくなることを確認している。なお、このときゲート絶縁膜１３の膜厚は１００ｎｍとし、半導体層１４は膜厚５０ｎｍの結晶性酸化物半導体膜、配線層２０は膜厚１０００ｎｍのＡｌにより形成した。また、配線層２０の抵抗値は十分低いことを確認している。
図１２にゲート電極１２を、膜厚５０ｎｍのモリブデンにより形成した場合および膜厚１００ｎｍのモリブデンにより形成した場合のＶｇ（ゲート電圧）−Ｉｄ（ドレイン電流）特性をそれぞれ実線および点線で示す。ゲート電極１２の膜厚が薄くなると、サブスレッショルド特性の傾きが急峻になり、ＴＦＴ特性が向上することが確認できる。
このように本実施の形態の表示装置１では、ゲート電極１２の厚みを配線層２０の厚みよりも薄くしたので、同じ厚みとした場合と比較して、配線層２０における電気抵抗を上昇させることなく、ゲート電極１２の膜内応力を小さくすることが可能となる。よって、配線層２０を低抵抗に保ちつつ、薄膜トランジスタ１０の界面での膜剥がれを防止し、安定した電気特性を得ることが可能となる。特に図８を用いて説明したように、スパッタリング法により成膜した場合、その膜内応力は大きな圧縮応力を示す場合が多く、酸化物半導体からなる半導体層１４を形成する際に効果的である。
また、配線層２０の一部である配線層２０ａをゲート電極１２の構成材料よりも抵抗値の低い材料により構成することにより、配線層２０の抵抗値をより低くすることが可能となる。
なお、配線層２０の厚みとゲート電極１２の厚みとの関係に関わらず、配線層２０とゲート電極１２との間で構成材料の少なくとも一部が異なるようにすることにより、配線層２０の電気抵抗およびゲート電極１２の膜内応力を共に制御することができる。例えば、ゲート電極１２と同一の材料からなる配線層２０ｂおよびそれよりも電気抵抗の小さい材料からなる配線層２０ａの２層により配線層２０を構成すれば、ゲート電極１２の膜内応力を上昇させることなく、配線層２０の電気抵抗を小さくすることが可能である。
〔第２の実施の形態〕
図１３は、本発明の第２の実施の形態に係る表示装置（表示装置２）の断面構成を表したものである。この表示装置２は、トップゲート型（スタガ型）の薄膜トランジスタ１０Ａにより構成されている点において上記第１の実施と異なるものである。表示装置２の薄膜トランジスタ１０Ａは、薄膜トランジスタ１０と各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。
薄膜トランジスタ１０Ａは、基板１１にソース電極１５Ｓおよびドレイン電極１５Ｄ，半導体層１４，ゲート絶縁膜１３，並びにゲート電極１２がこの順に積層されている。この薄膜トランジスタ１０Ａおよび配線層２０を備えた表示装置２の製造方法を図１４，図１５および図１６により説明する。
図１４（Ａ）に示したように、基板１１上に例えば、スパッタリング法により膜厚５００ｎｍのアルミニウムおよび膜厚５０ｎｍのモリブデンをこの順に成膜した後、リン酸，硝酸および酢酸を含む混合液によりウェットエッチングを行い、２層構造のソース電極１５Ｓおよびドレイン電極１５Ｄを形成する。
次いで、図１４（Ｂ）に示したように、基板１１上，ソース電極１５Ｓおよびドレイン電極１５Ｄ上に、第１の実施の形態と同様にして、例えばスパッタリング法により、酸化物半導体からなる半導体層１４を形成する。このとき、図１５に示したように非晶質状態の半導体層１４ａを形成後（図１５（Ａ））、レーザ光Ｌの照射等のアニール処理を行い（図１５（Ｂ））、結晶状態の半導体層１４ｂ（図１５（Ｃ））としてもよい。
続いて、図１６（Ａ）に示したように、基板１１および半導体層１４の全面にゲート絶縁膜１３を形成する。ゲート絶縁膜１３の構成材料および成膜方法は第１の実施の形態と同様である。
その後、図１６（Ｂ）に示したように、例えば、１００ｎｍ〜１μmの膜厚でアルミニウム，銅あるいは金等の抵抗の低い金属からなる配線層２０ａを形成する。配線層２０ａを形成した後、例えばモリブデン，チタンあるいはタングステン等からなる金属膜を、例えば膜厚２０ｎｍ〜８０ｎｍでゲート絶縁膜１３上および配線層２０ａ上に成膜し、パターニングを行って、ゲート電極１２および配線層２０ｂを形成する。以上により、図１３に示した表示装置２が完成する。ゲート電極１２の膜厚は、配線層２０の膜厚よりも薄くなるように調整する。
なお、トップゲート型構造の薄膜トランジスタ１０Ａでは、ゲート電極１２が半導体層１４よりも後の工程で形成されるため、ゲート電極１２の形成後に例えば非晶質状態の半導体層１４ａから結晶状態の半導体層１４ｂへの変換のためのアニール処理等を行わなくてもよい。つまり、ゲート電極１２が高温環境下に置かれる機会が少ないため、配線層２０は、熱ストレスに対しての耐性が強いものでなくてもよい。よって配線層２０は、ゲート電極１２の形成と同時に配線層２０ｂを基板１１上に形成後、低抵抗の金属からなる配線層２０ａを積層させたものでもよく、あるいは、低抵抗の金属からなる配線層２０ａのみからなる単層構造のものであってもよい。
この表示装置２の作用および効果は、第１の実施の形態と同様である。
このような表示装置１，２は、例えば次の適用例１〜５に示した電子機器に搭載することができる。
＜適用例１＞
図１７は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有している。
＜適用例２＞
図１８は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有している。
＜適用例３＞
図１９は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有している。
＜適用例４＞
図２０は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。
＜適用例５＞
図２１は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
更に、本発明は、液晶ディスプレイおよび有機ＥＬディスプレイのほか、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくはエレクトロクロミック型の表示素子などの他の表示素子を有する表示装置としても適用可能である。
なお、上記実施の形態では、ゲート電極１３の厚みが配線層２０の厚みよりも薄くなっている例を説明したが、例えば配線層２０を十分に抵抗の低い金属により構成するなどして、配線層２０の抵抗値およびゲート電極１２の膜内応力を良好な状態にすることにより、ゲート電極１２の膜厚を配線層２０の膜厚よりも厚くすることもできる。
１，２・・・表示装置、１０，１０Ａ・・・薄膜トランジスタ、１１・・・基板、１２・・・ゲート電極，１３・・・ゲート絶縁膜、１４・・・半導体層、１５Ｓ，１５Ｄ・・・ソース電極およびドレイン電極、１６・・・駆動パネル、２０・・・配線層、１００Ｒ，１００Ｇ，１００Ｂ・・・画素、１１０・・・表示領域、１２０・・・信号線駆動回路、１３０・・・走査線駆動回路、１４０・・・画素駆動回路、Ｔｒ１，Ｔｒ２・・・トランジスタ。

Claims (14)

  1. 薄膜トランジスタおよび配線層を備え、
    前記薄膜トランジスタは、
    半導体層と、
    前記半導体層と対向して設けられると共に、前記配線層とは厚みが異なるゲート電極と、
    前記半導体層と前記ゲート電極との間のゲート絶縁膜とを有する
    表示装置。
  2. 前記ゲート電極の厚みは前記配線層の厚みよりも薄い
    請求項１記載の表示装置。
  3. 前記配線層は多層構造を有し、少なくとも一層の膜厚および構成材料は前記ゲート電極
    と同一である
    請求項１または２記載の表示装置。
  4. 前記配線層と前記ゲート電極との間で構成材料の少なくとも一部が異なる
    請求項１乃至３のうちいずれか１項に記載の表示装置。
  5. 前記配線層の少なくとも一部は、前記ゲート電極の構成材料よりも電気抵抗の低い
    材料からなる
    請求項１乃至４のうちいずれか１項に記載の表示装置。
  6. 前記半導体層は、酸化物半導体膜よりなる
    請求項１乃至５のうちいずれか１項に記載の表示装置。
  7. 前記半導体層は、結晶酸化物半導体よりなる
    請求項１乃至６のうちいずれか１項に記載の表示装置。
  8. スパッタリング法により、前記ゲート電極および前記半導体層が形成された
    請求項１乃至７のうちいずれか１項に記載の表示装置。
  9. 前記薄膜トランジスタは、基板側から前記ゲート電極，前記ゲート絶縁膜，前記半導体
    層，並びに前記半導層に電気的に接続されたソース電極およびドレイン電極がこの順に積
    層された構造を有する
    請求項１乃至８のうちいずれか１項に記載の表示装置。
  10. 前記薄膜トランジスタは、基板側から前記半導層に電気的に接続されたソース電極およ
    びドレイン電極，前記半導体層，前記ゲート絶縁膜，並びに前記ゲート電極がこの順に積
    層された構造を有する
    請求項１乃至８のうちいずれか１項に記載の表示装置。
  11. 薄膜トランジスタおよび配線層を備え、
    前記薄膜トランジスタは、
    半導体層と、
    前記半導体層と対向して設けられると共に、前記配線層との間で構成材料の少なくとも
    一部が異なるゲート電極と、
    前記半導体層と前記ゲート電極との間のゲート絶縁膜とを有する
    表示装置。
  12. 前記配線層は多層構造を有し、前記ゲート電極と同一の膜厚かつ同一の構成材料からな
    る層および前記ゲート電極の構成材料よりも電気抵抗の低い材料からなる層を少なくとも
    一層ずつ含む
    請求項１１記載の表示装置。
  13. 表示装置を備え、
    前記表示装置は、
    薄膜トランジスタおよび配線層を備え、
    前記薄膜トランジスタは、
    半導体層と、
    前記半導体層と対向して設けられると共に、前記配線層とは厚みが異なるゲート電極と、
    前記半導体層と前記ゲート電極との間のゲート絶縁膜とを有する
    電子機器。
  14. 表示装置を備え、
    前記表示装置は、
    薄膜トランジスタおよび配線層を備え、
    前記薄膜トランジスタは、
    半導体層と、
    前記半導体層と対向して設けられると共に、前記配線層との間で構成材料の少なくとも
    一部が異なるゲート電極と、
    前記半導体層と前記ゲート電極との間のゲート絶縁膜とを有する
    電子機器。
JP2011053288A 2011-03-10 2011-03-10 表示装置および電子機器 Pending JP2012191008A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011053288A JP2012191008A (ja) 2011-03-10 2011-03-10 表示装置および電子機器
US13/365,775 US8816352B2 (en) 2011-03-10 2012-02-03 Display device and electronic device
CN2012100329611A CN102683383A (zh) 2011-03-10 2012-02-14 显示装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011053288A JP2012191008A (ja) 2011-03-10 2011-03-10 表示装置および電子機器

Publications (1)

Publication Number Publication Date
JP2012191008A true JP2012191008A (ja) 2012-10-04

Family

ID=46794718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011053288A Pending JP2012191008A (ja) 2011-03-10 2011-03-10 表示装置および電子機器

Country Status (3)

Country Link
US (1) US8816352B2 (ja)
JP (1) JP2012191008A (ja)
CN (1) CN102683383A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104229A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
WO2014104296A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP2016080744A (ja) * 2014-10-10 2016-05-16 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP2018098313A (ja) * 2016-12-12 2018-06-21 株式会社ブイ・テクノロジー 酸化物半導体装置の製造方法
CN106880718A (zh) * 2017-03-08 2017-06-23 李耀宗 一种治疗体表溃疡的药物及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227128A (ja) * 1988-03-07 1989-09-11 Mitsubishi Electric Corp 液晶表示装置
JPH0926600A (ja) * 1995-07-13 1997-01-28 Sanyo Electric Co Ltd 液晶表示装置
JP2002190598A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP2008085048A (ja) * 2006-09-27 2008-04-10 Canon Inc 半導体装置及び半導体装置の製造方法
JP2009302520A (ja) * 2008-05-16 2009-12-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010080954A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010232652A (ja) * 2009-03-05 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9907019D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7691685B2 (en) * 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
WO2010125986A1 (en) * 2009-05-01 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227128A (ja) * 1988-03-07 1989-09-11 Mitsubishi Electric Corp 液晶表示装置
JPH0926600A (ja) * 1995-07-13 1997-01-28 Sanyo Electric Co Ltd 液晶表示装置
JP2002190598A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP2008085048A (ja) * 2006-09-27 2008-04-10 Canon Inc 半導体装置及び半導体装置の製造方法
JP2009302520A (ja) * 2008-05-16 2009-12-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010080954A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010232652A (ja) * 2009-03-05 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104229A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
WO2014104296A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP2014143414A (ja) * 2012-12-28 2014-08-07 Kobe Steel Ltd 薄膜トランジスタおよびその製造方法
JP2014197662A (ja) * 2012-12-28 2014-10-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
KR101795194B1 (ko) * 2012-12-28 2017-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그의 제조 방법
JP2016080744A (ja) * 2014-10-10 2016-05-16 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10643901B2 (en) 2015-10-23 2020-05-05 Ricoh Company, Ltd. Field-effect transistor, display element, image display, system, and composition of gate insulating layer including silicon and magnesium oxides

Also Published As

Publication number Publication date
US8816352B2 (en) 2014-08-26
CN102683383A (zh) 2012-09-19
US20120228623A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
JP5743064B2 (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5668917B2 (ja) 薄膜トランジスタおよびその製造方法
US9006734B2 (en) Thin film transistor, method of manufacturing the same, and display unit
US20110215328A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display device
US8816352B2 (en) Display device and electronic device
JP2010205987A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置
TW201145520A (en) Thin film transistor, display device, and electronic unit
TW201117356A (en) Semiconductor device and method for manufacturing the same
JP2012160679A (ja) 薄膜トランジスタ、表示装置および電子機器
TWI462304B (zh) 薄膜電晶體、顯示設備及電子裝置
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
JP2014229814A (ja) 薄膜トランジスタ、表示装置および電子機器
JP2013206919A (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
JP2012204548A (ja) 表示装置およびその製造方法
US9502492B2 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
US9178074B2 (en) Semiconductor device, display unit, and electronic apparatus
US9219084B2 (en) Display device including a thin film transistor having wiring and electrodes with different ionization tendencies
JP2013149827A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150210