CN102683383A - 显示装置和电子设备 - Google Patents

显示装置和电子设备 Download PDF

Info

Publication number
CN102683383A
CN102683383A CN2012100329611A CN201210032961A CN102683383A CN 102683383 A CN102683383 A CN 102683383A CN 2012100329611 A CN2012100329611 A CN 2012100329611A CN 201210032961 A CN201210032961 A CN 201210032961A CN 102683383 A CN102683383 A CN 102683383A
Authority
CN
China
Prior art keywords
display unit
semiconductor layer
film
gate electrode
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100329611A
Other languages
English (en)
Inventor
寺井康浩
荒井俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102683383A publication Critical patent/CN102683383A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示装置和包括所述显示装置的电子设备。所述显示装置包括薄膜晶体管和布线层。所述薄膜晶体管包括：半导体层；栅极电极，其布置成与所述半导体层相对，所述栅极电极的厚度与所述布线层的厚度不同；以及位于所述半导体层与栅极电极之间的栅极绝缘膜。本发明能够在保持布线层的低电阻的同时防止薄膜晶体管的界面处的膜脱落，从而获得稳定的电特性。

Description

显示装置和电子设备
相关申请的交叉参考
本申请包含与2011年3月10日向日本专利局提交的日本优先权专利申请JP 2011-053288所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及包含薄膜晶体管(thin film transistor，TFT)和布线层的显示装置以及电子设备。
背景技术
含有锌(Zn)和铟(In)的氧化物作为半导体器件的有源层表现出优良的特性，并且近年来它们在TFT、发光器件、透明导电膜等方面的应用上得到发展(例如，专利文献：日本专利申请特表第2007-519256号公报、日本专利申请特开第2008-85048号公报，非专利文献：Cetin Kilic等，“n-type doping of oxides by hydrogen”，Applied Physics Letters，2002年7月1日，第81卷，第1期，第73-75页)。
对于使用氧化物半导体的TFT，之前已经报道过具有底栅结构和顶栅结构的TFT。在上述两种结构中的任一结构中，在有源层(氧化物半导体层)和栅极电极之间布置有栅极绝缘膜。
然而，具有由上述栅极电极、栅极绝缘膜和有源层构成的层叠结构的TFT存在如下问题。首先，由于各层的膜内应力(film-in stress)的差异，在栅极电极和栅极绝缘膜之间的界面处或者在栅极绝缘膜与有源层之间的界面处发生膜脱落(film peeling)。
再者，由于用作显示装置的信号线、扫描线或电源布线等的布线层通常与TFT的栅极电极等同时形成，所以布线层的电阻值因栅极电极等的膜厚度或材料而增大。
发明内容
鉴于上述问题，提出了本发明。本发明提供一种表现出稳定的电特性的显示装置以及含有该显示装置的电子设备。在该显示装置中，在保持布线层的低电阻的同时防止了在薄膜晶体管的界面处的膜脱落。
本发明实施方式的第一显示装置包括薄膜晶体管和布线层。所述薄膜晶体管包括：半导体层；栅极电极，其布置成与所述半导体层相对，所述栅极电极的厚度不同于所述布线层的厚度；以及栅极绝缘膜，其位于所述半导体层与所述栅极电极之间。
本发明实施方式的第二显示装置包括薄膜晶体管和布线层。所述薄膜晶体管包括：所述薄膜晶体管具有通过从基板一侧起依次层叠所述栅极电极、所述栅极绝缘膜、所述半导体层以及源极电极和漏极电极而形成的结构，所述源极电极和所述漏极电极电连接到所述半导体层。
在本发明实施方式的第一显示装置中，布线层与栅极电极在厚度上是彼此不同的。在第二显示装置中，布线层与栅极电极之间至少有一部分构成材料是不同的。因此，分别控制了布线层的电阻和栅极电极的膜内应力。例如，当栅极电极的厚度小于布线层的厚度时，相比于栅极电极与布线层具有相同厚度的情况，减小了栅极电极的膜内应力而未增大布线层中的电阻。另外，例如，当布线层具有层叠结构时，相比于由相同的构成材料形成栅极电极和布线层的情况，减小了布线层的电阻而不会增大栅极电极的膜内应力，其中，所述层叠结构包括如下两层：与栅极电极相同的材料的层和具有低于栅极电极的电阻的材料的层。
本发明实施方式的第一电子设备和第二电子设备分别包括本发明上述实施方式的第一显示装置和第二显示装置。
在本发明实施方式的第一显示装置和第一电子设备中，布线层与栅极电极在厚度上是彼此不同的。在第二显示装置和第二电子设备中，布线层与栅极电极之间至少有一部分构成材料是不同的。因此能够对布线层的电阻和栅极电极的膜内应力都进行控制。因此，能够在保持布线层的低电阻的同时防止薄膜晶体管的界面处的膜脱落，从而获得稳定的电特性。
附图说明
图1是本发明第一实施方式的显示装置的结构的主要部分的剖面图；
图2示出了图1所示的显示装置的电路结构的示例；
图3示出了图2所示的像素驱动电路的示例；
图4是图1所示的显示装置的变形例的剖面图；
图5A和图5B是按照过程顺序示出了图1所示的显示装置的制造方法的剖面图；
图5C和图5D是示出了图5B之后的过程的剖面图；
图6A、图6B和图6C是在图1中所述的显示装置中从非晶态的半导体层到晶态的半导体层的转换过程的剖面图；
图7示出了栅极电极、栅极绝缘膜和半导体层的膜内应力；
图8示出了栅极电极、栅极绝缘膜和半导体层的膜内应力在退火处理之后的变化；
图9示出了非晶态的半导体层和晶态的半导体层之间的膜内应力的差异；
图10示出了栅极电极的膜厚度与膜脱落敏感性之间的关系；
图11示出了当改变栅极电极的膜厚度时的Vg(栅极电压)-Id(漏极电流)特性；
图12是本发明第二实施方式的显示装置的结构的主要部分的剖面图；
图13A和图13B是按照处理顺序示出了图12所示的显示装置的制造方法的剖面图；
图14A、图14B和14C是在图12中所述的显示装置中从非晶态的半导体层到晶态的半导体层的转换过程的剖面图；
图15A和图15B是示出了图13B或图14C之后的过程的剖面图；
图16是第一应用示例的外观的立体图；
图17A是第二应用示例从前侧看时的外观的立体图，图17B是第二应用示例从后侧看时的外观的立体图；
图18是第三应用示例的外观的立体图；
图19是第四应用示例的外观的立体图；
图20A是处于打开状态下的第五应用示例的主视图，图20B是处于打开状态下的第五应用示例的侧视图，图20C是处于闭合状态下的第五应用示例的主视图，图20D是处于闭合状态下的第五应用示例的左视图，图20E是处于闭合状态下的第五应用示例的右视图，图20F是处于闭合状态下的第五应用示例的俯视图，图20G是处于闭合状态下的第五应用示例的仰视图。
具体实施方式
下面将参照附图详细说明本发明的优选实施方式。顺便提及地，将按照如下顺序进行说明。
1.第一实施方式(底栅型薄膜晶体管的示例)
2.第二实施方式(顶栅型薄膜晶体管的示例)
1.第一实施方式
图1示出了第一实施方式的显示装置(显示装置1)的部分截面结构。例如，显示装置1是由薄膜晶体管10驱动的液晶显示装置或有机电致发光(Electroluminescence，EL)显示装置等。布线层20与薄膜晶体管10一起布置于基板11上。薄膜晶体管10具有底栅型结构(逆错列结构(inversely staggered structure))。例如，薄膜晶体管10从基板11侧起依次具有栅极电极12、栅极绝缘膜13、半导体层14、以及源极电极15S和漏极电极15D。
如图2所示，显示装置1在驱动面板16上包括多个以矩阵形式布置的像素100R、100G和100B以及各种用于驱动这些像素100R、100G和100B的驱动电路。像素100R、100G和100B分别是用于发出红色(R:Red)、绿色(G:Green)和蓝色(B:Blue)的彩色光的液晶显示元件或有机EL显示元件。三个这样的像素100R、100G和100B形成一个像素组，多个像素组形成显示区域110。在驱动面板16上，布置有作为驱动电路的信号线驱动电路120、扫描线驱动电路130和像素驱动电路140，信号线驱动电路120和扫描线驱动电路130是用于视频显示的驱动器。图2未图示的密封面板叠置于驱动面板16上。该密封面板将像素100R、100G和100B以及驱动电路密封。
如图3所示，像素驱动电路140设置有作为薄膜晶体管10的晶体管Tr1和晶体管Tr2，以及位于晶体管Tr1与晶体管Tr2之间的区域中的电容器Cs。像素100R(或者像素100G或100B)和晶体管Tr1在第一电源线(Vcc)与第二电源线(GND)之间串联连接。信号线驱动电路120通过在列方向上排列的多条信号线120A中的一条信号线向晶体管Tr2的源极电极提供图像信号。扫描线驱动电路130通过在行方向上排列的多条扫描线130A中的一条扫描线向晶体管Tr2的栅极电极提供扫描信号。图1所示的布线层20充当信号线120A、扫描线130A或电源布线。
基板11是由玻璃基板或塑料膜等形成的。塑料材料包括例如聚对苯二甲酸乙二醇酯(polyethylene terephthalate，PET)和聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)等。当能够通过溅射法等不加热基板11的方法来形成半导体层14时，能够使用廉价的塑料膜作为基板11。
栅极电极12具有向薄膜晶体管10施加栅极电压并且通过该栅极电压控制半导体层14中的载流子密度的功能。栅极电极12以20nm至80nm的厚度布置在基板11上的选择区域中。厚度小于20nm会导致栅极电极12的薄层电阻(sheet resistance)增大或者膜厚度的不均匀的问题，并且还会使布线层叠结构中的底层难以被覆盖。厚度超过80nm易于导致膜内应力的问题。在本实施方式中，栅极电极12比布线层20薄。因此，能够防止在栅极电极12与栅极绝缘膜13之间的界面处或在栅极绝缘膜13与半导体层14之间的界面处发生的膜脱落。栅极电极12例如是由铂(Pt)、钛(Ti)、钌(Ru)、钼(Mo)、铜(Cu)、钨(W)、镍(Ni)、铝(Al)或钽(Ta)等金属单质或这些金属单质的合金形成的。栅极电极12还可以由诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)或氧化锌(ZnO)等透明导电薄膜形成。
栅极绝缘膜13以例如50nm至1μm的范围内的厚度布置于栅极电极12和半导体层14之间。栅极绝缘膜13例如是由包括氧化硅膜、氮化硅膜、氮氧化硅膜、氧化铪膜、氧化铝膜、氮化铝膜、氧化钽膜、氧化锆膜、氮氧化铪膜、氮氧硅铪膜、氮氧化铝膜、氮氧化钽膜和氮氧化锆膜中的至少一种的绝缘膜形成的。栅极绝缘膜13可以具有单层结构，或者可以具有两种以上的层形成的层叠结构。当栅极绝缘膜13具有两种以上的层形成的层叠结构时，能够改善与半导体层14的界面的特性，并且能够防止来自外部的杂质混入半导体层14。
半导体层14以岛状布置于栅极绝缘膜13上，并且在源极电极15S与漏极电极15D之间的与栅极电极12相对的位置中形成沟道区域。半导体层14是例如由如下氧化物半导体形成，该氧化物半导体包括从铟(In)、镓(Ga)、锌(Zn)、锡(Sn)、铝(Al)和钛(Ti)中选出的至少一种元素的氧化物，以作为主要成分。具体地，半导体层14是由包括作为主要成分的氧化锌的透明氧化物半导体形成的，例如铟镓锌氧化物(IGZO)、氧化锌、掺铝氧化锌(AZO)或者掺镓氧化锌(GZO)。考虑到制造工艺中退火的供氧效率，半导体层14的厚度期望为5nm至100nm。
半导体层14可以处于非晶态或晶态。然而，当半导体层14处于晶态时，半导体层14对蚀刻溶液的耐性高，因此易于用于装置结构的形成。例如，处于非晶态的氧化物半导体能够容易被PAN(磷酸-乙酸-硝酸；包含磷酸、乙酸、硝酸和水的混合溶液)类溶液或氢氟酸类溶液蚀刻，而处于晶态的氧化物半导体不易被PAN类溶液或氢氟酸类溶液蚀刻。从耐蚀刻性、迁移度的高度、P沟道TFT的实现以及成本方面来看，期望使用结晶氧化物半导体。结晶氧化物半导体材料包括例如ZnO(氧化锌)等以及含有铟作为主要成分的ITO(铟锡氧化物)、IGO(铟镓氧化物)或IZO(铟锌氧化物)等。然而，如下文中将要详细说明的，与非结晶材料相比，这些结晶材料易于具有较高的膜内应力并导致更多的膜脱落。在显示装置1中，栅极电极12比布线层20薄。因此，即使当半导体层14由结晶材料形成时，仍能够防止栅极电极12、栅极绝缘膜13与半导体层14之间的界面处的膜脱落。半导体层14不限于氧化物半导体材料，并可以由含有硅(Si)的材料形成。
源极电极15S和漏极电极15D布置在半导体层14上，并且与半导体层14电连接。例如，源极电极15S和漏极电极15D是单层膜，该单层膜是由钼、铝、铜、钛、ITO制成的金属膜或这些材料的合金制成的金属膜，或者源极电极15S和漏极电极15D是由上述金属膜中的两种以上的金属膜形成的层叠膜。例如，通过依次层叠厚度分别为50nm、500nm和50nm的钼、铝和钼而形成的三层膜能够稳定地保持半导体层14的电特性。除了钼之外，还可以形成与半导体层14相接触的诸如ITO或氧化钛等含有氧的金属膜。当半导体层14由氧化物半导体材料形成并与易于吸取氧的金属膜相接触时，氧化物半导体的氧被吸取，从而形成了缺陷。因此，在源极电极15S和漏极电极15D的与半导体层14相接触的部分中使用含有氧的金属膜时，能够稳定薄膜晶体管10的电特性。
布线层20布置在基板11的根据布线布局而选择的区域上，并且布线层20具有通过从基板11侧起层叠布线层20a和布线层20b而形成的结构。布线层20a例如是由诸如铝、铜(Cu)或金(Au)等具有低电阻的材料形成的。布线层20b例如是由钼、钛或钨等与栅极电极12相同的材料形成的。虽然期望布线层20具有低电阻，但是由于制造过程中的高温处理，诸如铝和铜(Cu)等具有低电阻的金属易于导致金属迁移或凸起(hillock)的形成。另一方面，用于栅极电极12的钼、钛或钨等是难熔金属，并且在制造过程中不易于变化。也就是说，通过将由难熔金属形成的布线层20b层叠至由低电阻金属形成的布线层20a上，能够形成具有低电阻并且能够承受制造过程中的高温的布线层20。例如，布线层20a的膜厚度大约为100nm至1μm，布线层20b的膜厚度与栅极电极12的膜厚度相同，即膜厚度约为20nm至80nm。也就是说，在本实施方式中，布线层20的膜厚度大于栅极电极12的膜厚度。
布线层20可以具有三层以上的多层结构。另外，当布线层20具有足够低的电阻并且能够承受制造过程中的高温环境时，布线层20可以具有如图4所示的仅由布线层20a形成的单层结构。
例如，能够按照如下步骤制造显示装置1。
图5A至图5D按照过程顺序表示显示装置1的制造方法。首先，通过使用例如溅射法或化学气相沉积(Chemical Vapor Deposition，CVD)法，在基板11的整个表面上形成例如由铝、铜或金制成的例如膜厚度为100nm至1μm的金属膜。如图5A所示，通过使用光刻法和蚀刻法，对上述金属膜进行图案化来形成布线层20a。接着，通过例如溅射法，在基板11和布线层20a上形成例如由钼、钛或钨制成的例如膜厚度为20nm至80nm的金属膜，并且对该金属膜进行图案化，从而形成栅极电极12和布线层20b(图5B)。当这样由同样的材料以同样的厚度形成栅极电极12和布线层20b时，能够在同一过程中形成栅极电极12和布线层20b。也就是说，当布线层20具有多层结构并且该多层结构中的至少一层与栅极电极12在同一过程中形成时，能够简化制造过程。顺便提及地，可以在形成栅极电极12和布线层20b之后将布线层20a层叠在布线层20b上(布线层20b位于基板11一侧的结构)，或者可以通过完全不同的过程形成栅极电极12和布线层20。
接着，如图5C所示，例如通过等离子体CVD法，在基板11的一部分和栅极电极12的整个表面上形成由氮化硅膜和氧化硅膜制成的栅极绝缘膜13。通过等离子体CVD法以如下方式形成栅极绝缘膜13：使用硅烷、氨气(NH3)和氮气(N2)等气体作为原料气体来形成氮化硅膜，并且使用例如含有硅烷和一氧化二氮的气体作为原料气体来形成氧化硅膜。另外，通过采用溅射法来取代等离子体CVD法，可以由氮化硅膜、氧化硅膜、氧化铝膜或氮化铝膜形成栅极绝缘膜13。在溅射法中，使用硅作为靶材，并且通过在用于溅射的放电气氛中流动的氧气、水蒸气和氮气等进行反应等离子体溅射(reactive plasma sputtering)，从而形成氧化硅膜或氮化硅膜等。
在形成栅极绝缘膜13之后，如图5D所示，通过例如溅射法，在栅极绝缘膜13上形成例如氧化物半导体膜，并且对该氧化物半导体膜进行图案化，从而形成半导体层14。非晶硅TFT的结构与将氧化物半导体用作有源层的TFT的结构类似。然而，虽然能够通过CVD法形成非晶硅，但难以通过CVD法形成氧化物半导体膜。这是因为，含有氧化物半导体构成元素的有机化合物的蒸气压低，以及缺乏适于CVD法的运载气体(carrier gas)。因此，通常通过溅射法形成氧化物半导体膜。
例如，当通过铟镓锌氧化物形成半导体层14时，通过采用将铟镓锌氧化物陶瓷用作靶材的直流(DC)溅射法来进行氩气(Ar)和氧气(O2)的混合气体的等离子体放电，由此在栅极绝缘膜13上形成半导体层14。顺便提及地，在等离子体放电之前，在将真空容器的内部抽空至1×10-4Pa以下的真空度之后再引入氩气和氧气的气体。
另外，当例如通过氯化锌形成半导体层14时，进行使用氯化锌的陶瓷作为靶材的射频(RF)溅射法。或者，能够通过将锌用作金属靶材在含有氩气和氧气的气体气氛中进行使用DC电源的溅射法来形成半导体层14。
在此时，通过在形成氧化物时改变氩气与氧气之间的流量比，能够控制用于形成沟道的半导体层14内的载流子密度。
此外，当例如由结晶氧化物半导体形成半导体层14时，如图6A至图6C所示，形成非晶态的半导体层14a(图6A)，并且随后通过例如用激光L照射半导体层14a来进行结晶退火处理(图6B)，从而形成晶态的半导体层14b(图6C)。结晶材料包括例如如下氧化物半导体：该氧化物半导体由氧化锌、铟、镓、锆和锡等形成，并且在该氧化物半导体中，铟或锡的比例高于其它的成分的比例。
在形成半导体层14之后，通过例如溅射法依次形成厚度为50nm的钼层、厚度为500nm的铝层和厚度为50nm的钼层，从而形成三层的层叠结构。接着，通过使用包含磷酸、硝酸和乙酸的混合溶液的湿式蚀刻法对上述层叠结构进行图案化，从而形成源极电极15S和漏极电极15D。通过以上过程，完成了如图1所示的薄膜晶体管10和布线层20。通过这样形成包括薄膜晶体管10和布线层20的像素驱动电路140并且随后进一步形成像素100R、像素100G和像素100B，制造出了显示装置1。
在显示装置1中，通过写入晶体管Tr2的栅极电极将扫描信号从扫描线驱动电路130提供至各像素，且通过写入晶体管Tr2将图像信号从信号线驱动电路120提供至各像素，并由存储电容器Cs保持图像信号。也就是说，根据由存储电容器Cs保持的信号来控制晶体管Tr1是导通或断开。由此，将驱动电流注入像素100R、像素100G和像素100B。在晶体管Tr1和晶体管Tr2(薄膜晶体管10)中，当通过诸如布线层20等布线层向栅极电极12施加阈值电压以上的电压(栅极电压)时，在源极电极15S与漏极电极15D之间的半导体层14的沟道区域中产生电流(漏极电流)，从而以上述方式进行驱动。
在此情况下，栅极电极12的厚度小于布线层20的厚度，或者具体地为20nm至80nm。因此，栅极电极12的膜内应力减小，从而能够防止在栅极电极12、栅极绝缘膜13和半导体层14之间的界面处发生膜脱落。
图7示出了栅极电极、栅极绝缘膜和半导体层中各者的膜内应力。顺便提及地，栅极电极和半导体层是通过使用溅射法分别由50nm的钼和50nm的结晶氧化物半导体材料形成的，而栅极绝缘膜是通过CVD法由100nm的SiO2形成的。
如图7所示，栅极电极和半导体层表现出高的压应力，而栅极绝缘膜表现出张应力。应力的大小取决于成膜方法。一些通过溅射法形成的薄膜具有超过1GPa的高压应力。
当由氧化物半导体形成半导体层时，与过去使用非晶硅(a-Si:H)相比，获得了高电子迁移率。另外，即使当在室温附近的低温条件下制成半导体层时，仍能够期待高电子迁移率。然而，如上所述，在大多数情况下氧化物半导体是通过溅射法形成的，因此半导体层具有高的压应力。此外，如图8所示，在膜的形成以及用于恢复处理损害的退火处理(200℃以上)之后进行的载流子密度控制也增大了半导体层的压应力。
另外，如图9所示，处于晶态的氧化物半导体表现出大约2GPa的膜内应力，并且与处于非晶态的氧化物半导体相比，易于表现出更高的压应力。可以形成薄半导体膜来减小上述应力。然而，由于半导体层的膜厚度和膜质量对晶体管的电特性影响很大，所以难以通过较大地改变半导体层的膜厚度和膜质量来制造TFT。特别地，结晶氧化物半导体需要20nm以上的膜厚度来保持结晶材料的特性。另外，具有减小膜厚度的栅极绝缘膜可能导致栅极电极与半导体层之间的短路。因此，从保持装置特性的稳定性和产率的观点来看，也难以改变栅极绝缘膜的膜厚度或膜质量。
由于栅极电极例如与诸如信号和电源布线等布线层在相同的过程中形成，所以栅极电极的膜厚度的减小导致布线层电阻值的增大。也就是说，当通过相同的构成材料形成具有相同膜厚度的栅极电极和布线层时，难以降低布线层的电阻值并减小栅极电极的应力。
另一方面，在显示装置1中，栅极电极12的厚度小于布线层20的厚度，因此能够降低布线层20的电阻值并减小栅极电极12的应力。
如图10所示，已经证实了：当栅极电极12的膜厚度为80nm以下或者理想地为70nm以下时，在薄膜晶体管10内的栅极电极12、栅极绝缘膜13和半导体层14之间的界面处不发生膜脱落。顺便提及地，在此情况下，栅极绝缘膜13的膜厚度为100nm，半导体层14是由膜厚度为50nm的结晶氧化物半导体膜形成的，并且布线层20是由膜厚度为1000nm的Al形成的。还证实了布线层20具有足够低的电阻值。
图11示出了Vg(栅极电压)-Id(漏电流)特性，其中，实线表示通过膜厚度为50nm的钼形成栅极电极12的情况下的Vg(栅极电压)-Id(漏电流)特性，而虚线表示通过膜厚度为100nm的钼形成栅极电极12的情况下的Vg(栅极电压)-Id(漏电流)特性。通过图11能够证实：通过减小栅极电极12的膜厚度，使得亚阈值特性的斜率变陡峭，因此改善了TFT特性。
因此，在本实施方式的显示装置1中，栅极电极12的厚度小于布线层20的厚度。与栅极电极12和布线层20具有相同的厚度的情况相比，能够由此在不增大布线层20中的电阻的情形下减小栅极电极12的膜内应力。因此，能够在保持布线层20的低电阻的同时防止薄膜晶体管10的界面处的膜脱落，从而获得稳定的电特性。特别地，如参照图7所述，当通过溅射法形成栅极电极和半导体层时，栅极电极和半导体层的膜内应力通常是高的压应力。因此，本实施方式能够有效地用于形成氧化物半导体的半导体层14。
另外，当通过电阻值低于栅极电极12的构成材料的材料形成作为布线层20的一部分的布线层20a时，能够进一步降低布线层20的电阻值。
顺便提及地，无论布线层20的厚度与栅极电极12的厚度之间的关系如何，通过使布线层20与栅极电极12之间的至少一部分构成材料存在差异，能够对布线层20的电阻和栅极电极12的膜内应力都进行控制。例如，当布线层20是通过由与栅极电极12相同的材料制成的布线层20b和由具有比布线层20b更低的电阻的材料制成的布线层20a这两层形成的时，能够在不增大栅极电极12的膜内应力的情况下减小布线层20的电阻。
2.第二实施方式
图12示出了本发明第二实施方式的显示装置(显示装置2)的剖面结构。显示装置2与前面第一实施方式的不同之处在于：显示装置2是由顶栅型(错列型)薄膜晶体管10A形成的。虽然显示装置2中的薄膜晶体管10A的构成元件间的配置关系不同于薄膜晶体管10的构成元件间的配置关系，但显示装置2中的薄膜晶体管10A的构成元件各自的功能和构成材料与薄膜晶体管10的构成元件各自的功能和构成材料是相同的。因此，为了方便，使用相同的附图标记来标识显示装置2中的薄膜晶体管10A的构成元件，并且将适当省略对它们的说明。
薄膜晶体管10A具有依次层叠在基板11上的源极电极15S和漏极电极15D、半导体层14、栅极绝缘膜13和栅极电极12。下面将参照图13A至图15B说明包括薄膜晶体管10A和布线层20的显示装置2的制造方法。
如图13A所示，通过例如溅射法在基板11上依次形成膜厚度为500nm的铝膜和膜厚度为50nm的钼膜。此后，通过使用包含磷酸、硝酸和乙酸的混合溶液进行湿式蚀刻来形成双层结构的源极电极15S和漏极电极15D。
接着，如图13B所示，如同在第一实施方式中，通过例如溅射法在基板11上以及源极电极15S和漏极电极15D上形成由氧化物半导体制成的半导体层14。此时，如图14A至图14C所示，在形成非晶态的半导体层14a(图14A)之后，可以通过使用激光L照射来进行退火处理(图14B)，从而形成晶态的半导体层14b(图14C)。
接着，如图15A所示，在基板11和半导体层14的整个表面上形成栅极绝缘膜13。栅极绝缘膜13的构成材料和成膜方法与第一实施方式的栅极绝缘膜的构成材料和成膜方法相同。
此后，如图15B所示，形成膜厚度为100nm至1μm的例如由诸如铝、铜或金等具有低电阻的金属制成的布线层20a。在形成布线层20a之后，在栅极绝缘膜13和布线层20a上形成膜厚度例如为20nm至80nm的例如由钼、钛或钨制成的金属膜，并对上述金属膜进行图案化，从而形成栅极电极12和布线层20b。这样就完成了图12所示的显示装置2。将栅极电极12的膜厚度调节成小于布线层20的膜厚度。
顺便提及地，在具有顶栅结构的薄膜晶体管10A中，栅极电极12是在半导体层14的形成过程之后的过程中形成的。因此，在形成栅极电极12之后，不需要进行用于从非晶态的半导体层14a到晶态的半导体层14b的转换的退火处理等。也就是说，由于栅极电极12被放置在高温环境下的机会较少，所以布线层20不需要具有强的热应力耐性。因此，布线层20也可以是这样形成的层叠体：在形成栅极电极的同时在基板11上形成布线层20b并且随后将由低电阻金属制成的布线层20a层叠至布线层20b上。或者，布线层20也可以是仅包括由低电阻金属制成的布线层20a的单层结构。
显示装置2的效果和作用与第一实施方式的显示装置的效果和作用相同。
此类的显示装置1和显示装置2能够被安装到在例如下面第一应用示例至第五应用示例所示的电子设备中。
第一应用示例
图16示出了电视机装置的外观。该电视机装置具有例如包括前面板310和滤光玻璃320的视频显示屏部300。
第二应用示例
图17A和图17B示出了数码照相机的外观。该数码照相机具有例如用于闪光的发光部410、显示部420、菜单开关430和快门按钮440。
第三应用示例
图18示出了笔记本个人计算机的外观。该笔记本个人计算机具有例如本体510、用于输入字符等操作的键盘520和用于显示图像的显示部530。
第四应用示例
图19示出了摄像机的外观。该摄像机具有例如本体部610、设置在本体部610的前侧表面用于拍摄被摄物体的透镜620、摄像时的开始/停止开关和显示部640。
第五应用示例
图20A至图20G示出了手机的外观。该手机例如是通过借助连接部(铰链部)730将上侧壳体710和下侧壳体720彼此连接而形成的。该手机具有显示器740、副显示器750、图片灯760和相机770。
上面已经通过例举实施方式说明了本发明。然而，本发明不限于上面的实施方式，并且能够有各种变形例。例如，在上面的实施方式中说明的各层的材料和厚度或者成膜方法和成膜条件等不是限制性的，而是可以是其它的材料和厚度或者其它的成膜方法和成膜条件。
此外，本发明不仅适用于具有液晶显示器和有机EL显示器的显示装置，也适用于诸如无机电致发光元件以及电沉积型(electrodepositiontype)或电致变色型(electrochromic type)显示元件等。
顺便提及地，在上面的实施方式中，通过栅极电极12的厚度小于布线层20的厚度的情况进行了说明。然而，也能够使栅极电极12的膜厚度大于布线层20的膜厚度，此时，例如通过用具有足够低的电阻的金属来形成布线层20，以实现布线层20的电阻值和栅极电极12的膜内应力的有利条件。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims (22)

1.一种显示装置，所述显示装置包括薄膜晶体管和布线层，其中，
所述薄膜晶体管包括：
半导体层，
栅极电极，其布置成与所述半导体层相对，且所述栅极电极的厚度不同于所述布线层的厚度，以及
栅极绝缘膜，其位于所述半导体层与所述栅极电极之间。
2.根据权利要求1所述的显示装置，其中，所述栅极电极的厚度小于所述布线层的厚度。
3.根据权利要求2所述的显示装置，其中，所述栅极电极的厚度处于20nm～80nm的范围内。
4.根据权利要求1-3中任一项所述的显示装置，其中，
所述布线层具有多层结构，并且所述多层结构中的至少一层的膜厚度和构成材料与所述栅极电极的膜厚度和构成材料相同。
5.根据权利要求1-3中任一项所述的显示装置，其中，所述布线层与所述栅极电极之间至少有一部分构成材料是不同的。
6.根据权利要求1-3中任一项所述的显示装置，其中，所述布线层的至少一部分是由电阻值低于所述栅极电极的构成材料的材料形成的。
7.根据权利要求1-3中任一项所述的显示装置，其中，所述半导体层是由氧化物半导体膜形成的。
8.根据权利要求1-3中任一项所述的显示装置，其中，所述半导体层是由结晶氧化物半导体形成的。
9.根据权利要求1-3中任一项所述的显示装置，其中，所述栅极电极和所述半导体层是通过溅射法形成的。
10.根据权利要求1-3中任一项所述的显示装置，其中，
所述薄膜晶体管具有通过从基板一侧起依次层叠所述栅极电极、所述栅极绝缘膜、所述半导体层以及源极电极和漏极电极而形成的结构，所述源极电极和所述漏极电极电连接到所述半导体层。
11.根据权利要求1-3中任一项所述的显示装置，其中，
所述薄膜晶体管具有通过从基板一侧起依次层叠源极电极和漏极电极、所述半导体层、所述栅极绝缘膜以及所述栅极电极而形成的结构，所述源极电极和所述漏极电极电连接到所述半导体层。
12.根据权利要求10所述的显示装置，其中，
所述源极电极和所述漏极电极的与所述半导体层相接触的部分使用含有氧的金属膜。
13.根据权利要求11所述的显示装置，其中，
所述源极电极和所述漏极电极的与所述半导体层相接触的部分使用含有氧的金属膜。
14.根据权利要求1-3中任一项所述的显示装置，其中，
所述栅极绝缘膜具有由两种以上的层形成的层叠结构。
15.一种显示装置，所述显示装置包括薄膜晶体管和布线层，其中，
所述薄膜晶体管包括：
半导体层，
栅极电极，其布置成与所述半导体层相对，且所述栅极电极与所述布线层之间至少有一部分构成材料是不同的，以及
栅极绝缘膜，其位于所述半导体层与所述栅极电极之间。
16.根据权利要求15所述的显示装置，其中，
所述布线层具有多层结构，并且所述布线层包括至少一个由与所述栅极电极相同的构成材料并以相同的膜厚度形成的层以及至少一个由电阻值低于所述栅极电极的构成材料的材料形成的层。
17.根据权利要求15或16所述的显示装置，其中，
所述栅极绝缘膜具有由两种以上的层形成的层叠结构。
18.根据权利要求15或16所述的显示装置，其中，
所述薄膜晶体管具有通过从基板一侧起依次层叠所述栅极电极、所述栅极绝缘膜、所述半导体层以及源极电极和漏极电极而形成的结构，所述源极电极和所述漏极电极电连接到所述半导体层。
19.根据权利要求15或16所述的显示装置，其中，
所述薄膜晶体管具有通过从基板一侧起依次层叠源极电极和漏极电极、所述半导体层、所述栅极绝缘膜以及所述栅极电极而形成的结构，所述源极电极和所述漏极电极电连接到所述半导体层。
20.根据权利要求18所述的显示装置，其中，
所述源极电极和所述漏极电极的与所述半导体层相接触的部分使用含有氧的金属膜。
21.根据权利要求19所述的显示装置，其中，
所述源极电极和所述漏极电极的与所述半导体层相接触的部分使用含有氧的金属膜。
22.一种电子设备，其包括前述权利要求1-21中任一项所述的显示装置。
CN2012100329611A 2011-03-10 2012-02-14 显示装置和电子设备 Pending CN102683383A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011053288A JP2012191008A (ja) 2011-03-10 2011-03-10 表示装置および電子機器
JP2011-053288 2011-03-10

Publications (1)

Publication Number Publication Date
CN102683383A true CN102683383A (zh) 2012-09-19

Family

ID=46794718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100329611A Pending CN102683383A (zh) 2011-03-10 2012-02-14 显示装置和电子设备

Country Status (3)

Country Link
US (1) US8816352B2 (zh)
JP (1) JP2012191008A (zh)
CN (1) CN102683383A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106880718A (zh) * 2017-03-08 2017-06-23 李耀宗 一种治疗体表溃疡的药物及其制备方法
CN109923649A (zh) * 2016-12-12 2019-06-21 株式会社V技术 氧化物半导体装置的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
CN104885229B (zh) * 2012-12-28 2017-08-18 株式会社神户制钢所 薄膜晶体管及其制造方法
JP6077978B2 (ja) * 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP6500196B2 (ja) * 2014-10-10 2019-04-17 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070093002A1 (en) * 2004-01-26 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Electric appliance, semiconductor device, and method for manufacturing the same
US20080073653A1 (en) * 2006-09-27 2008-03-27 Canon Kabushiki Kaisha Semiconductor apparatus and method of manufacturing the same
US20090140438A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100055832A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101826520A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695424B2 (ja) * 1988-03-07 1997-12-24 三菱電機株式会社 液晶表示装置
JPH0926600A (ja) * 1995-07-13 1997-01-28 Sanyo Electric Co Ltd 液晶表示装置
GB9907019D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
JP2002190598A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101690216B1 (ko) * 2009-05-01 2016-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070093002A1 (en) * 2004-01-26 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Electric appliance, semiconductor device, and method for manufacturing the same
US20080073653A1 (en) * 2006-09-27 2008-03-27 Canon Kabushiki Kaisha Semiconductor apparatus and method of manufacturing the same
US20090140438A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100055832A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101826520A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109923649A (zh) * 2016-12-12 2019-06-21 株式会社V技术 氧化物半导体装置的制造方法
CN106880718A (zh) * 2017-03-08 2017-06-23 李耀宗 一种治疗体表溃疡的药物及其制备方法

Also Published As

Publication number Publication date
US20120228623A1 (en) 2012-09-13
US8816352B2 (en) 2014-08-26
JP2012191008A (ja) 2012-10-04

Similar Documents

Publication Publication Date Title
JP7401492B2 (ja) 表示装置
JP5668917B2 (ja) 薄膜トランジスタおよびその製造方法
KR102251729B1 (ko) 반도체 디바이스 및 그 형성 방법
KR101291384B1 (ko) 반도체 장치
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
JP2019135787A (ja) 半導体装置
CN102683383A (zh) 显示装置和电子设备
US20110215328A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display device
US20120211755A1 (en) Thin film transistor, manufacturing method of thin film transistor and display
KR20110015374A (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN102157558A (zh) 薄膜晶体管及其制造方法、以及显示装置
TW201030926A (en) Display device
KR20110113568A (ko) 박막 트랜지스터 및 표시 장치 및 전자 기기
KR20100014167A (ko) 반도체 장치 및 그 제작 방법
CN102290442A (zh) 薄膜晶体管和显示装置
CN102208452A (zh) 薄膜晶体管及其制造方法、以及显示装置
US20160064217A1 (en) Semiconductor device and method for manufacturing same
CN104282682B (zh) 半导体装置及其制造方法、显示装置与电子设备
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
US9219084B2 (en) Display device including a thin film transistor having wiring and electrodes with different ionization tendencies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150804

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150804

Address after: Tokyo, Japan

Applicant after: The special display of the organic thunder of Japan of Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corp

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120919