CN102422426B

CN102422426B - 半导体装置的制造方法

Info

Publication number: CN102422426B
Application number: CN201080020117.6A
Authority: CN
Inventors: 秋元健吾; 河江大辅
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2009-05-01
Filing date: 2010-04-20
Publication date: 2016-06-01
Anticipated expiration: 2030-04-20
Also published as: KR20150052328A; US20100279474A1; US8278162B2; JP5106703B1; CN102422426A; JP2015079986A; JP5997756B2; TWI567799B; JP5669426B2; KR101690216B1; KR20120007068A; JP2018064117A; JP2010283338A; JP6471213B2; TW201120947A; JP2013038427A; KR101842182B1; JP2016129258A; WO2010125986A1

Abstract

在进行氧化物半导体层的构图同时形成设置在薄膜晶体管的氧化物半导体层上方的栅电极。

Description

半导体装置的制造方法

技术领域

本发明涉及一种具有由薄膜晶体管(以下，称为TFT)构成的电路的半导体装置的制造方法。

在本说明书中，半导体装置一般是指通过利用半导体特性而能够发挥其功能的装置，并且电光装置、半导体电路以及电子设备都是半导体装置。

背景技术

各种各样金属氧化物用于广泛应用。氧化铟是较普遍的材料并且用作液晶显示器等所需要的透明电极材料。

某些金属氧化物呈现半导体特性。作为这样的呈现半导体特性的金属氧化物，例如可以举出氧化钨、氧化锡、氧化铟、氧化锌等，文献中公开了将这种呈现半导体特性的金属氧化物用于沟道形成区的薄膜晶体管(专利文献1至4、非专利文献1)。

金属氧化物的例子不仅有单金属元素氧化物而且还有多金属元素氧化物(多元氧化物)。例如，作为多元氧化物，同系化合物(homologouscompound)的InGaO₃(ZnO)_m(m：自然数)为公知的材料(非专利文献2至4)。

另外，已经确认可以将那样的由In-Ga-Zn类氧化物构成的氧化物半导体应用于薄膜晶体管的沟道层(专利文献5、非专利文献5及6)。

[专利文献1]日本专利申请公开昭60-198861号公报

[专利文献2]日本专利申请公开平8-264794号公报

[专利文献3]日本PCT国际申请翻译平11-505377号公报

[专利文献4]日本专利申请公开2000-150900号公报

[专利文献5]日本专利申请公开2004-103957号公报

[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，andR.M.Wolf，″Aferroelectrictransparentthin-filmtransistor″(透明铁电薄膜晶体管)，Appl.Phys.Lett.，17June1996，Vol.68p.3650-3652

[非专利文献2]M.Nakamura，N.Kimizuka，andT.Mohri，″ThePhaseRelationsintheIn₂O₃-Ga₂ZnO₄-ZnOSystemat1350℃″(In₂O₃-Ga₂ZnO₄-ZnO类在1350℃时的相关系)，J.SolidStateChem.，1991，Vol.93，p.298-315

[非专利文献3]N.Kimizuka，M.Isobe，andM.Nakamura，″SynthesesandSingle-CrystalDataofHomologousCompounds，In₂O₃(ZnO)_m(m＝3，4，and5)，InGaO₃(ZnO)₃，andGa₂O₃(ZnO)_m(m＝7，8，9，and16)intheIn₂O₃-ZnGa₂O₄-ZnOSystem″(In₂O₃-ZnGa₂O₄-ZnO类的In₂O₃(ZnO)_m(m＝3，4，and5)，InGaO₃(ZnO)₃，和Ga₂O₃(ZnO)_m(m＝7，8，9，and16)同系化合物的合成和单晶数据)，J.SolidStateChem.，1995，Vol.116，p.170-178

[非专利文献4]M.Nakamura，N.Kimizuka，T.Mohri，andM.Isobe，″Synthesesandcrystalstructuresofnewhomologouscompounds，indiumironzincoxides(InFeO₃(ZnO)_m)(m：naturalnumber)andrelatedcompounds(新同系化合物、铟铁锌氧化物(InFeO₃(ZnO)_m)(m为自然数)及其同型化合物的合成以及结晶结构)″，KOTAIBUTSURI(SOLIDSTATEPHYSICS)，1993，Vol.28，No.5，pp.317-327

[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，andH.Hosono，″Thin-filmtransistorfabricatedinsingle-crystallinetransparentoxidesemiconductor″(由单晶透明氧化物半导体制造的薄膜晶体管)，SCIENCE，2003，Vol.300，p.1269-1272

[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，andH.Hosono，″Room-temperaturefabricationoftransparentflexiblethin-filmtransistorsusingamorphousoxidesemiconductors″(室温下的使用非晶氧化物半导体的透明柔性薄膜晶体管的制造)，NATURE，2004，Vol.432p.488-492

在将氧化物半导体用于薄膜晶体管的沟道层的情况下，阈值电压因为制造工序而有时会向负侧或正侧偏移。因此，将氧化物半导体用于沟道层的薄膜晶体管需要具有能够控制阈值电压的结构。

薄膜晶体管的阈值电压在薄膜晶体管具有如下结构时可以控制为所希望的值。在沟道形成区上下隔着栅极绝缘膜设置栅电极，并且控制上部及/或下部的栅电极的电位。然而，在沟道形成区上下配置栅电极导致工序数量的增加。因此，要求采用可以更确实地控制阈值电压而不导致工序数量的增加的结构。

发明内容

本发明的一种方式的目的之一在于提供一种半导体装置的制造方法，其中，通过将氧化物半导体用于沟道层且控制阈值电压，获得具有电特性优异的薄膜晶体管的半导体装置而不导致工序数量的增加。

为了将阈值电压控制为所希望的值，在氧化物半导体膜上下设置栅电极。具体而言，形成设置在氧化物半导体膜下方的栅电极(也可以称为第一栅电极)及设置在氧化物半导体膜上方的栅电极(也可以称为第二栅电极或背栅电极)。通过在氧化物半导体膜的构图同时形成第二栅电极，可以防止因第二栅电极的形成所需要的工序导致的工序数量的增加。

本说明书所公开的本发明的一种方式是一种半导体装置的制造方法，包括以下步骤：在绝缘表面上形成第一导电层；通过第一构图形成第一栅电极；在所述第一栅电极上形成第一绝缘膜；在所述第一绝缘膜上形成第二导电层；通过第二构图形成布线层；在所述第一绝缘膜及所述布线层上形成氧化物半导体膜、第二绝缘膜及第三导电层，通过第三构图形成岛状氧化物半导体膜、所述岛状氧化物半导体膜上的岛状第二绝缘膜及所述岛状第二绝缘膜上的第二栅电极；形成覆盖所述第一绝缘膜、所述布线层、所述岛状氧化物半导体膜、所述岛状第二绝缘膜及所述第二栅电极的层间绝缘层；通过第四构图形成到达所述第二栅电极的开口部以及到达所述布线层的开口部；在所述层间绝缘层上形成导电材料；以及通过第五构图形成连接到所述第二栅电极的引绕布线及连接到所述布线层的像素电极。

本说明书所公开的本发明的一种方式是一种半导体装置的制造方法，包括如下步骤：在绝缘表面上形成第一导电层；通过第一构图形成第一栅电极；在所述第一栅电极上形成第一绝缘膜；在所述第一绝缘膜上形成第二导电层，通过第二构图形成布线层；在所述第一绝缘膜及所述布线层上形成氧化物半导体膜、沟道保护膜、第二绝缘膜及第三导电层；通过第三构图形成岛状氧化物半导体膜、所述岛状氧化物半导体膜上的岛状沟道保护膜、所述岛状沟道保护膜上的岛状第二绝缘膜及所述岛状第二绝缘膜上的第二栅电极；形成覆盖所述第一绝缘膜、所述布线层、所述岛状氧化物半导体膜、所述岛状沟道保护膜、所述岛状第二绝缘膜及所述第二栅电极的层间绝缘层；通过第四构图形成到达所述第二栅电极的开口部及到达所述布线层的开口部；在所述层间绝缘层上形成导电材料；以及通过第五构图形成连接到所述第二栅电极的引绕布线及连接到所述布线层的像素电极。

在半导体装置的制造方法中，可以通过第二构图在所述布线层上形成第二氧化物半导体膜，并且可以通过第三构图在氧化物半导体膜和布线层重叠的区域中形成由所述第二氧化物半导体膜构成的缓冲层。

在半导体装置的制造方法中，可以通过第二构图在布线层下形成第二氧化物半导体膜。

在半导体装置的制造方法中，引绕布线可以设置为与所述第二栅电极重叠。

在半导体装置的制造方法中，层间绝缘层可以是聚酰亚胺。

在半导体装置的制造方法中，沟道保护膜可以是非晶硅。

在半导体装置的制造方法中，氧化物半导体膜可以包含氧化硅地形成。

在半导体装置的制造方法中，引绕布线可以与第一栅电极连接地形成。

在半导体装置的制造方法中，第二绝缘膜的膜厚度可以为50nm以上且500nm以下。

根据本发明的一种方式的通过在使用氧化物半导体的沟道形成区上下配置栅电极的半导体装置的制造方法，能够控制阈值电压而不导致工序数量的增加。

附图说明

图1A至1E是表示本发明的一种方式的截面图；

图2A至2E是表示本发明的一种方式的截面图；

图3A至3E是表示本发明的一种方式的截面图；

图4A至4E是表示本发明的一种方式的截面图；

图5A至5E是表示本发明的一种方式的截面图；

图6A至6E是表示本发明的一种方式的截面图；

图7A和7B分别是显示装置的方框图和说明TFT的图；

图8是表示显示装置的方框图的图；

图9是表示电位变化的波形的图；

图10A和10B是表示像素的布局的图；

图11是说明显示装置的方框图的图；

图12是表示电位变化的波形的图；

图13是表示像素的布局的图；

图14是说明本发明的一种方式的半导体装置的像素等效电路的图；

图15A至15C是说明本发明的一种方式的半导体装置的截面图；

图16A和16B分别是说明本发明的一种方式的半导体装置的俯视图及截面图；

图17A1、17A2是说明本发明的一种方式的半导体装置的俯视图以及17B是说明本发明的一种方式的半导体装置的截面图；

图18是说明本发明的一种方式的半导体装置的截面图；

图19A和19B分别是说明具有本发明的一种方式的半导体装置的电子设备的截面图及外框图；

图20A至20C分别是表示本发明的一种方式的电子设备的图；

图21A和21B分别是表示本发明的一种方式的电子设备的图；

图22是说明实施例的视图；

图23是说明实施例的图。

本发明的选择图是图1E。

具体实施方式

下面，关于本发明的实施方式以及实施例将参照附图给予说明。但是，实施方式及实施例可以通过多种不同的方式来实施，所属技术领域的普通技术人员很容易理解：本发明的方式和细节可以在不脱离本发明的宗旨及其范围的条件下作各种各样的变换。因此，本发明不应该被解释为仅限于以下所示的实施方式及实施例的记载内容。此外，在以下所说明的本发明的结构中，使用相同的附图标记来表示相同的部分或具有相似功能的部分，而省略对它们的详细说明。

注意，在实施方式的附图中的一些附图等中，为便于清楚地说明，对一些结构要素的大小、层的厚度、信号波形的变形以及区域进行放大。因此，本发明实施方式不一定局限于附图中所示这些尺度。

本说明书中使用的“第一”、“第二”、“第三”等术语是为了避免结构要素的混同，而不是为了在数目方面上限定。

实施方式1

在本实施方式中，参照截面图说明包括如下薄膜晶体管的半导体装置的制造方法，该薄膜晶体管使用其上下由两个栅电极夹着的氧化物半导体膜。

首先，在具有绝缘表面的衬底100上形成第一导电层，使用第一光掩模进行构图(第一构图)，以形成包括第一栅电极101的栅布线、电容布线以及端子电极等(参照图1A)。具有绝缘表面的衬底100可以使用如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等用于电子工业的玻璃衬底(也称为“无碱玻璃衬底”)、具有能够承受本制造工序的处理温度的耐热性的塑料衬底等。在衬底100为母板玻璃的情况下，衬底的尺寸可以采用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。

作为第一栅电极101，可以使用例如钼、钛、铬、钽、钨、铝、铜、钕、钪等金属材料或以任何这些金属材料为主要成分的合金材料的单层或叠层形成导电层。在本实施方式中，作为一例，使用厚度为100nm的钨的单层。

例如，在第一栅电极101具有叠层结构的情况下，优选采用以下结构：在铝层上层叠有钼层的双层结构；在铜层上层叠有钼层的双层结构；在铜层上层叠有氮化钛层或氮化钽层的双层结构；层叠有氮化钛层和钼层的双层结构。另外，也有在包含Ca的铜层上层叠有成为阻挡层的包含Ca的氧化铜层的叠层；或在包含Mg的铜层上层叠有成为阻挡层的包含Mg的氧化铜层的叠层。作为三层的叠层结构，优选采用层叠有钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层和氮化钛层或钛层的结构。

注意，构图是指对膜(层)进行形状加工，并且是指通过光刻工序形成膜的掩模图案(也称为遮光图案)的工序，其中光刻工序包括光抗蚀剂的形成、曝光、显影、蚀刻工序、抗蚀剂去除工序、清洗及检查等一系列的步骤。换言之，构图是指去除形成在衬底上的层的不需要的部分而将该层加工为所希望的形状。

注意，不必在待加工的膜的整个表面上涂敷光抗蚀剂。另外，可以通过丝网印刷法或喷墨法预先形成大于待形成的掩模图案的图案。通过将光抗蚀剂预先形成为大于待形成的掩模图案的图案，以及通过光刻工序等对该光抗蚀剂加工成所希望的形状，以可以减少因显影而去除的光抗蚀剂的数量。因此，可以谋求降低制造半导体装置的成本。

可以在衬底100和栅电极101之间形成绝缘膜。绝缘膜通过例如CVD法、等离子体CVD法、溅射法、或旋涂法等方法使用包含硅的氧化物材料、或氮化物材料形成为单层或叠层。不是一定要提供该绝缘膜，但是当提供时其具有阻挡来自衬底100的污染物质的扩散等的效果。

接着，形成覆盖第一栅电极101的第一栅极绝缘膜111(也称为第一绝缘膜)。第一栅极绝缘膜111通过溅射法、PCVD法等以50nm至400nm的膜厚度形成。作为第一栅极绝缘膜111的一例，可以形成氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜。在本实施方式中，作为一例，使用膜厚度为100nm的氧氮化硅膜。注意，作为栅极绝缘膜，除了形成单层结构以外，还可以使用氧化硅膜、氮化硅膜、氧氮化硅膜及氮氧化硅膜中的任何膜来形成两层结构。或者，可以采用三层结构。除此之外，作为第一栅极绝缘膜111的一例，可以使用氧化铝、氧化镁、氮化铝、氧化钇、或氧化铪等金属化合物来形成。

这里，氧氮化硅膜是指其组成中的氧含量大于氮含量的膜，并且是指在使用卢瑟福背散射法(RBS：RutherfordBackscatteringSpectrometry)及氢前散射法(HFS：HydrogenForwardScattering)进行测定时，作为其组成范围包含55原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅及0.1原子％至10原子％的氢的膜。此外，氮氧化硅膜是指其组成中的氮含量大于氧含量的膜，并且是指作为组成范围包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、10原子％至30原子％的氢的膜。注意，在将构成氧氮化硅或氮氧化硅的原子的总计设定为100原子％时，氮、氧、硅及氢的含量比率落入上述范围内。

接着，在第一栅极绝缘膜111上通过溅射法、或真空蒸镀法形成由金属材料构成的导电层(也称为第二导电层)。使用第二光掩模进行构图(第二构图)，以形成包括成为源电极以及漏电极的布线层112的信号线、电容布线以及端子电极等(参照图1B)。在本实施方式中，作为第二导电层的一例，使用膜厚度为100nm的钛膜。作为导电膜的材料，可以举出选自Al、Cr、Ta、Ti、Mo、W中的元素、以任何上述元素为成分的合金、组合任何上述元素的合金膜等。此外，在进行200℃至600℃的热处理的情况下，优选使导电膜具有承受该热处理的耐热性。因为当使用Al单质时有耐热性低并且容易腐蚀等问题，所以组合Al与耐热导电材料而形成。作为与Al组合的耐热导电材料，使用下列材料中的任何材料：选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素、以任何上述元素为成分的合金、组合上述元素的合金，以及以任何上述元素为成分的氮化物。

在此，作为导电膜，采用层叠Al膜和Ti膜而得到的导电膜。此外，导电膜也可以采用钛膜的单层结构。另外，作为导电膜，也可以采用三层结构，其中包括Ti膜、在该Ti膜上层叠的包含Nd的铝(Al-Nd)膜、以及在其上形成的Ti膜。作为导电膜，还可以采用包含硅的铝膜的单层结构。

接着，在第一栅极绝缘膜111及布线层112上形成氧化物半导体膜121(也称为第一氧化物半导体膜)。将氧化物半导体膜121的膜厚度设定为5nm以上且200nm以下，优选设定为5nm以上且50nm以下，更优选设定为10nm以上且30nm以下。通过减小氧化物半导体膜121的膜厚度，可以降低TFT特性(阈值电压等)的不均匀性。在本实施方式中，作为氧化物半导体膜121，形成100nm厚的第一In-Ga-Zn-O类非单晶膜(或者，也称为In-Ga-Zn-O类非单晶膜)。这里，使用直径为8英寸的包含In(铟)、Ga(镓)和Zn(锌)的氧化物半导体靶材(In₂O₃∶Ga₂O₃∶ZnO＝1∶1∶1)，将衬底和靶材之间的距离设定为170mm，将压力设定为0.4Pa，将直流(DC)电源设定为0.5kW，并且在氩或氧气氛下，形成该In-Ga-Zn-O类非单晶膜。注意，当使用脉冲直流(DC)电源时，可以减轻尘土，并且膜厚度的分布成为均匀，所以是很优选。

在通过溅射法形成In-Ga-Zn-O类氧化物半导体膜121的情况下，包含In、Ga及Zn的氧化物半导体靶材可以具有氧化硅等绝缘杂质。通过使氧化物半导体包含绝缘杂质，容易使所形成的氧化物半导体非晶化。此外，当氧化物半导体膜121在后面的步骤中受到热处理时，可以抑制由于该热处理而晶化。

作为氧化物半导体膜121，可以使用处于非晶状态、多晶状态或混有非晶状态和多晶状态的微晶状态且掺杂有杂质元素的氧化锌(ZnO)来形成。杂质元素是选择下列中的杂质元素中的一种或多种：第一族元素(例如，锂(Li)、钠(Na)、钾(K)、铷(Rb)或铯(Cs))、第十三族元素(例如，硼(B)、镓(Ga)、铟(In)、或铊(Tl))、第十四族元素(例如，碳(C)、硅(Si)、锗(Ge)、锡(Sn)、或铅(Pb))、第十五族元素(例如，氮(N)、磷(P)、砷(As)、锑(Sb)、或铋(Bi))、第十七族元素(例如，氟(F)、氯(Cl)、溴(Br)、或碘(I))等。或者，也可以使用其中未添加杂质元素的处于非晶状态、多晶状态或微晶状态的氧化锌(ZnO)。作为具体例子，可以使用InGaO₃(ZnO)₅、氧化镁锌(Mg_xZn_(1-x)O)、氧化镉锌(Cd_xZn_(1-x)O)、氧化镉(CdO)、In-Ga-Zn-O类非晶氧化物半导体(a-IGZO)、或In-Sn-Zn-O类、Ga-Sn-Zn-O类、In-Zn-O类、Sn-Zn-O类、In-Sn-O类或Ga-Zn-O类氧化物半导体中的任何物质。注意，因为以In-Ga-Zn-O类非单晶膜为代表的氧化物半导体是具有宽能隙(Eg)的材料，所以即使将两个栅电极设置在氧化物半导体膜上下，也可以抑制截止电流的增大，这是优选的。

此外，作为氧化物半导体膜，也可以使用如下氧化物半导体膜，该氧化物半导体膜通过溅射法并使用包含SiO_x的氧化物半导体靶材而得到，并且具有氧化硅。典型地使用包含0.1wt％以上且20wt％以下的SiO₂，优选使用包含1wt％以上且6wt％以下的SiO₂的氧化物半导体靶材进行成膜，使在形成的氧化物半导体膜中含有阻挡晶化的SiO_x(X＞0)，因此可以实现这样的薄膜晶体管，其中形成沟道所在的栅阈值电压为正且尽量近于0V。

接着，在氧化物半导体膜121上形成第二绝缘膜122。第二绝缘膜122通过溅射法、PCVD法等以5nm以上且3000nm以下的膜厚度形成。作为第二绝缘膜122，可以形成氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜。在本实施方式中，作为一例，使用膜厚度为100nm的氧氮化硅膜。注意，作为第二绝缘膜122，除了形成单层结构以外，还可以形成氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜的两层。或者，可以采用三层结构。除此之外，作为第二绝缘膜122的一例，可以使用氧化铝、氧化镁、氮化铝、氧化钇、或氧化铪等金属化合物来形成。通过使用与第一栅极绝缘膜111相同的材料形成第二绝缘膜122，可以使用相同成膜装置形成，因此可以谋求实现低成本化。注意，从降低TFT特性的不均匀性的观点来看，第二绝缘膜122优选形成为5nm以上且200nm以下的膜厚度的膜。

接着，在第二绝缘膜122上形成第三导电层123(参照图1C)。第三导电层123通过溅射法、真空蒸镀法以5nm以上且1000nm以下的膜厚度形成。在本实施方式中，作为一例，使用膜厚度为100nm的钛。作为第三导电层123的材料，可以举出与布线层112相同的导电膜。

接着，在第三导电层123上形成抗蚀剂，使用第三光掩模进行曝光、显影的处理以便形成抗蚀剂掩模。然后使用通过该曝光、显影的处理而得到的抗蚀剂掩模来进行氧化物半导体膜121、第二绝缘膜122、第三导电层123的蚀刻(参照图1D)。注意，在此蚀刻不局限于湿蚀刻，也可以利用干蚀刻。通过使用干蚀刻，可以将氧化物半导体膜121、第二绝缘膜122、第三导电层123的截面加工为具有锥形的形状。由此得到岛状氧化物半导体膜131(也称为岛状第一氧化物半导体膜)、岛状氧化物半导体膜131上的岛状第二栅极绝缘膜132(也称为岛状第二绝缘膜)及岛状第二栅极绝缘膜132上的第二栅电极133，并且在第二栅电极133上残留抗蚀剂掩模134(参照图1D)。注意，第二栅电极133上的抗蚀剂掩模134通过后面执行的抗蚀剂去除步骤、清洗步骤等的步骤被去除。岛状氧化物半导体膜131、岛状第二栅极绝缘膜132及第二栅电极133通过同一个蚀刻步骤而形成，由此如图1D所示那样的它们的端部互相对齐并得到连续性的结构。通过将抗蚀剂掩模134的截面形成为具有锥形的形状，可以防止因为台阶形状而导致的布线的断开、短路等。

注意，本说明书所说明的“岛状”是指通过构图形成的膜的如下形状，该形状是不延伸在衬底上来与电连接到外部的端子连接的形状。作为该岛状膜的一例，有设置在像素内的TFT的半导体层。

在图1D中，在氧化物半导体膜121上按顺序形成第二绝缘膜122、第三导电层123之后，通过构图(第三构图)形成岛状氧化物半导体膜131、岛状第二栅极绝缘膜132及第二栅电极133。图1D所示的制造步骤具有如下优点。即，可以减少对岛状氧化物半导体层表面的损伤。当去除将氧化物半导体膜构图为岛状氧化物半导体膜时残留的抗蚀剂掩模时，由于使用抗蚀剂剥离液的处理或灰化处理造成对岛状氧化物半导体膜表面的该损伤。

此外，图1D的截面中的第二栅电极133的宽度优选形成为大于岛状氧化物半导体膜131插在布线层112(源电极及漏电极)之间的区域范围(space)。通过将第二栅电极133的宽度形成为大于岛状氧化物半导体膜131插在布线层112(源电极及漏电极)之间的区域范围，可以提高对于岛状氧化物半导体膜131的遮光效果。通过溅射法形成的In-Ga-Zn-O类非单晶膜在450nm以下的波长具有光感度。因此，通过设置用作遮断波长为450nm以下的光的遮光层的第二栅电极层133，可以得到减小具有氧化物半导体膜131的薄膜晶体管的电特性的变化的效果，这是很有用的。

在去除抗蚀剂掩模134之后，优选以200℃至600℃，典型地以300℃至500℃进行热处理。在此情况，在炉中，在包含氧的氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行第一In-Ga-Zn-O类非单晶膜的原子级的重新排列。借助于该热处理而释放阻碍载流子迁移的应变能，所以在此的热处理(还包括光退火)是重要的。只要在形成第一In-Ga-Zn-O类非单晶膜之后，就对进行热处理的时序没有特别的限制。在本实施方式中，因为可以采用由岛状第二栅极绝缘膜132覆盖岛状氧化物半导体膜131上的结构，所以可以降低热处理后的第一In-Ga-Zn-O类非单晶膜的劣化，这是优选的。

通过以上步骤制造薄膜晶体管141，并且以覆盖薄膜晶体管141的方式形成成为层间绝缘层的树脂层142。然后，对树脂层142进行第四构图来形成分别达到第二栅电极133和布线层112的开口部。之后，在成为层间绝缘层的树脂层142上形成导电材料，通过第五构图形成连接到第二栅电极133的引绕布线143和连接到布线层112的像素电极144(参照图1E)。

另外，树脂层142形成为0.5μm至3μm的范围的厚度。作为用于树脂层142的材料，可以使用感光性或非感光性的有机材料、例如聚酰亚胺、丙烯酸树脂、聚酰胺、聚酰亚胺-酰胺、或苯并环丁烯，或者任何这些材料的叠层等。在此，通过涂布法形成感光性的聚酰亚胺，然后进行曝光、显影及焙烧处理来形成其表面平坦且其膜厚度为1.5μm的树脂层142。通过涂布法形成聚酰亚胺，可以削减步骤数。另外，树脂层142还用作阻挡水分或氢等侵入到岛状氧化物半导体膜131的保护绝缘层。

使用第四光掩模在树脂层142中形成用来电连接引绕布线143和第二栅电极133的开口部(接触孔)及电连接像素电极144和布线层112的开口部(接触孔)。然后，导电材料形成在树脂层142上及接触孔中，通过使用第五光掩模进行构图来形成引绕布线143及像素电极144。

引绕布线143是用来将第二栅电极133连接到控制第二栅电极133的电位的布线的布线。因此，作为引绕布线143的结构，既可以是引绕布线143延长到输入固定电位的端子，又可以是将引绕布线143形成为通过形成达到第一栅电极的接触孔来电连接第一栅电极和第二栅电极。在将第二栅电极133的电位设定为与第一栅电极101的电位不同的情况下，不需要形成用来电连接第一栅电极101和第二栅电极133的开口。作为形成引绕布线143及像素电极144的导电材料，可以使用具有透光性的导电材料，如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、或添加有氧化硅的氧化铟锡等。注意，作为引绕布线143及像素电极144，也可以形成使用与布线层112相同的材料的叠层结构。

如上所述那样，本实施方式所说明的半导体装置的制造方法涉及在使用氧化物半导体的沟道形成区上下配置栅电极。其中即使层叠的层的数量增加，也不导致工序数量的增加。因此，可以实现制造工序的缩短化及低成本化。并且，通过使用第二栅电极控制电位，可以控制阈值电压。在本实施方式中的半导体装置的制造方法中，可以在进行氧化物半导体膜的构图之前在氧化物半导体膜上形成第二绝缘膜。因此，可以消除第二绝缘膜的因氧化物半导体膜的膜厚度而导致的台阶形状。结果，可以容易减薄第二绝缘膜的膜厚度。从而，通过控制第二栅电极的电位，可以将为薄膜晶体管的阈值电压的控制而需要的电位设定为小。

本实施方式可以与其他实施方式所记载的结构适当地组合并实施。

实施方式2

在本实施方式中，参照与实施方式1不同的截面图说明包括如下薄膜晶体管的半导体装置的制造方法，该薄膜晶体管使用其上下由两个栅电极夹着的氧化物半导体膜。

通过图2A至2E的步骤形成的结构一部分与图1A至1E不同。在图2A至2E中，使用相同的附图标记来表示除与图1A至1E相同的部分，并且对其详细说明援用前面的实施方式中的说明。

图2A至2E是在图1B的布线层112上形成成为缓冲层的第二氧化物半导体膜的例子。对图1A的说明同样地适用于图2A。

下面说明图2B所示结构。在第一栅极绝缘膜111上通过溅射法、或真空蒸镀法形成由金属材料构成的导电层(也称为第二导电层)，在该导电层上通过溅射法形成氧化物半导体膜，使用第二光掩模进行构图(第二构图)，以形成成为源电极以及漏电极的布线层112、氧化物半导体膜113(也称为第二氧化物半导体膜、低电阻氧化物半导体膜)、电容布线以及端子电极等(参照图2B)。在本实施方式中，作为成为氧化物半导体膜113的第二氧化物半导体膜，在包含氮气体的气氛中通过溅射法使用包含In(铟)、Ga(镓)及Zn(锌)的氧化物半导体靶材(In₂O₃∶Ga₂O₃∶ZnO＝1∶1∶1)来形成包含铟、镓、锌的氧氮化物膜。该氧氮化物膜通过在后面的步骤中进行热处理而成为其电阻低于上述第一氧化物半导体膜的In-Ga-Zn-O类非单晶膜的氧化物半导体膜(或第二In-Ga-Zn-O类非单晶膜)。

作为低电阻的氧化物半导体膜，优选使用简并的氧化物半导体。简并的氧化物半导体优选具有透光性。作为低电阻的氧化物半导体膜的一例，使用包含氮的In-Ga-Zn-O类非单晶膜，即In-Ga-Zn-O-N类非单晶膜(也称为IGZON膜)。或者，也可以使用Ga-Zn-O类非单晶膜或包含氮的Ga-Zn-O类非单晶膜，即Ga-Zn-O-N类非单晶膜。此外备选地，作为低电阻的氧化物半导体膜，也可以使用Al-Zn-O类非单晶膜或包含氮的Al-Zn-O类非单晶膜，即Al-Zn-O-N类非单晶膜。注意，包含在Ga-Zn-O类氧化物半导体或Ga-Zn-O-N类氧化物半导体中的镓优选为1wt％以上且10wt％以下，并且包含在Al-Zn-O类氧化物半导体或Al-Zn-O-N类氧化物半导体中的铝优选为1wt％以上且10wt％以下。此外备选地，还可以使用包含氮的Zn-O-N类非单晶膜或包含氮的Sn-Zn-O-N类非单晶膜。

接着，与图1C同样，在第一栅极绝缘膜111及氧化物半导体膜113上按顺序形成氧化物半导体膜121、第二绝缘膜122及第三导电层123(参照图2C)。

接着，与图1D同样，在第三导电层123上形成抗蚀剂，使用第三光掩模进行曝光、显影的处理以形成抗蚀剂掩模。然后，使用通过曝光、显影的处理而得到的抗蚀剂掩模来进行上述氧化物半导体膜113(第二氧化物半导体膜)、氧化物半导体膜121(第一氧化物半导体膜)、第二绝缘膜122、第三导电层123的蚀刻工序(参照图2D)。由此得到岛状氧化物半导体膜131、岛状氧化物半导体膜131下的缓冲层135(也称为低电阻区、N⁺区或n⁺区)、岛状氧化物半导体膜131上的岛状第二栅极绝缘膜132(也称为第二绝缘膜)，以及岛状第二栅极绝缘膜132上的第二栅电极133。另外，并在第二栅电极133上残留抗蚀剂掩模134(参照图2D)。注意，缓冲层135、岛状氧化物半导体膜131、岛状第二栅极绝缘膜132及第二栅电极133通过同一个蚀刻步骤形成，从而如图2D所示那样，它们的端部互相对齐且得到连续性的结构。通过将抗蚀剂掩模134的截面形成为具有锥形的形状，可以防止因为台阶形状而导致的布线的断开、短路等。

在去除抗蚀剂掩模134之后，优选以200℃至600℃，典型地以300℃至500℃进行热处理。在此情况，在炉中，在包含氧的氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行第一氧化物半导体膜的In-Ga-Zn-O类非单晶膜及第二氧化物半导体膜的In-Ga-Zn-O类非单晶膜的原子级的重新排列。借助于该热处理而释放阻碍载流子迁移的应变能，所以在此的热处理(还包括光退火)是重要的。只要在形成第一氧化物半导体膜及第二氧化物半导体膜之后，就对进行热处理的时序没有特别的限制。

通过以上步骤制造薄膜晶体管141，然后以覆盖薄膜晶体管141的方式形成成为层间绝缘层的树脂层142。与图1E同样，使用第四及第五光掩模，覆盖薄膜晶体管141地形成成为层间绝缘层的树脂层142，然后对成为层间绝缘层的树脂层142形成分别达到第二栅电极133和布线层112的开口部，之后，在成为层间绝缘层的树脂层142上形成导电材料，形成连接到第二栅电极133的引绕布线143和连接到布线层112的像素电极144(参照图2E)。

本实施方式可以与其他实施方式所记载的结构适当地组合并实施。因此，与前面的实施方式同样，本实施方式所说明的半导体装置的制造方法涉及在使用氧化物半导体的沟道形成区上下配置栅电极，其中即使层叠的层的数量增加，也不导致工序数量的增加。因此，可以实现制造工序的缩短化及低成本化。并且，通过使用第二栅电极控制电位，可以控制阈值电压。在本实施方式中的半导体装置的制造方法中，可以在进行氧化物半导体膜的构图之前在氧化物半导体膜上形成第二绝缘膜。因此，可以消除第二绝缘膜的因氧化物半导体膜的膜厚度而导致的台阶形状。结果，可以容易减薄第二绝缘膜的膜厚度。从而，通过控制第二栅电极的电位，可以将为薄膜晶体管的阈值电压的控制而需要的电位设定为小。

实施方式3

在本实施方式中，参照与实施方式1、实施方式2不同的截面图说明包括如下薄膜晶体管的半导体装置的制造方法，该薄膜晶体管使用其上下由两个栅电极夹着的氧化物半导体膜。

通过图3A至3E所示的步骤形成的结构一部分与图1A至1E、图2A至2E不同。在图3A至3E中，使用相同的附图标记与图1A至1E、图2A至2E相同的部分，并且对其详细说明援用前面的实施方式中的说明。

图3A至3E是在图1B的布线层112下形成成为缓冲层的第二氧化物半导体膜的例子。对图1A的说明同样地适用于图3A。

下面说明图3B所示结构。在第一栅极绝缘膜111上通过溅射法形成氧化物半导体膜，在该氧化物半导体膜上通过溅射法、或真空蒸镀法形成由金属材料构成的导电层(也称为第二导电层)，使用第二光掩模进行构图(第二构图)，以形成包括成为源电极以及漏电极的布线层112的信号线、氧化物半导体膜113(也称为第二氧化物半导体膜、低电阻氧化物半导体膜、或缓冲层)、电容布线以及端子电极等(参照图3B)。在本实施方式中，作为成为氧化物半导体膜113的第二氧化物半导体膜，在包含氮气体的气氛中通过溅射法使用包含In(铟)、Ga(镓)及Zn(锌)的氧化物半导体靶材(In₂O₃∶Ga₂O₃∶ZnO＝1∶1∶1)来形成包含铟、镓、以及锌的氧氮化物膜。该氧氮化物膜通过在后面的步骤中进行热处理而成为其电阻低于上述第一氧化物半导体膜的In-Ga-Zn-O类非单晶膜的氧化物半导体膜(或第二In-Ga-Zn-O类非单晶膜)。

接着，与图1C同样，在第一栅极绝缘膜111及布线层112上按顺序形成氧化物半导体膜121(第一氧化物半导体膜)、第二绝缘膜122及第三导电层123(参照图3C)。

接着，与图1D同样，在第三导电层123上形成抗蚀剂，使用第三光掩模进行曝光、显影的处理以形成抗蚀剂掩模。并且，使用通过曝光、显影的处理而得到的抗蚀剂掩模来进行氧化物半导体膜121、第二绝缘膜122、第三导电层123的蚀刻工序(参照图3D)。由此得到岛状氧化物半导体膜131、岛状氧化物半导体膜131上的岛状第二栅极绝缘膜132及岛状第二栅极绝缘膜132上的第二栅电极133，并且在第二栅电极133上残留抗蚀剂掩模134(参照图3D)。注意，岛状氧化物半导体膜131、岛状第二栅极绝缘膜132及第二栅电极133通过同一个蚀刻步骤形成，由此如图3D所示那样，它们的端部互相对齐并得到连续性的结构。，通过将抗蚀剂掩模134的截面形成为具有锥形的形状，可以防止因为台阶形状而导致的布线的断开、短路等。

通过以上步骤制造薄膜晶体管141。然后，与图1E同样，使用第四及第五光掩模，覆盖薄膜晶体管141地形成成为层间绝缘层的树脂层142，然后在成为层间绝缘层的树脂层142中形成开口部，之后在成为层间绝缘层的树脂层142上形成导电材料，形成连接到第二栅电极133的引绕布线143和连接到布线层112的像素电极144(参照图3E)。

本实施方式可以与其他实施方式所记载的结构适当地组合并实施。因此，与前面的实施方式同样，本实施方式所说明的半导体装置的制造方法在使用氧化物半导体的沟道形成区上下配置栅电极，其中即使层叠的层的数量增加，也不导致工序数量的增加。因此，可以实现制造工序的缩短化及低成本化。并且，通过使用第二栅电极控制电位，可以控制阈值电压。在本实施方式中的半导体装置的制造方法中，可以在进行氧化物半导体膜的构图之前在氧化物半导体膜上形成第二绝缘膜。因此，可以消除第二绝缘膜的因氧化物半导体膜的膜厚度而导致的台阶形状。结果，可以容易减薄第二绝缘膜的膜厚度。从而，通过控制第二栅电极的电位，可以将为薄膜晶体管的阈值电压的控制而需要的电位设定为小。

实施方式4

通过图4A至4E所示步骤形成的结构一部分与图1A至1E不同。在图4A至4E中，使用相同的附图标记表示与图1A至1E相同的部分，并且对其详细说明援用前面的实施方式中的说明。

图4A至4E是在图1B的氧化物半导体膜121和第二绝缘膜122之间形成沟道保护膜的例子。对图1A、1B的说明同样地适用于图4A、4B。

在图4C中，在第一栅极绝缘膜111及布线层112上按顺序形成氧化物半导体膜121、沟道保护膜124、第二绝缘膜122及第三导电层123。在本实施方式中，作为沟道保护膜124的材料的一例，使用无机绝缘材料，或者不局限于无机绝缘材料，使用通过溅射法而得到的非晶半导体膜或其化合物、典型为非晶硅膜。用于沟道保护膜124的非晶硅膜的化合物是指通过溅射法形成的包含硼等p型杂质元素的p型非晶硅膜或通过溅射法形成的包含磷等n型杂质元素的n型非晶硅膜。尤其是，在将p型非晶硅膜用于沟道保护膜124的情况下，有如下效果：降低在截止时的漏电流，并且消除在接触于p型非晶硅膜地设置的氧化物半导体膜的背沟道中产生的载流子(电子)。在将非晶硅膜用于沟道保护膜124的情况下，非晶硅膜具有阻挡水分、氢离子、OH-等的功能。此外，非晶硅膜也用作遮断对氧化物半导体的光的入射的遮光层。

在本实施方式中，作为沟道保护膜124，使用通过使用包含硼的靶材的溅射法而得到的包含硼的非晶硅膜。此外，包含硼的非晶硅膜以低功率条件或衬底温度为低于200℃的条件形成。因为沟道保护膜124接触于氧化物半导体膜121地形成，所以优选尽量减少在形成沟道保护膜124时及在蚀刻沟道保护膜124时的对氧化物半导体膜121的损伤。

接着，与图1D同样，在第三导电层123上形成抗蚀剂，使用第三光掩模进行曝光、显影的处理以形成抗蚀剂掩模。并且，使用通过曝光、显影的处理而得到的抗蚀剂掩模来进行氧化物半导体膜121、沟道保护膜124、第二绝缘膜122、第三导电层123的蚀刻工序(参照图4D)。由此得到岛状氧化物半导体膜131(也称为第一岛状氧化物半导体膜)、岛状氧化物半导体膜131上的岛状沟道保护膜136、岛状沟道保护膜136上的岛状第二栅极绝缘膜132(也称为岛状第二绝缘膜)及岛状第二栅极绝缘膜132上的第二栅电极133，并且在第二栅电极133上残留抗蚀剂掩模134(参照图4D)。注意，岛状氧化物半导体膜131、岛状沟道保护膜136、岛状第二栅极绝缘膜132及第二栅电极133通过同一蚀刻步骤形成，由此如图4D所示那样，它们的端部互相对齐并得到连续性的结构。通过将抗蚀剂掩模134的截面形成为具有锥形的形状，可以防止因为台阶形状而导致的布线的断开、短路等。

在去除抗蚀剂掩模134之后，与图1D同样，优选以200℃至600℃，典型地以300℃至500℃进行热处理。

通过以上步骤制造薄膜晶体管141。之后，与图1E同样，使用第四及第五光掩模，覆盖薄膜晶体管141地形成成为层间绝缘层的树脂层142，然后在成为层间绝缘层的树脂层142中形成接触孔，之后在成为层间绝缘层的树脂层142上形成导电材料，形成连接到第二栅电极133的引绕布线143和连接到布线层112的像素电极144(参照图4E)。

本实施方式可以与其他实施方式所记载的结构适当地组合并实施。因此，与前面的实施方式同样，本实施方式所说明的半导体装置的制造方法在使用氧化物半导体的沟道形成区上下配置栅电极，其中即使层叠的层的数量增加，也不导致工序数量的增加。因此，可以实现制造工序的缩短化及低成本化。并且，通过使用第二栅电极控制电位，可以控制阈值电压。在本实施方式中的半导体装置的制造方法中，可以在进行氧化物半导体膜的构图之前在氧化物半导体膜上形成第二绝缘膜。因此，可以消除第二绝缘膜的由因氧化物半导体膜的膜厚度而导致的台阶形状。结果，可以容易减薄第二绝缘膜的膜厚度。从而，通过控制第二栅电极的电位，可以将为薄膜晶体管的阈值电压的控制而需要的电位设定为小。

实施方式5

在本实施方式中，参照与实施方式2不同的截面图说明包括如下薄膜晶体管的半导体装置的制造方法，该薄膜晶体管使用其上下由两个栅电极夹着的氧化物半导体膜。

通过图5A至5E所示步骤形成的结构一部分与图2A至2E、图4A至4E不同。在图5A至5E中，使用相同的附图标记表示与图2A至2E、图4A至4E相同的部分，并且对其详细说明援用前面的实施方式中的说明。

图5A至5E是在图1B的布线层112上形成成为缓冲层的第二氧化物半导体膜的例子。对图2A、2B的说明同样适用于图5A、5B。

与图4C同样，在第一栅极绝缘膜111及氧化物半导体膜113上按顺序形成氧化物半导体膜121、沟道保护膜124、第二绝缘膜122及第三导电层123(参照图5C)。

接着，与图2D同样，在第三导电层123上形成抗蚀剂，使用第三光掩模进行曝光、显影的处理以形成抗蚀剂掩模。并且，使用通过曝光、显影的处理而得到的抗蚀剂掩模来进行上述氧化物半导体膜113(第二氧化物半导体膜)、氧化物半导体膜121(第一氧化物半导体膜)、沟道保护膜124、第二绝缘膜122、第三导电层123的蚀刻工序(参照图5D)。由此得到岛状氧化物半导体膜131、岛状氧化物半导体膜131下的缓冲层135(也称为低电阻区、N⁺区或n⁺区)、岛状氧化物半导体膜131上的岛状沟道保护膜136、岛状沟道保护膜136上的第二栅极绝缘膜132，以及岛状第二栅极绝缘膜132上的第二栅电极133，并且在第二栅电极133上残留抗蚀剂掩模134(参照图5D)。注意，缓冲层135、岛状氧化物半导体膜131、岛状沟道保护膜136、岛状第二栅极绝缘膜132及第二栅电极133通过同一个蚀刻步骤形成，从而如图5D所示那样，它们的端部互相对齐并而得到连续性的结构。通过将抗蚀剂掩模134的截面形成为具有锥形的形状，可以防止因为台阶形状而导致的布线的断开、短路等。

通过以上步骤，制造薄膜晶体管141。之后，与图2E同样，使用第四及第五光掩模，覆盖薄膜晶体管141地形成成为层间绝缘层的树脂层142，然后对成为层间绝缘层的树脂层142形成分别达到第二栅电极133和布线层112的开口部，之后，在成为层间绝缘层的树脂层142上形成导电材料，形成连接到第二栅电极133的引绕布线143和连接到布线层112的像素电极144(参照图5E)。

实施方式6

在本实施方式中，参照与实施方式3不同的截面图说明包括如下薄膜晶体管的半导体装置的制造方法，该薄膜晶体管使用其上下由两个栅电极夹着的氧化物半导体膜。

通过图6A至6E所示步骤形成的结构一部分与图3A至3E、图4A至4E不同。在图6A至6E中，使用相同的附图标记来表示与图3A至3E、图4A至4E相同部分，并且对其详细说明援用前面的实施方式中的说明。

图6A至6E是在图3B的布线层112下形成第二In-Ga-Zn-O类非单晶膜的氧化物半导体膜113(也称为低电阻区、或缓冲层)的例子。对图3A、3B的说明同样适用于图6A、6B。

与图4C同样，在第一栅极绝缘膜111及布线层112上按顺序形成氧化物半导体膜121、沟道保护膜124、第二绝缘膜122及第三导电层123(参照图6C)。

接着，与图3D同样，在第三导电层123上形成抗蚀剂，使用第三光掩模进行曝光、显影的处理以形成抗蚀剂掩模。之后，使用通过曝光、显影的处理而得到的抗蚀剂掩模来进行氧化物半导体膜121、沟道保护膜124、第二绝缘膜122、第三导电层123的蚀刻工序(参照图6D)。由此得到岛状氧化物半导体膜131、岛状氧化物半导体膜131上的岛状沟道保护膜136、岛状沟道保护膜136上的岛状第二栅极绝缘膜132，以及岛状第二栅极绝缘膜132上的第二栅电极133，并且在第二栅电极133上残留抗蚀剂掩模134(参照图6D)。注意，岛状氧化物半导体膜131、岛状沟道保护膜136、岛状第二栅极绝缘膜132及第二栅电极133通过同一个蚀刻步骤形成，由此如图6D所示那样，它们的端部互相对齐并得到连续性的结构。通过将抗蚀剂掩模134的截面形成为具有锥形的形状，可以防止因为台阶形状而导致的布线的断开、短路等。

另外，在去除抗蚀剂掩模134之后，优选以200℃至600℃，典型地以300℃至500℃进行热处理。在此情况，在炉中，在包含氧的氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行第一氧化物半导体膜的In-Ga-Zn-O类非单晶膜及第二氧化物半导体膜的In-Ga-Zn-O类非单晶膜的原子级的重新排列。借助于该热处理而释放阻碍载流子迁移的应变能，所以在此的热处理(还包括光退火)是重要的。只要在形成第一氧化物半导体膜及第二氧化物半导体膜之后，就对进行热处理的时序没有特别的限制。

通过以上步骤制造薄膜晶体管141。之后，与图3E同样，使用第四及第五光掩模，覆盖薄膜晶体管141地形成成为层间绝缘层的树脂层142，然后在成为层间绝缘层的树脂层142中形成开口部，之后，在成为层间绝缘层的树脂层142上形成导电材料，形成连接到第二栅电极133的引绕布线143和连接到布线层112的像素电极144(参照图6E)。

实施方式7

在本实施方式中，对显示装置参照框图、电路图、表示各信号等的电位变化的波形图、俯视图(布局图)等进行说明。

图7A示出有源矩阵型液晶显示装置的框图的一例。图7A所示的液晶显示装置在衬底800上包括：具有多个具备显示元件的像素的像素部801；控制连接到所述像素的栅电极的扫描线的扫描线驱动电路802；以及控制对被选择了的像素的视频信号输入的信号线驱动电路803。在每个像素中设置有图7B所示的薄膜晶体管804(TFT)。薄膜晶体管804是由第一控制信号G1及第二控制信号G2进行In端子和Out端子之间的电流控制的元件。注意，图7B所示的薄膜晶体管804的标志标记上述实施方式1至6中任一个所说明的由四个端子控制的薄膜晶体管，并且下文在其他附图中使用。

注意，这里描述在显示装置中形成扫描线驱动电路802及信号线驱动电路803的实施方式，但是也可以在IC等半导体装置上安装扫描线驱动电路802的一部分。此外，也可以在IC等半导体装置上安装信号线驱动电路803的一部分。此外还可以是，在衬底800上设置多个扫描线驱动电路802。

图8是说明构成显示装置的信号输入端子、扫描线、信号线、包括非线形元件的保护电路及像素部的位置关系的图。在具有绝缘表面的衬底820上交叉配置有扫描线823A及控制线823B与信号线824，以构成像素部827。像素部827相当于图7所示的像素部801。注意，也可以采用将控制线823B配置为平行于信号线824的结构。

像素部827包括排列成矩阵形状的多个像素828。像素828包括连接到扫描线823A、控制线823B、信号线824的像素TFT829(也称为薄膜晶体管)、保持电容部830、像素电极831而构成。

在这里所示的像素结构中，保持电容部830的一方电极与像素TFT829连接，保持电容部830的另一方电极与电容线832连接。像素电极831构成驱动显示元件(液晶元件、发光元件、或对比度媒体(电子墨)等)的一方电极。显示元件的另一方电极(也称为对置电极)连接于公共端子833。公共电位从公共端子供给到显示装置的另一方电极。

保护电路835设置在从像素部827延伸设置的布线和信号线输入端子822之间。此外，保护电路835设置在扫描线驱动电路802和像素部827之间。在本实施方式中，设置多个保护电路835，使得当对扫描线823A、控制线823B、信号线824或电容线832施加浪涌电压(因静电等)时不会损坏像素TFT829等。为此，保护电路835形成以便当施加浪涌电压时向公共布线释放电荷。

本实施方式表示在信号线输入端子822附近设置保护电路835的例子。但是，保护电路835的设置位置、保护电路835的有无不局限于此。

通过将实施方式1至6中任一个所示的薄膜晶体管用于图8的像素TFT829，有如下优点。

通过设置具有由实施方式1至6中任一个所示的制造方法来制造的薄膜晶体管的像素，可以控制薄膜晶体管的阈值电压且/或增大薄膜晶体管的导通电流而不导致工序数量的增加。

图9示出表示供给到像素828的信号的电位变化的概略的波形图，并且说明像素828的工作。图9示出连接至一个像素的扫描线823A、控制线823B、信号线824及电容线832中的每一个电位的波形。图9中，波形G1概略表示扫描线823A的电位变化；波形G2概略表示控制线823B的电位变化；波形D概略表示信号线824的电位变化；以及波形COM概略表示电容线832的电位变化。以横轴和纵轴分别表示时间和电位来示出这些波形随时间的变化。注意，波形G1的高电源电位表示为V₁，波形G1的低电源电位表示为V₂，波形G2的电位表示为V_C，波形D的高电源电位表示为V_D1，波形D的低电源电位表示为V_D2，并且波形COM的电位表示为V_COM。如图示那样，波形G1从成为V₁然后成为V₂到再次成为V₁的期间对应于一帧周期。此外，如图示那样，波形G1从成为V₁到成为V₂的期间对应于一栅极选择期间。

在图9中，在一帧周期的一栅极选择期间，即扫描线823A具有V₁期间，像素828内的保持电容部830保持处于V_D1至V_D2的范围内的信号线824的电位。在图9中，在一帧周期的一栅极选择期间以外的期间，即扫描线823A具有V₂期间，像素828内的保持电容部830保持在一栅极选择期间的电位输入，而与V_D1至V_D2的范围内的信号线824的电位无关。注意，表示控制线823B的电位变化的概略的波形G2优选处于固定电位，该固定电位所处范围使得控制线823B不造成由扫描线823A进行的像素TFT829的导通或不导通的控制的错误工作。通过将控制线823B的电位V_C设定为V_D2以下，优选为V₂至V_D2的范围内，可以避免由扫描线823A进行的像素TFT829的导通或不导通的控制的错误工作。

如图9所示那样，通过设置控制线823B，并且通过设置由实施方式1至6中任一个所示的制造方法来制造的像素TFT，可以控制薄膜晶体管的阈值电压且/或增大薄膜晶体管的导通电流而不导致工序数量的增加。尤其是，通过将控制线823B的波形G2设定为固定电位，可以得到阈值电压稳定的薄膜晶体管，这是优选的。

注意，图9所示的表示供给到像素828的信号的电位变化的概略的波形图只是一例，也可以与其他驱动方法组合而使用。作为其一例，也可以使用如下那样的反转驱动的驱动方法，该反转驱动是指每一定期间或每一帧，或者像素与像素之间，根据公共电极的公共电位，使施加到像素电极的电压的极性反转。通过进行反转驱动，可以抑制图像的闪烁等的显示不均匀及显示元件例如液晶材料的劣化。注意，作为反转驱动的例子，可以举出帧反转驱动、源极线反转驱动、栅极线反转驱动、点反转驱动等。注意，作为显示方式，可以使用逐行方式(progressivemethod)或隔行方式(interlacemethod)等。此外，也可以采用在像素中设置多个子像素的结构。

图10A示出图8所示的像素828的布局图的一例，图10B示出沿图10A中的虚线A-B切断的截面。注意，图10A所示的像素的布局图示出所谓的条形配置的例子，其中在扫描线823A延伸的方向上排列RGB(R是红色，G是绿色，并且B是蓝色)的三色的像素。作为像素828的配置方式，还可以采用三角配置或拜尔(Bayer)配置。注意，并不局限于RGB的三种颜色，也可以使用三种以上的颜色，例如可以采用RGBW(W是白色)，或者对RGB加上黄色、蓝绿色、以及紫红色等的一种以上颜色而采用。注意，每个色彩单元对应的像素中的显示区域的面积可以不同。

图10A的像素的电路包括：用作成为扫描线823A的布线和电容线832的一方电极的第一导电层1101(第一栅电极层)；形成像素TFT829的沟道区的氧化物半导体膜1102；用作成为信号线824的布线和电容线832的另一方电极的第二导电层1103；用作第二栅电极层的第三导电层1104；用作成为控制线823B的布线及像素电极831的第四导电层1105(也称为像素电极层)；以及用来获得第二导电层1103和像素电极831之间的连接及第四导电层和控制线823B之间的连接的开口部1106(也称为接触孔)。

注意，在图10A所示的布局图中，可以将薄膜晶体管的源区及漏区的相对部分形成为U字形或C字形的形状。此外，也可以将用作栅电极层的第一导电层1101形成为U字形或C字形的形状。另外，用作第一栅电极的第一导电层1101在沟道长度方向上的宽度大于氧化物半导体膜1102的宽度。另外，用作第二栅电极的第三导电层1104在沟道长度方向上的的宽度小于第一导电层1101的宽度且小于氧化物半导体膜1102的宽度。

图11示出其中像素TFT和扫描线的连接与图8不同的例子。图11示出如下例子，即在实施方式1至6中任一个所示的薄膜晶体管中，以夹着氧化物半导体膜的方式设置的扫描线即第一栅电极101和控制线即第二栅电极133具有相同的电位的例子。注意，在图11中，省略对于与图8相同的部分的说明。

图11是说明构成显示装置的信号输入端子、扫描线、信号线、包括非线形元件的保护电路及像素部的位置关系的图。图11和图8不同之处在于不具有控制线823B且具有对应于图8中的扫描线823A的扫描线823。如图11所示那样，通过使用扫描线823控制像素TFT，可以省略控制线，并且可以减少布线数量及信号线输入端子822的数量。

图12示出表示供给到图11所示的像素828的信号的电位变化的概略的波形图，并且说明图11中的像素828的工作。图12示出连接至一个像素的扫描线823、信号线824及电容线832中的每一个电位的波形。注意，在图12中，为了明显地表示与图9不同的部分，将扫描线823的电位与第一栅电极的电位和第二栅电极的电位分开来表示，该第一栅电极和第二栅电极设置为夹着薄膜晶体管的氧化物半导体膜。图12中，波形G1概略表示第一栅电极101的电位变化；波形G2概略表示第二栅电极133的电位变化；波形D概略表示信号线824的电位变化；以及波形COM概略表示电容线832的电位变化。以横轴和纵轴分别表示时间和电位来示出这些波形随时间的变化。注意，波形G1及G2的高电源电位表示为V₁，波形G1及G2的低电源电位表示为V₂，波形D的高电源电位表示为V_D1，波形D的低电源电位表示为V_D2，并且波形COM的电位表示为V_COM。如图示那样，波形G1从成为V₁然后成为V₂到再次成为V₁的期间对应于一帧周期。此外，如图示那样，波形G1从成为V₁到成为V₂的期间对应于一栅极选择期间。

在图12中，在一帧周期的一栅极选择期间，即波形G1及G2具有V₁期间，像素828内的保持电容部830保持处于V_D1至V_D2的范围内的信号线824的电位。在图12中，在一帧周期的一栅极选择期间以外的期间，即波形G1及G2具有V₂期间，像素828内的保持电容部830保持一栅极选择期间的电位输入，而与V_D1至V_D2的范围内的信号线824的电位无关。注意，在图12中，波形G1及G2具有相同的电位，但是为了明显地表示而分开来表示。

如图12所示那样，通过采用波形G1及G2具有相同电位的方式来驱动像素TFT829，可以增大成为像素TFT829的沟道的区域，而增大流过像素TFT829的电流量，因此可以实现显示元件的高速响应。

注意，图12所示的表示电位变化的概略的波形图与图9同样只是一例，也可以与其他驱动方法组合而使用。作为其一例，也可以使用如下那样的反转驱动的驱动方法，该反转驱动是指每一定期间或每一帧，或者像素与像素之间，根据公共电极的公共电位，使施加到像素电极的电压的极性反转。通过进行反转驱动，可以抑制图像的闪烁等的显示不均匀及显示元件例如液晶材料的劣化。注意，作为反转驱动的例子，可以举出帧反转驱动、源极线反转驱动、栅极线反转驱动、点反转驱动等。注意，作为显示方式，可以使用逐行方式(progressivemethod)或隔行方式(interlacemethod)等。此外，也可以采用在像素中设置多个子像素的结构。图13示出图11所示的像素828的布局图的一例。注意，图13所示的像素的布局图示出所谓的条形配置的例子，其中在扫描线823延伸的方向上排列RGB(R是红色，G是绿色，并且B是蓝色)的三色的像素。作为像素828的配置方式，还可以采用三角配置或拜尔(Bayer)配置。注意，并不局限于RGB的三种颜色，也可以使用三种以上的颜色，例如可以采用RGBW(W是白色)，或者对RGB加上黄色、蓝绿色、紫红色等的一种以上颜色而采用。注意，RGB中每个色彩单元对应的像素中的显示区域的面积可以不同。沿图13中的虚线A-B切断的截面与图10B的截面相同。

图13的像素的电路示出包括：用作成为扫描线823的布线及电容线832的一方电极的第一导电层1101(第一栅电极层)；形成像素TFT829的沟道区的氧化物半导体膜1102；用作成为信号线824的布线及电容线832的另一方电极的第二导电层1103；用作第二栅电极层的第三导电层1104；用作连接到第一导电层1101的布线及像素电极831的第四导电层1105；以及用来获得第二导电层1103和像素电极831之间的连接或第一导电层1101和第四导电层1105之间的连接的开口部1106(也称为接触孔)。

注意，在图13所示的布局图中，也可以将薄膜晶体管的源区及漏区的相对部分形成为U字形或C字形的形状。此外，也可以将用作栅电极层的第一导电层1101形成为U字形或C字形的形状。另外，在图13中，用作第一栅电极层的第一导电层1101在沟道长度方向上的宽度大于氧化物半导体膜1102的宽度。此外，用作第二栅电极的第三导电层1104的在沟道长方向上的宽度小于第一导电层1101的宽度且大于氧化物半导体膜1102的宽度。

如上说明那样，通过设置具有由实施方式1至6中任一个所示的制造方法来制造的薄膜晶体管的像素，可以控制薄膜晶体管的阈值电压且/或增大薄膜晶体管的导通电流而不导致工序数量的增加。

注意，在本实施方式中，每个附图所示的内容可以与其他实施方式所示的内容自由地进行适当的组合或用其来替换等。

实施方式8

在本实施方式中，作为具有上述实施方式1至6中任一个所示的薄膜晶体管的显示装置，示出发光显示装置的一例。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物进行区别，前者被称为有机EL元件，而后者被称为无机EL元件。

在有机EL元件中，通过对发光元件施加电压，电子及空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。通过使这些载流子(电子及空穴)重新结合，发光有机化合物被激发，并且发光有机化合物从激发态恢复到基态时，得到发光。根据这种机理，这种发光元件被称为电流激发型发光元件。

根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括其中在粘合剂中分散有发光材料的微粒的发光层，并且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有其中由电介质层夹住发光层并还利用电极夹住该夹住发光层的电介质层的结构，并且其发光机理是利用金属离子的内层电子跃迁的定域型发光。注意，在此使用有机EL元件作为发光元件而进行说明。

图14示出具有上述实施方式1至6中任一个所示的薄膜晶体管的发光显示装置的像素的一例。

对于发光显示装置所具有的像素的结构及像素的工作进行说明。这里示出在一个像素中使用两个n沟道型薄膜晶体管的例子，其中将氧化物半导体膜(典型的是In-Ga-Zn-O类非单晶膜)用于沟道形成区。

像素6400包括开关晶体管6401(也称为第一晶体管)、驱动晶体管6402(也称为第二晶体管)、发光元件6404及电容元件6403。在开关晶体管6401中，第一栅电极与扫描线6406A连接，第二栅电极与控制线6406B连接，第一电极(源电极层及漏电极层中的一方)与信号线6405连接，第二电极(源电极层及漏电极层中的另一方)与驱动晶体管6402的第一栅电极连接。在驱动晶体管6402中，第一栅电极通过电容元件6403与电源线6407连接，第二栅电极与控制线6406B连接，第一电极与电源线6407连接，第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极相当于公共电极6408。公共电极6408与形成在同一衬底上的公共电位线电连接，并且将该连接部分用作公共连接部，即可。

将发光元件6404的第二电极(公共电极6408)设定为低电源电位。注意，低电源电位是指以设定于电源线6407的高电源电位为基准满足低电源电位低于高电源电位(低电源电位＜高电源电位)的电位，并且作为低电源电位例如可以采用GND、或0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404，对发光元件6404供应电流以使发光元件6404发光，而以高电源电位与低电源电位的电位差为发光元件6404的正向阈值电压以上的方式来分别设定高电源电位和低电源电位，以便使得发光元件6404发光。

注意，还可以使用驱动晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。可以在沟道区与栅电极之间形成驱动晶体管6402的栅极电容。

当进行模拟灰度驱动时，对驱动晶体管6402的栅极施加发光元件6404的正向电压+驱动晶体管6402的阈值电压的和以上的电压。发光元件6404的正向电压是指在得到所希望的亮度时的电压，至少包括正向阈值电压。通过输入使驱动晶体管6402在饱和区中工作的视频信号，可以在发光元件6404中供应电流。为了使驱动晶体管6402在饱和区中工作，而将电源线6407的电位设定为高于驱动晶体管6402的栅极电位。通过使用模拟视频信号，可以在发光元件6404中流过根据视频信号的电流，而进行模拟灰度驱动。

如图14所示那样，通过设置控制线6406B，与实施方式1至6中任一个所示的薄膜晶体管同样，可以控制开关晶体管6401及驱动晶体管6402的阈值电压。尤其是，在驱动晶体管6402中，以使驱动晶体管6402在饱和区中工作的方式输入视频信号。因此，通过由控制线6406B的电位控制阈值电压，可以减小因为阈值电压的偏移而导致的输入的视频信号和发光元件的亮度之间的偏离。结果，可以实现显示装置的显示质量的提高。

注意，开关晶体管6401用作开关，第二栅极的电位并不总是需要由控制线6406B控制。

注意，不局限于图14所示的像素结构。例如，还可以对图14所示的像素加上开关、电阻元件、电容元件、晶体管或逻辑电路等。

当进行数字灰度驱动而代替模拟灰度驱动时，对驱动晶体管6402的栅极输入使驱动晶体管6402充分导通或截止的视频信号。就是说，使驱动晶体管6402在线性区中工作。由于使驱动晶体管6402在线性区中工作，因此将比电源线6407的电压高的电压施加到驱动晶体管6402的栅极。注意，对信号线6405施加电源线电压+驱动晶体管6402的Vth之和以上的电压。这样，可以采用与图14相同的像素结构。

接着，参照图15A至15C而说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。可以采用与实施方式1所示的薄膜晶体管141类似的形成方法来形成分别用于图15A至15C的半导体装置的驱动TFT的薄膜晶体管7001、7011、7021，这些薄膜晶体管是将氧化物半导体膜用于沟道形成区的薄膜晶体管。

为了从发光元件取出光，发光元件的阳极及阴极的至少一方需要透光。在衬底上形成薄膜晶体管及发光元件，并且有如下结构的发光元件，即从与衬底相反的面取出发光的顶部发射、从衬底侧的面取出发光的底部发射及从衬底侧及与衬底相反的面取出发光的双面发射。像素结构可以应用于具有上述任何发射结构的发光元件。

参照图15A说明顶部发射结构的发光元件。

图15A示出将通过实施方式1所示的薄膜晶体管的制造方法形成的薄膜晶体管7001用作配置在像素中的驱动TFT，并且从与薄膜晶体管7001电连接的发光元件7002发射的光穿过阳极7005的情况下的像素的截面图。薄膜晶体管7001由层间绝缘层7017覆盖，在该层间绝缘层7017上具有引绕布线7009。薄膜晶体管7001中，作为氧化物半导体膜，使用In-Ga-Zn-O类氧化物半导体。在图15A中，发光元件7002的阴极7003和驱动薄膜晶体管7001电连接，并且在阴极7003上按顺序层叠有发光层7004、阳极7005。至于阴极7003，使用各种材料形成，只要是功函数低并且反射光的导电材料即可。例如，优选使用Ca、Al、MgAg、或AlLi等。

此外，在图15A中，使用与阴极7003相同的材料形成引绕布线7009，其与氧化物半导体膜重叠，以对氧化物半导体膜进行遮光。由连接到引绕布线7009的第二栅电极的电位可以控制薄膜晶体管7001的阈值。通过将相同的材料用于阴极7003和引绕布线7009，可以减少步骤数量。

此外，设置由绝缘材料构成的分隔件7006，以便防止引绕布线7009和阴极7003的短路。以重叠于该分隔件7006的一部分和阴极的暴露部分的的双方方式设置发光层7004。

发光层7004可以由单层或多层的叠层构成。在由多层构成发光层7004时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层以及空穴注入层来形成发光层7004。注意，不一定形成所有这些层。使用具有透光性的导电材料、例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、或添加有氧化硅的氧化铟锡等形成阳极7005。

由阴极7003及阳极7005夹着发光层7004的区域相当于发光元件7002。在图15A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005侧。

接着，参照图15B说明底部发射结构的发光元件。图15B示出将通过实施方式1所示的薄膜晶体管的制造方法形成的薄膜晶体管7011用作配置在像素中的驱动TFT，并且从与驱动薄膜晶体管7011电连接的发光元件7012发射的光发射穿过阴极7013的情况下的像素的截面图。薄膜晶体管7011由层间绝缘层7017覆盖，在该层间绝缘层7017上具有引绕布线7019。在薄膜晶体管7011中，作为氧化物半导体膜使用In-Ga-Zn-O类氧化物半导体。在图15B中，在与薄膜晶体管7011电连接的具有透光性的导电膜7010上形成发光元件7012的阴极7013，在阴极7013上按顺序层叠发光层7014、以及阳极7015。在阳极7015具有透光性的情况下，可以以覆盖阳极上的方式形成有用来反射光或遮光的挡光膜7016。与图15A的情况同样，至于阴极7013，只要是功函数低的导电材料，就可以使用各种材料。阴极7013膜厚度形成为透过光的程度(优选为5nm至30nm左右)。例如，可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图15A同样，发光层7014可以由单层或多层的叠层构成。阳极7015不需要透过光，但是可以与图15A同样地使用具有透光性的导电材料来形成。并且，虽然挡光膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。

在图15B中，使用与具有透光性的导电膜7010相同的具有透光性的导电材料形成的引绕布线7019与氧化物半导体膜重叠。在本实施方式中，作为引绕布线7019的材料，使用包含SiO_x的氧化铟锡。由连接到引绕布线7019的第二栅电极控制薄膜晶体管7011的阈值。通过将相同的材料用于具有透光性的导电膜7010和引绕布线7019，可以减少步骤数量。薄膜晶体管7011的氧化物半导体膜由形成在引绕布线7019下方的第二栅电极遮光。

由阴极7013及阳极7015夹着发光层7014的区域相当于发光元件7012。在图15B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013侧。

接着，参照图15C说明双面发射结构的发光元件。图15C是将通过实施方式1所示的薄膜晶体管的制造方法形成的薄膜晶体管7021用作配置在像素中的驱动TFT，并且从与薄膜晶体管7021电连接的发光元件7022发射的光穿过阳极7025和阴极7023双方的情况下的像素的截面图。薄膜晶体管7021由层间绝缘层7017覆盖，在该层间绝缘层7017上具有引绕布线7029。在薄膜晶体管7021中，作为氧化物半导体膜使用In-Ga-Zn-O类氧化物半导体。

此外，在与薄膜晶体管7021电连接的具有透光性的导电膜7028上形成有发光元件7022的阴极7023，并且在阴极7023上按顺序设置有发光层7024、阳极7025。与图15A的情况同样，至于阴极7023，只要是功函数低的导电材料，就可以使用各种材料。但是，阴极7023膜厚度形成为透过光的程度。例如，可以将膜厚度为20nm的Al膜用作阴极7023。而且，与图15A同样，发光层7024可以由单层或多层的叠层构成。阳极7025可以与图15A同样地使用透光性的导电材料来形成。

阴极7023、发光层7024及阳极7025重叠的区域相当于发光元件7022。在图15C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025侧和阴极7023侧的双方。

此外，在图15C中，引绕布线7029与氧化物半导体膜重叠。作为引绕布线7029的材料，优选使用具有透光性的导电材料如钛、氮化钛、铝、钨等。在本实施方式中，使用Ti膜作为引绕布线7029。由连接到引绕布线7029的第二栅电极控制薄膜晶体管7021的阈值。薄膜晶体管7021的氧化物半导体膜由引绕布线7029遮光。与薄膜晶体管7021电连接的具有透光性的导电膜7028使用与引绕布线7029相同的Ti膜形成。

注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。

虽然在本实施方式中示出控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。

接着，参照图16A和16B说明相当于根据本发明的半导体装置的一种实施方式的发光显示面板(也称为发光面板)的外观及截面。图16A是一种面板的俯视图，其中利用密封剂将形成在第一衬底上的薄膜晶体管及发光元件密封在第一衬底与第二衬底之间。图16B相当于沿着图16A中的线H-I的截面图。

以围绕设置在第一衬底4500上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封剂4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4500、密封剂4505及第二衬底4506密封。像这样，为了使面板不暴露于大气，而优选由气密性高且漏气少的保护薄膜(例如贴合膜、或紫外线固化树脂膜等)或覆盖材料封装(密封)面板。

设置在第一衬底4500上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b分别包括多个薄膜晶体管。在图16B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。

作为一例，薄膜晶体管4509、4510使用In-Ga-Zn-O类氧化物半导体。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。薄膜晶体管4509、4510由与氧化物半导体膜接触的层间绝缘层4508覆盖。注意，也可以采用使用由氮化硅膜构成的保护绝缘层覆盖层间绝缘层4508的上面及侧面的结构。在薄膜晶体管4509上方设置用作引绕布线的导电层4522。此外，也在薄膜晶体管4510上方设置用作引绕布线的导电层4521。导电层4521及导电层4522作为引绕布线连接到薄膜晶体管的第二栅电极，以进行薄膜晶体管的阈值控制。

在作为导电层4522使用遮光性的导电膜的情况下，可以屏蔽光射到薄膜晶体管4509的氧化物半导体膜。在使用具有遮光性的材料形成用作连接到第二栅电极的引绕布线的导电层4522的情况下，可以得到防止因氧化物半导体的光敏度而导致的薄膜晶体管的电特性变动来实现电特性稳定化的效果。

导电层4521的宽度可以与导电层4522的宽度不同。导电层4521的宽度小于薄膜晶体管4510的栅电极的宽度。通过将导电层4521的宽度小于薄膜晶体管4510的栅电极的宽度，可以减小其中导电层4521与布线层重叠的面积来降低寄生电容。如图16B所示那样，通过将导电层4521和导电层4522的宽度选择性地设定为不同，可以使用第二栅电极进行遮光，并且可以提高对薄膜晶体管进行遮光的效果。

此外，附图标记4511指示发光元件，并且发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，虽然发光元件4511的结构为由第一电极层4517、电致发光层4512及第二电极层4513构成的叠层结构，但是不局限于该结构。可以根据从发光元件4511取出的光的方向等而适当地改变发光元件4511的结构。

分隔件4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷而形成。特别优选的是，以如下条件形成分隔件4520：使用感光性的材料，并在第一电极层4517上形成开口，并且使该开口的侧壁成为具有连续曲率的倾斜面。

电致发光层4512既可以由单层构成，又可以由多层的叠层构成。

为了不使氧、氢、水分、二氧化碳等侵入到发光元件4511，而可以在第二电极层4513及分隔件4520上形成保护膜。可以形成氮化硅膜、氮氧化硅膜、DLC膜等作为保护膜。

此外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。

在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。

连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a所具有的端子。

位于取出来自发光元件4511的光的方向上的第二衬底需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯膜或丙烯酸树脂膜等的具有透光性的材料。

作为填料4507，除了氮、氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。例如可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料，使用氮。

另外，若有需要，则也可以在发光元件的发光面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、或滤色片等的光学膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理可以利用表面的凹凸来扩散反射光并降低眩光。

信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路而安装。或者，也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装。本实施方式不局限于图16A和16B的结构。

通过上述工序，可以制造作为半导体装置的可靠性高的发光显示装置(显示面板)。

本实施方式可以与其他实施方式所记载的结构适当地组合而实施。

实施方式9

通过制造使用实施方式1至6中任一个所示的氧化物半导体膜的薄膜晶体管，并将该薄膜晶体管用于驱动电路及像素部，可以制造具有显示功能的液晶显示装置。此外，也可以将驱动电路的一部分或全部形成在与像素部同一衬底上(使用薄膜晶体管)来形成系统型面板(system-on-panel)。

液晶显示装置包括作为显示元件的液晶元件(也称为液晶显示元件)。

此外，液晶显示装置包括密封有显示元件的面板和其中在该面板安装有包括控制器的IC等的模块。本发明一种实施方式还涉及一种元件衬底，其相当于在制造该液晶显示装置的过程中在显示元件完成之前的一种方式。该元件衬底设置有对多个像素中的显示元件供应电流的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且在蚀刻导电膜形成像素电极之前的状态，或其他任何状态。

注意，本说明书中的液晶显示装置是指图像显示器件、显示器件、或光源(包括照明装置)。此外，液晶显示装置包括以下类别的模块中任意模块：附连有连接器、诸如FPC(FlexiblePrintedCircuit；柔性印刷电路)、TAB(TapeAutomatedBonding；载带自动键合)胶带或TCP(TapeCarrierPackage；载带封装)的模块；将印刷线路板设置于TAB胶带或TCP的端部的模块；通过COG(ChipOnGlass；玻璃上芯片)方式将IC(集成电路)直接安装到具有显示元件的衬底上的模块。

参照图17A1、17A2以及17B说明相当于液晶显示装置的一种实施方式的液晶显示面板的外观及截面。图17A1和17A2是面板的俯视图，其中利用密封剂4005将液晶元件4013密封在第一衬底4001与第二衬底4006之间。图17B相当于沿着图17A1和17A2的线M-N的截面图。

以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封剂4005及第二衬底4006密封。在本实施方式中，对液晶层4008没有特别的限制，可以使用显示蓝相的液晶材料。从未施加电压状态到施加电压状态，显示蓝相的液晶材料的响应时间短，即为1msec以下，可以实现短时间响应。作为呈现蓝相的液晶材料包括液晶及手性试剂。手性试剂用于使液晶取向为螺旋结构并显示出蓝相。例如，将混合有5wt％以上的手性试剂的液晶材料可以用于液晶层。液晶使用热致液晶、低分子液晶、高分子液晶、铁电性液晶、反铁电性液晶等。

在图17A1中，在与第一衬底4001上的由密封剂4005围绕的区域不同的区域安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。相反，图17A2是将信号线驱动电路的一部分形成在第一衬底4001上的例子，其中，在第一衬底4001上形成信号线驱动电路4003b，并且在另行准备的衬底上安装有由单晶半导体膜或多晶半导体膜形成的信号线驱动电路4003a。

注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图17A1是通过COG方法安装信号线驱动电路4003的例子，并且图17A2是通过TAB方法安装信号线驱动电路4003的例子。

设置在第一衬底4001上的像素部4002和扫描线驱动电路4004均包括多个薄膜晶体管。在图17B中例示作为基底膜的绝缘膜4007上的像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有层间绝缘层4021。作为薄膜晶体管4010、4011，可以采用实施方式1至6中任一个所示的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是将氧化物半导体膜用于沟道形成区的n沟道型薄膜晶体管。

薄膜晶体管4010、4011由层间绝缘层4021覆盖。层间绝缘层4021设置为接触于薄膜晶体管4010、4011的氧化物半导体膜及第一栅极绝缘膜4020上。

作为用作平坦化绝缘膜的层间绝缘层4021，可以使用具有耐热性的有机材料、如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺或环氧树脂等。除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。可以通过层叠多个由这些材料形成的绝缘膜，来形成层间绝缘层。层间绝缘层4021是透光性树脂层，在本实施方式中使用感光聚酰亚胺树脂。

对具有层叠结构的绝缘层的形成方法没有特别的限制，而可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、或胶版印刷等)、刮刀、辊涂、幕涂、刮刀涂布等。

此外，在与薄膜晶体管4011的氧化物半导体膜重叠的位置的层间绝缘层4021上形成连接到第二栅电极的引绕布线4028。此外，在与薄膜晶体管4010的氧化物半导体膜重叠的位置的层间绝缘层4021上形成连接到第二栅电极的引绕布线4029。

在第一衬底4001上设置像素电极层4030及公共电极层4031，并且像素电极层4030与薄膜晶体管4010电连接。引绕布线4028、4029可以具有与公共电极层4031相同的电位。引绕布线4028、4029可以通过与公共电极层4031相同的步骤形成。此外，引绕布线4028、4029当使用遮光性导电膜形成时，它们可以还用作对薄膜晶体管4010、4011的氧化物半导体膜进行遮光的遮光层。

或者，引绕布线4028、4029可以具有与公共电极层4031不同的电位。在此情况下，设置与引绕布线4028、4029电连接的控制线，通过控制线的电位进行薄膜晶体管4010、4011的阈值电压的控制。

液晶元件4013包括像素电极层4030、公共电极层4031及液晶层4008。在本实施方式中，使用通过产生大致平行于衬底(即，水平方向)的电场来在平行于衬底的面内移动液晶分子以控制灰度的方式。作为这种方式，可以应用在IPS(InPlaneSwitching；平面内切换)模式中使用的电极结构、或在FFS(FringeFieldSwitching；边缘场切换)模式中使用的电极结构。注意，在第一衬底4001、第二衬底4006的外侧分别设置有偏振片4032、4033。

作为第一衬底4001、第二衬底4006，可以使用具有透光性的玻璃、塑料等。作为塑料，可以使用FRP(Fiberglass-ReinforcedPlastics；纤维玻璃增强塑料)板、PVF(聚氟乙烯)膜、聚酯膜或丙烯酸树脂膜。此外，还可以使用具有由PVF膜或聚酯膜夹有铝箔的结构的片材(sheet)。

附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制液晶层4008的膜厚度(单元间隙)而设置的。另外，也可以使用球状间隔物。柱状间隔物4035配置在与引绕布线4029重叠的位置上。

虽然在图17A1、17A2以及17B的液晶显示装置中示出在衬底的外侧(观看侧)设置偏振片的例子，但是也可以在衬底的内侧设置偏振片。根据偏振片的材料及制造工序条件适当地设定设置偏振片的位置。另外，也可以设置用作黑矩阵的遮光层。

在图17A1、17A2以及17B中，以覆盖薄膜晶体管4010、4011的方式在第二衬底4006侧设置遮光层4034。通过设置遮光层4034，可以进一步提高对比度、薄膜晶体管的稳定化的效果。

通过设置遮光层4034，可以降低入射到薄膜晶体管的氧化物半导体膜的光的强度，因此可以稳定薄膜晶体管的电特性以及防止薄膜晶体管的电特性因氧化物半导体的光敏度而导致变动。

作为像素电极层4030、公共电极层4031及引绕布线4028、4029，可以使用具有透光性的导电材料、诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、或添加有氧化硅的氧化铟锡等。

还可以使用包含导电高分子(也称为导电聚合物)的导电组成物来形成像素电极层4030、公共电极层4031及引绕布线4028、4029。

此外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。

因为薄膜晶体管容易由于静电等而发生损坏，所以优选在与栅极线或源极线同一衬底上设置用来保护驱动电路的保护电路。保护电路优选由使用氧化物半导体的非线性元件构成。

在图17A1、17A2以及17B中，连接端子电极4015由与像素电极层4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。

连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。

虽然在图17A1、17A2以及17B中示出另行形成信号线驱动电路4003并将它安装到第一衬底4001的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。

图18是液晶显示装置的截面结构的一例，其中利用密封剂2602贴合元件衬底2600和对置衬底2601，并在元件衬底2600和对置衬底2601之间设置包括薄膜晶体管等的元件层2603、液晶层2604。

当进行彩色显示时，在背光灯部配置发射多种发光颜色的发光二极管。当采用RGB方式时，将红色的发光二极管2910R、绿色的发光二极管2910G、蓝色的发光二极管2910B分别配置在将液晶显示装置的显示区分割为多个区的分割区。

在对置衬底2601的外侧设置有偏振片2606，并且在元件衬底2600的外侧设置有偏振片2607、光学片2613。光源由红色的发光二极管2910R、绿色的发光二极管2910G、蓝色的发光二极管2910B及反射板2611构成，并且设置在电路板2612上的LED控制电路2912通过柔性线路板2609与元件衬底2600的布线电路部2608连接，并且还具有例如控制电路、或电源电路等的外部电路。

在本实施方式中示出利用该LED控制电路2912分别使LED发光的场序方式的液晶显示装置的例子，但是本实施方式没有特别限制于此，也可以作为背光灯的光源使用冷阴极荧光灯或白色LED，并设置滤色片。

此外，虽然在本实施方式中示出在IPS模式中使用的电极结构的例子，但是对电极结构的模式没有特别的限制，可以使用TN(扭曲向列；TwistedNematic)模式、MVA(多象限垂直配向；Multi-domainVerticalAlignment)模式、PVA(垂直取向构型；PatternedVerticalAlignment)模式、ASM(轴对称排列微胞；AxiallySymmetricalignedMicro-cell)模式、OCB(光学补偿双折射；OpticalCompensatedBirefringence)模式、FLC(铁电性液晶；FerroelectricLiquidCrystal)模式、AFLC(反铁电性液晶；AntiFerroelectricLiquidCrystal)模式等。

实施方式10

在本实施方式中，作为包括多个具有氧化物半导体膜的薄膜晶体管的半导体装置示出电子纸的一例。

图19A示出有源矩阵型电子纸的截面图。作为用于半导体装置的配置在显示部中的薄膜晶体管581，使用实施方式1至6中任一个所示的薄膜晶体管。

图19A是采用电泳材料的电泳方式显示装置的例子，其中使用将带正电或负电的白色细微粒及黑色细微粒封入在微囊中的电泳材料(微囊方式的电泳方式显示元件)。微囊方式的电泳方式显示元件使用直径为10μm至200μm左右的微囊且该微囊中有透明液体、带正电的白色细微粒及带负电的黑色细微粒来进行显示。当由夹住微囊的电极施加电场时，白色细微粒和黑色细微粒移动到相反方向。白色细微粒与黑色细微粒相比具有更高反射率，通过调节外光的反射量可以显示白色或黑色。注意，应用这种原理的具备电泳元件的显示装置被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯且其耗电量低，并且在昏暗的地方也可以辨别显示部。此外，即使不给显示部供应电源，也能够保持显示过一次的图像，因此，当使具有显示功能的半导体装置(简单地称为显示装置或具备显示装置的半导体装置)远离电波发射源时，也可以储存显示过的图像。

形成在衬底580上的薄膜晶体管581是通过实施方式1至6中任一个所示的工序制造的薄膜晶体管，第一电极层587A通过形成在层间绝缘层585A中的开口与源电极层或漏电极层电连接。在覆盖薄膜晶体管581的层间绝缘层585A上形成连接到第二栅电极的引绕布线582。并且，形成覆盖引绕布线582及第一电极层587A的层间绝缘层585B。第二电极层587B通过形成在层间绝缘层585B中的开口与第一电极层587A电连接。

在第二电极层587B和第三电极层588之间设置有球形微粒589，该球形微粒589具有黑色细微粒590A及白色细微粒590B，并且球形微粒589的周围填充有例如树脂等的填料595(参照图19A)。在本实施方式中，第二电极层587B相当于像素电极，设置在衬底596上的第三电极层588相当于公共电极。第三电极层588与设置在与薄膜晶体管581同一衬底上的公共电位线电连接。采用公共连接部，可以通过配置在一对衬底间的导电微粒，使第三电极层588与公共电位线电连接。

此外，也可以使用扭转球显示方式而代替微囊方式的电泳方式显示元件。扭转球显示方式是指一种方法，其中将分别为白色和黑色的球形微粒配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形微粒的方向，以进行显示。

将通过实施方式1至6中任一个所示的工序来制造的薄膜晶体管用于开关元件，可以制造减少制造成本的电子纸作为半导体装置。电子纸可以用于用来显示数据的各种领域的电子设备。例如，可以将电子纸应用于电子书阅读器(电子书)、招贴、电车等的交通工具的广告、信用卡等的各种卡片的显示等。图19B示出电子设备的一例。

图19B示出电子书阅读器2700的一例。例如，电子书阅读器2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711连结为一体，并且可以沿该轴部2711打开以及合上电子书阅读器2700。通过采用这种结构，电子书阅读器2700可以进行如纸的书籍那样操作。

框体2701组装有显示部2705，并且框体2703组装有显示部2707。显示部2705及显示部2707的结构可以显示一个或多个画面。在显示部2705及显示部2707显示不同的画面的情况下，例如可以在右边的显示部(图19B中的显示部2705)上显示文章，并且在左边的显示部(图19B中的显示部2707)上显示图像。

在图19B中示出框体2703具备操作部等的例子。例如，在框体2703中，具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，可以采用在与框体的显示部同一面上具备键盘、指针装置等。另外，可以在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质插入部等。再者，电子书阅读器2700也可以具有作为电子词典的功能。

电子书阅读器2700可以采用以无线的方式收发信息的结构。可以采用以无线的方式从电子书服务器购买下载所希望的书籍数据等。

实施方式11

包括通过实施方式1至6中任一个所示的工序制造的薄膜晶体管的半导体装置可以应用于各种电子设备(包括游戏机)。

图20A是便携式游戏机，其可以包括框体9630、显示部9631、扬声器9633、操作键9635、连接端子9636、记录媒体读取部9672等。图20A所示的便携式游戏机可以有如下功能：读出储存在记录媒体中的程序或数据并将其显示在显示部上；通过与其他便携式游戏机进行无线通信而实现信息共享；等等。另外，图20A所示的便携式游戏机可以具有各种功能，而不局限于这些功能。

图20B是数码相机，其可以包括框体9630、显示部9631、扬声器9633、操作键9635、连接端子9636、快门按钮9676、图像接收部9677等。图20B所示的具有电视接收功能的数码相机可以具有如下功能：拍摄静止图像；拍摄动态图像；对所拍摄的图像进行自动或手动调节；由天线获得各种信息；对所拍摄的图像或由天线获得的信息进行储存；将所拍摄的图像或由天线获得的信息显示在显示部上；等等。另外，图20B所示的具有电视接收功能的数码相机可以具有各种功能，而不局限于这些功能。

图20C图示电视接收机，其可以包括框体9630、显示部9631、扬声器9633、操作键9635、连接端子9636等。图20C所示的电视接收机可以具有各种功能，例如：对电视电波转换为图像信号；对图像信号转换为适于显示的信号；对图像信号的帧频率进行转换；等等。注意，图20C所示的电视接收机可以具有各种功能，而不局限于这些功能。

图21A图示计算机，其可以包括框体9630、显示部9631、扬声器9633、操作键9635、连接端子9636、定位装置9681、外部连接端口9680等。图21A所示的计算机可以具有各种功能，例如：将各种信息(静止图像、动态图像、文字图像等)显示在显示部上；利用各种软件(程序)控制处理；无线通信或有线通信等的通信；利用通信功能而连接到各种计算机网络；根据通信功能进行各种数据的发送或接收；等等。注意，图21A所示的计算机可以具有各种功能，而不局限于这些功能。

图21B是手机，其包括框体9630、显示部9631、扬声器9633、操作键9635、麦克风9638、外部连接端口9680等。图21B所示的手机可以具有如下功能：显示各种信息(静止图像、动态图像、文字图像等)在显示部上；将日历、日期以及时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑；利用各种软件(程序)控制处理；等等。注意，图21B所示的手机可以具有各种功能，而不局限于这些功能。

在本实施方式所述的电子设备中，可以通过前面的实施方式所说明的半导体装置的制造方法制造用来显示信息的显示部中的薄膜晶体管。换言之，通过其中在使用氧化物半导体形成的沟道形成区上下配置栅电极的半导体装置的制造方法，能够控制阈值电压而不导致步骤数量的增加。因此，可以以低成本制造电特性高的半导体装置。

注意，在本实施方式中，各附图所述的内容可以对另外的实施方式所述的内容适当地自由进行组合或者置换等。

实施例1

本实施例中示出模拟实验结果。执行模拟实验确认通过上述实施方式所示的半导体装置的制造方法制造的薄膜晶体管中由第二栅电极控制阈值电压的效果。注意，使用SilvacoDataSystem公司制造的器件模拟器“ATLAS”进行该模拟实验。

首先，图22示出进行模拟实验的器件结构。图22所示的器件结构是具有上述实施方式所说明的底栅极/底接触型结构的晶体管的模型化结构，其包括第一栅电极2201、第一绝缘膜2202、源电极2203A、漏电极2203B、氧化物半导体膜2204、第二绝缘膜2205、以及第二栅电极2206。

采用图22的结构，以如下条件进行模拟实验：第一栅电极2201的电位为-20V至20V；源电极2203A的电位为0V；漏电极2203B的电位为10V；第二栅电极2206的电位为-5V至5V；氧化物半导体膜2204的膜厚度为50nm；沟道长度L为5μm；沟道宽度W为50μm；第一绝缘膜2202(假定是氧氮化硅膜(SiON))的膜厚度为0.2μm，其介电常数ε为4.1；第二绝缘膜2205(假定是聚酰亚胺(PI))的膜厚度为0.1μm至1500nm，其介电常数为3.1或4.1。注意，作为氧化物半导体膜的参数，将带隙设定为3.05eV，将电子迁移率设定为15cm²/Vs，将空穴迁移率设定为0.1cm²/V·s，将电子亲和势设定为4.3eV，并且将介电常数设定为10。

图22所示的MOS结构可以近似模型化为具有串联连接的电容元件。这样情况成立的公式由公式(1)表示。在公式(1)中，C_f相当于第一栅电极2201和氧化物半导体膜2204之间的静电电容，C_b相当于第二栅电极2206和氧化物半导体膜2204之间的静电电容，V_s相当于氧化物半导体膜2204的电位，V_g相当于第一栅电极2201的电位，并且V_b相当于第二栅电极2206的电位。根据公式(1)，蓄积在第一栅电极2201和氧化物半导体膜2204之间的电荷与蓄积在第二栅电极2206和氧化物半导体膜2204之间的电荷的总合为恒定值。

C_f(V_s-V_g)+C_b(V_s-V_b)＝const.…(1)

在将图22所示的MOS结构的阈值电压设定为V_th，将氧化物半导体膜2204的电位设定为V_s0的情况下，当第一栅电极2201和源电极2203A之间的电位差等于阈值电压时，公式(1)成立。此时，公式(2)成立。

C_f(V_s0-V_th)+C_b(V_s0-V_b)＝const.…(2)

此时，考虑到当改变第二栅电极2206的电位V_b时的阈值电压V_th的偏移量。V_s0是根据与源电极2203A的电位的关系而决定的，并且需要与第二栅电极2206的电位V_b无关地为恒定值，因此，关于V_b对公式(2)进行微分，得到公式(3)。

- C_{f} \frac{{dV}_{th}}{d V_{b}} - C_{b} = 0 \cdot \cdot \cdot (3)

通过整理公式(3)而可以得到表示对于第二栅电极2206的电位的变化量的阈值电压的偏移量的公式(4)。注意，在公式(4)中，ε_f表示第一绝缘膜2202的相对介电常数，ε_b表示第二绝缘膜2205的相对介电常数，t_f表示第一绝缘膜2202的膜厚度，t_b表示第二绝缘膜2205的膜厚度。

- \frac{Δ V_{th}}{Δ V_{b}} = \frac{C_{b}}{C_{f}} = \frac{ϵ_{b}}{ϵ_{f}} \frac{t_{f}}{t_{b}} \cdot \cdot \cdot (4)

图23中示出图22所示的结构的器件模拟实验的结果。另外，通过将变量输入到公式(4)中而得到的结果示出为图23中曲线。器件模拟是用来确认根据第二栅电极2206的电位的变化量ΔV_b的阈值偏移量ΔV_th与背栅极侧的绝缘膜的膜厚度之间的关系。在图23所示的图表中，横轴表示第二绝缘膜2205的膜厚度，纵轴表示-ΔV_th/ΔV_b。在图23中，三角标记表示当将第二绝缘膜2205的介电常数ε设定为3.1时的器件模拟实验的结果，曲线2301表示通过将第二绝缘膜2205的介电常数ε设定为3.1并将变量输入到公式(4)中而得到的结果，圆圈标记表示当将第二绝缘膜2205的介电常数ε设定为4.1时的器件模拟实验的结果，并且曲线2302表示通过将第二绝缘膜2205的介电常数ε设定为4.1并将变量输入到公式(4)中而得到的结果。

由根据图23所示的任何结果可知：随着第二绝缘膜2205的膜厚度增加，对于背栅极偏压的V_th的偏移变小。此外，根据图23所示的任何结果还可以得知：当将第二绝缘膜2205的膜厚度设定为厚于0.5μm(500nm)时第二绝缘膜2205几乎都不受到背栅极偏压的影响。由此可知，对于根据第二栅电极的电位变化而具有大的阈值电压偏移的第二绝缘膜2205，其膜厚度优选为50nm以上且500nm以下。

在前面的实施方式所述的半导体装置的制造方法中，在进行氧化物半导体膜的构图之前在氧化物半导体膜上形成第二绝缘膜。因此，可以消除第二绝缘膜的因氧化物半导体膜的膜厚度而导致的台阶形状。结果，可以容易减薄第二绝缘膜的膜厚度。从而，通过控制第二栅电极的电位，可以将为薄膜晶体管的阈值电压的控制而需要的电位设定为小。

本说明书根据2009年5月1日在日本专利局受理的日本专利申请编号2009-111693，该申请全部内容包括在本说明书中。

Claims

1.一种半导体装置的制造方法，包括：

在绝缘表面上形成第一导电层；

进行第一构图形成第一栅电极；

在所述第一栅电极上形成第一绝缘膜；

在所述第一绝缘膜上形成第二导电层；

进行第二构图形成布线层；

在所述第一绝缘膜及所述布线层上形成氧化物半导体膜、第二绝缘膜及第三导电层；

进行第三构图形成岛状氧化物半导体膜、所述岛状氧化物半导体膜上的岛状第二绝缘膜，及所述岛状第二绝缘膜上的第二栅电极；

形成覆盖所述第一绝缘膜、所述布线层、所述岛状氧化物半导体膜、所述岛状第二绝缘膜及所述第二栅电极的层间绝缘层；

进行第四构图形成到达所述第二栅电极的开口部及到达所述布线层的开口部；

在所述层间绝缘层上形成导电材料；以及

进行第五构图形成连接到所述第二栅电极的引绕布线及连接到所述布线层的像素电极，

其中所述第一绝缘膜是与所述第二绝缘膜相同的材料，并且

其中所述第三构图利用具有锥形形状的抗蚀剂掩模来进行。

2.一种半导体装置的制造方法，包括：

在绝缘表面上形成第一导电层；

进行第一构图形成第一栅电极；

在所述第一栅电极上形成第一绝缘膜；

在所述第一绝缘膜上形成第二导电层；

进行第二构图形成布线层；

在所述第一绝缘膜及所述布线层上形成氧化物半导体膜、沟道保护膜、第二绝缘膜及第三导电层；

进行第三构图形成岛状氧化物半导体膜、所述岛状氧化物半导体膜上的岛状沟道保护膜、所述岛状沟道保护膜上的岛状第二绝缘膜及所述岛状第二绝缘膜上的第二栅电极；

形成覆盖所述第一绝缘膜、所述布线层、所述岛状氧化物半导体膜、所述岛状沟道保护膜、所述岛状第二绝缘膜及所述第二栅电极的层间绝缘层；

在所述层间绝缘层上形成导电材料；以及

其中所述第一绝缘膜是与所述第二绝缘膜相同的材料，并且

其中所述第三构图利用具有锥形形状的抗蚀剂掩模来进行。

3.根据权利要求1或2所述的半导体装置的制造方法，

其中所述氧化物半导体膜是第一氧化物半导体膜，

通过进行所述第二构图来在所述布线层上形成第二氧化物半导体膜，

并且通过在所述氧化物半导体膜和所述布线层彼此重叠的区域中进行所述第三构图来设置由所述第二氧化物半导体膜形成的缓冲层。

4.根据权利要求1或2所述的半导体装置的制造方法，

其中所述氧化物半导体膜是第一氧化物半导体膜，

并且通过进行所述第二构图来在所述布线层下形成第二氧化物半导体膜。

5.根据权利要求1或2所述的半导体装置的制造方法，

其中重叠于所述第二栅电极来设置所述引绕布线。

6.根据权利要求1或2所述的半导体装置的制造方法，

其中所述层间绝缘层使用聚酰亚胺形成。

7.根据权利要求2所述的半导体装置的制造方法，

其中所述沟道保护膜使用非晶硅形成。

8.根据权利要求1或2所述的半导体装置的制造方法，

其中所述氧化物半导体膜包含氧化硅。

9.根据权利要求1或2所述的半导体装置的制造方法，

其中与所述第一栅电极连接来形成所述引绕布线。

10.根据权利要求1或2所述的半导体装置的制造方法，

其中所述第二绝缘膜的膜厚度为50nm以上且500nm以下。