JP2003338628A

JP2003338628A - 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法

Info

Publication number: JP2003338628A
Application number: JP2002145159A
Authority: JP
Inventors: Satoshi Takenaka; 敏竹中
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-05-20
Filing date: 2002-05-20
Publication date: 2003-11-28

Abstract

(57)【要約】【課題】少ない工程数でボトム・トップゲート型のＴ
ＦＴを製造することのできる薄膜半導体装置、電気光学
装置、電子機器、薄膜半導体装置の製造方法、電気光学
装置の製造方法を提供すること。【解決手段】ＴＦＴアレイ基板において、ＴＦＴ３０
ｇは、ボトムゲート構造、およびトップゲート構造の双
方を兼ね備えている。第１のゲート電極８ｄには、第２
のゲート電極３ｄと平面的に重ならない張り出し部分８
ｅが形成され、層間絶縁膜４の上層に形成された接続用
導電膜６ｆは、コンタクトホール４ｍ、４ｎを介して第
１のゲート電極８ｄ、および第２のゲート電極３ｄに電
気的に接続している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の薄膜トラン
ジスタ（以下、ＴＦＴという）が基板上に形成された薄
膜半導体装置、この薄膜半導体装置をＴＦＴアレイ基板
として用いた電気光学装置、およびこの電気光学装置を
用いた電子機器、薄膜半導体装置の製造方法、薄膜半導
体装置をＴＦＴアレイ基板として用いた電気光学装置の
製造方法に関するものである。

【０００２】

【従来の技術】アクティブマトリクス型液晶装置や、有
機エレクトロルミネッセンス装置などの電気光学装置で
は、画素スイッチング用のアクティブ素子として複数の
ＴＦＴが形成された基板や、複数のＴＦＴによって駆動
回路が形成された基板が用いられている。

【０００３】例えば、アクティブマトリクス型の液晶装
置に用いられるＴＦＴアレイ基板では、従来一般的に
は、図１９に示すように、透明基板１０ｂの表面に下地
保護膜１２が形成されているとともに、この下地保護膜
１２の表面に形成された半導体膜１ａを用いて画素スイ
ッチング用のＴＦＴ３０がトップゲート構造で形成され
ている。ここで、画素スイッチング用のＴＦＴ３０は、
セルフアライン構造では、オフリーク電流が大きいの
で、フリッカなどが発生する。このため、ＴＦＴ３０
は、走査線３ａ（ゲート電極）の端部にゲート絶縁膜２
を介して対向する低濃度ソース領域１ｂおよび低濃度ド
レイン領域１ｃと、高濃度ソース領域１ｄおよび高濃度
ドレイン領域１ｅとを備えるＬＤＤ構造に形成されてい
る。なお、ＴＦＴ３０の高濃度ソース領域１ｄｃにはデ
ータ線６ａが電気的に接続し、高濃度ドレイン領域１ｅ
には画素電極９ａが電気的に接続している。

【０００４】また、ＴＦＴアレイ基板１０には、図２０
に示すように、Ｎチャネル型のＴＦＴ９０と、Ｐチャネ
ル型のＴＦＴ８０とからなる相補回路６２を備えた駆動
回路も形成されている。ここに示す相補回路６２におい
て、Ｎチャネル型のＴＦＴ９０、およびＰチャネル型の
ＴＦＴ８０は、従来一般的には、同一構造を有している
ものが形成されており、図２０に示す例において、Ｎチ
ャネル型のＴＦＴ９０、およびＰチャネル型のＴＦＴ８
０はいずれも、ゲート電極６５ｂ、６５ｃの端部に対向
する低濃度ソース領域８３、９３、および低濃度ドレイ
ン領域８４、９４と、高濃度ソース領域８２、９２、お
よび高濃度ドレイン領域８５、９５とを備えたＬＤＤ構
造を有している。

【０００５】

【発明が解決しようとする課題】しかしながら、液晶装
置において、通常のＬＤＤ構造の画素スイッチング用の
ＴＦＴ３０ではオン電流が小さすぎて、画像信号を高速
に書き込めないという問題点がある。かといって、セル
フアライン構造の画素スイッチング用のＴＦＴでは、前
記したように、オフリーク電流が大きいという問題点が
ある。

【０００６】また、電子と正孔とを比較すると、正孔の
方が易動度が低いため、Ｎチャネル型のＴＦＴ９０に比
較してＰチャネル型のＴＦＴ９０のオン電流レベルが低
い。このため、従来の相補回路６２では、Ｎチャネル型
のＴＦＴ９０と、Ｐチャネル型のＴＦＴ８０でオン電流
レベルのバランスが悪いことに起因して動作マージンが
狭く、誤動作が発生しやすいなどの問題点がある。

【０００７】そこで、従来も、Ｎチャネル型のＴＦＴ９
０をＬＤＤ構造とする一方、Ｐチャネル型のＴＦＴ８０
についてはセルフアライン構造にした構成、Ｎチャネル
型のＴＦＴ９０とＰチャネル型のＴＦＴ８０でチャネル
長を異ならせた構成を採用するなどの対策が行われてい
るが、このような対策では、Ｐチャネル型のＴＦＴのオ
ン電流レベルを増大するという効果が得られず、上記の
問題点を完全に解消することができないなど、従来構造
のままでは各種の問題を解決できない。

【０００８】そこで、従来のＴＦＴ構造に代えて、図２
１（Ａ）、（Ｂ）、（Ｃ）に平面図、Ａ０−Ａ０′断面
図、およびＢ０−Ｂ０′断面図を示すボトム・トップゲ
ート型ＴＦＴを用いることが考えられている。ここに示
すＴＦＴ３０ｆは、チャネル形成領域１ｃ′を構成する
半導体膜１ｃの下層側でチャネル形成領域１ｃ′に対し
て第１のゲート絶縁膜２ａを介して対向する第１のゲー
ト電極８ｄと、半導体膜１ｃの上層側でチャネル形成領
域１ｃ′に対して第２のゲート絶縁膜２ｂを介して対向
する第２のゲート電極３ｄとを備えている。また、ＴＦ
Ｔ３０ｆの高濃度ソース領域１ｊ、および高濃度ドレイ
ン領域１ｋには、第２のゲート絶縁膜２ｂ、および層間
絶縁膜４に形成されたコンタクトホール４ｄ、４ｅを介
してソース電極６ｄ、およびドレイン電極６ｅが電気的
に接続している。

【０００９】ここで、第１のゲート電極８ｄ、および第
２のゲート電極８ａには同一の信号を同一のタイミング
で印加する必要があるので、これらのゲート電極８ｄ、
３ｄについては電気的に接続しておく必要がある。この
ため、図２１に示すＴＦＴ３０ｆでは、第１のゲート絶
縁膜２ａ、および第２のゲート絶縁膜２ｂにコンタクト
ホール２ｇを形成し、このコンタクト２ｇを介して第２
のゲート電極３ｄを第１のゲート電極８ｄに電気的に接
続している。

【００１０】このような構造のボトム・トップゲート型
のＴＦＴ３０ｇであれば、用途に応じて、１つのＴＦＴ
３０ｇにおいて、第１のゲート電極８ｄ、および第２の
ゲート電極８ａのゲート長を変えるなど、設計の自由度
を高まることができるので、各ＴＦＴの電気的特性を最
適化できる。

【００１１】しかしながら、ＴＦＴ３０ｆにおいて、第
２のゲート電極３ｄは、通常、下層側への電気的な接続
が行われないため、ボトム・トップゲート型のＴＦＴ３
０ｇを製造するには、以下に説明するように、第１のゲ
ート電極８ｄを形成する工程を追加するだけでなく、第
２のゲート電極３ｄを第１のゲート電極８ｄに電気的に
接続するためのコンタクトホール２ｇを形成するフォト
リソグラフイ工程も追加しなけばならない。

【００１２】すなわち、ＴＦＴ３０ｆを製造するには、
図２２（Ａ）に示すように、第１のゲート電極８ｄ、第
１のゲート絶縁膜２ａ、半導体膜１ｃ、および第２のゲ
ート絶縁膜２ｂをこの順に形成した後、図２２（Ｂ）に
示すように、第１のゲート絶縁膜２ａ、および第２のゲ
ート絶縁膜２ｂに対して、フォトリソグラフィ技術を用
いてコンタクトホール２ｇを形成し、次に、図２２
（Ｃ）に示すように、第２のゲート絶縁膜２ｂの上層に
第２のゲート電極３ｄを形成する。その結果、第２のゲ
ート電極３ｄは、コンタクトホール２ｇを介して第１の
ゲート電極８ｄに電気的に接続する。そして、図２２
（Ｄ）に示すように、層間絶縁膜４を形成した後、図２
１（Ｂ）に示すように、層間絶縁膜４にコンタクトホー
ル４ｄ、４ｅを形成し、しかる後に、ソース電極６ｄ、
およびドレイン電極６ｅを形成する。その際、図２２
（Ｄ）に示すように、層間絶縁膜４には、コンタクトホ
ール４ｇをコンタクトホール４ｄ、４ｅと同時形成し、
しかる後に、図２２（Ｅ）に示すように、配線６ｋをソ
ース電極６ｄ、およびドレイン電極６ｅと同時形成す
る。

【００１３】このように、従来は、ボトム・トップゲー
ト型のＴＦＴ３０ｆは、製造工程数が増加する分、生産
性が低下し、製造コストが増大するという問題点があ
る。なお、ボトム・トップゲート型のＴＦＴの例として
は、例えば、特開昭５８−１１５８５０号公報に記載さ
れた技術がある。

【００１４】以上の問題点に鑑みて、本発明の課題は、
少ない工程数でボトム・トップゲート型のＴＦＴを製造
することのできる薄膜半導体装置、電気光学装置、電子
機器、薄膜半導体装置の製造方法、電気光学装置の製造
方法を提供することにある。

【００１５】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、チャネル形成領域に隣接するソース・
ドレイン領域を有する半導体薄膜を備え、前記チャネル
形成領域の下層側に当該チャネル形成領域に対して第１
のゲート絶縁膜を介して対向する第１のゲート電極と、
当該チャネル形成領域の上層側に当該チャネル形成領域
に対して第２のゲート絶縁膜を介して対向する第２のゲ
ート電極とを備えるボトム・トップゲート型薄膜トラン
ジシスタが基板上に形成されてなる薄膜半導体装置にお
いて、前記第１のゲート電極には、前記第２のゲート電
極と平面的に重ならない張り出し部分が形成されている
とともに、これらのゲート電極の上層側には、前記第１
のゲート電極の前記張り出し部分、および前記第２のゲ
ート電極の各々に到達するコンタクトホールを備える層
間絶縁膜が形成され、当該層間絶縁膜の上層には、前記
コンタクトホールを介して前記第１のゲート電極および
前記第２のゲート電極に電気的に接続する導電膜が形成
されていることを特徴とする。

【００１６】また、本発明では、複数のＴＦＴが基板上
に形成された薄膜半導体装置の製造方法において、前記
複数のＴＦＴに含まれる薄膜トランジシタとして、チャ
ネル形成領域の下層側に当該チャネル形成領域に対して
第１のゲート絶縁膜を介して対向する第１のゲート電極
と、当該チャネル形成領域の上層側に当該チャネル形成
領域に対して第２のゲート絶縁膜を介して対向する第２
のゲート電極とを備える複数のボトム・トップゲート型
薄膜トランジシスタを形成する際、前記第１のゲート電
極には、前記第２のゲート電極と平面的に重ならない張
り出し部分を形成しておき、これらのゲート電極の上層
側に形成された層間絶縁膜に対して、前記第１のゲート
電極の前記張り出し部分、および前記第２のゲート電極
の各々に到達するコンタクトホールを形成し、しかる後
に、前記層間絶縁膜の上層には、前記コンタクトホール
を介して前記第１のゲート電極および前記第２のゲート
電極に電気的に接続する導電膜を形成することを特徴と
する。

【００１７】このように本発明では、第１のゲート電極
と第２のゲート電極を直接、電気的に接続するのではな
く、これらのゲート電極の上層側に形成される層間絶縁
膜にコンタクトホールを形成した後、この層間絶縁膜の
上層に形成した接続用導電膜を介して第１のゲート電極
と第２のゲート電極とを電気的に接続する。ここで、第
２のゲート電極の上層側には、ソース電極やドレイン電
極、さらには各種の配線が形成され、かつ、これらの電
極や配線は、ＴＦＴのソース・ドレインなどといった下
層側とコンタクトホールを介して電気的に接続される。
従って、このコンンタクトを形成する工程を利用して、
第１のゲート電極と第２のゲート電極とを電気的に接続
するためのコンタクトホールを形成し、ソース電極、ド
レイン電極、あるいはその他の配線を形成する工程を利
用して、第１のゲート電極と第２のゲート電極とを電気
的に接続するための接続用導電膜を形成すれば、第１の
ゲート電極と第２のゲート電極とを電気的に接続するた
めの工程を新たな追加する必要がないので、少ない工程
数でボトム・トップゲート型のＴＦＴを製造することが
できる。

【００１８】本発明において、前記接続用導電膜は、例
えば、前記ＴＦＴのソースあるいはドレインに電気的に
接続するソース電極あるいはドレイン電極と同層の導電
膜である。すなわち、前記接続用導電膜を形成する工程
は、前記ＴＦＴのソースあるいはドレインに電気的に接
続するソース電極あるいはドレイン電極を形成する工程
と同時に行う。このような場合、前記層間絶縁膜に前記
コンタクトホールを形成する工程は、前記ＴＦＴのソー
スあるいはドレインにソース電極あるいはドレイン電極
を電気的に接続するコンタクトホールを前記層間絶縁膜
を形成する工程と同時に行うことが好ましい。

【００１９】本発明において、前記複数のボトム・トッ
プゲート型ＴＦＴには、前記チャネル形成領域に隣接す
る低濃度ソース・ドレイン領域、および該低濃度ソース
・ドレイン領域に接続する高濃度ソース・ドレイン領域
を備えるＬＤＤ構造のボトム・トップゲート型ＴＦＴが
含まれている。ＬＤＤ構造のボトム・トップゲート型Ｔ
ＦＴは、ボトムゲート構造、およびトップゲート構造の
双方を兼ね備えており、チャネル形成領域の上層側およ
び下層側の双方にチャネルが形成される。このため、一
方のゲート構造のみを備えたＬＤＤ構造のＴＦＴと比較
してオン電流レベルが高い。また、トップゲート型のＴ
ＦＴとしてみた場合にＬＤＤ構造のＴＦＴとして機能す
るので、オフリーク電流レベルが低い。従って、ＬＤＤ
構造のボトム・トップゲート型ＴＦＴを画素スイッチン
グ用のＴＦＴとして用いれば、オン電流が大きいので、
画像信号を高速に書き込むことができ、かつ、オフリー
ク電流が小さいため、フリッカなどが発生しない。ま
た、ＬＤＤ構造のボトム・トップゲート型ＴＦＴは、一
方のゲート構造のみを備えたＬＤＤ構造のＴＦＴと比較
してオン電流レベルが高いので、他の構造のＴＦＴと組
み合わせて相補回路を構成したとき、導電型の異なるＴ
ＦＴの間のオン電流レベルのバランスを最適化できるの
で、動作マージンを広くすることができ、相補回路の誤
動作を防止することができる。

【００２０】本発明において、前記ＬＤＤ構造のボトム
・トップゲート型ＴＦＴの低濃度ソース・ドレイン領域
は、前記第２のゲート電極に対してセルフアライン的に
形成されていることにより当該第２のゲート電極の端部
に対して前記第２のゲート絶縁膜を介して対向している
構成を採用することができる。このように構成すると、
第２のゲート電極をマスクとして利用しながら半導体膜
の所定領域に低濃度の不純物を導入することができる。

【００２１】本発明において、前記ＬＤＤ構造のボトム
・トップゲート型ＴＦＴの低濃度ソース・ドレイン領域
は、前記第２のゲート電極の端部に対してチャネル長方
向の外側にずれた位置に形成されていることにより、前
記低濃度ソース・ドレイン領域とチャネル形成領域との
間にオフセット領域を有する構成を採用することもでき
る。このような構成すると、オフセット構造のボトム・
トップゲート型ＴＦＴは、トップゲート型としてみた場
合に、ＬＤＤ構造およびオフセットゲート構造の双方を
有するので、オフリーク電流レベルをさらに低く抑える
ことができる。また、耐圧の向上にも大きな効果があ
る。

【００２２】このような場合、前記ＬＤＤ構造のボトム
・トップゲート型ＴＦＴは、前記第１のゲート電極が前
記第２のゲート電極と比較してチャネル長方向において
長い構成を採用することができる。

【００２３】本発明において、前記複数のＬＤＤ構造の
ボトム・トップゲート型ＴＦＴには、前記第１のゲート
電極の端部が前記第１のゲート絶縁膜を介して前記低濃
度ソース・ドレイン領域の一部と対向する一方、前記高
濃度ソース・ドレイン領域には対向しない第１タイプの
ＬＤＤ構造のボトム・トップゲート型ＴＦＴが含まれて
いる構成を採用することができる。このように構成した
第１タイプのＬＤＤ構造のボトム・トップゲート型ＴＦ
Ｔは、トップゲート型としてみた場合にＬＤＤ構造、さ
らにはオフセットゲート構造を有する一方、ボトムゲー
ト型としてみた場合にＬＤＤ構造を有する。それ故、高
いオン電流レベルを達成することができるとともに、オ
フリーク電流レベルを著しく低く抑えることができる。

【００２４】また、前記複数のＬＤＤ構造のボトム・ト
ップゲート型ＴＦＴには、前記第１のゲート電極の端部
が前記第１のゲート絶縁膜を介して前記高濃度ソース・
ドレイン領域の一部に対向する第２タイプのＬＤＤ構造
のボトム・トップゲート型ＴＦＴが含まれている構成を
採用することができる。このように構成した第２タイプ
のＬＤＤ構造のボトム・トップゲート型ＴＦＴは、トッ
プゲート型としてみた場合にＬＤＤ構造、さらにはオフ
セットゲート構造を有するとともに、ボトムゲート型と
してみた場合はセルフアライン構造に近い構造を有す
る。それ故、高いオン電流レベルを達成することができ
るとともに、オフリーク電流レベルを著しく低く抑える
ことができる。

【００２５】本発明に係る薄膜半導体装置は、例えば、
電気光学物質を保持するＴＦＴアレイ基板として用いら
れ、当該ＴＦＴアレイ基板では、画素スイッチング用Ｔ
ＦＴおよび画素電極を備えた画素がマトリクス状に形成
された画像表示領域と、画像表示領域の外周側に駆動回
路用ＴＦＴを備えた周辺回路とが形成されているととも
に、前記画素スイッチング用ＴＦＴあるいは前記駆動回
路用ＴＦＴの一部に前記ＬＤＤ構造のボトム・トップゲ
ート型ＴＦＴが用いられている。

【００２６】本発明において、前記電気光学物質は、例
えば、液晶である。この場合、ＴＦＴアレイ基板と対向
基板との間に電気光学物質としての液晶を保持させた構
造となる。

【００２７】本発明において、前記電気光学物質は、エ
レクトロルミネッセンス材料であってもよい。この場
合、ＴＦＴアレイ基板上には前記電気光学物質としての
有機エレクトロルミネッセンス材料層を形成した構造と
なる。

【００２８】本発明を適用した電気光学装置は、モバイ
ルコンピュータや携帯電話機などといった電子機器に用
いることができる。

【００２９】

【発明の実施の形態】図面を参照して、本発明の実施の
形態を説明する。なお、各図においては、各層や各部材
を図面上で認識可能な程度の大きさとするため、各層や
各部材毎に縮尺を異ならしめてある。

【００３０】［本発明の基本構成］図１（Ａ）、
（Ｂ）、（Ｃ）は、本発明を適用したボトム・トップゲ
ート型ＴＦＴの平面図、Ａ−Ａ′断面図、およびＢ−
Ｂ′断面図である。図２（Ａ）〜（Ｄ）は、図１に示す
ボトム・トップゲート型ＴＦＴの製造方法を示す工程断
面図である。

【００３１】図１（Ａ）、（Ｂ）、（Ｃ）において、本
発明を適用したＴＦＴ３０ｇは、チャネル形成領域１
ｃ′を構成する半導体膜１ｃの下層側でチャネル形成領
域１ｃ′に対して第１のゲート絶縁膜２ａを介して対向
する第１のゲート電極８ｄと、半導体膜１ｃの上層側で
チャネル形成領域１ｃ′に対して第２のゲート絶縁膜２
ｂを介して対向する第２のゲート電極３ｄとを備えたボ
トム・トップゲート型ＴＦＴである。このＴＦＴ３０ｇ
において、高濃度ソース領域１ｊ、および高濃度ドレイ
ン領域１ｋには、第２のゲート絶縁膜２ｂ、および層間
絶縁膜４に形成されたコンタクトホール４ｄ、４ｅを介
してソース電極６ｄ、およびドレイン電極６ｅが電気的
に接続している。

【００３２】第１のゲート電極８ｄ、および第２のゲー
ト電極８ａには同一の信号を同一のタイミングで印加す
る必要があるので、これらのゲート電極８ｄ、８ａにつ
いては電気的に接続しておく必要がある。このため、図
１に示すＴＦＴ３０ｇでは、まず、第１のゲート電極８
ｄには、第２のゲート電極３ｄと平面的に重ならない張
り出し部分８ｅが形成されている。また、第１のゲート
絶縁膜２ａ、第２のゲート絶縁膜２ｂ、および層間絶縁
膜４には、コンタクトホール４ｍ、４ｎが形成され、こ
れらのコンタクトホール４ｍ、４ｎは各々、第１のゲー
ト電極８ｄの張り出し部分８ｅ、および第２のゲート電
極３ｄの端部に届いている。さらに、層間絶縁膜４の上
層には接続用導電膜６ｆが形成されている。このため、
接続用導電膜６ｆは、コンタクトホール４ｍ、４ｎを介
して第１のゲート電極８ｄ、および第２のゲート電極３
ｄの双方に電気的に接続し、その結果、第１のゲート電
極８ｄと第２のゲート電極３ｄとは、接続用導電膜６ｆ
によってコンタクトホール４ｍ、４ｎを介して電気的に
接続している。

【００３３】ここで、接続用導電膜６ｆは、図２を参照
して説明するように、ソース電極６ｄ、およびドレイン
電極６ｅと同時形成された導電膜であり、これらの電極
６ｄ、６ｅと同一の層間にある。また、コンタクトホー
ル４ｍ、４ｎは、コンタクトホール４ｄ、４ｅと同時形
成されたものである。

【００３４】このような構成のＴＦＴ３０ｇを製造する
には、まず、図２（Ａ）に示すように、第１のゲート電
極８ｄ、第１のゲート絶縁膜２ａ、半導体膜１ｃ、およ
び第２のゲート絶縁膜２ｂをこの順に形成した後、図２
（Ｂ）に示すように、第２のゲート絶縁膜２ｂの上層に
第２のゲート電極３ｄを形成する。次に、図２（Ｃ）に
示すように、層間絶縁膜４を形成した後、図１（Ｂ）に
示すように、層間絶縁膜４にコンタクトホール４ｄ、４
ｅを形成し、しかる後に、ソース電極６ｄ、およびドレ
イン電極６ｅを形成する。その際、図２（Ｃ）に示すよ
うに、第１のゲート絶縁膜２ａ、第２のゲート絶縁膜２
ｂ、および層間絶縁膜４にコンタクトホール４ｍ、４ｎ
をコンタクトホール４ｄ、４ｅと同時形成し、しかる後
に、接続用導電膜６ｆをソース電極６ｄ、およびドレイ
ン電極６ｅと同時形成する。

【００３５】従って、本発明によれば、第１のゲート電
極８ｄと第２のゲート電極３ｄとを電気的に接続するた
めの工程を新たな追加することができるので、少ない工
程数でボトム・トップゲート型のＴＦＴを製造すること
ができる。

【００３６】また、ボトム・トップゲート型ＴＦＴは、
図３を参照して説明するように、用途に合わせて構造を
変えて電気的特性を最適化できるので、例えば、液晶装
置やエレクトロルミネッセンス表示装置に用いられる駆
動回路内蔵型のＴＦＴアレイ基板のように、用途の異な
る複数種類のＴＦＴが形成された薄膜半導体装置を構成
するのに適用している。

【００３７】［ボトム・トップゲート型のＴＦＴの構成
例］図３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）を参照して、
本発明が適用されるボトム・トップゲート型のＴＦＴの
一例を説明する。

【００３８】（第１タイプのＬＤＤ構造のボトム・トッ
プゲート型ＴＦＴ）図３（Ａ）に示す薄膜半導体装置に
おいては、基板１０ｄ上に形成された多数のＴＦＴのう
ち、図示したＴＦＴ３０ａは、チャネル形成領域１ｃ′
を構成する半導体膜１ｃの下層側でチャネル形成領域１
ｃ′に対して第１のゲート絶縁膜２ａを介して対向する
第１のゲート電極８ｄと、半導体膜１ｃの上層側でチャ
ネル形成領域１ｃ′に対して第２のゲート絶縁膜２ｂを
介して対向する第２のゲート電極３ｄとを備えるボトム
・トップゲート型薄膜トランジシスタである。また、Ｔ
ＦＴ３０ａは、チャネル形成領域１ｃ′に隣接する低濃
度ソース・ドレイン領域１ｈ、１ｉ、およびこれらの低
濃度ソース・ドレイン領域１ｈ、１ｉに接続する高濃度
ソース・ドレイン領域１ｊ、１ｋを備えるＬＤＤ構造の
ボトム・トップゲート型ＴＦＴとして構成されている。

【００３９】ここで、低濃度ソース・ドレイン領域１
ｈ、１ｉは、第２のゲート電極３ｄに対してセルフアラ
イン的に形成されていることにより第２のゲート電極３
ｄの端部に対して第２のゲート絶縁膜２ｂを介して対向
している。これに対して、高濃度ソース・ドレイン領域
１ｊ、１ｋには、第２のゲート電極３ｄを覆う層間絶縁
膜４のコンタクトホール４ｄ、４ｅを介してソース・ド
レイン電極６ｄ、６ｅが電気的に接続し、かつ、コンタ
クトホール４ｄ、４ｅの開口領域と高濃度ソース・ドレ
イン領域１ｊ、１ｋとは、平面的に概ね重なっている。

【００４０】また、ＴＦＴ３０ａは、第１のゲート電極
８ｄが第２のゲート電極３ｄと比較してチャネル長方向
において長いが、第１のゲート電極８ｄの端部が、第１
のゲート絶縁膜８ａを介して低濃度ソース・ドレイン領
域１ｈ、１ｉに対向する一方、高濃度ソース・ドレイン
領域１ｊ、１ｋには対向しない第１タイプのＬＤＤ構造
のボトム・トップゲート型ＴＦＴとして構成されてい
る。

【００４１】このように構成したＬＤＤ構造のボトム・
トップゲート型のＴＦＴ３０ａは、ボトムゲート構造、
およびトップゲート構造の双方を兼ね備えており、チャ
ネル形成領域１ｃ′の上層側および下層側の双方にチャ
ネルが形成される。このため、一方のゲート構造のみを
備えたＬＤＤ構造のＴＦＴと比較してオン電流レベルが
高い。また、トップゲート型のＴＦＴとしてみた場合、
およびボトムゲート型のＴＦＴとしてみた場合のいずれ
においても、ＬＤＤ構造のＴＦＴとして機能するので、
オフリーク電流レベルが低い。

【００４２】（第２タイプのＬＤＤ構造のボトム・トッ
プゲート型ＴＦＴ）図３（Ｂ）に示す薄膜半導体装置に
おいても、ＴＦＴ３０ｂは、チャネル形成領域１ｃ′を
構成する半導体膜１ｃの下層側でチャネル形成領域１
ｃ′に対して第１のゲート絶縁膜２ａを介して対向する
第１のゲート電極８ｄと、半導体膜１ｃの上層側でチャ
ネル形成領域１ｃ′に対して第２のゲート絶縁膜２ｂを
介して対向する第２のゲート電極３ｄとを備えるボトム
・トップゲート型薄膜トランジシスタである。また、Ｔ
ＦＴ３０ａは、チャネル形成領域１ｃ′に隣接する低濃
度ソース・ドレイン領域１ｈ、１ｉ、およびこれらの低
濃度ソース・ドレイン領域１ｈ、１ｉに接続する高濃度
ソース・ドレイン領域１ｊ、１ｋを備えるＬＤＤ構造の
ボトム・トップゲート型ＴＦＴとして構成されている。

【００４３】ここで、低濃度ソース・ドレイン領域１
ｈ、１ｉは、第２のゲート電極３ｄに対してセルフアラ
イン的に形成されていることにより第２のゲート電極３
ｄの端部に対して第２のゲート絶縁膜２ｂを介して対向
している。これに対して、高濃度ソース・ドレイン領域
１ｊ、１ｋには、第２のゲート電極３ｄを覆う層間絶縁
膜４のコンタクトホール４ｄ、４ｅを介してソース・ド
レイン電極６ｄ、６ｅが電気的に接続し、かつ、コンタ
クトホール４ｄ、４ｅの開口領域と高濃度ソース・ドレ
イン領域１ｊ、１ｋとは、平面的に概ね重なっている。

【００４４】また、ＴＦＴ３０は、第１のゲート電極８
ｄが第２のゲート電極３ｄと比較してチャネル長方向に
おいて長く、第１のゲート電極８ｄの端部が第１のゲー
ト絶縁膜８ａを介して高濃度ソース・ドレイン領域１
ｊ、１ｋに対向する第２タイプのＬＤＤ構造のボトム・
トップゲート型ＴＦＴとして構成されている。

【００４５】このように構成したＬＤＤ構造のボトム・
トップゲート型のＴＦＴ３０ｂは、ボトムゲート構造、
およびトップゲート構造の双方を兼ね備えており、チャ
ネル形成領域１ｃ′の上層側および下層側の双方にチャ
ネルが形成される。このため、一方のゲート構造のみを
備えたＬＤＤ構造のＴＦＴと比較してオン電流レベルが
高い。また、トップゲート型のＴＦＴとしてみた場合に
はＬＤＤ構造のＴＦＴとして機能するので、オフリーク
電流レベルが低く、かつ、ボトムゲート型のＴＦＴとし
てみた場合にはセルフアライン構造構造のＴＦＴとして
機能するので、オフリーク電流レベルが低いわりにはオ
ン電流レベルが高い。

【００４６】（別の第１タイプのＬＤＤ構造のボトム・
トップゲート型ＴＦＴ）図３（Ｃ）に示す薄膜半導体装
置に形成されているＴＦＴ３０ｃも、図３（Ａ）を参照
して説明したＴＦＴ３０ａと同様、半導体膜１ｃの下層
側、および上層側に第１のゲート電極８ｄ、および第２
のゲート電極３ｄを備え、かつ、第１のゲート電極８ｄ
の端部が、第１のゲート絶縁膜８ａを介して低濃度ソー
ス・ドレイン領域１ｈ、１ｉに対向する第１タイプのＬ
ＤＤ構造のボトム・トップゲート型ＴＦＴとして構成さ
れている。

【００４７】但し、ＴＦＴ３０ｃにおいて、低濃度ソー
ス・ドレイン領域１ｈ、１ｉは、第２のゲート電極３ｄ
の端部に対してチャネル長方向の外側にずれた位置に形
成されているため、第２のゲート絶縁膜２ｂを介して第
２のゲート電極３ｄの端部と重なっておらず、第２のゲ
ート絶縁膜２ｂを介して第２のゲート電極３ｄの端部に
対向しているのはオフセット領域１ｓ、１ｔである。

【００４８】その他の構成は、図３（Ａ）を参照して説
明したＴＦＴ３０ａと同様であるため、共通する機能を
有する部分には同一の符号を付して図示し、それらの説
明を省略する。

【００４９】このように構成したＬＤＤ構造のボトム・
トップゲート型のＴＦＴ３０ａは、ボトムゲート構造、
およびトップゲート構造の双方を兼ね備えており、チャ
ネル形成領域１ｃ′の上層側および下層側の双方にチャ
ネルが形成される。このため、一方のゲート構造のみを
備えたＬＤＤ構造のＴＦＴと比較してオン電流レベルが
高い。また、トップゲート型のＴＦＴとしてみた場合に
はオフセットゲート構造およびＬＤＤ構造の双方を備え
たＴＦＴとして機能し、かつ、ボトムゲート型のＴＦＴ
としてみた場合にはＬＤＤ構造のＴＦＴとして機能す
る。このため、図３（Ａ）を参照して説明したＴＦＴ３
０ａと比較してオフリーク電流レベルが低く、かつ、耐
電圧が高い。

【００５０】（別の第２タイプのＬＤＤ構造のボトム・
トップゲート型ＴＦＴ）図３（Ｄ）に示すＴＦＴ３０ｄ
も、図３（Ｂ）を参照して説明したＴＦＴ３０ｂと同
様、半導体膜１ｃの下層側、および上層側に第１のゲー
ト電極８ｄ、および第２のゲート電極３ｄを備え、か
つ、第１のゲート電極８ｄの端部が、第１のゲート絶縁
膜８ａを介して高濃度ソース・ドレイン領域１ｊ、１ｋ
に対向する第２タイプのＬＤＤ構造のボトム・トップゲ
ート型ＴＦＴとして構成されている。

【００５１】但し、ＴＦＴ３０ｄにおいて、低濃度ソー
ス・ドレイン領域１ｈ、１ｉは、第２のゲート電極３ｄ
の端部に対してチャネル長方向の外側にずれた位置に形
成されているため、第２のゲート絶縁膜２ｂを介して第
２のゲート電極３ｄの端部と重なっておらず、第２のゲ
ート絶縁膜２ｂを介して第２のゲート電極３ｄの端部に
対向しているのはオフセット領域１ｓ、１ｔである。

【００５２】その他の構成は、図３（Ｂ）を参照して説
明したＴＦＴ３０ｂと同様であるため、共通する機能を
有する部分には同一の符号を付して図示し、それらの説
明を省略する。

【００５３】このように構成したＬＤＤ構造のボトム・
トップゲート型のＴＦＴ３０ｄは、ボトムゲート構造、
およびトップゲート構造の双方を兼ね備えており、チャ
ネル形成領域１ｃ′の上層側および下層側の双方にチャ
ネルが形成される。このため、一方のゲート構造のみを
備えたＬＤＤ構造のＴＦＴと比較してオン電流レベルが
高い。また、トップゲート型のＴＦＴとしてみた場合に
はオフセットゲート構造およびＬＤＤ構造の双方を備え
たＴＦＴとして機能し、かつ、ボトムゲート型のＴＦＴ
としてみた場合にはセルフアライン構造のＴＦＴとして
機能する。このため、図３（Ｂ）を参照して説明したＴ
ＦＴ３０ｂと比較してオフリーク電流レベルが低く、か
つ、耐電圧が高い。

【００５４】［本発明を適用した液晶装置（電気光学装
置）］次に、本発明を適用した薄膜半導体装置として、
各種構造のＴＦＴを電気光学装置のＴＦＴアレイ基板上
に形成した例を説明する。ここに形成する複数のＴＦＴ
としては、図３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示す
各種の構造のものを用いることができるが、以下の説明
では、画素スイッチング用のＴＦＴとして図３（Ａ）を
参照して説明したＴＦＴを用い、Ｎチャネル型の駆動回
路用のＴＦＴとして図３（Ｂ）を参照して説明したＴＦ
Ｔを用いた例を説明する。なお、本発明を適用したＴＦ
Ｔなどは、基本的な構成が図１９、図２０、および図２
１を参照したものと共通するので、共通する機能を有す
る部分には同一の符号を付して説明する。

【００５５】（液晶装置の全体構成）図４（Ａ）、
（Ｂ）はそれぞれ、本発明を適用した液晶装置（電気光
学装置）をその上に形成された各構成要素と共に対向基
板の側から見た平面図、および図４（Ａ）のＨ−Ｈ′断
面図である。

【００５６】図４（Ａ）において、液晶装置１００のＴ
ＦＴアレイ基板１０（薄膜半導体装置）の上には、シー
ル材１０７が対向基板２０の縁に沿うように設けられて
いる。シール材１０７の外側の領域には、データ線駆動
回路１０１および実装端子１０２がＴＦＴアレイ基板１
０の一辺に沿って設けられており、走査線駆動回路１０
４が、この一辺に隣接する２辺に沿って形成されてい
る。

【００５７】走査線に供給される走査信号の遅延が問題
にならないのならば、走査線駆動回路１０４は片側だけ
でも良いことは言うまでもない。また、データ線駆動回
路１０１を画像表示領域１０ａの辺に沿って両側に配列
しても良い。例えば、奇数列のデータ線は画像表示領域
１０ａの一方の辺に沿って配設されたデータ線駆動回路
から画像信号を供給し、偶数列のデータ線は画像表示領
域１０ａの反対側の辺に沿って配設されたデータ線駆動
回路から画像信号を供給するようにしても良い。この様
にデータ線を櫛歯状に駆動するようにすれば、データ線
駆動回路１０１の形成面積を拡張することが出来るた
め、複雑な回路を構成することが可能となる。

【００５８】更にＴＦＴアレイ基板１０の残る一辺に
は、画像表示領域１０ａの両側に設けられた走査線駆動
回路１０４間をつなぐための複数の配線１０５が設けら
れており、更に、額縁１０８の下などを利用して、プリ
チャージ回路や検査回路が設けられることもある。ま
た、対向基板２０のコーナー部の少なくとも１箇所にお
いては、ＴＦＴアレイ基板１０と対向基板２０との間で
電気的導通をとるための上下導通材１０６が形成されて
いる。

【００５９】そして、図４（Ｂ）に示すように、図４
（Ａ）に示したシール材１０７とほぼ同じ輪郭をもつ対
向基板２０がこのシール材１０７によりＴＦＴアレイ基
板１０に固着され、シール材１０７で区画された領域内
に電気光学物質としての液晶５０が封入、保持されてい
る。シール材１０７は、ＴＦＴアレイ基板１０と対向基
板２０とをそれらの周辺で貼り合わせるための光硬化樹
脂や熱硬化性樹脂などからなる接着剤であり、両基板間
の距離を所定値とするためのグラスファイバー、あるい
はガラスビーズ等のギャップ材が配合されている。

【００６０】詳しくは後述するが、ＴＦＴアレイ基板１
０には、画素電極９aがマトリクス状に形成されてい
る。これに対して、対向基板２０には、シール材１０７
の内側領域に遮光性材料からなる額縁１０８が形成され
ている。さらに、対向基板２０には、ＴＦＴアレイ基板
１０に形成されている画素電極９ａの縦横の境界領域と
対向する領域にブラックマトリクス、あるいはブラック
ストライプなどと称せられる遮光膜２３が形成され、そ
の上層側には、ＩＴＯ膜からなる対向電極２１が形成さ
れている。

【００６１】このように形成した液晶装置１００は、投
射型表示装置（液晶プロジェクタ）に使用される場合に
は、３枚の液晶装置１００がＲＧＢ用のライトバルブと
して各々使用され、各液晶装置１００の各々には、ＲＧ
Ｂ色分解用のダイクロイックミラーを介して分解された
各色の光が投射光として各々入射されることになる。従
って、前記した各形態の液晶装置１００にはカラーフィ
ルタが形成されていない。但し、対向基板２０において
各画素電極９ａに対向する領域にＲＧＢのカラーフィル
タをその保護膜とともに形成することにより、後述する
モバイルコンピュータ、携帯電話機、液晶テレビなどと
いった電子機器のカラー表示装置として用いることがで
きる。

【００６２】なお、対向基板２０およびＴＦＴアレイ基
板１０の光入射側の面あるいは光出射側には、使用する
液晶５０の種類、すなわち、ＴＮ（ツイステッドネマテ
ィック）モード、ＳＴＮ（スーパーＴＮ）モード等々の
動作モードや、ノーマリホワイトモード／ノーマリブラ
ックモードの別に応じて、偏光フィルム、位相差フィル
ム、偏光板などが所定の向きに配置される。

【００６３】（液晶装置１００の一般的な構成および動
作）図５は、液晶装置１００の画像表示領域１０aを構
成するためにマトリクス状に形成された複数の画素にお
ける各種素子、配線などの等価回路図である。

【００６４】図５において、液晶装置１００の画像表示
領域１０ａ（図４を参照）において、マトリクス状に形
成された複数の画素の各々には、画素電極９ａ、および
画素電極９ａを制御するための画素スイッチング用のＴ
ＦＴ３０が形成されており、画素信号を供給するデータ
線６ａが当該ＴＦＴ３０のソースに電気的に接続されて
いる。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・
・Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３
０のゲートには走査線３ａが電気的に接続されており、
所定のタイミングで、走査線３ａにパルス的に走査信号
Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するよ
うに構成されている。画素電極９ａは、ＴＦＴ３０のド
レインに電気的に接続されており、スイッチング素子で
あるＴＦＴ３０を一定期間だけそのオン状態とすること
により、データ線６ａから供給される画素信号Ｓ１、Ｓ
２・・・Ｓｎを各画素に所定のタイミングで書き込む。
このようにして画素電極９ａを介して液晶に書き込まれ
た所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後
述する対向基板に形成された対向電極との間で一定期間
保持される。

【００６５】ここで、保持された画素信号がリークする
のを防ぐことを目的に、画素電極９ａと対向電極との間
に形成される液晶容量と並列に蓄積容量７０（キャパシ
タ）を付加することがある。この蓄積容量７０によっ
て、画素電極９ａの電圧は、例えば、ソース電圧が印加
された時間よりも３桁も長い時間だけ保持される。これ
により、電荷の保持特性は改善され、コントラスト比の
高い表示を行うことのできる液晶装置が実現できる。な
お、蓄積容量７０を形成する方法としては、容量を形成
するための配線である容量線３ｂとの間に形成する場
合、あるいは前段の走査線３ａとの間に形成する場合も
いずれであってもよい。

【００６６】（画素等の構成）図６は、データ線、走査
線、画素電極などが形成されたＴＦＴアレイ基板におい
て相隣接する画素の平面図である。図７は、図６のＡ−
Ａ′線に相当する位置で液晶装置を切断したときの断面
図である。

【００６７】図６において、液晶装置１００のＴＦＴア
レイ基板１０上には、マトリクス状に複数の透明な画素
電極９ａ（点線で囲まれた領域）が各画素毎に形成さ
れ、画素電極９ａの縦横の境界領域に沿ってデータ線６
ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、お
よび容量線３ｂ（実線で示す）が形成されている。

【００６８】図７において、ＴＦＴアレイ基板１０の基
体は、石英基板や耐熱性ガラス板などの透明基板１０ｂ
からなり、対向基板２０の基体は、石英基板や耐熱性ガ
ラス板などの透明基板２０ｂからなる。ＴＦＴアレイ基
板１０には画素電極９ａが形成されており、その上側に
は、ラビング処理等の所定の配向処理が施されたポリイ
ミド膜などからなる配向膜１６が形成されている。画素
電極９ａは、たとえばＩＴＯ（ＩｎｄｉｕｍＴｉｎ
Ｏｘｉｄｅ）膜等の透明な導電性膜からなる。また、配
向膜１６は、たとえばポリイミド膜などの有機膜に対し
てラビング処理を行うことにより形成される。なお、対
向基板２０において、対向電極２１の上層側にも、ポリ
イミド膜からなる配向膜２２が形成され、この配向膜２
２も、ポリイミド膜に対してラビング処理が施された膜
である。

【００６９】ＴＦＴアレイ基板１０には、透明基板１０
ｂの表面に下地保護膜１２が形成されているとともに、
その表面側において、画像表示領域１０ａには、各画素
電極９ａに隣接する位置に、各画素電極９ａをスイッチ
ング制御する画素スイッチング用のＴＦＴ３０が形成さ
れている。

【００７０】画素スイッチング用のＴＦＴ３０について
はＮチャネル型およびＰチャネル型のいずれを用いても
よいが、本形態では、Ｎチャネル型のＴＦＴが用いられ
ている。

【００７１】ここに示す画素スイッチング用のＴＦＴ３
０は、以下に説明するように、ボトムゲート構造および
トップゲート構造の双方を備えたボトム・トップゲート
構造のＴＦＴであり、かつ、ボトムゲート構造、および
トップゲート構造のいずれの構造としてみた場合もＬＤ
Ｄ構造を備える第１タイプのボトム・トップゲート構造
のＴＦＴである。

【００７２】本形態において、画素スイッチング用のＴ
ＦＴ３０は、下地保護膜１２の表面に第１のゲート電極
８ａを備えているとともに、その表面には第１のゲート
絶縁膜２ａが形成されている。第１のゲート絶縁膜２ａ
の表面には、半導体膜１ａが形成され、この半導体膜１
ａには、第１のゲート電極８ａ、および走査線３ａ（第
２のゲート電極）からの電界によりチャネルが形成され
るチャネル形成領域１ａ′、低濃度ソース領域１ｂ、低
濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、並びに
高濃度ドレイン領域１ｅが形成されている。また、半導
体膜１ａの上層側には、この半導体膜１ａと走査線３ａ
とを絶縁する第２のゲート絶縁膜２ｂが形成され、走査
線３ａと第１のゲート電極３ａとは、ゲート絶縁膜２
ａ、２ｂに形成されたコンタクトホール（図示せず）を
介して電気的に接続している。このため、第１のゲート
電極３ａには、走査線３ａと同様、走査線駆動回路１０
４（図４を参照）から走査信号が供給される。

【００７３】ここで、低濃度ソース領域１ｂ、および低
濃度ドレイン領域１ｃはいずれも、走査線３ａに対して
セルフアライン的に形成されており、走査線３ａの端部
に対して第２のゲート絶縁膜２ｂを介して対向してい
る。

【００７４】これに対して、第１のゲート電極８ａは、
走査線３ａと比較してチャネル長方向における寸法が長
いが、それでも、第１のゲート電極８ａの端部は、第１
のゲート絶縁膜２ａを介して、低濃度ソース領域１ｂ、
および低濃度ドレイン領域１ｃに対向している。

【００７５】また、ＴＦＴ３０の表面側には、シリコン
酸化膜からなる層間絶縁膜４、７が形成されている。層
間絶縁膜４の表面にはデータ線６ａが形成され、このデ
ータ線６ａは、層間絶縁膜４に形成されたコンタクトホ
ール４ｃを介して高濃度ソース領域１ｄに電気的に接続
している。層間絶縁膜７の表面にはＩＴＯ膜からなる画
素電極９ａが形成されている。画素電極９ａは、層間絶
縁膜４、７およびゲート絶縁膜２に形成されたコンタク
トホール７ｃを介して高濃度ドレイン領域１eに電気的
に接続している。この画素電極９ａの表面側にはポリイ
ミド膜からなる配向膜１６が形成されている。

【００７６】本形態では、コンタクトホール４ｃの開口
領域と完全に重なる領域に高濃度ソース領域１ｄが形成
され、コンタクトホール７ｃの開口領域と完全に重なる
領域に高濃度ドレイン領域１ｅが形成されている。

【００７７】また、高濃度ドレイン領域１ｅからの延設
部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同
時形成された絶縁膜（誘電体膜）を介して、走査線３ａ
と同層の容量線３ｂが上電極として対向することによ
り、蓄積容量７０が構成されている。

【００７８】このような構成のＴＦＴアレイ基板１０と
対向基板２０とは、画素電極９ａと対向電極２１とが対
面するように配置され、かつ、これらの基板間には、前
記のシール材１０７（図４および図５を参照）により囲
まれた空間内に電気光学物質としての液晶５０が封入さ
れ、挟持されている。液晶５０は、画素電極９ａからの
電界が印加されていない状態で配向膜により所定の配向
状態をとる。液晶５０は、例えば一種または数種のネマ
ティック液晶を混合したものなどからなる。

【００７９】このように構成したＴＦＴアレイ基板１０
において、本形態では、画素スイッチング用のＴＦＴ３
０が、ボトムゲート構造、およびトップゲート構造の双
方を兼ね備えており、チャネル形成領域１ａ′の上層側
および下層側の双方にチャネルが形成される。このた
め、一方のゲート構造のみを備えたＬＤＤ構造のＴＦＴ
と比較してオン電流レベルが高い。

【００８０】また、画素スイッチング用のＴＦＴ３０
は、走査線３ａ（第２のゲート電極）の端部に対して第
２のゲート絶縁膜２ｂを介して対向する位置に低濃度ソ
ース領域１ｂ、および低濃度ドレイン領域１ｃを備えて
いるため、トップゲート型のＴＦＴとしてみた場合にＬ
ＤＤ構造を備えている。また、画素スイッチング用のＴ
ＦＴ３０は、第１のゲート電極８ａの端部も、第１のゲ
ート絶縁膜２ａを介して、低濃度ソース領域１ｂ、およ
び低濃度ドレイン領域１ｃに対向しており、ボトムゲー
ト型のＴＦＴとしてみた場合もＬＤＤ構造を備えてい
る。従って、画素スイッチング用のＴＦＴ３０は、オン
電流が大きいので、画像信号を高速に書き込むことがで
き、かつ、オフリーク電流が小さいため、フリッカなど
が発生しない。

【００８１】（相補回路の構成）再び図４において、本
形態の液晶装置１００では、ＴＦＴアレイ基板１０の表
面側のうち、画像表示領域１０ａの周辺領域を利用して
データ線駆動回路１０１および走査線駆動回路１０４が
形成されている。このようなデータ線駆動回路１０１お
よび走査線駆動回路１０４は、基本的には、図８および
図９（Ａ）に示すＮチャネル型のＴＦＴとＰチャネル型
のＴＦＴとによって構成されている。

【００８２】図８は、走査線駆動回路１０４およびデー
タ線駆動回路１０１等の周辺回路を構成する相補回路の
平面図である。図９（Ａ）、（Ｂ）は、この相補回路を
構成するＴＦＴを図８のＣ−Ｃ′線で切断したときの断
面図、およびＤ−Ｄ′線で切断したときの断面図であ
る。図１０は、本形態のＴＦＴアレイ基板に形成した相
補回路を構成するＮチャネル型およびＰチャネル型のＴ
ＦＴのソース・ドレイン電流−ゲート電圧特性を示すグ
ラフである。

【００８３】図８および図９（Ａ）において、相補回路
６２は、Ｎチャネル型（第１導電型）のＴＦＴ９０と、
Ｐチャネル型（第２導電型）のＴＦＴ８０とから構成さ
れている。これらの駆動回路用のＴＦＴ８０、９０を構
成する半導体膜６０、６１（輪郭を点線で示す）は、透
明基板１０ｂ上に島状に形成されている。

【００８４】ＴＦＴ８０、９０には、高電位線７１と低
電位線７２がコンタクトホール６３、６４を介して、Ｔ
ＦＴ８０、９０を構成する半導体膜６１、６０のソース
領域に電気的にそれぞれ接続されている。また、入力配
線６６は、後述するゲート電極にそれぞれ接続されてお
り、出力配線６７は、コンタクトホール６８、６９を介
して、ＴＦＴ８０、９０を構成する半導体膜６１、６０
のドレイン領域に電気的にそれぞれ接続されている。

【００８５】このような相補回路６２を構成するＮチャ
ネル型のＴＦＴ９０、およびＰチャネル型のＴＦＴ８０
も、画像表示領域１０ａと同様なプロセスを経て形成さ
れるため、周辺回路領域にも、層間絶縁膜４、７および
第２のゲート絶縁膜２ｂが形成されているなど、基本的
な構成が略共通している。

【００８６】まず、Ｎチャネル型の駆動回路用のＴＦＴ
９０は、下地保護膜１２の表面のうち、チャネル形成領
域９１を構成する半導体膜６０の下層側に第１のゲート
電極８ｂが形成され、第１のゲート電極８ｂａの表面に
は第１のゲート絶縁膜２ａが形成されている。また、半
導体膜６０の表面には第２のゲート絶縁膜２ｂが形成さ
れ、第２のゲート絶縁膜２ｂの表面には第２のゲート電
極６５ｂが形成されている。

【００８７】Ｎチャネル型の駆動回路用のＴＦＴ９０に
おいて、半導体膜６０には、第２のゲート電極６５ｂに
対してセルフアライン的に低濃度ソース領域９３、およ
び低濃度ドレイン領域９５が形成され、第２のゲート電
極６５ｂの端部は、第２のゲート絶縁膜２ｂを介して低
濃度ソース領域９３、および低濃度ドレイン領域９５ａ
に対向している。

【００８８】これに対して、第１のゲート電極８ｂは、
第２のゲート電極６５ｂよりもチャネル長方向における
寸法が長く、第１のゲート電極８ｂの端部は、第１のゲ
ート絶縁膜２ａを介して、高濃度ソース領域９２、およ
び高濃度ドレイン領域９４に対向している。

【００８９】従って、Ｎチャネル型の駆動回路用のＴＦ
Ｔ９０は、ボトムゲート構造およびトップゲート構造の
双方を備えたボトム・トップゲート構造のＴＦＴであ
り、かつ、トップゲート構造としてみた場合にＬＤＤ構
造を備える一方、ボトムゲート構造としてみた場合にセ
ルフアライン構造を備える第２タイプのＬＤＤ構造のボ
トム・トップゲート構造のＴＦＴである。

【００９０】このように構成したＮ型の駆動回路用のＴ
ＦＴ９０に対して、低電位線７２、および出力配線６７
は、層間絶縁膜４のコンタクトホール６４、６９を介し
てＴＦＴ９０の高濃度ソース領域９２、および高濃度ド
レイン領域９４に電気的に接続しており、本形態では、
コンタクトホール６４の開口領域と概ね重なる領域に高
濃度ソース領域９２が形成され、コンタクトホール６９
の開口領域と概ね重なる領域に高濃度ドレイン領域９４
が形成されている。

【００９１】一方、Ｐチャネル型の駆動回路用のＴＦＴ
８０は、下地保護膜１２の表面のうち、チャネル形成領
域８１を構成する半導体膜６１の下層側に第１のゲート
電極８ｃが形成され、第１のゲート電極８ｃの表面には
第１のゲート絶縁膜２ａが形成されている。また、半導
体膜６１の表面には第２のゲート絶縁膜２ｂが形成さ
れ、第２のゲート絶縁膜２ｂの表面には第２のゲート電
極６５ｃが形成されている。

【００９２】Ｐチャネル型の駆動回路用のＴＦＴ８０に
おいて、半導体膜６１には、第２のゲート電極６５ｃに
対してセルフアライン的に高濃度ソース領域８２、およ
び高濃度ドレイン領域８４が形成されている。また、第
１のゲート電極８ｃは、第２のゲート電極６５ｃよりも
チャネル長方向における寸法が長く、第１のゲート電極
８ｃの端部は、第１のゲート絶縁膜２ａを介して、高濃
度ソース領域８２、および高濃度ドレイン領域８４に対
向している。

【００９３】従って、Ｐチャネル型の駆動回路用のＴＦ
Ｔ８０は、ボトムゲート構造およびトップゲート構造の
双方を備えたボトム・トップゲート構造のＴＦＴであ
り、かつ、トップゲート構造およびボトムゲート構造の
いずれの構造としてみた場合もセルフアライン構造を備
えている。

【００９４】このように構成した相補回路６２におい
て、本形態では、Ｎチャネル型の駆動回路用のＴＦＴ９
０、およびＰチャネル型の駆動回路用のＴＦＴ８０は、
いずれもボトムゲート構造、およびトップゲート構造の
双方を兼ね備えているため、チャネル形成領域８１、９
１の上層側および下層側にチャネルが形成されるので、
オン電流レベルが全体的に高い。

【００９５】また、Ｎチャネル型の駆動回路用のＴＦＴ
９０では、ボトムゲート構造としてみた場合にセルフア
ライン構造の電気的特性を示すが、トップゲート構造と
してみた場合にＬＤＤ構造構造の電気的特性を示す。こ
れに対して、Ｐチャネル型の駆動回路用のＴＦＴ８０で
は、トップゲート構造およびボトムゲート構造のいずれ
の構造としてみた場合でもセルフアライン構造の電気的
特性を示す。このため、Ｐチャネル型の駆動回路用のＴ
ＦＴ８０のオン電流レベルをＮチャネル型の駆動回路用
のＴＦＴ９０のオン電流レベルにまで高めることができ
る。それ故、正孔が電子よりも易動度が低くても、図１
０に実線Ｌ９で示すＮチャネル型の駆動回路用のＴＦＴ
９０のオン電流レベルと、図１０に一点鎖線Ｌ８で示す
Ｐチャネル型の駆動回路用のＴＦＴ８０のオン電流レベ
ルとを比較すればわかるよように、ＴＦＴ８０、９０の
オン電流レベルが等しい。よって、Ｎチャネル型の駆動
回路用のＴＦＴ９０のオン電流レベルと、Ｐチャネル型
の駆動回路用のＴＦＴ８０のオン電流レベルのバランス
がとれているので、相補回路６２では誤動作が発生しに
くい。

【００９６】（第１のゲート電極と第２のゲート電極と
の電気的な接続構造）このように構成した駆動回路用の
ＴＦＴ８０、９０において、図８および図９（Ａ）に示
した第１のゲート電極８ｂ、８ｃと第２のゲート電極６
５ｂ、６５ｃとは各々、電気的に接続しておく必要があ
る。このため、本形態では、図８および図９（Ｂ）に示
すように、まず、第１のゲート電極８ｂ、８ｃには、第
２のゲート電極６５ｂ、６５ｃと平面的に重ならない張
り出し部分８ｅが形成されている。また、第１のゲート
絶縁膜２ａ、第２のゲート絶縁膜２ｂ、および層間絶縁
膜４には、コンタクトホール４ｍ、４ｎが形成され、こ
れらのコンタクトホール４ｍ、４ｎは各々、第１のゲー
ト電極８ｂ、８ｃの張り出し部分８ｅ、および第２のゲ
ート電極６５ｂ、６５ｃの端部に届いている。さらに、
層間絶縁膜４の上層には接続用導電膜６ｆが形成されて
いる。このため、接続用導電膜６ｆは、コンタクトホー
ル４ｍ、４ｎを介して第１のゲート電極８ｂ、８ｃ、お
よび第２のゲート電極６５ｂ、６５ｃに電気的に接続し
ている。従って、第１のゲート電極８ｂと第２のゲート
電極６５ｂは、接続用導電膜６ｆによってコンタクトホ
ール４ｍ、４ｎを介して電気的に接続し、第１のゲート
電極８ｃと第２のゲート電極６５ｃも、接続用導電膜６
ｆによってコンタクトホール４ｍ、４ｎを介して電気的
に接続している。

【００９７】ここで、接続用導電膜６ｆは、後述するよ
うに、高電位線７１、低電位線７２、入力配線６６、お
よび出力配線６７と同時形成された導電膜であり、これ
らの配線や電極と同一の層間にある。また、コンタクト
ホール４ｍ、４ｎは、コンタクトホール６３、６４、６
８、６９と同時形成されたものである。

【００９８】なお、本形態では、図７などを参照して説
明したように、画素スイッチング用のＴＦＴ３０にも、
ボトム・トップゲート構造のＴＦＴを用いているため、
第１のゲート電極８ａと、第２のゲート電極としての走
査線３ａとを電気的に接続しておく必要がある。このよ
うな電気的な接続を行うにあたっては、第１のゲート電
極８ａを走査線３ａに重ねて延設し、いずれかの位置
で、駆動回路用のＴＦＴ８０、９０と同様な構造で第１
のゲート電極８ａと走査線３ａとを電気的に接続すれば
よいので、その説明を省略する。

【００９９】また、図示を省略するが、下層側の第１の
ゲート電極８ａを走査線として形成し、それに各ＴＦＴ
毎の第２のゲート電極が電気的に接続している構成であ
ってもよい。

【０１００】（ＴＦＴアレイ基板の製造方法）図１１〜
図１４はいずれも、本形態のＴＦＴアレイ基板１０の製
造方法を示す工程断面図である。

【０１０１】本形態では、まず、図１１（Ａ）に示すよ
うに、超音波洗浄等により清浄化したガラス製等の透明
基板１０ｂを準備した後、基板温度が１５０℃〜４５０
℃の温度条件下で、透明基板１０ｂの全面に、下地保護
膜１２を形成するためのシリコン酸化膜からなる絶縁膜
をプラズマＣＶＤ法により３００ｎｍ〜５００ｎｍの厚
さに形成する。このときの原料ガスとしては、たとえば
モノシランと笑気ガスとの混合ガスやＴＥＯＳと酸素、
あるいはジシランとアンモニアを用いることができる。

【０１０２】次に、図１１（Ｂ）に示すように、基板１
０ｂの表面全体に、第１のゲート電極８ａ、８ｂ、８ｃ
を形成するためのアルミニウム、タングステン、モリブ
デン、タンタルなどの導電膜８を形成した後、フォトリ
ソグラフィ技術を用いて導電膜８の表面にレジストマス
ク４０１を形成する。次に、レンジストマスク４０１の
開口部から導電膜８をエッチングして、図１１（Ｃ）に
示すように、第１のゲート電極８ａ、８ｂ、８ｃを形成
した後、レジストマスク４０１を除去する。

【０１０３】次に、図１１（Ｄ）に示すように、ＣＶＤ
法などを用いて、第１のゲート電極８ａ、８ｂ、８ｃの
表面側にシリコン酸化膜からなる第１のゲート絶縁膜２
ａを形成する。

【０１０４】次に、図１２（Ｅ）に示すように、基板温
度が１５０℃〜４５０℃の温度条件下で、透明基板１０
ｂの全面に、非晶質シリコン膜からなる半導体膜１をプ
ラズマＣＶＤ法により３０ｎｍ〜１００ｎｍの厚さに形
成する。このときの原料ガスとしては、たとえばジシラ
ンやモノシランを用いることができる。次に、半導体膜
１に対してレーザ光を照射してレーザアニールを施す。
その結果、アモルファスの半導体膜１は、一度溶融し、
冷却固化過程を経て結晶化する。この際には、各領域へ
のレーザ光の照射時間が非常に短時間であり、かつ、照
射領域も基板全体に対して局所的であるため、基板全体
が同時に高温に熱せられることがない。それ故、透明基
板１０としてガラス基板などを用いても熱による変形や
割れ等が生じない。

【０１０５】次に、図１２（Ｆ）に示すように、フォト
リソグラフィ技術を用いて半導体膜１の表面にレジスト
マスク４０２を形成する。次に、レジストマスク４０２
の開口部から半導体膜１をエッチングして、図１２
（Ｇ）に示すように、画素スイッチング用のＴＦＴ３０
を構成する半導体膜１ａと、駆動回路用のＴＦＴ８０、
９０を構成する半導体膜６１、６０とを島状に形成した
後、レジストマスク４０２を除去する。

【０１０６】次に、図１２（Ｈ）に示すように、ＣＶＤ
法などを用いて、半導体膜１ａ、６０、６１の表面にシ
リコン酸化膜からなる第２のゲート絶縁膜２ｂを形成す
る。なお、図示を省略するが、この工程の後、半導体膜
１ａの延設部分１ｆに不純物イオンを打ち込んで、容量
線３ｂとの間に蓄積容量７０を構成するための下電極を
形成する。

【０１０７】次に、図１３（Ｉ）に示すように、透明基
板１０ｂの表面全体に、走査線３ａ、容量線３ｂ、およ
び第２のゲート電極６５ｂ、６５ｃを形成するためのア
ルミニウム、タングステン、モリブデン、タンタルなど
の導電膜３を形成した後、フォトリソグラフィ技術を用
いて導電膜３の表面にレジストマスク４０３を形成す
る。

【０１０８】次に、レジストマスク４０３の開口部から
導電膜３をエッチングして、図１３（Ｊ）に示すよう
に、走査線３ａ、容量線３ｂ、および第２のゲート電極
６５ｂ、６５ｃを形成した後、レジストマスク４０３を
除去する。その結果、蓄積容量７０が形成される。

【０１０９】ここで、第２のゲート電極６５ｂ、６５ｃ
については、図８および図９（Ｂ）を参照して説明した
ように、第１のゲート電極８ｂ、８ｃの端部が張り出し
領域８ｅとして、第２のゲート電極６５ｂ、６５ｃから
はみ出るように形成する。

【０１１０】次に、図１３（Ｋ）に示すように、Ｎチャ
ネル型のＴＦＴ３０、９０を形成するための半導体膜１
ａ、６０を覆うレジストマスク４１３を形成し、この状
態で、Ｐチャネル型の駆動回路用のＴＦＴ８０を構成す
る半導体膜６１に対して、高濃度Ｐ型の不純物イオン
（ボロンイオン）を約０．１×１０¹⁵／ｃｍ²〜約１０
×１０¹⁵／ｃｍ²のドーズ量で打ち込み、高濃度ソース
領域８２、および高濃度ドレイン領域８４を形成した
後、レジストマスク４１３を除去する。

【０１１１】ここで、Ｐチャネル型の駆動回路用のＴＦ
Ｔ８０では、ゲート電極６５ｃをマスクとして不純物が
導入されるので、高濃度ソース領域８２、および高濃度
ドレイン領域８４は、第２のゲート電極６５ｃに対して
セルフアライン的に形成される。また、ゲート電極６５
ｃの真下に位置しているため、不純物イオンが導入され
なかった部分は半導体膜６１のままのチャネル形成領域
８１となる。

【０１１２】次に、図１３（Ｌ）に示すように、Ｐチャ
ネル型の駆動回路用のＴＦＴ８０を形成するための半導
体膜６１を覆うレジストマスク４１４を形成し、この状
態で、Ｎチャネル型のＴＦＴ３０、９０を形成するため
の半導体膜１ａ、６０に対して、走査線３ａおよび第２
のゲート電極６５ｂをマスクとして、約０．１×１０ ¹³
／ｃｍ²〜約１０×１０¹³／ｃｍ²のドーズ量で低濃度Ｎ
型の不純物イオン（リンイオン）を打ち込んで、走査線
３ａおよび第２のゲート電極６５ｂに対してセルフアラ
イン的に不純物濃度が約１×１０¹⁹／ｃｍ³以下の低濃
度ソース領域１ｂ、９３、および低濃度ドレイン領域１
ｃ、９５を形成した後、レジストマスク４１４を除去す
る。

【０１１３】ここで、走査線３ａおよび第２のゲート電
極６５ｂの真下に位置しているため、不純物イオンが導
入されなかった部分は半導体膜１ａ、６０のままのチャ
ネル形成領域１ａ′、９１となる。

【０１１４】ここに示す例では、走査線３ａおよび第２
のゲート電極６５ｂをマスクにして不純物を導入した
が、走査線３ａ、および第２のゲート電極６５ｂを広め
に覆うマスクを形成し、このマスクの開口部から不純物
を導入すれば、図１（Ｃ）、（Ｄ）を参照して説明した
オフセットゲート構造のＴＦＴ３０ｃ、３０ｄのよう
に、走査線３ａ、および第２のゲート電極６５ｂの端部
に対してチャネル長方向の外側にずれた位置に低濃度ソ
ース領域１ｂ、９３、および低濃度ドレイン領域１ｃ、
９５を形成することができる。

【０１１５】次に、図１３（Ｍ）に示すように、透明基
板１０ｂの表面全体に、シリコン酸化膜などからなる層
間絶縁膜４を形成した後、フォトリソグラフィ技術を用
いて層間絶縁膜４の表面にレジストマスクを形成し、こ
のレジストマスクの開口部から層間絶縁膜４をエッチン
グして、コンタクトホール４ｃ、７ｃ、６３、６４、６
８、６９をそれぞれ形成した後、レジストマスクを除去
する。

【０１１６】その際、層間絶縁膜４には、第１のゲート
電極８ｂ、８ｃの張り出し領域８ｅ、および第２のゲー
ト電極６５ｂ、６５ｃに届くコンタクトホール４ｍ、４
ｎも同時形成する。

【０１１７】次に、図１４（Ｎ）に示すように、Ｐチャ
ネル型の駆動回路用のＴＦＴ８０を形成するための半導
体膜６１を覆うレジストマスク４１５を形成し、この状
態で、Ｎチャネル型のＴＦＴ３０、９０を形成するため
の半導体膜１ａ、６０に対して、コンタクトホール４
ｃ、７ｃ、６４、６９から約０．１×１０¹⁵／ｃｍ²〜
約１０×１０¹⁵／ｃｍ²のドーズ量で高濃度Ｎ型の不純
物イオン（リンイオン）を打ち込んで、高濃度ソース領
域１ｄ、９２、および高濃度ドレイン領域１ｅ、９４を
形成した後、レジストマスク４１５を除去する。

【０１１８】次に、図１４（Ｏ）に示すように、透明基
板１０ｂの表面全体に、データ線６ａ（ソース電極）な
どを構成するためのアルミニウム膜などを５００ｎｍ〜
１０００ｎｍの厚さに形成した後、フォトリソグラフィ
技術を用いてアルミニウム膜の表面にレジストマスクを
形成し、このレジストマスクの開口部からアルミニウム
膜をエッチングして、データ線６ａ、高電位線７１、低
電位線７２、入力配線６６（図７を参照）、出力配線６
７を形成した後、レジストマスクを除去する。その結
果、周辺回路領域では、Ｐチャネル型およびＮチャネル
型のＴＦＴ８０、９０が完成する。

【０１１９】その際、層間絶縁膜４の上には、コンタク
トホール４ｍ、４ｎを介して第１のゲート電極８ｂ、８
ｃの張り出し領域８ｅ、および第２のゲート電極６５
ｂ、６５ｃに電気的に接続する接続用導電膜６ｆも同時
形成する。従って、第１のゲート電極８ｂ、８ｃと第２
のゲート電極６５ｂ、６５ｃとは、接続用導電膜６ｆに
よってコンタクトホール４ｍ、４ｎを介して電気的に接
続する。

【０１２０】次に、図１４（Ｐ）に示すように、シリコ
ン酸化膜などからなる層間絶縁膜７を形成した後、フォ
トリソグラフィ技術を用いて層間絶縁膜７の表面にレジ
ストマスクを形成し、このレジストマスクの開口部から
層間絶縁膜７をエッチングして、コンタクトホール７ｃ
を貫通させた後、レジストマスクを除去する。

【０１２１】次に、図１４（Ｑ）に示すように、透明基
板１０ｂの表面全体に、ＩＴＯ膜９などの透明導電膜を
形成した後、フォトリソグラフィ技術を用いてＩＴＯ膜
９の表面にレジストマスク４１７を形成する。次に、レ
ジストマスク４１７の開口部からＩＴＯ膜９をエッチン
グして、図７に示すように、画素電極９ａを形成した
後、レジストマスク４１７を除去する。その結果、画素
スイッチング用のＴＦＴ３０が完成する。

【０１２２】しかる後に、図７に示すように、配向膜１
６を形成する。その結果、ＴＦＴアレイ基板１０が完成
する。そして、図４に示すように、ＴＦＴアレイ基板１
０と対向基板２０とを貼り合わせた後、基板間に液晶５
０を保持させる。

【０１２３】このように本形態の製造方法では、コンタ
クトホール４ｃ、７ｃ、６３、６４、６８、６９を形成
する工程を利用して、第１のゲート電極８ｂ、８ｃと第
２のゲート電極６５ｂ、６５ｃとを電気的に接続するた
めのコンタクトホール４ｍ、４ｎを形成し、データ線６
ａ、ドレイン電極６ｂ、高電位線７１、低電位線７２、
入力配線６６、および出力配線６７を形成するための工
程を利用して、第１のゲート電極８ｂ、８ｃと第２のゲ
ート電極６５ｂ、６５ｃとを電気的に接続するための接
続用導電膜６ｆを形成する。それ故、第１のゲート電極
８ｂ、８ｃと第２のゲート電極６５ｂ、６５ｃとを電気
的に接続するための工程を新たな追加する必要がないの
で、少ない工程数でボトム・トップゲート型のＴＦＴ８
０、９０を製造することができる。

【０１２４】［その他の実施の形態］なお、上記形態で
は、ＴＦＴアレイ基板１０に対して、図３（Ａ）に示す
第１タイプのＬＤＤ構造のボトム・トップゲート型ＴＦ
Ｔを画素スイッチング用のＴＦＴ３０として形成し、第
２タイプのＬＤＤ構造のボトム・トップゲート型ＴＦＴ
をＮチャネル型の駆動回路用のＴＦＴ９０として形成
し、セルフアライン構造のＴＦＴをＰチャネル型の駆動
回路用のＴＦＴ８０として形成したが、このような組み
合わせに限らず、図３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）
に示すＬＤＤ構造、さらにはオフセットゲート構造のボ
トム・トップゲート型ＴＦＴを種々の組み合わせて用い
てもよい。

【０１２５】また、ＬＤＤ構造、さらにはオフセット構
造のボトム・トップゲート型ＴＦＴを形成する際、上記
形態では、層間絶縁膜のコンタクトホールから高濃度の
不純物を導入して高濃度ソース・ドレイン領域を形成し
たが、レジストマスクの開口部から高濃度不純物を導入
して高濃度ソース・ドレイン領域を形成してもよい。

【０１２６】また、上記形態では、薄膜半導体装置とし
て、アクティブマトリクス型の液晶装置に用いるＴＦＴ
アレイ基板を例に説明したが、液晶以外の電気光学物質
を用いた電気光学装置、例えば、図１５および図１６を
参照して以下に説明する有機エレクトロルミネッセンス
表示装置に用いるＴＦＴアレイ基板、あるいは電気光学
装置以外の薄膜半導体装置の製造などに本発明を適用し
てもよい。

【０１２７】図１５は、電荷注入型の有機薄膜エレクト
ロルミネセンス素子を用いたアクティブマトリクス型表
示装置のブロック図である。図１６（Ａ）、（Ｂ）はそ
れぞれ、第１５図に示す表示装置に形成した画素領域を
拡大して示す平面図、およびその断面図である。

【０１２８】図１５に示す表示装置は、有機半導体膜に
駆動電流が流れることによって発光するＥＬ（エレクト
ロルミネッセンス）素子、またはＬＥＤ（発光ダイオー
ド）素子などの発光素子をＴＦＴで駆動制御するアクテ
ィブマトリクス型の表示装置であり、このタイプの表示
装置に用いられる発光素子はいずれも自己発光するた
め、バックライトを必要とせず、また、視野角依存性が
少ないなどの利点がある。

【０１２９】ここに示す表示装置１００ｐでは、ＴＦＴ
アレイ基板１０ｐ上に、複数の走査線３ｐと、該走査線
３ｐの延設方向に対して交差する方向に延設された複数
のデータ線６ｐと、これらのデータ線６ｐに並列する複
数の共通給電線２３ｐと、データ線６ｐと走査線３ｐと
の交差点に対応する画素領域１５ｐとが構成されてい
る。データ線６ｐに対しては、シフトレジスタ、レベル
シフタ、ビデオライン、アナログスイッチを備えるデー
タ側駆動回路１０１ｐが構成されている。走査線３ｐに
対しては、シフトレジスタおよびレベルシフタを備える
走査側駆動回路１０４ｐが構成されている。

【０１３０】また、画素領域１５ｐの各々には、走査線
３ｐを介して走査信号がゲート電極に供給される第１の
ＴＦＴ３１ｐと、この第１のＴＦＴ３１ｐを介してデー
タ線６ｐから供給される画像信号を保持する保持容量３
３ｐと、この保持容量３３ｐによって保持された画像信
号がゲート電極に供給される第２のＴＦＴ３２ｐと、第
２のＴＦＴ３２ｐを介して共通給電線２３ｐに電気的に
接続したときに共通給電線２３ｐから駆動電流が流れ込
む発光素子４０ｐとが構成されている。

【０１３１】本形態では、図１６（Ａ）、（Ｂ）に示す
ように、いずれの画素領域１５ｐにおいても、島状の２
つの半導体膜を利用して第１のＴＦＴ３１ｐおよび第２
のＴＦＴ３２ｐが透明基板１１ｐ上に形成され、これら
のＴＦＴ３１ｐ、３２ｐのいずれにおいても、ボトム・
トップゲート型のＴＦＴを用いることができる。また、
データ側駆動回路１０１ｐ、および走査側駆動回路１０
４ｐに用いる駆動回路用のＴＦＴにも、ボトム・トップ
ゲート型のＴＦＴを用いることができ、これらのボトム
・トップゲート型のＴＦＴにおいて、チャネル形成領域
に対して第１のゲート絶縁膜を介して対向する第１のゲ
ート電極６１ｐ、７２ｐと、チャネル形成領域の上層側
に対して第２のゲート絶縁膜を介して対向する第２のゲ
ート電極６２ｐ、７２ｐとを電気的に接続するのに本発
明を適用することができる。

【０１３２】なお、ここに示す表示装置１００ｐにおい
て、第２のＴＦＴ３２ｐのソース・ドレイン領域の一方
には、中継電極３５ｐが電気的に接続し、この中継電極
３５ｐには画素電極４１ｐが電気的に接続している。こ
の画素電極４１ｐの上層側には、正孔注入層４２ｐ、有
機エレクトロルミネッセンス材料層としての有機半導体
膜４３ｐ、リチウム含有アルミニウム、カルシウムなど
の金属膜からなる対向電極２０ｐが積層されている。こ
こで、対向電極２０ｐは、データ線６ｐなどを跨いで複
数の画素領域１５ｐにわたって形成されている。

【０１３３】第２のＴＦＴ３２ｐのソース・ドレイン領
域のもう一方には、コンタクトホールを介して共通給電
線２３ｐが電気的に接続している。これに対して、第１
のＴＦＴ３１ｐでは、そのソース・ドレイン領域の一方
に電気的に接続する電位保持電極３５ｐは、第２のゲー
ト電極７２ｐの延設部分７２０ｐに電気的に接続してい
る。この延設部分７２０ｐに対しては、その下層側にお
いて第２のゲート絶縁膜５０ｐを介して半導体膜４００
ｐが対向し、この半導体膜４００ｐは、それに導入され
た不純物によって導電化されているので、延設部分７２
０ｐおよび第２のゲート絶縁膜５０ｐとともに保持容量
３５ｐを構成している。ここで、半導体膜４００ｐに対
しては第１の層間絶縁膜５１ｐのコンタクトホールを介
して共通給電線２３ｐが電気的に接続している。

【０１３４】従って、保持容量３５ｐは、第１のＴＦＴ
３１ｐを介してデータ線６ｐから供給される画像信号を
保持するので、第１のＴＦＴ３１ｐがオフになっても、
第２のＴＦＴ３２ｐのゲート電極３１ｐは画像信号に相
当する電位に保持される。それ故、発光素子４０ｐには
共通給電線２３ｐから駆動電流が流れ続けるので、発光
素子４０ｐは発光し続け、画像を表示する。

【０１３５】［電子機器への適用］次に、本発明を適用
した液晶装置１００や表示装置１００ｐ（電気光学装
置）を備えた電子機器の一例を、図１７、図１８
（Ａ）、（Ｂ）を参照して説明する。

【０１３６】図１７は、上記の電気光学装置と同様に構
成された液晶装置１００を備えた電子機器の構成をブロ
ック図である。図１８（Ａ）、（Ｂ）はそれぞれ、本発
明に係る液晶装置を用いた電子機器の一例としてのモバ
イル型のパーソナルコンピュータの説明図、および携帯
電話機の説明図である。

【０１３７】図１７において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８、
および電源回路１０１０を含んで構成される。表示情報
出力源１０００は、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅ
ｍｏｒｙ）、ＲＡＭ（ＲａｎｄａｍＡｃｃｅｓｓＭｅ
ｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画
信号を同調して出力する同調回路などを含んで構成さ
れ、クロック発生回路１００８からのクロックに基づい
て、所定フォーマットの画像信号を処理して表示情報処
理回路１００２に出力する。この表示情報出力回路１０
０２は、たとえば増幅・極性反転回路、相展開回路、ロ
ーテーション回路、ガンマ補正回路、あるいはクランプ
回路等の周知の各種処理回路を含んで構成され、クロッ
ク信号に基づいて入力された表示情報からデジタル信号
を順次生成し、クロック信号ＣＬＫとともに駆動回路１
００４に出力する。駆動回路１００４は、液晶装置１０
０を駆動する。電源回路１０１０は、上述の各回路に所
定の電源を供給する。なお、液晶装置１００を構成する
ＴＦＴアレイ基板の上に駆動回路１００４を形成しても
よく、それに加えて、表示情報処理回路１００２もＴＦ
Ｔアレイ基板の上に形成してもよい。

【０１３８】このような構成の電子機器としては、投射
型液晶表示装置（液晶プロジェクタ）、マルチメディア
対応のパーソナルコンピュータ（ＰＣ）、およびエンジ
ニアリング・ワークステーション（ＥＷＳ）、ページ
ャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビ
ューファインダ型またはモニタ直視型のビデオテープレ
コーダ、電子手帳、電子卓上計算機、カーナビゲーショ
ン装置、ＰＯＳ端末、タッチパネルなどを挙げることが
できる。

【０１３９】すなわち、図１８（Ａ）に示すように、パ
ーソナルコンピュータ１８０は、キーボード１８１を備
えた本体部１８２と、液晶表示ユニット１８３とを有す
る。液晶表示ユニット１８３は、前述した液晶装置１０
０を含んで構成される。

【０１４０】また、図１８（Ｂ）に示すように、携帯電
話機１９０は、複数の操作ボタン１９１と、前述した液
晶装置１００からなる表示部とを有している。

【０１４１】

【発明の効果】以上説明したように、本発明では、ボト
ム・トップゲート型ＴＦＴの第１のゲート電極と第２の
ゲート電極を直接、電気的に接続するのではなく、これ
らのゲート電極の上層側に形成される層間絶縁膜にコン
タクトホールを形成した後、この層間絶縁膜の上層に形
成した接続用導電膜を介して第１のゲート電極と第２の
ゲート電極とを電気的に接続する。ここで、第２のゲー
ト電極の上層側には、ソース電極やドレイン電極、さら
には各種の配線が形成され、かつ、これらの電極や配線
は、ＴＦＴのソース・ドレインなどといった下層側とコ
ンタクトホールを介して電気的に接続される。従って、
このコンンタクトを形成する工程を利用して、第１のゲ
ート電極と第２のゲート電極とを電気的に接続するため
のコンタクトホールを形成し、ソース電極、ドレイン電
極、あるいはその他の配線を形成する工程を利用して、
第１のゲート電極と第２のゲート電極とを電気的に接続
するための接続用導電膜を形成すれば、第１のゲート電
極と第２のゲート電極とを電気的に接続するための工程
を新たな追加する必要がないので、少ない工程数でボト
ム・トップゲート型のＴＦＴを製造することができる。

【図面の簡単な説明】

【図１】（Ａ）、（Ｂ）、（Ｃ）は、本発明を適用した
ボトム・トップゲート型ＴＦＴの平面図、Ａ−Ａ′断面
図、およびＢ−Ｂ′断面図である。

【図２】（Ａ）〜（Ｄ）は、図１に示すボトム・トップ
ゲート型ＴＦＴの製造方法を示す工程断面図である。

【図３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ、
本発明を適用した薄膜半導体装置のＴＦＴの構造を示す
断面図である。

【図４】（Ａ）、（Ｂ）はそれぞれ、本発明を適用した
液晶装置をその上に形成された各構成要素と共に対向基
板の側から見た平面図、および図４（Ａ）のＨ−Ｈ′断
面図である。

【図５】図４に示すＴＦＴアレイ基板に形成された複数
の画素の等価回路図である

【図６】図４に示すＴＦＴアレイ基板に形成された各画
素の構成を示す平面図である。

【図７】図４に示す液晶装置を図６のＥ−Ｅ′線に相当
する位置で切断したときの断面図である。

【図８】図４に示す駆動回路に形成した相補回路の平面
図である。

【図９】（Ａ）、（Ｂ）はそれぞれ、図８に示すＣ−
Ｃ′線に相当する位置で相補回路を切断したときの断面
図、およびＤ−Ｄ′線に相当する位置で相補回路を切断
したときの断面図である。

【図１０】本発明を適用したＴＦＴアレイ基板に形成し
た相補回路を構成するＮチャネル型およびＰチャネル型
のＴＦＴのソース・ドレイン電流−ゲート電圧特性を示
すグラフである。

【図１１】（Ａ）ないし（Ｄ）は、本発明に係るＴＦＴ
アレイ基板の製造方法を示す工程断面図である。

【図１２】（Ｅ）ないし（Ｈ）は、本発明に係るＴＦＴ
アレイ基板の製造方法を示す工程断面図である。

【図１３】（Ｉ）ないし（Ｍ）は、本発明に係るＴＦＴ
アレイ基板の製造方法を示す工程断面図である。

【図１４】（Ｎ）ないし（Ｑ）は、本発明に係るＴＦＴ
アレイ基板の製造方法を示す工程断面図である。

【図１５】電荷注入型の有機薄膜エレクトロルミネセン
ス素子を用いたアクティブマトリクス型表示装置のブロ
ック図である。

【図１６】（Ａ）、（Ｂ）はそれぞれ、図１５に示す表
示装置に形成した画素領域を拡大して示す平面図、およ
びその断面図である。

【図１７】本発明に係る液晶装置を用いた電子機器の回
路構成を示すブロック図である。

【図１８】（Ａ）、（Ｂ）はそれぞれ、本発明に係る液
晶装置を用いた電子機器の一例としてのモバイル型のパ
ーソナルコンピュータの説明図、および携帯電話機の説
明図である。

【図１９】従来のＴＦＴアレイ基板に形成した画素スイ
ッチング用ＴＦＴの構成を示す断面図である。

【図２０】従来のＴＦＴアレイ基板に形成した相補回路
の断面図である。

【図２１】（Ａ）、（Ｂ）、（Ｃ）は、参考例に係るボ
トム・トップゲート型ＴＦＴの平面図、Ａ０−Ａ０′断
面図、およびＢ０−Ｂ０′断面図である。

【図２２】（Ａ）〜（Ｅ）は、図２１に示すボトム・ト
ップゲート型ＴＦＴの製造方法を示す工程断面図であ
る。

【符号の説明】

１ａ、６０、６１半導体膜１ａ′、１ｃ、８１、９１チャネル形成領域１ｂ、９５低濃度ソース領域１ｃ、９３低濃度ドレイン領域１ｄ、８２、９２高濃度ソース領域１ｅ、８４、９４高濃度ドレイン領域１ｈ、１ｉ低濃度ソース・ドレイン領域１ｊ、１ｋ高濃度ソース・ドレイン領域２ａ第１のゲート絶縁膜２ｂ第２のゲート絶縁膜３ａ走査線（第２のゲート電極）３ｄ、６２ｐ、７２ｐ第２のゲート電極４層間絶縁膜４ｍ、４ｎコンタクトホール６ｄソース電極６ｅドレイン電極６ｆ接続用導電膜８ｅ第１のゲート電極の張り出し部分８ａ、８ｂ、８ｃ、８ｄ、６１ｐ、７１ｐ第１のゲー
ト電極１０、１０ｐＴＦＴアレイ基板（薄膜半導体装置）６５ｂ、６５ｃ、６５ｄ第２のゲート電極３０、３０ａ〜ｄ、３０ｇ、３１ｐ、３２ｐ、８０、９
０ＴＦＴ１００液晶装置（電気光学装置）１００ｐエレクトロルミネッセンス型の表示装置（電
気光学装置）

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 JA25 JA26 JA36 JA40 KA02 KA07 KA12 MA08 MA13 MA30 MA41 NA22 3K007 AB05 BA06 BB07 DB03 GA04 5F110 AA16 BB02 BB04 CC10 DD02 DD13 EE03 EE04 EE24 EE30 EE36 EE38 FF02 FF29 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ13 HL03 HM14 HM15 HM19 NN03 NN23 NN72 NN73 PP03 QQ11

Claims

【特許請求の範囲】

【請求項１】チャネル形成領域に隣接するソース・ド
レイン領域を有する半導体薄膜を備え、前記チャネル形
成領域の下層側に当該チャネル形成領域に対して第１の
ゲート絶縁膜を介して対向する第１のゲート電極と、当
該チャネル形成領域の上層側に当該チャネル形成領域に
対して第２のゲート絶縁膜を介して対向する第２のゲー
ト電極とを備えるボトム・トップゲート型薄膜トランジ
シスタが基板上に形成されてなる薄膜半導体装置におい
て、前記第１のゲート電極には、前記第２のゲート電極と平
面的に重ならない張り出し部分が形成されているととも
に、これらのゲート電極の上層側には、前記第１のゲー
ト電極の前記張り出し部分、および前記第２のゲート電
極の各々に到達するコンタクトホールを備える層間絶縁
膜が形成され、当該層間絶縁膜の上層には、前記コンタクトホールを介
して前記第１のゲート電極および前記第２のゲート電極
に電気的に接続する導電膜が形成されていることを特徴
とする薄膜半導体装置。
【請求項２】請求項１において、前記導電膜は、前記
薄膜トランジスタのソース領域あるいはドレイン領域に
電気的に接続するソース電極あるいはドレイン電極と同
層の導電膜であることを特徴とする薄膜半導体装置。
【請求項３】請求項１または２において、前記ボトム
・トップゲート型薄膜トランジスタには、前記チャネル
形成領域に隣接する低濃度ソース・ドレイン領域、およ
び該低濃度ソース・ドレイン領域に接続する高濃度ソー
ス・ドレイン領域を備えるＬＤＤ構造のボトム・トップ
ゲート型薄膜トランジスタが含まれていることを特徴と
する薄膜半導体装置。
【請求項４】請求項３において、前記ＬＤＤ構造のボ
トム・トップゲート型薄膜トランジスタの低濃度ソース
・ドレイン領域は、前記第２のゲート電極に対してセル
フアライン的に形成されていることを特徴とする薄膜半
導体装置。
【請求項５】請求項３において、前記ＬＤＤ構造のボ
トム・トップゲート型薄膜トランジスタの低濃度ソース
・ドレイン領域は、前記第２のゲート電極の端部に対し
てチャネル長方向の外側にずれた位置に形成されている
ことにより、前記低濃度ソース・ドレイン領域とチャネ
ル形成領域との間にオフセット領域を有することを特徴
とする薄膜半導体装置。
【請求項６】請求項３ないし５のいずれかにおいて、
前記ＬＤＤ構造のボトム・トップゲート型薄膜トランジ
スタは、前記第１のゲート電極が前記第２のゲート電極
と比較してチャネル長方向において長いことを特徴とす
る薄膜半導体装置。
【請求項７】請求項６において、前記第１のゲート電
極の端部が前記第１のゲート絶縁膜を介して前記低濃度
ソース・ドレイン領域の一部と対向し、前記第１のゲー
ト電極の端部が前記第１のゲート絶縁膜を介して、前記
高濃度ソース・ドレイン領域には対向しない第１タイプ
のＬＤＤ構造のボトム・トップゲート型薄膜トランジス
タが含まれていることを特徴とする薄膜半導体装置。
【請求項８】請求項６または７において、前記第１の
ゲート電極の端部が前記第１のゲート絶縁膜を介して前
記高濃度ソース・ドレイン領域の一部に対向する第２タ
イプのＬＤＤ構造のボトム・トップゲート型薄膜トラン
ジスタが含まれていることを特徴とする薄膜半導体装
置。
【請求項９】請求項１ないし７のいずれかに規定する
薄膜半導体装置が、電気光学物質を保持するＴＦＴアレ
イ基板として用いられ、当該ＴＦＴアレイ基板では、画素スイッチング用薄膜ト
ランジスタおよび画素電極を備えた画素がマトリクス状
に形成された画像表示領域と、画像表示領域の外周側に
駆動回路用薄膜トランジスタを含む周辺回路とが形成さ
れているとともに、前記画素スイッチング用薄膜トラン
ジスタあるいは前記駆動回路用薄膜トランジスタの一部
に前記ボトム・トップゲート型薄膜トランジスタが用い
られていることを特徴とする電気光学装置。
【請求項１０】請求項９において、前記電気光学物質
は、液晶であることを特徴とする電気光学装置。
【請求項１１】請求項９において、前記電気光学物質
は、エレクトロルミネッセンス材料であることを特徴と
する電気光学装置。
【請求項１２】請求項１０または１１に規定する電気
光学装置を用いたことを特徴とする電子機器。
【請求項１３】複数の薄膜トランジスタが基板上に形
成された薄膜半導体装置の製造方法において、前記複数の薄膜トランジスタに含まれる薄膜トランジシ
タとして、チャネル形成領域の下層側に当該チャネル形
成領域に対して第１のゲート絶縁膜を介して対向する第
１のゲート電極と、当該チャネル形成領域の上層側に当
該チャネル形成領域に対して第２のゲート絶縁膜を介し
て対向する第２のゲート電極とを備えるボトム・トップ
ゲート型薄膜トランジシスタを形成する際、前記第１の
ゲート電極には、前記第２のゲート電極と平面的に重な
らない張り出し部分を形成しておき、これらのゲート電極の上層側に形成された層間絶縁膜に
対して、前記第１のゲート電極の前記張り出し部分、お
よび前記第２のゲート電極の各々に到達するコンタクト
ホールを形成した後、前記層間絶縁膜の上層に、前記コンタクトホールを介し
て前記第１のゲート電極および前記第２のゲート電極に
電気的に接続する導電膜を形成することを特徴とする薄
膜半導体装置の製造方法。
【請求項１４】請求項１３において、前記層間絶縁膜
に前記コンタクトホールを形成する工程は、前記薄膜ト
ランジスタのソースあるいはドレインにソース電極ある
いはドレイン電極を電気的に接続するコンタクトホール
を前記層間絶縁膜に形成する工程と同時に行うことを特
徴とする薄膜半導体装置の製造方法。
【請求項１５】請求項１３または１４において、前記
導電膜を形成する工程は、前記薄膜トランジスタのソー
スあるいはドレインに電気的に接続するソース電極ある
いはドレイン電極を形成する工程と同時に行うことを特
徴とする薄膜半導体装置の製造方法。
【請求項１６】請求項１３ないし１５のいずれかに規
定する薄膜半導体装置を、電気光学物質を保持するＴＦ
Ｔアレイ基板として形成した後、当該ＴＦＴアレイ基板
と対向基板との間に前記電気光学物質としての液晶を保
持させることを特徴とする電気光学装置の製造方法。
【請求項１７】請求項１３ないし１５のいずれかに規
定する薄膜半導体装置を、電気光学物質を保持するＴＦ
Ｔアレイ基板として形成するとともに、当該ＴＦＴアレ
イ基板上には前記電気光学物質としてのエレクトロルミ
ネッセンス材料層を形成することを特徴とする電気光学
装置の製造方法。