JP2003249659A

JP2003249659A - 半導体装置、電気光学装置、および電子機器

Info

Publication number: JP2003249659A
Application number: JP2003004570A
Authority: JP
Inventors: Ichiro Murai; 一郎村井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-01-10
Filing date: 2003-01-10
Publication date: 2003-09-05

Abstract

(57)【要約】【課題】信号入力端子からサージ電圧が入っても配線
の交差部分で不具合が発生しない半導体装置、この半導
体装置をＴＦＴアレイ基板として備えた電気光学装置、
および電子機器を提供すること。【解決手段】液晶装置のＴＦＴアレイ基板１０では、
信号入力端子６７０、および端子７１０、７２０が基板
辺１１１に沿って配列されているとともに、信号入力端
子６７０から信号入力線６７が基板辺１１２に向かって
延びている。信号入力線６７に対する静電気保護回路５
に定電位を供給するための定電位線のうち、低電位線７
２については、信号入力線６７と一切、交差しておら
ず、高電位線７１は、信号入力線６７と交差している
が、信号入力端子６７０から静電気保護回路５に到る配
線部分６７１とは交差していない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、この
半導体装置をトランジスタアレイ基板として用いた電気
光学装置、およびこの電気光学装置を用いた電子機器に
関するものである。

【０００２】

【従来の技術】各種の電気光学装置のうち、例えば、画
素スイッチング用の非線形素子として薄膜トランジスタ
（以下、ＴＦＴと称す）を用いたアクティブマトリクス
型の液晶装置は、直視型表示装置や投射型表示装置など
の各種の電子機器に用いられている。この電気光学装置
では、データ線および走査線が交差する位置に対応して
画素スイッチング用のＴＦＴ、および画素電極がマトリ
クス状に形成されたＴＦＴアレイ基板（トランジシタア
レイ基板／半導体装置）と、対向電極が形成された対向
基板との間に電気光学物質としての液晶が保持されてい
る。また、ＴＦＴアレイ基板上では、相補型のＴＦＴに
よって各種駆動回路が形成されていることもある。

【０００３】さらに、図２４、図２５、および図２６を
参照して示すように、ＴＦＴアレイ基板には、静電気な
どに起因して発生するサージ電圧から駆動回路などを保
護するための静電気保護回路も構成されている。

【０００４】図２４は、従来の液晶装置に用いたＴＦＴ
アレイ基板おいて、静電気保護回路およびその周辺のレ
イアウトを示す等価回路図である。図２５は、従来の液
晶装置に用いたＴＦＴアレイ基板において、静電気保護
回路およびその周辺のレイアウトを示す平面図である。
図２６は、従来の液晶装置に用いたＴＦＴアレイ基板に
おいて、静電保護回路を構成するＴＦＴや配線の交差部
分などを図２５のＤ−Ｄ′線、Ｄ１−Ｄ１′線、および
Ｄ２−Ｄ２′線で切断したときの断面図である。

【０００５】図２４、図２５および図２６に示すよう
に、ＴＦＴアレイ基板１０では、基板辺１１１に沿っ
て、各種信号が外部から供給される信号入力端子６７
０、高電位ＶＤＤＸが外部から供給される端子７１０、
および低電位ＶＳＳＸが外部から供給される端子７２０
が配列され、これらの端子６７０、７１０、７２０から
は、信号入力線６７、高電位線７１、および低電位線７
２がデータ線駆動回路１０１まで延びている。また、信
号入力線６７の途中位置には静電気保護回路５が電気的
に接続し、この静電気保護回路５では、Ｐチャネル型の
ＴＦＴ８０とＮチャネル型のＴＦＴ９０の各々がノーマ
リオフのダイオードとして機能するようにゲート電極６
５とソース領域８２が高電位ＶＤＤＸに固定され、ゲー
ト電極６６とソース領域９２が低電位ＶＳＳＸに固定さ
れている。

【０００６】ここで、高電位線７１は、信号入力端子６
７０および静電保護回路５が形成されている領域よりも
さらに基板辺１１２の側で信号入力線６７と交差する方
向に延び、そこから静電保護回路５のＰチャネル型のＴ
ＦＴ８０のソース領域８２に延びている。これに対し
て、低電位線７２は、信号入力端子６７０が形成されて
いる領域と静電保護回路５が形成されている領域との間
を通って信号入力線６７と交差する方向に延び、そこか
ら静電保護回路５に延びている。但し、各配線は、多層
配線構造をもって形成されていることから、たとえ交差
していても各配線の層間には層間絶縁膜４が介在してい
る。すなわち、高電位線７１、低電位線７２、および信
号入力線６７の本体部分は、層間絶縁膜４より上層側の
配線で構成する一方、これらの本体部分を交差部分６７
２、７１７、７２９では一部、途切れさせ、この途切れ
部分については、ゲート電極６５、６６と同層の下地配
線３ｃ、およびコンタクトホール７１８、７１９を経由
させて電気的な接続を図ってある。

【０００７】

【発明が解決しようとする課題】このように構成したＴ
ＦＴアレイ基板１０においては、信号入力端子６７０か
ら静電気に起因するサージ電圧が入っても、このサージ
電圧は、データ線駆動回路１０１に入る前に静電気保護
回路５で吸収されるはずである。しかしながら、従来の
ＴＦＴアレイ基板１０では、信号入力端子６７０から静
電気保護回路５に到る途中部分に、信号入力線６７と低
電位線７２との交差部分７２９が存在している。このた
め、信号入力端子６７０からサージ電圧が入ったとき、
このサージ電圧によって、信号入力線６７と低電位線７
２との交差部分７２９が発熱する結果、そのジュール熱
によって、信号入力線６７あるいは低電位線７２が断線
するなどという問題点がある。

【０００８】以上の問題点に鑑みて、本発明の課題は、
信号入力端子からサージ電圧が入っても配線の交差部分
で不具合が発生しない半導体装置、この半導体装置をＴ
ＦＴアレイ基板として備えた電気光学装置、および電子
機器を提供することにある。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、本発明では、基板上に、複数の信号入力端子と、該
複数の信号入力端子の各々から延びた複数本の信号入力
線と、該信号入力線のうち、所定の信号入力線の途中位
置に電気的に接続する静電気保護回路とを有する半導体
装置において、前記静電気保護回路に定電位を供給する
ための定電位線は、少なくとも、前記所定の信号入力端
子から前記静電気保護回路に到る配線部分と交差する領
域を避けて形成されていることを特徴とする。

【００１０】すなわち、本発明では、前記複数の信号入
力端子が前記基板の第１の基板辺に沿って配列され、か
つ、前記複数本の信号入力線が前記複数の信号入力端子
の各々から前記基板において前記第１の基板辺と対向す
る第２の基板辺に向かって延びているとともに、当該信
号入力線の間に前記静電保護回路が配置されている場
合、さらには、前記定電位線に接続する端子も前記第１
の基板辺に沿って配列されている場合でも、静電気保護
回路に定電位を供給するための定電位線は、信号入力線
において信号入力端子からみて静電気保護回路より遠い
部分では信号入力線と交差していてもよいが、信号入力
端子から静電気保護回路に到る途中部分とは交差しない
ように形成されている。このため、信号入力端子からサ
ージ電圧が入ったときでも、このサージ電圧によって、
信号入力線と定電位線との交差部分で発熱が起こらない
ので、信号入力線や定電位線が断線するという不具合の
発生を回避できる。また、信号入力端子からサージ電圧
が入ったときでも、このサージ電圧は、層間絶縁膜を突
き抜けて定電位線に抜けるということがないので、層間
ショートを防止できる。それ故、半導体装置の信頼性を
向上することができる。

【００１１】本発明において、前記静電気保護回路に定
電位を供給するための定電位線を、少なくとも、前記所
定の信号入力端子から前記静電気保護回路に到る配線部
分と交差する領域を避けるように形成するにあたって
は、例えば、前記定電位線を、前記信号入力端子および
前記静電保護回路が形成されている領域よりもさらに前
記第１の基板辺の側、あるいは前記第２の基板辺の側を
通し、そこから前記静電保護回路に向けて延ばす。

【００１２】ここで、前記定電位線は、前記静電保護回
路に高電位を供給する高電位線と、前記静電保護回路に
低電位を供給する低電位線とから構成される場合があ
り、このような場合、前記低電位線および前記高電位線
のうちの一方の定電位線については、前記信号入力端子
および前記静電保護回路が形成されている領域よりもさ
らに前記第２の基板辺の側を通し、そこから前記静電保
護回路に延ばす一方、他方の定電位線については、前記
信号入力端子および前記静電保護回路が形成されている
領域よりもさらに前記第１の基板辺の側を通し、そこか
ら前記静電保護回路まで延ばすことが好ましい。このよ
うに構成すると、第１の基板辺の方向における端子ピッ
チなどを広げる必要がない。また、他方の定電位線を信
号入力端子および静電保護回路が形成されている領域よ
りもさらに第１の基板辺の側に形成するといっても、従
来の構成と比較すると、他の定電位線の位置が変わるだ
けなので、端子形成領域周辺を拡張する必要はない。

【００１３】また、本発明において、前記定電位線は、
前記静電保護回路に高電位を供給する高電位線と、前記
静電保護回路に低電位を供給する低電位線とから構成さ
れる場合には、前記低電位線および前記高電位線のいず
れについても、前記信号入力端子および前記静電保護回
路が形成されている領域よりもさらに前記第１の基板辺
の側、あるいは前記第２の基板辺の側を通し、そこから
前記静電保護回路に延ばしてもよい。

【００１４】本発明において、前記静電気保護回路に
は、例えば、ノーマリオフ状態となるようにゲートとソ
ースが定電位に固定されたＴＦＴが用いられている。

【００１５】また、前記静電気保護回路には、ノーマリ
オフ状態となるようにゲートとソースが定電位に固定さ
れた状態で直列接続された複数のＴＦＴを用いてもよ
い。この場合、前記静電気保護回路では、ＴＦＴをデュ
アルゲート構造あるいはトリプルゲート構造で構成する
ことにより、複数のＴＦＴが直列接続された構造として
もよい。このように構成すると、ＴＦＴの耐圧を向上す
るすることができる。

【００１６】本発明において、前記静電気保護回路で
は、ノーマリオフ状態となるようにゲートとソースが定
電位に固定された状態で直列接続された第１導電型のＴ
ＦＴと第２導電型のＴＦＴとを用いてもよい。

【００１７】また、本発明において、前記静電気保護回
路では、ノーマリオフ状態となるようにゲートとソース
が定電位に固定された状態で並列接続された複数のＴＦ
Ｔを用いてもよい。このように構成すると、ＴＦＴのオ
ン電流を大きくすることができるので、静電気保護回路
を確実に動作させることができる。

【００１８】本発明において、前記ＴＦＴは、ＬＤＤ構
造を備えていることが好ましい。このように構成する
と、ＴＦＴのオフ時の漏れ電流を小さくすることができ
るので、ノーマリオフとして用いるのに適している。

【００１９】本発明を適用した半導体装置は、例えば、
電気光学装置において、電気光学物質を保持するトラン
ジスタアレイ基板として構成される。この場合、前記信
号入力線は、前記トランジスタアレイ基板上にマトリク
ス状に形成された画素を駆動するための駆動回路まで延
びている。

【００２０】本発明において、前記トランジスタアレイ
基板については、該トランジスタアレイ基板に対向配置
された対向基板との間に前記電気光学物質として液晶を
保持するように構成すれば、電気光学装置を液晶装置と
して構成することができる。

【００２１】本発明を適用した電気光学装置は、例え
ば、投射型表示装置や直視型表示装置などといった各種
の電子機器に用いられる。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。なお、以下の説明では、本発明を
適用した半導体装置として、アクティブマトリクス型の
液晶装置（電気光学装置）のＴＦＴアレイ基板（トラン
ジスタアレイ基板）を説明する。

【００２３】［実施の形態１］（液晶装置の全体構成）図１は、液晶装置をその上に形
成された各構成要素と共に対向基板の側から見た平面図
であり、図２は、対向基板を含めて示す図１のＨ−Ｈ′
断面図である。

【００２４】図１において、液晶装置１００（電気光学
装置）のＴＦＴアレイ基板１０（半導体装置）の上に
は、シール材１０７が貼り合わされる対向基板の縁に沿
うように設けられている。シール材１０７の外側領域に
は、データ線駆動回路１０１および端子１０２がＴＦＴ
アレイ基板１０の基板辺１１１（第１の基板辺）に沿っ
て設けられており、走査線駆動回路１０４が、この基板
辺１１１に隣接する２つの基板辺１１３、１１４に沿っ
て形成されている。

【００２５】また、端子１０２とデータ線駆動回路１０
１との間には、後述する静電気保護回路５の形成領域５
１が確保されている。

【００２６】なお、走査線に供給される走査信号の遅延
が問題にならないのならば、走査線駆動回路１０４は片
側だけでも良いことは言うまでもない。また、データ線
駆動回路１０１を画像表示領域１０ａの辺に沿って両側
に配列しても良い。例えば、奇数列のデータ線は画像表
示領域１０ａの一方の辺に沿って配設されたデータ線駆
動回路から画像信号を供給し、偶数列のデータ線は画像
表示領域１０ａの反対側の辺に沿って配設されたデータ
線駆動回路から画像信号を供給するようにしても良い。
この様にデータ線を櫛歯状に駆動するようにすれば、デ
ータ線駆動回路１０１の形成面積を拡張することが出来
るため、複雑な回路を構成することが可能となる。

【００２７】更に、ＴＦＴアレイ基板１０において基板
辺１１１と対向する基板辺１１２（第２の基板辺）に
は、画像表示領域１０ａの両側に設けられた走査線駆動
回路１０４間をつなぐための複数の配線１０５が設けら
れており、更に、額縁１０８と重なる領域などを利用し
て、プリチャージ回路や検査回路が設けられることもあ
る。また、対向基板２０のコーナー部の少なくとも１箇
所においては、ＴＦＴアレイ基板１０と対向基板２０と
の間で電気的導通をとるための上下導通材１０６が形成
されている。

【００２８】そして、図２に示すように、図１に示した
シール材１０７とほぼ同じ輪郭をもつ対向基板２０がこ
のシール材１０７によりＴＦＴアレイ基板１０に固着さ
れている。なお、シール材１０７は、ＴＦＴアレイ基板
１０と対向基板２０とをそれらの周辺で貼り合わせるた
めの光硬化樹脂や熱硬化性樹脂などからなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー、あるいはガラスビーズ等のギャップ材が配合され
ている。

【００２９】詳しくは後述するが、ＴＦＴアレイ基板１
０には、画素電極９aがマトリクス状に形成されてい
る。これに対して、対向基板２０には、シール材１０７
の内側領域に遮光性材料からなる額縁１０８が形成され
ている。さらに、対向基板２０において、ＴＦＴアレイ
基板１０に形成されている画素電極９ａの縦横の境界領
域と対向する領域には、ブラックマトリクス、あるいは
ブラックストライプなどと称せられる遮光膜２３が形成
され、その上層側には、ＩＴＯ膜からなる対向電極２１
が形成されている。

【００３０】このように形成した液晶装置１００は、た
とえば、投射型表示装置（液晶プロジェクタ）において
使用される場合には、３枚の液晶装置１００がＲＧＢ用
のライトバルブとして各々使用され、各液晶装置１００
の各々には、ＲＧＢ色分解用のダイクロイックミラーを
介して分解された各色の光が投射光として各々入射され
ることになる。従って、前記した各形態の液晶装置１０
０にはカラーフィルタが形成されていない。但し、対向
基板２０において各画素電極９ａに対向する領域にＲＧ
Ｂのカラーフィルタをその保護膜とともに形成すること
により、投射型表示装置以外にも、後述するモバイルコ
ンピュータ、携帯電話機、液晶テレビなどといった電子
機器のカラー表示装置として用いることができる。

【００３１】さらに、対向基板２０に対して、各画素に
対応するようにマイクロレンズを形成することにより、
入射光の画素電極９ａに対する集光効率を高めることが
できるので、明るい表示を行うことができる。さらにま
た、対向基板２０に何層もの屈折率の異なる干渉層を積
層することにより、光の干渉作用を利用して、ＲＧＢ色
をつくり出すダイクロイックフィルタを形成してもよ
い。このダイクロイックフィルタ付きの対向基板によれ
ば、より明るいカラー表示を行うことができる。

【００３２】（液晶装置１００の構成および動作）次
に、ＴＦＴアレイ基板１０およびアクティブマトリクス
型の液晶装置１００の構成および動作について、図３お
よび図４を参照して説明する。

【００３３】図３は、液晶装置１００に用いられる駆動
回路内蔵型のＴＦＴアレイ基板１０の構成を模式的に示
すブロック図、図４は、この液晶装置１００において画
像表示領域１０aを構成するためにマトリクス状に形成
された複数の画素における各種素子、配線などの等価回
路図である。図５は、データ線、走査線、画素電極など
が形成されたＴＦＴアレイ基板において相隣接する画素
の平面図である。図６は、図５のＡ−Ａ′線に相当する
位置での断面、およびＴＦＴアレイ基板と対向基板との
間に電気光学物質としての液晶を封入した状態の断面を
示す説明図である。なお、これらの図、および後述する
図においては、各層や各部材を図面上で認識可能な程度
の大きさとするため、各層や各部材毎に縮尺を異ならし
めてある。

【００３４】図３に示すように、駆動回路内蔵型のＴＦ
Ｔアレイ基板１０では、絶縁基板１０ｂ上に、複数のデ
ータ線６ａと複数の走査線３ａとの交差部分に対応して
複数の画素１００ａがマトリクス状に構成されている。
また、データ線駆動回路１０１には、Ｘ側シフトレジス
タ回路、Ｘ側シフトレジスタ回路から出力された信号に
基づいて動作するアナログスイッチとしてのＴＦＴを備
えるサンプルホールド回路Ｓ／Ｈ、６相に展開された各
画像信号ＶＤ１〜ＶＤ６に対応する６本の画像信号線ｖ
ｉｄｅｏなどが構成されている。本例において、データ
線駆動回路１０１は、前記のＸ側シフトレジスタ回路が
４相で構成されており、端子１０２を介して外部からス
タート信号ＤＸ、クロック信号ＣＬＸ１〜ＣＬＸ４、お
よびその反転クロック信号ＣＬＸ１バー〜ＣＬＸ４バー
がＸ側シフトレジスタ回路に供給され、これらの信号に
よってデータ線駆動回路１０１が駆動される。従って、
サンプルホールド回路Ｓ／Ｈは、前記のＸ側シフトレジ
スタ回路から出力された信号に基づいて各ＴＦＴが動作
し、画像信号線ｖｉｄｅｏを介して供給される画像信号
ＶＤ１〜ＶＤ６を所定のタイミングでデータ線６ａに取
り込み、各画素１００ａに供給することが可能である。
一方、走査線駆動回路１０４には、端子１０２を介して
外部からスタート信号ＤＹ、クロック信号ＣＬＹ、およ
びその反転クロック信号ＣＬＹバーが供給され、これら
の信号によって走査線駆動回路１０４が駆動される。

【００３５】本形態のＴＦＴアレイ基板１０において、
基板辺１１１には、定電源ＶＤＤＸ、ＶＳＳＸ、ＶＤＤ
Ｙ、ＶＳＳＹ、変調画像信号（画像信号ＶＤ１〜ＶＤ
６）、各種駆動信号などが入力されるアルミニウム膜等
の金属膜、金属シリサイド膜、あるいはＩＴＯ膜等の導
電膜からなる多数の端子１０２が構成され、これらの端
子１０２からは、走査線駆動回路１０１およびデータ線
駆動回路１０４を駆動するためのアルミニウム膜等の低
抵抗な金属膜や金属シリサイド膜からなる複数の信号配
線１０９がそれぞれ引き回されている。

【００３６】ここで、端子１０２とデータ線駆動回路１
０１との間には、後述する静電気保護回路５の形成領域
５１が確保されている。ここに形成される静電気保護回
路５として、本形態では、端子１０２および配線１０９
のうち、クロック信号ＣＬＸ１〜ＣＬＸ４、およびその
反転クロック信号ＣＬＸ１バー〜ＣＬＸ４バーが入力さ
れる信号入力端子６７０および信号入力線６７に静電気
が原因でサージ電圧が入ったときでも、このサージ電圧
を高電位ＶＤＤＸが端子７１０を介して供給される高電
位線７１、あるいは外部から低電位ＶＳＳＸが端子７２
０を介して供給される低電位線７２に逃がすことによっ
て、サージ電圧からデータ線駆動回路１０１を保護する
ための構成を例に後述する。

【００３７】図４に示すように、液晶装置１００の画像
表示領域１０aにおいて、マトリクス状に形成された複
数の画素１００ａの各々には、画素電極９ａ、および画
素電極９ａを制御するための画素スイッチング用のＴＦ
Ｔ３０が形成されており、画素信号を供給するデータ線
６ａが当該ＴＦＴ３０のソースに電気的に接続されてい
る。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・
Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０
のゲートには走査線３ａが電気的に接続されており、所
定のタイミングで、走査線３ａにパルス的に走査信号Ｇ
１、Ｇ２・・・Ｇｍを、この順に線順次で印加するよう
に構成されている。画素電極９ａは、ＴＦＴ３０のドレ
インに電気的に接続されており、スイッチング素子であ
るＴＦＴ３０を一定期間だけそのオン状態とすることに
より、データ線６ａから供給される画素信号Ｓ１、Ｓ２
・・・Ｓｎを各画素に所定のタイミングで書き込む。こ
のようにして画素電極９ａを介して液晶に書き込まれた
所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後述
する対向基板に形成された対向電極との間で一定期間保
持される。

【００３８】ここで、保持された画素信号がリークする
のを防ぐことを目的に、画素電極９ａと対向電極との間
に形成される液晶容量と並列に蓄積容量７０（キャパシ
タ）を付加することがある。この蓄積容量７０によっ
て、画素電極９ａの電圧は、例えば、ソース電圧が印加
された時間よりも３桁も長い時間だけ保持される。これ
により、電荷の保持特性は改善され、コントラスト比の
高い表示を行うことのできる液晶装置が実現できる。な
お、蓄積容量７０を形成する方法としては、容量を形成
するための配線である容量線３ｂとの間に形成する場
合、あるいは前段の走査線３ａとの間に形成する場合も
いずれであってもよい。

【００３９】図５において、液晶装置１００のＴＦＴア
レイ基板１０上には、マトリクス状に複数の透明な画素
電極９ａ（点線で囲まれた領域）が各画素毎に形成さ
れ、画素電極９ａの縦横の境界領域に沿ってデータ線６
ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、お
よび容量線３ｂ（実線で示す）が形成されている。

【００４０】図６に示すように、ＴＦＴアレイ基板１０
の基体は、石英基板や耐熱性ガラス板などの透明基板１
０ｂからなり、対向基板２０の基体は、石英基板や耐熱
性ガラス板などの透明基板２０ｂからなる。ＴＦＴアレ
イ基板１０には画素電極９ａが形成されており、その上
側には、ラビング処理等の所定の配向処理が施されたポ
リイミド膜などからなる配向膜１６が形成されている。
画素電極９ａは、たとえばＩＴＯ（ＩｎｄｉｕｍＴｉ
ｎＯｘｉｄｅ）膜等の透明な導電性膜からなる。ま
た、配向膜１６は、たとえばポリイミド膜などの有機膜
に対してラビング処理を行うことにより形成される。な
お、対向基板２０において、対向電極２１の上層側に
も、ポリイミド膜からなる配向膜２２が形成され、この
配向膜２２も、ポリイミド膜に対してラビング処理が施
された膜である。

【００４１】ＴＦＴアレイ基板１０には、透明基板１０
ｂの表面に下地保護膜１２が形成されているとともに、
その表面側において、画像表示領域１０ａには、各画素
電極９ａに隣接する位置に、各画素電極９ａをスイッチ
ング制御する画素スイッチング用のＴＦＴ３０が形成さ
れている。

【００４２】図５および図６に示すように、画素スイッ
チング用のＴＦＴ３０は、ＬＤＤ（ＬｉｇｈｔｌｙＤ
ｏｐｅｄＤｒａｉｎ）構造を有しており、半導体膜１
ａには、走査線３ａからの電界によりチャネルが形成さ
れるチャネル領域１ａ′、低濃度ソース領域１ｂ、低濃
度ドレイン領域１ｃ、高濃度ソース領域１ｄ、並びに高
濃度ドレイン領域１ｅが形成されている。また、半導体
膜１ａの上層側には、この半導体膜１ａと走査線３ａと
を絶縁するゲート絶縁膜２が形成されている。

【００４３】このように構成したＴＦＴ３０の表面側に
は、シリコン酸化膜からなる層間絶縁膜４、７が形成さ
れている。層間絶縁膜４の表面には、データ線６ａが形
成され、このデータ線６ａは、層間絶縁膜４に形成され
たコンタクトホール５を介して高濃度ソース領域１ｄに
電気的に接続している。層間絶縁膜７の表面にはＩＴＯ
膜からなる画素電極９ａが形成されている。画素電極９
ａは、層間絶縁膜４、７およびゲート絶縁膜２に形成さ
れたコンタクトホール８を介して高濃度ドレイン領域１
eに電気的に接続している。この画素電極９ａの表面側
にはポリイミド膜からなる配向膜１６が形成されてい
る。

【００４４】また、高濃度ドレイン領域１ｅからの延設
部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同
時形成された絶縁膜（誘電体膜）を介して、走査線３ａ
と同層の容量線３ｂが上電極として対向することによ
り、蓄積容量７０が構成されている。

【００４５】なお、ＴＦＴ３０は、好ましくは上述のよ
うにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、およ
び低濃度ドレイン領域１ｃに相当する領域に不純物イオ
ンの打ち込みを行わないオフセット構造を有していても
よい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの
一部）をマスクとして高濃度で不純物イオンを打ち込
み、自己整合的に高濃度のソースおよびドレイン領域を
形成したセルフアライン型のＴＦＴであってもよい。ま
た、本形態では、ＴＦＴ３０のゲート電極（走査線３
ａ）をソース−ドレイン領域の間に１個のみ配置したシ
ングルゲート構造としたが、これらの間に２個以上のゲ
ート電極を配置してもよい。この際、各々のゲート電極
には同一の信号が印加されるようにする。このようにデ
ュアルゲート（ダブルゲート）、あるいはトリプルゲー
ト以上でＴＦＴ３０を構成すれば、チャネルとソース−
ドレイン領域の接合部でのリーク電流を防止でき、オフ
時の電流を低減することが出来る。これらのゲート電極
の少なくとも１個をＬＤＤ構造或いはオフセット構造に
すれば、さらにオフ電流を低減でき、安定したスイッチ
ング素子を得ることができる。

【００４６】このように構成したＴＦＴアレイ基板１０
と対向基板２０とは、画素電極９ａと対向電極２１とが
対面するように配置され、かつ、これらの基板間には、
前記のシール材５３（図１および図２を参照）により囲
まれた空間内に電気光学物質としての液晶５０が封入さ
れ、挟持されている。液晶５０は、画素電極９ａからの
電界が印加されていない状態で配向膜により所定の配向
状態をとる。液晶５０は、例えば一種または数種のネマ
ティック液晶を混合したものなどからなる。

【００４７】なお、対向基板２０およびＴＦＴアレイ基
板１０の光入射側の面あるいは光出射側には、使用する
液晶５０の種類、すなわち、ＴＮ（ツイステッドネマテ
ィック）モード、ＳＴＮ（スーパーＴＮ）モード等々の
動作モードや、ノーマリホワイトモード／ノーマリブラ
ックモードの別に応じて、偏光フィルム、位相差フィル
ム、偏光板などが所定の向きに配置される。

【００４８】（駆動回路の構成）再び図１において、本
形態の液晶装置１００では、ＴＦＴアレイ基板１０の表
面側のうち、画像表示領域１０ａの周辺領域を利用して
データ線駆動回路１０１および走査線駆動回路１０４が
形成されている。このようなデータ線駆動回路１０１お
よび走査線駆動回路１０４は、基本的には、図７および
図８に示すＮチャネル型のＴＦＴとＰチャネル型のＴＦ
Ｔとによって構成されている。

【００４９】図７は、走査線駆動回路１０４およびデー
タ線駆動回路１０１等の周辺回路を構成するＴＦＴの構
成を示す平面図である。図８は、この周辺回路を構成す
るＴＦＴを図７のＢ−Ｂ′線で切断したときの断面図で
ある。

【００５０】図７および図８において、周辺回路を構成
するＴＦＴは、Ｐチャネル型のＴＦＴ１８０とＮチャネ
ル型のＴＦＴ１９０とからなる相補型ＴＦＴとして構成
されている。これらの駆動回路用のＴＦＴ１８０、１９
０を構成する半導体膜１６０（輪郭を点線で示す）は、
基板１０ｂ上に形成された下地保護膜１２を介して島状
に形成されている。

【００５１】ＴＦＴ１８０、１９０には、高電位線７１
と低電位線７２がコンタクトホール１６３、１６４を介
して、半導体膜１６０のソース領域に電気的にそれぞれ
接続されている。また、入力配線１６６は、共通のゲー
ト電極１６５にそれぞれ接続されており、出力配線１６
７は、コンタクトホール１６８、１６９を介して、半導
体膜１６０のドレイン領域に電気的にそれぞれ接続され
ている。

【００５２】このような周辺回路領域も、画像表示領域
１０ａと同様なプロセスを経て形成されるため、周辺回
路領域にも、層間絶縁膜４、７およびゲート絶縁膜２が
形成されている。また、駆動回路用のＴＦＴ１８０、１
９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤ
Ｄ構造を有しており、チャネル型成領域１８１、１９１
の両側には、高濃度ソース領域１８２、１９２および低
濃度ソース領域１８３、１９３からなるソース領域と、
高濃度ドレイン領域１８４、１９４および低濃度ドレイ
ン領域１８５、１９５からなるドレイン領域とを備えて
いる。

【００５３】（静電気保護回路５の構成）再び図１およ
び図３において、本形態の液晶装置１００において、Ｔ
ＦＴアレイ基板１０には、端子１０２とデータ線駆動回
路１０１との間に静電気保護回路５を形成する領域５０
が確保されており、この静電保護回路５周辺の構成を、
図９ないし図１１を参照して説明する。

【００５４】図９および図１０は、本形態のＴＦＴアレ
イ基板に形成した静電気保護回路およびその周辺のレイ
アウトを示す等価回路図、および平面図である。図１１
は、この静電保護回路を構成するＴＦＴや配線の交差部
分などを図１０のＣ−Ｃ′線、Ｃ１−Ｃ１′線、および
Ｃ２−Ｃ２′線で切断したときの断面図である。

【００５５】図９および図１０に示すように、外部から
信号入力される信号入力端子６７０、外部から高電位Ｖ
ＤＤＸが供給される端子７１０、および外部から低電位
ＶＳＳＸが供給される端子７２０は、いずれも基板辺１
１１に沿って配列され、かつ、これらの信号入力端子６
７０、および端子７１０、７２０からは、信号入力線６
７、高電位線７１、および低電位線７２が、対向する基
板辺１１２の側に向かって延びてデータ線駆動回路１０
１に届いている。また、本形態では、信号入力線６７の
側方位置を利用して静電保護回路５が形成されている。

【００５６】この静電気保護回路５では、図９、図１
０、および図１１に示すように、Ｐチャネル型のＴＦＴ
８０とＮチャネル型のＴＦＴ９０の各々がノーマリオフ
のダイオードとして機能するように、ゲート電極６５と
ソース領域８２が高電位ＶＤＤＸに固定され、ゲート電
極６６とソース領域９２が低電位ＶＳＳＸに固定されて
いる。すなわち、ＴＦＴ８０、９０には、高電位線７１
および低電位線７２がそれぞれコンタクトホール６３、
６４を介してソース領域８２、９２に電気的にそれぞれ
接続されているとともに、高電位線７１および低電位線
７２は、各ゲート電極６５、６６にもコンタクトホール
６５１、６６１を介してそれぞれ電気的に接続してい
る。信号入力線６７は、Ｐチャネル型のＴＦＴ８０、お
よびＮチャネル型のＴＦＴ９０と各ドレイン領域８４、
９４にコンタクトホール６８、６９を介して電気的に接
続されている。

【００５７】このような静電気保護回路５は、画像表示
領域１０ａと同様なプロセスを経て形成されるため、静
電気保護回路用のＴＦＴ８０、９０を構成する半導体膜
６０は、透明基板１０ｂ上の下地保護膜１２の上層に島
状に形成されている。また、静電気保護回路５の形成領
域５０にも、層間絶縁膜４、７およびゲート絶縁膜２が
形成されている。また、静電気保護回路用のＴＦＴ８
０、９０も、画素スイッチング用のＴＦＴ３０と同様、
ＬＤＤ構造を有しており、チャネル形成領域８１、９１
の両側には、高濃度ソース領域８２、９２および低濃度
ソース領域８３、９３からなるソース領域と、高濃度ド
レイン領域８４、９４および低濃度ドレイン領域８５、
９５からなるドレイン領域とを備えている。

【００５８】このような静電気保護回路５に高電位およ
び低電位を供給するにあたって、本形態では、高電位線
７１および低電位線７２は、信号入力線６７のうち、信
号入力端子６７０から静電気保護回路５に到る配線部分
６７１と交差するような領域を避けるように形成されて
おり、この配線部分６７１は、高電位線７１および低電
位線７２のいずれとも交差していない。

【００５９】すなわち、高電位線７１は、信号入力端子
６７０および静電保護回路５が形成されている領域より
もさらに基板辺１１２の側（データ線駆動回路１０１の
側）を通る第１の引き回し部分７１１と、この第１の引
き回し部分７２１から基板辺１１１に向かって延びて静
電保護回路５のＴＦＴ８０のソース領域８２に到る第２
の引き回し部分７１２とを備えている。このため、高電
位線７１は、第１の引き回し部分７１１が信号入力線６
７と交差部分６７２で交差しているものの、この交差部
分６７２は、信号入力端子６７０からみたときに静電気
保護回路５よりも離れた位置である。

【００６０】これに対して、低電位線７２は、端子７２
０から信号入力端子６７０および静電保護回路５が形成
されている領域よりもさらに基板辺１１１の側まで延び
た第１の引き回し部分７２１と、信号入力端子６７０お
よび静電保護回路５が形成されている領域よりもさらに
基板辺１１１の側で第１の引き回し部分７２１から基板
辺１１１に沿って延びた第２の引き回し部分７２２と、
この第２の引き回し部分７２２から基板辺１１２に向け
て延びて静電保護回路５のＴＦＴ９０のソース領域９２
に到る第３の引き回し部分７２３とを備えている。従っ
て、低電位線７２は、信号入力線６７と一切、交差して
いない。

【００６１】なお、図９および図１０から明らかなよう
に、高電位線７１の第１の引き回し部分７１１と低電位
線７２とは交差部分７１７で交差し、かつ、高電位線７
１の第１の引き回し部分７１１と信号入力線６７とは交
差部分６７２で交差しているが、これらの交差部分７１
７、６７２では、図１１に示すように、高電位線７１、
低電位線７２、および信号入力線６７の本体部分につい
ては、層間絶縁膜４より上層の配線とする一方、これら
の本体部分を交差部分６７２、７１７では一部、途切れ
させ、かつ、ゲート電極６６、６７と同層の下地配線３
ｃ、およびコンタクトホール７１８、７１９を経由させ
ることにより、配線の電気的な接続と、交差部分７１
７、６７２での絶縁とを確保してある。

【００６２】このように、本形態のＴＦＴアレイ基板１
０、および液晶装置１００では、信号入力端子６７０、
および端子７１０、７２０がＴＦＴアレイ基板１０の基
板辺１１１に沿って配列されているとともに、信号入力
端子６７０から信号入力線６７が基板辺１１２に向かっ
て延び、かつ、信号入力線６７の側方に静電保護回路５
が配置されているが、静電気保護回路５に定電位を供給
するための定電位線のうち、低電位線７２については、
信号入力線６７と一切、交差していない。また、高電位
線７１については、信号入力端子６７０からみて静電気
保護回路５より遠い交差部分６７２で信号入力線６７と
交差しているが、信号入力端子６７０から静電気保護回
路５に到る配線部分６７１とは交差していない。従っ
て、信号入力端子６７０から静電気に起因するサージ電
圧が入ったときでも、このサージ電圧によって信号入力
線６７と低電位線７２との交差部分、あるいは信号入力
線６７と高電位線７１との交差部分が発熱するという問
題が発生しないので、サージ電圧が原因で信号入力線６
７、高電位線７１、低電位線７２が断線することがな
い。また、サージ電圧が層間絶縁膜４を突き抜けて低電
位線７２や高電位線７１に抜けるということがないの
で、層間ショートを防止できる。それ故、液晶装置１０
０の信頼性を向上することができる。

【００６３】（ＴＦＴアレイ基板の製造方法）図１２
（Ａ）ないし図１６を参照して、ＴＦＴアレイ基板１０
を製造する方法を説明する。

【００６４】図１２〜図１６はいずれも、本形態のＴＦ
Ｔアレイ基板１０の製造方法を示す工程断面図である。
なお、駆動回路を構成するＴＦＴは、基本的には静電保
護回路用のＴＦＴの製造方法と同様であるため、それら
の図示および説明を省略する。

【００６５】本形態では、まず、図１２（Ａ）に示すよ
うに、超音波洗浄等により清浄化したガラス製等の透明
基板１０ｂを準備した後、基板温度が１５０℃〜４５０
℃の温度条件下で、透明基板１０ｂの全面に、下地保護
膜１２を形成するためのシリコン酸化膜からなる絶縁膜
をプラズマＣＶＤ法により３００ｎｍ〜５００ｎｍの厚
さに形成する。このときの原料ガスとしては、たとえば
モノシランと笑気ガスとの混合ガスやＴＥＯＳと酸素、
あるいはジシランとアンモニアを用いることができる。

【００６６】次に、図１２（Ｂ）に示すように、基板温
度が１５０℃〜４５０℃の温度条件下で、透明基板１０
ｂの全面に、非晶質シリコン膜からなる半導体膜１をプ
ラズマＣＶＤ法により５０ｎｍ〜１００ｎｍの厚さに形
成する。このときの原料ガスとしては、たとえばジシラ
ンやモノシランを用いることができる。次に、半導体膜
１に対してレーザ光を照射してレーザアニールを施す。
その結果、アモルファスの半導体膜１は、一度溶融し、
冷却固化過程を経て結晶化する。この際には、各領域へ
のレーザ光の照射時間が非常に短時間であり、かつ、照
射領域も基板全体に対して局所的であるため、基板全体
が同時に高温に熱せられることがない。それ故、透明基
板１０としてガラス基板などを用いても熱による変形や
割れ等が生じない。

【００６７】次に、図１２（Ｃ）に示すように、フォト
リソグラフィ技術を用いて半導体膜１の表面にレジスト
マスク４０２を形成する。次に、レジストマスク４０２
の開口部から半導体膜１をエッチングして、図１２
（Ｄ）に示すように、画素スイッチング用のＴＦＴ３０
を構成する半導体膜１ａと、静電保護回路用のＴＦＴ８
０、９０とを島状に形成した後、レジストマスク４０２
を除去する。

【００６８】次に、図１３（Ｅ）に示すように、ＣＶＤ
法などを用いて、半導体膜１ａ、６０の表面にシリコン
酸化膜からなるゲート絶縁膜２を形成する。なお、図示
を省略するが、所定のレジストマスクを介して半導体膜
１ａの延設部分１ｆに不純物イオンを打ち込んで、容量
線３ｂとの間に蓄積容量７０を構成するための下電極を
形成する。

【００６９】次に、図１３（Ｆ）に示すように、基板１
０ｂの表面全体に、走査線３ａ、容量線３ｂ、およびゲ
ート電極６５、６６を形成するためのタングステンシリ
サイドやモリブデンシリサイドなどの導電膜３を形成し
た後、フォトリソグラフィ技術を用いて導電膜３の表面
にレジストマスク４０３を形成し、次に、レジストマス
ク４０３の開口部から導電膜３をエッチングして、図１
３（Ｇ）に示すように、走査線３ａ、容量線３ｂ、ゲー
ト電極６５、６６を形成する。

【００７０】次に、図１４（Ｈ）に示すように、静電保
護回路用のＰチャネル型のＴＦＴ８０を形成するための
半導体膜６０をレジストマスク４１１で覆った状態で、
画素スイッチング用のＴＦＴ３０を構成する半導体膜１
ａと、静電保護回路用のＮチャネル型のＴＦＴ９０を構
成する半導体膜６０とに対して、走査線３ａやゲート電
極６６をマスクとして、約０．１×１０¹³／ｃｍ²〜約
１０×１０¹³／ｃｍ²のドーズ量で低濃度Ｎ型の不純物
イオン（リンイオン）を打ち込んで、走査線３ａおよび
ゲート電極６６に対して自己整合的に低濃度ソース領域
１ｂ、９３、および低濃度ドレイン領域１ｃ、９５を形
成する。ここで、走査線３ａやゲート電極６６の真下に
位置しているため、不純物イオンが導入されなかった部
分は半導体膜１ａ、６０のままのチャネル領域１ａ′、
９１となる。

【００７１】次に、図１４（Ｉ）に示すように、走査線
３ａおよびゲート電極６６より幅が広く、かつ、静電保
護回路用のＰチャネル型のＴＦＴ８０を形成するための
半導体膜６０を覆うレジストマスク４１２を形成し、こ
の状態で、高濃度Ｎ型の不純物イオン（リンイオン）を
約０．１×１０¹⁵／ｃｍ²〜約１０×１０¹⁵／ｃｍ²のド
ーズ量で打ち込み、高濃度ソース領域１ｄ、９２、およ
びドレイン領域１ｅ、９４を形成する。

【００７２】次に、図１４（Ｊ）に示すように、Ｎチャ
ネル型のＴＦＴ３０、９０を形成するための半導体膜１
ａ、６０をレジストマスク４１３で覆った状態で、静電
保護回路用のＰチャネル型のＴＦＴ８０を構成する半導
体膜６０に対して、ゲート電極６５をマスクとして、約
０．１×１０¹³／ｃｍ²〜約１０×１０¹³／ｃｍ²のドー
ズ量で低濃度の不純物イオン（ボロンイオン）を打ち込
んで、ゲート電極６５に対して自己整合的に低濃度ソー
ス領域８３、および低濃度ドレイン領域８５を形成す
る。ここで、ゲート電極６５の真下に位置しているた
め、不純物イオンが導入されなかった部分は半導体膜６
０のままのチャネル領域８１となる。

【００７３】次に、図１４（Ｋ）に示すように、ゲート
電極６５より幅が広く、かつ、Ｎチャネル型のＴＦＴ３
０、９０を形成するための半導体膜１ａ、６０を覆うレ
ジストマスク４１４を形成し、この状態で、高濃度Ｐ型
の不純物イオン（ボロンイオン）を約０．１×１０¹⁵／
ｃｍ²〜約１０×１０¹⁵／ｃｍ²のドーズ量で打ち込み、
高濃度ソース領域８２、およびドレイン領域８４を形成
する。

【００７４】次に、図１５（Ｌ）に示すように、基板１
０ｂの表面全体に、シリコン酸化膜などからなる層間絶
縁膜４を形成した後、フォトリソグラフィ技術を用いて
層間絶縁膜４の表面にレジストマスク４０４を形成す
る。次に、レジストマスク４０４の開口部から層間絶縁
膜４をエッチングして、図１５（Ｍ）に示すように、コ
ンタクトホール５、６３、６４、６８、６９をそれぞれ
形成した後、レジストマスク４０４を除去する。

【００７５】次に、図１５（Ｎ）に示すように、基板１
０ｂの表面全体に、データ線６ａ（ソース電極）や各種
配線などを構成するためのアルミニウム膜６を５００ｎ
ｍ〜１０００ｎｍの厚さに形成した後、フォトリソグラ
フィ技術を用いてアルミニウム膜６の表面にレジストマ
スク４０５を形成する。次に、レジストマスク４０５の
開口部からアルミニウム膜６をエッチングして、図１５
（Ｏ）に示すように、データ線６ａ、高電位線７１、低
電位線７２、信号入力線６７を形成する。その結果、静
電気保護回路５を構成するＰチャネル型およびＮチャネ
ル型のＴＦＴ８０、９０が完成する。次に、レジストマ
スク４０５を除去する。

【００７６】次に、図１６（Ｐ）に示すように、シリコ
ン酸化膜などからなる層間絶縁膜７を形成した後、フォ
トリソグラフィ技術を用いて層間絶縁膜７の表面にレジ
ストマスク４０６を形成する。次に、レジストマスク４
０６の開口部から層間絶縁膜７をエッチングして、図１
６（Ｑ）に示すように、コンタクトホール８を形成した
後、レジストマスク４０６を除去する。

【００７７】次に、図１６（Ｒ）に示すように、基板１
０ｂの表面全体に、ＩＴＯ膜９などの透明導電膜を形成
した後、フォトリソグラフィ技術を用いてＩＴＯ膜９の
表面にレジストマスク４０７を形成する。次に、レジス
トマスク４０７の開口部からＩＴＯ膜９をエッチングし
て、図１６（Ｓ）に示すように、画素電極９ａを形成し
た後、レジストマスク４０７を除去する。

【００７８】しかる後に、図６に示すように、配向膜１
６を形成する。その結果、ＴＦＴアレイ基板１０が完成
する。

【００７９】［実施の形態２］図１７および図１８は、
本形態のＴＦＴアレイ基板に形成した静電気保護回路お
よびその周辺のレイアウトを示す等価回路図、および平
面図である。

【００８０】実施の形態１では、ＴＦＴアレイ基板１０
の基板辺１１１付近において、信号入力端子６７０およ
び信号入力線６７と、高電位が供給される端子７１０お
よび高電位線７１との間に、低電位が供給される端子７
２０および高電位線７１が配置されている構成であった
が、図１７および図１８に示すように、高電位が供給さ
れる端子７１０および高電位線７１と、低電位が供給さ
れる端子７２０および高電位線７１との間に、信号入力
端子６７０および信号入力線６７が構成されている構成
であっても、本発明を適用できる。

【００８１】すなわち、図１７および図１８に示す例に
おいても、高電位線７１は、信号入力端子６７０および
静電保護回路５が形成されている領域よりもさらに基板
辺１１２の側（データ線駆動回路１０１の側）を通る第
１の引き回し部分７１１と、この第１の引き回し部分７
２１から基板辺１１１に向かって延びて静電保護回路５
のＴＦＴ８０のソース領域８２に到る第２の引き回し部
分７１２とを備えている。このため、高電位線７１は、
第１の引き回し部分７１１が信号入力線６７と交差部分
６７２で交差しているものの、この交差部分６７２は、
信号入力線６７のうち、信号入力端子６７０からみたと
きに静電気保護回路５よりも離れた位置である。

【００８２】これに対して、低電位線７２は、端子７２
０から信号入力端子６７０および静電保護回路５が形成
されている領域よりもさらに基板辺１１１の側まで延び
た第１の引き回し部分７２１と、信号入力端子６７０お
よび静電保護回路５が形成されている領域よりもさらに
基板辺１１１の側で第１の引き回し部分７２１から基板
辺１１１に沿って延びた第２の引き回し部分７２２と、
この第２の引き回し部分７２２から基板辺１１２に向け
て延びて静電保護回路５のＴＦＴ９０のソース領域９２
に到る第３の引き回し部分７２３とを備えている。従っ
て、低電位線７２は、信号入力線６７と一切、交差して
いない。

【００８３】その他の構成は、実施の形態１と同様なの
で、共通する部分には同一の符号を付して図示すること
にしてそれらの説明を省略する。

【００８４】このように、本形態でも、高電位線７１お
よび低電位線７２は、信号入力線６７に対して信号入力
端子６７０から静電気保護回路５に到る配線部分６７１
とは交差していない。従って、信号入力端子６７０から
サージ電圧が入ったときでも、このサージ電圧によっ
て、信号入力線６７と低電位線７２との交差部分、ある
いは信号入力線６７と高電位線７１との交差部分で発熱
が起こらない。また、信号入力端子６７０からサージ電
圧が入ったときでも、このサージ電圧は、層間絶縁膜４
を突き抜けて低電位線７２や高電位線７１に抜けるとい
うことがない。それ故、液晶装置１００の信頼性を向上
することができる。

【００８５】［実施の形態３］図１９および図２０は、
本形態のＴＦＴアレイ基板に形成した静電気保護回路お
よびその周辺のレイアウトを示す等価回路図、および平
面図である。

【００８６】実施の形態１、２では、高電位線７１につ
いては、信号入力端子６７０および静電保護回路５が形
成されている領域よりもさらに基板辺１１２の側（デー
タ線駆動回路１０１の側）を通し、低電位線７２につい
ては、端子７２０から信号入力端子６７０および静電保
護回路５が形成されている領域よりもさらに基板辺１１
１の側を通したが、本形態では、図１９および図２０に
示すように、高電位線７１および低電位線７２のいずれ
をも、信号入力端子６７０および静電保護回路５が形成
されている領域よりもさらに基板辺１１２の側（データ
線駆動回路１０１の側）を通してある。

【００８７】すなわち、高電位線７１は、信号入力端子
６７０および静電保護回路５が形成されている領域より
もさらに基板辺１１２の側（データ線駆動回路１０１の
側）を通る第１の引き回し部分７１１と、この第１の引
き回し部分７２１から基板辺１１１に向かって延びて静
電保護回路５のＴＦＴ８０のソース領域８２に到る第２
の引き回し部分７１２とを備えている。このため、高電
位線７１は、第１の引き回し部分７１１が信号入力線６
７と交差部分６７２で交差しているものの、この交差部
分６７２は、信号入力線６７のうち、信号入力端子６７
０からみたときに静電気保護回路５よりも離れた位置で
ある。

【００８８】また、低電位線７２も、信号入力端子６７
０および静電保護回路５が形成されている領域よりもさ
らに基板辺１１２の側（データ線駆動回路１０１の側）
を通る第１の引き回し部分７２６と、この第１の引き回
し部分７２６から基板辺１１１に向かって延びて静電保
護回路５のＴＦＴ９０のソース領域９２に到る第２の引
き回し部分７２７とを備えている。このため、低電位線
７２は、第１の引き回し部分７２６が信号入力線６７と
交差部分６７３で交差しているものの、この交差部分６
７３は、信号入力線６７のうち、信号入力端子６７０か
らみたときに静電気保護回路５よりも離れた位置であ
る。

【００８９】その他の構成は、実施の形態１と同様なの
で、共通する部分には同一の符号を付して図示すること
にしてそれらの説明を省略する。

【００９０】このように、本形態でも、高電位線７１お
よび低電位線７２は、信号入力線６７に対して信号入力
端子６７０から静電気保護回路５に到る配線部分６７１
とは交差していない。従って、信号入力端子６７０から
サージ電圧が入ったときでも、このサージ電圧によっ
て、信号入力線６７と低電位線７２との交差部分、ある
いは信号入力線６７と高電位線７１との交差部分で発熱
が起こらない。また、信号入力端子６７０からサージ電
圧が入ったときでも、このサージ電圧は、層間絶縁膜４
を突き抜けて低電位線７２や高電位線７１に抜けるとい
うことがない。それ故、液晶装置１００の信頼性を向上
することができる。

【００９１】［その他の実施の形態］なお、上記の実施
の形態１、２、３では、静電気保護回路用のＴＦＴ８
０、９０として、シングルゲートのＴＦＴを１つ用いた
例であったが、図２１（Ａ）に静電気保護回路用のＰチ
ャネル型のＴＦＴを示すように、例えば、２つのＴＦＴ
８０１、８０２を並列に用いて、オン電流の増大を図っ
てもよい。また、図２１（Ｂ）に静電気保護回路用のＰ
チャネル型のＴＦＴを示すように、２つのＴＦＴ８０
３、８０４を直列に用いて耐圧の向上を図ってもよい。
この場合、１つの半導体膜６０に対して２つのゲート電
極６５を設けたデュアルゲート構造、あるいは図示を省
略するが、３つのゲート電極６５を設けたデュアルゲー
ト構造を採用してもよい。

【００９２】上記形態では、半導体装置として、アクテ
ィブマトリクス型の液晶装置に用いるＴＦＴアレイ基板
を例に説明したが、液晶以外の電気光学物質を用いた電
気光学装置を構成する半導体装置、あるいは電気光学装
置以外の半導体装置に本発明を適用してもよい。

【００９３】［電子機器への適用］次に、本発明を適用
した液晶装置１００（電気光学装置）を備えた電子機器
の一例を、図２２、図２３（Ａ）、（Ｂ）を参照して説
明する。

【００９４】図２２は、上記の各形態に係る電気光学装
置と同様に構成された液晶装置１００を備えた電子機器
の構成をブロック図である。図２３（Ａ）、（Ｂ）はそ
れぞれ、本発明に係る液晶装置を用いた電子機器の一例
としてのモバイル型のパーソナルコンピュータの説明
図、および携帯電話機の説明図である。

【００９５】図２２において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８、
および電源回路１０１０を含んで構成される。表示情報
出力源１０００は、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅ
ｍｏｒｙ）、Ｒ１０（ＲａｎｄａｍＡｃｃｅｓｓＭｅ
ｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画
信号を同調して出力する同調回路などを含んで構成さ
れ、クロック発生回路１００８からのクロックに基づい
て、所定フォーマットの画像信号を処理して表示情報処
理回路１００２に出力する。この表示情報出力回路１０
０２は、たとえば増幅・極性反転回路、相展開回路、ロ
ーテーション回路、ガンマ補正回路、あるいはクランプ
回路等の周知の各種処理回路を含んで構成され、クロッ
ク信号に基づいて入力された表示情報からデジタル信号
を順次生成し、クロック信号ＣＬＫとともに駆動回路１
００４に出力する。駆動回路１００４は、液晶装置１０
０を駆動する。電源回路１０１０は、上述の各回路に所
定の電源を供給する。なお、液晶装置１００を構成する
ＴＦＴアレイ基板の上に駆動回路１００４を形成しても
よく、それに加えて、表示情報処理回路１００２もＴＦ
Ｔアレイ基板の上に形成してもよい。

【００９６】このような構成の電子機器としては、投射
型液晶表示装置（液晶プロジェクタ）、マルチメディア
対応のパーソナルコンピュータ（ＰＣ）、およびエンジ
ニアリング・ワークステーション（ＥＷＳ）、ページ
ャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビ
ューファインダ型またはモニタ直視型のビデオテープレ
コーダ、電子手帳、電子卓上計算機、カーナビゲーショ
ン装置、ＰＯＳ端末、タッチパネルなどを挙げることが
できる。

【００９７】すなわち、図２３（Ａ）に示すように、パ
ーソナルコンピュータ８０は、キーボード８１を備えた
本体部８２と、液晶表示ユニット８３とを有する。液晶
表示ユニット８３は、前述した液晶装置１００を含んで
構成される。

【００９８】また、図２３（Ｂ）に示すように、携帯電
話機９０は、複数の操作ボタン９１と、前述した液晶装
置１００からなる表示部とを有している。

【００９９】

【発明の効果】以上説明したように、本発明では、静電
気保護回路に定電位を供給するための定電位線は、信号
入力線の信号入力端子から静電気保護回路に到る部分と
は交差しないように形成されている。このため、信号入
力端子からサージ電圧が入ったときでも、このサージ電
圧によって、信号入力線と低電位線との交差部分で発熱
が起こらない。従って、サージ電圧が入っても信号入力
線や低電位線が断線するという不具合の発生を回避でき
る。また、信号入力端子からサージ電圧が入ったときで
も、このサージ電圧は、層間絶縁膜を突き抜けて定電位
線に抜けるということがないので、層間ショートを防止
できる。それ故、半導体装置の信頼性を向上することが
できる。

【図面の簡単な説明】

【図１】本発明を適用した液晶装置をその上に形成され
た各構成要素と共に対向基板の側から見た平面図であ
る。

【図２】図１のＨ−Ｈ′断面図である。

【図３】図１および図２に示す液晶装置に用いられる駆
動回路内蔵型のＴＦＴアレイ基板の構成を模式的に示す
ブロック図である。

【図４】図１および図２に示す液晶装置において画像表
示領域を構成するためにマトリクス状に形成された複数
の画素における各種素子、配線などの等価回路図であ
る。

【図５】図１および図２に示す液晶装置において、デー
タ線、走査線、画素電極などが形成されたＴＦＴアレイ
基板において相隣接する画素の平面図である。

【図６】図１および図２に示す液晶装置の画像表示領域
の一部を図５のＡ−Ａ′線に相当する位置で切断したと
きの断面図である。

【図７】図１および図２に示す液晶装置の画像表示領域
の周辺領域に形成した周辺回路の平面図である。

【図８】図７に示す駆動回路用のＴＦＴの断面図であ
る。

【図９】本発明の実施の形態１に係る液晶装置に用いた
ＴＦＴアレイ基板において、静電気保護回路およびその
周辺のレイアウトを示す等価回路図である。

【図１０】本発明の実施の形態１に係る液晶装置に用い
たＴＦＴアレイ基板において、静電気保護回路およびそ
の周辺のレイアウトを示す平面図である。

【図１１】本発明の実施の形態１に係る液晶装置に用い
たＴＦＴアレイ基板において、静電保護回路を構成する
ＴＦＴや配線の交差部分などを図１０のＣ−Ｃ′線、Ｃ
１−Ｃ１′線、およびＣ２−Ｃ２′線で切断したときの
断面図である。

【図１２】（Ａ）ないし（Ｄ）は、本発明の実施の形態
１に係るＴＦＴアレイ基板の製造方法を示す工程断面図
である。

【図１３】（Ｅ）ないし（Ｇ）は、本発明の実施の形態
１に係るＴＦＴアレイ基板の製造方法を示す工程断面図
である。

【図１４】（Ｈ）ないし（Ｋ）は、本発明の実施の形態
１に係るＴＦＴアレイ基板の製造方法を示す工程断面図
である。

【図１５】（Ｌ）ないし（Ｏ）は、本発明の実施の形態
１に係るＴＦＴアレイ基板の製造方法を示す工程断面図
である。

【図１６】（Ｐ）ないし（Ｓ）は、本発明の実施の形態
１に係るＴＦＴアレイ基板の製造方法を示す工程断面図
である。

【図１７】本発明の実施の形態２に係る液晶装置に用い
たＴＦＴアレイ基板において、静電気保護回路およびそ
の周辺のレイアウトを示す等価回路図である。

【図１８】本発明の実施の形態２に係る液晶装置に用い
たＴＦＴアレイ基板において、静電気保護回路およびそ
の周辺のレイアウトを示す平面図である。

【図１９】本発明の実施の形態３に係る液晶装置に用い
たＴＦＴアレイ基板において、静電気保護回路およびそ
の周辺のレイアウトを示す等価回路図である。

【図２０】本発明の実施の形態３に係る液晶装置に用い
たＴＦＴアレイ基板において、静電気保護回路およびそ
の周辺のレイアウトを示す平面図である。

【図２１】（Ａ）、（Ｂ）はそれぞれ、本発明を適用し
た係る液晶装置に用いたＴＦＴアレイ基板において、静
電気保護回路を構成するのに用いられるＴＦＴの説明図
である。

【図２２】本発明に係る液晶装置を用いた電子機器の回
路構成を示すブロック図である。

【図２３】（Ａ）、（Ｂ）はそれぞれ、本発明に係る液
晶装置を用いた電子機器の一例としてのモバイル型のパ
ーソナルコンピュータの説明図、および携帯電話機の説
明図である。

【図２４】従来の液晶装置に用いたＴＦＴアレイ基板に
おいて、静電気保護回路およびその周辺のレイアウトを
示す等価回路図である。

【図２５】従来の液晶装置に用いたＴＦＴアレイ基板に
おいて、静電気保護回路およびその周辺のレイアウトを
示す平面図である。

【図２６】従来の液晶装置に用いたＴＦＴアレイ基板に
おいて、静電保護回路を構成するＴＦＴや配線の交差部
分などを図２５のＤ−Ｄ′線、Ｄ１−Ｄ１′線、および
Ｄ２−Ｄ２′線で切断したときの断面図である。

【符号の説明】

５静電気保護回路１０ＴＦＴアレイ基板（半導体装置）１０ｂＴＦＴアレイ基板の基体としての基板３０画素スイッチング用のＴＦＴ６７信号入力線７１高電位線（定電位線）７２低電位線（定電位線）８０、９０静電保護回路用のＴＦＴ１００液晶装置１８０、１９０駆動回路用のＴＦＴ６７０信号入力端子７１０高電位が供給される端子７２０低電位が供給される端子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/08 ３３１Ｈ０１Ｌ 27/04 Ｈ 27/088 27/08 １０２ＦＦターム(参考） 2H092 GA59 GA64 JA25 JB42 JB79 NA14 PA06 5F038 BH07 BH13 EZ20 5F048 AA02 AB06 AC04 BA16 BB04 BC06 BE08 BG07 CC09 CC15 CC18 CC19 5F110 AA22 BB02 BB04 CC02 DD02 DD03 DD11 DD13 DD25 EE05 EE28 FF02 FF29 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ13 HL03 HL07 HM14 HM15 NN03 NN23 NN72 NN73 PP03 QQ11

Claims

【特許請求の範囲】

【請求項１】基板上に、複数の信号入力端子と、該複
数の信号入力端子の各々から延びた複数本の信号入力線
と、該信号入力線のうち、所定の信号入力線の途中位置
に電気的に接続する静電気保護回路とを有する半導体装
置において、前記静電気保護回路に定電位を供給するための定電位線
は、少なくとも、前記所定の信号入力線において前記信
号入力端子から前記静電気保護回路に到る配線部分と交
差する領域を避けて形成されていることを特徴とする半
導体装置。
【請求項２】請求項１において、前記複数の信号入力
端子は、前記基板の第１の基板辺に沿って配列され、か
つ、前記複数本の信号入力線は、前記複数の信号入力端
子の各々から前記基板において前記第１の基板辺と対向
する第２の基板辺に向かって延びているとともに、当該
信号入力線の側方位置に前記静電保護回路が配置されて
いることを特徴とする半導体装置。
【請求項３】請求項２において、前記定電位線に接続
する端子も前記第１の基板辺に沿って配列されているこ
とを特徴とする半導体装置。
【請求項４】請求項２または３において、前記定電位
線は、前記信号入力端子および前記静電保護回路が形成
されている領域よりもさらに前記第１の基板辺の側、あ
るいは前記第２の基板辺の側を通って前記静電保護回路
に延びていることを特徴とする半導体装置。
【請求項５】請求項２または３において、前記定電位
線は、前記静電保護回路に高電位を供給する高電位線
と、前記静電保護回路に低電位を供給する低電位線とを
有し、前記低電位線および前記高電位線のうちの一方の定電位
線は、前記信号入力端子および前記静電保護回路が形成
されている領域よりもさらに前記第２の基板辺の側を通
って前記静電保護回路に延びている一方、他方の定電位線は、前記信号入力端子および前記静電保
護回路が形成されている領域よりもさらに前記第１の基
板辺の側を通って前記静電保護回路まで延びていること
を特徴とする半導体装置。
【請求項６】請求項２または３において、前記定電位
線は、前記静電保護回路に高電位を供給する高電位線
と、前記静電保護回路に低電位を供給する低電位線とを
有し、前記低電位線および前記高電位線はいずれも、前記信号
入力端子および前記静電保護回路が形成されている領域
よりもさらに前記第１の基板辺の側、あるいは前記第２
の基板辺の側を通って前記静電保護回路に延びているこ
とを特徴とする半導体装置。
【請求項７】請求項１ないし６のいずれかにおいて、
前記静電気保護回路は、ノーマリオフ状態となるように
ゲートとソースが定電位に固定された薄膜トランジスタ
を備えていることを特徴とする半導体装置。
【請求項８】請求項１ないし６のいずれかにおいて、
前記静電気保護回路は、ノーマリオフ状態となるように
ゲートとソースが定電位に固定された状態で直列接続さ
れた複数の薄膜トランジスタを備えていることを特徴と
する半導体装置。
【請求項９】請求項８において、前記複数の薄膜トラ
ンジスタは、デュアルゲート構造あるいはトリプルゲー
ト構造を備えていることにより、複数の薄膜トランジス
タが直列接続された構造になっていることを特徴とする
半導体装置。
【請求項１０】請求項５または６において、前記静電
気保護回路は、ノーマリオフ状態となるようにゲートと
ソースが定電位に固定された状態で直列接続された第１
導電型の薄膜トランジスタと第２導電型の薄膜トランジ
スタを備えていることを特徴とする半導体装置。
【請求項１１】請求項１ないし６のいずれかにおい
て、前記静電気保護回路は、ノーマリオフ状態となるよ
うにゲートとソースが定電位に固定された状態で並列接
続された複数の薄膜トランジスタを備えていることを特
徴とする半導体装置。
【請求項１２】請求項７ないし１１のいずれかにおい
て、前記薄膜トランジスタは、ＬＤＤ構造を備えている
ことを特徴とする半導体装置。
【請求項１３】請求項１ないし１２のいずれかに規定
する半導体装置を、電気光学物質を保持するトランジス
タアレイ基板として用いた電気光学装置であって、前記
信号入力線は、前記トランジスタアレイ基板上にマトリ
クス状に形成された画素を駆動するための駆動回路まで
延びていることを特徴とする電気光学装置。
【請求項１４】請求項１３において、前記トランジス
タアレイ基板は、該トランジスタアレイ基板に対向配置
された対向基板との間に前記電気光学物質として液晶を
保持していることを特徴とする電気光学装置。
【請求項１５】請求項１３または１４に規定する電気
光学装置を備えていることを特徴とする電子機器。