JP3624703B2 - 電気光学装置及びそれを用いた投射型表示装置 - Google Patents
電気光学装置及びそれを用いた投射型表示装置 Download PDFInfo
- Publication number
- JP3624703B2 JP3624703B2 JP21298498A JP21298498A JP3624703B2 JP 3624703 B2 JP3624703 B2 JP 3624703B2 JP 21298498 A JP21298498 A JP 21298498A JP 21298498 A JP21298498 A JP 21298498A JP 3624703 B2 JP3624703 B2 JP 3624703B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- wiring
- conductive film
- sealing material
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、電気光学物質を有する電気光学装置、およびそれを用いた投射型表示装置に関するものである。さらに詳しくは、電気光学装置用基板(例えば、液晶装置用基板)と対向基板との間のギャップを制御しながらこれらの基板を貼り合わせるシール材形成領域の構造に関するものである。
【0002】
【従来の技術】
アクティブマトリクス型の液晶装置等の電気光学装置では、一般に複数の画素がマトリクス状に構成された画素領域を備えた液晶装置用基板と、対向電極が形成された対向基板とを所定のギャップを設けてシール材で貼り合わせた後、これらの基板間に液晶等の電気光学物質を封入した構造になっている。シール材を形成した領域は、表示に寄与しないことから、画素領域の外側に形成されている。ここで、シール材は、液晶の封入領域を区画する機能と、それに配合されたギャップ材によって、基板間のギャップを規定する機能とを有する。従って、シール材を形成する領域は、ギャップを制御できるだけの平坦さが求められる。
【0003】
そこで、従来、液晶装置用基板のシール材に対向する領域には、画素領域から基板外周側に向かって直線的に延びるダミーの配線を形成しておき、この領域を実質的に平坦にしておく方法が案出されている。
【0004】
【発明が解決しようとする課題】
液晶装置に対しては表示品位の向上や信頼性の向上が求められる状況にあって、シール材の形成についても、表示品位や信頼性の面からの制御が必要である。たとえば、シール材を形成する際に未硬化のシール材が画素領域の方に流出すると、その分、表示面積が狭くなるという問題がある。また、対向基板に画像表示領域を区切るための遮光膜(額縁)が形成され、かつ対向基板側から紫外線を照射してシール材を光硬化させる場合には、未硬化のシール材が画素領域まで流出していなくても額縁に重なる領域に流出すると、その領域のシール材が硬化しない。その結果、一対の基板を安定に接着させることができず、また画素領域の周辺部分でのコントラストが低下するという問題もある。
【0005】
そこで、本発明の課題は、一対の基板がシール材により貼り合わされてなる電気光学装置において、一方の基板上のシール材に対向する領域を通る配線を利用して、シール材の形成領域を所定の範囲内に設定することのできる電気光学装置およびそれを用いた投射型表示装置を提供することにある。
【0006】
上記課題を解決するために、本発明において、一対の基板は光硬化性樹脂でなるシール材により互いに接着され、前記一対の基板間にはマトリクス状に形成された複数の画素からなる画素領域を有する電気光学装置であって、前記一対の基板の一方の基板上には、前記一対の基板間に形成された前記画素領域から延設され、並列配置された複数の引き出し配線を具備し、前記複数の引き出し配線の各々は、第1導電膜と、層間絶縁膜を介して前記第1導電膜に重なるように積層された第2導電膜と、前記第1導電膜と第2導電膜とを接続する複数のコンタクトホールと、前記引き出し配線の前記複数のコンタクトホールが形成された箇所において、前記第1導電膜及び前記第2導電膜のうち少なくとも一方の導電膜を部分的に突出させた複数の幅広部と、を有し、前記シール材は前記複数の引き出し配線における前記複数の幅広部と重なることを特徴とする。
【0007】
本発明のかかる構成によれば、一方の基板上のシール材に対向する領域を通る引き出し配線には、配線幅を広げた幅広部が形成されている。従って、この引き出し配線の上に塗布された未硬化のシール材は、たとえ画素領域の方に流出しようとしても幅広部によりせき止めることができる。それ故、シール材の形成領域を所定の範囲内に設定することができ、シール材の流出に起因する表示品位の低下や信頼性の低下を防ぐことができる。
【0008】
本発明において、前記シール材は光硬化性樹脂からなることが好ましい。
【0009】
本発明のかかる構成によれば、配線と配線との間から光を透過させて一対の基板を固着させることができる。
【0010】
仮にシール材の形成領域にアルミニウム等の金属が一面に形成されていたとすると、シール材の形成領域には光が透過されず、シール材を硬化させることができないものとなってしまう。その場合、熱硬化性のシール材を利用すれば良いが、熱硬化性のシール材の場合には硬化時の熱に対して基板に歪みが発生するおそれがある。従って、光硬化性樹脂によりシール材を硬化させたほうが、熱による基板の問題を引き起こさずにすむことになる。本発明のかかる構成によれば、配線同士の隙間から光を透過させることができるため、光硬化性樹脂を利用してシール材を確実に硬化させることができる。
【0011】
本発明において、前記幅広部は、前記引き出し配線に複数形成されていると良い。
【0012】
本発明のかかる構成によれば、幅広部が複数形成されているため、シール材の流出を複数箇所で留めることができるため、シール材の流出の防止に効果的である。
【0013】
本発明において、前記幅広部は、前記引き出し配線の延設方向に対して等間隔に形成されていることが好ましい。
【0014】
本発明のかかる構成によれば、シール材を塗布する際に、幅広部のいくつ分に相当する量のシール材を塗布したかが容易にわかる。
【0015】
本発明において、前記複数の幅広部のうち少なくとも1つに対しては、前記画素領域に対する当該幅広部の相対位置を示す指標が付されていると良い。
【0016】
本発明のかかる構成によれば、シール材を塗布する際に、指標を目安にシール材の塗布範囲を決めることができる。
【0017】
本発明において、前記複数の引き出し配線は、第1導電膜と、第1層間絶縁膜を介して前記第1導電膜に重なるように形成された第2導電膜とからなり、前記第1導電膜と前記第2導電膜のうちの少なくとも一方が前記幅広部を有することが好ましい。
【0018】
本発明のかかる構成によれば、引き出し配線は、第1導電膜と第2導電膜とが積層されてなるため、一方の基板上のシール材に対向する領域には第1導電膜と第2導電膜が積層された均一な高さを有することになる。従って、一対の基板間のギャップを精度よく制御することができる。また、光硬化性樹脂からなるシール材を硬化させる際に、引き出し配線の隙間を通って光がシール材に到達することができるため、シール材を均一に硬化させることができる。
【0019】
本発明において、前記第1導電膜と前記第2導電膜とは層間絶縁膜に形成されたコンタクトホールを介して接続されていることが好ましい。
【0020】
本発明のかかる構成によれば、第1導電膜と第2導電膜が接続されるため、冗長配線構造とすることができる。
【0021】
本発明において、前記コンタクトホールは、平面的にみて前記幅広部に重なるように形成されていることが好ましい。
【0022】
本発明のかかる構成によれば、コンタクトホールが形成される箇所は幅広部であるため、引き出し配線の他の部分よりも面積が大きい。従って、たとえアライメントずれがあったとしても断線を防ぐことができる。
【0023】
本発明において、前記複数の引き出し配線は、配線幅と配線間隔とがほぼ等しいことが好ましい。
【0024】
仮に配線幅が狭すぎると、光が進入する領域が狭くなり、シール材の硬化が十分に行えない。また、配線と配線との間が広すぎると、例えばシール材に含まれている粒径のギャップ材が配線と配線との間に挟まってしまうことになり、ギャップを精度よく制御することができなくなってしまう。これに対して、本発明のかかる構成によれば、配線幅と配線間隔とをほぼ等しいため、シール材が形成された領域に十分な光量を取り込むことができ、シール材を確実に硬化させることができる。また例えば、配線上に粒径のギャップ材を形成することが可能となり、基板間のギャップを精度良く制御することができる。
【0025】
本発明において、前記第1導電膜と第2導電膜は、前記第1層間絶縁膜を誘電体膜として容量を構成することが好ましい。
【0026】
本発明のかかる構成によれば、シール材の形成領域を利用して大容量を形成することができる。例えば、データ線を介して画素領域にプリチャージ電位を供給するときの他のデータ線への電荷の回り込みを防止することができる。
【0027】
本発明は、一対の基板間に電気光学物質が封入されてなり、前記一対の基板はシール材により相互に接着されてなる電気光学装置であって、前記一対の基板の一方の基板上には、互いに交差する複数のデータ線と複数の走査線と、前記シール材に対向する領域に前記複数のデータ線と複数の走査線の少なくとも一方に接続される複数の引き出し配線とが配置されてなり、前記引き出し配線は配線幅を広げた幅広部を有することを特徴とする。
【0028】
本発明のかかる構成によれば、引き出し配線は配線幅を広げた幅広部を有しているため、未硬化のシール材が画素領域に流出するのをせき止めることができる。したがって、シール材の流出に起因する表示品位の劣化や信頼性の低下を防ぐことができる。
【0029】
本発明において、前記複数の引き出し配線は、第1導電膜と、第1層間絶縁膜を介して前記第1導電膜に重なるように形成された第2導電膜とからなり、前記第1導電膜と前記第2導電膜のうちの少なくとも一方が前記幅広部を有することが好ましい。
【0030】
本発明のかかる構成によれば、引き出し配線は、第1導電膜と第2導電膜とが積層されているため、一方の基板上のシール材に対向する領域は第1導電膜と第2導電膜が積層された均一な高さを有することになる。従って、一対の基板間のギャップを精度よく制御することができる。また、光硬化性樹脂からなるシール材を硬化させる場合は、引き出し配線の隙間を通って光をシール材に到達させることができるため、シール材を均一に硬化させることができる。
【0031】
本発明において、前記第1導電膜と前記第2導電膜とは層間絶縁膜に形成されたコンタクトホールを介して接続されていることが好ましい。
【0032】
本発明のかかる構成によれば、第1導電膜と第2導電膜が接続されるため、冗長配線構造とすることができる。
【0033】
本発明において、前記コンタクトホールは、平面的にみて前記幅広部に重なるように形成されていることが好ましい。
【0034】
本発明のかかる構成によれば、コンタクトホールの形成箇所には幅広部があるため、たとえアライメントずれがあったとしても断線を防ぐことができる。
【0035】
本発明に係る電気光学装置は、たとえば、光源部と、該光源部から出射された光を前記電気光学装置で光変調した光を投射面に投射する投射手段とを有する投射型表示装置などの電子機器に用いることができる。
【0036】
【発明の実施形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0037】
(第1実施形態)
本発明による電気光学装置の一例として液晶装置の第1実施形態の構成及び動作について図1から図10に基づいて説明する。また、図2から図10においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0038】
(第1実施形態における液晶装置の構成)
図1に本発明の第1実施形態における液晶装置の液晶装置用基板上に設けられた複数の画素や各種配線等の構成を示すブロック図を示す。
【0039】
図1において、ガラス基板、ハードガラス基板、石英基板、シリコン基板等からなる液晶装置用基板10上の画像表示領域には、X方向に複数配列されて各々がY方向に沿って伸びており、画像信号が供給されるデータ線6aと、Y方向に複数配列されて各々がX方向に沿って伸びており、走査信号が供給される走査線3aと、各データ線6aと各走査線3aに接続された画素スイッチング用TFT30と、当該TFT30に接続された画素電極9aとが形成されている。また、図示を省略しているが、液晶装置用基板10上には、蓄積容量のための配線である容量線が、走査線3aに沿ってほぼ平行に形成しても良い。あるいは、容量線は前段あるいは後段の走査線3aを利用して形成される場合もある。
【0040】
図1に示すように、本実施形態における液晶装置100の画素領域を構成するマトリクス状に形成された複数の画素は、画素電極9aを制御するための画素スイッチング用TFT30がマトリクス状に複数形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給される。また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9aを介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板20に形成された対向電極との間で一定期間保持される。液晶装置用基板10及び対向基板20の間に介在する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置100からは画像信号に応じたコントラストを持つ光が出射する。
【0041】
ここで、画像信号S1、S2、…、Snは、駆動LSI(Large Scale Integrated)を液晶装置用基板10上に設けた実装端子102にTAB(Tape Automated Bonding)方式やCOG(Chip On Glass)方式等により実装し、当該実装端子102から延設された第1引き出し配線41を介してデータ線6aに電気的に接続することで、データ線6aに供給される。一方、走査信号G1、G2、…、Gmも同様に駆動LSIを実装端子102に実装し、当該実装端子102から延設された第2引き出し配線42を介して走査線3aに電気的に接続することで、走査線3aに供給される。
【0042】
また、液晶装置100は、液晶装置用基板10と対向基板20を画像表示領域より外側で、シール材52により貼り合わされている。ここで、データ線6aから延設された第1引き出し配線41及び走査線3aから延設された第2引き出し配線42は、シール材52の領域を通過して実装端子102に接続される。更に、シール材52の内側に並行して、画像表示領域を規定するための遮光性の額縁53が設けられる。額縁53は、金属や金属合金あるいは黒色有機膜等の遮光膜により形成され、液晶装置用基板10上に設けても良いし、対向基板20上に設けるようにしても良い。
【0043】
また、液晶装置100は、直流成分による液晶の劣化を防止するために対向基板20の対向電極に対向電極電位を供給して、交流反転駆動を行う必要がある。ICチップを液晶装置用基板10上の実装端子102に実装し、実装端子102から延設された対向電極電位配線24を介して上下導通端子107に対向電極電位が供給されるようにする。これにより、上下導通端子107上に設けられた導電性の導通材106を介して対向基板20の対向電極に対向電極電位を印加することができる。
【0044】
(画素領域の構成)
次に液晶装置用基板10の画像表示領域における構成について、図2及び図3を参照して説明する。
図2は、データ線、走査線、画素電極等が形成された液晶装置用基板10の隣接した画素群の平面図である。図3は、図2のC−C’断面図である。
【0045】
図2及び図3において、各画素は、マトリクス状に複数の透明な画素電極9aと各画素電極9aに接続されたスイッチング素子の一例である画素スイッチング用TFT30とにより構成されている。画素電極9aの縦横の境界に各々沿ってデータ線6a、走査線3a及び容量線3bが設けられており、データ線6aは、第1層間絶縁膜4に形成されたコンタクトホール5aを介してTFT30のアモルファスシリコン膜やポリシリコン膜等からなる半導体層1aのうち後述のソース領域1dに電気的接続されている。画素電極9aは、第1層間絶縁膜4及び第2層間絶縁膜7に形成されたコンタクトホール8を介して薄膜トランジスタ30の半導体層1aのうち後述のドレイン領域1eに電気的接続されている。また、ゲート絶縁膜2を介して半導体層1aのうちのチャネル形成用領域1a’(図2中右下りの斜線の領域)に対向するように走査線3a(ゲート電極)が配置されている。蓄積容量は、画素スイッチング用TFT30の半導体層1aから延設された第1蓄積容量電極1fを一方の電極とし、ゲート絶縁膜2と同時に形成された絶縁膜を誘電体膜とし、走査線3aと同時に形成された容量線3bを他方の電極(第2蓄積容量電極)として構成されている。このような構成を採れば、薄膜で緻密なゲート絶縁膜2を誘電体とすることで、第1蓄積容量電極1fと第2蓄積容量電極3bの重なり面積が小さくても、十分な蓄積容量が得られるため、画素の高開口率化や微細化が容易に実現することができる。
【0046】
画素電極9aの上側には、図3に示すようにラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは例えば、ITO膜(Indium Tin Oxide膜)などの透明導電性薄膜からなる。また配向膜16は例えば、ポリイミド薄膜などの有機薄膜からなる。
【0047】
他方、対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は例えば、ITO膜などの透明導電性薄膜からなる。また配向膜22は、ポリイミド薄膜などの有機薄膜からなる。更に、画素スイッチング用TFT30や液晶のディスクリネーションが発生する領域を覆うように非光透過性の金属膜、金属合金膜、或いは黒色有機膜等により遮光膜23を設けても良い。これにより、コントラスト比の高い画像表示を実現することができる。遮光膜23は液晶装置用基板10に設けるようにしても良い。このような構成を採れば、液晶装置用基板10と対向基板20を貼り合わせる際の精度を考慮する必要がないため、透過率のばらつかない液晶装置100を安定して提供することができる。
【0048】
上記の構成を有する液晶装置用基板10と、対向基板20との間には、シール材52(図1参照)により囲まれた空間に液晶が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜により所定の配向状態を採る。
【0049】
ここで、一般には、半導体層1aのチャネル形成用領域1a’、低濃度ソース領域1b及び低濃度ドレイン領域1c等を形成するアモルファスシリコン膜あるいはポリシリコン膜は、光が入射すると光電変換効果により光電流が発生してしまいTFT30のトランジスタ特性が劣化するが、第1実施形態では、走査線3aを上側から覆うようにデータ線6aがAl(アルミニウム)等の遮光性の金属薄膜から形成されているので、少なくとも半導体層1aのチャネル形成用領域1a’及びソース側LDD(Lightly Doped Drain)領域1b、ドレイン側LDD領域1cへの投射光(即ち、図3で上側からの光)の入射を効果的に防ぐことが出来る。また、TFT30の下側に、層間絶縁膜を介して、少なくとも半導体層1aのチャネル形成用領域1a’及びLDD領域1b、1cを覆うように遮光膜(図示せず)を設ければ戻り光(即ち、図3で下側からの光)の入射を効果的に防ぐことが出来る。
【0050】
(シール材形成領域の構成)
このように構成した液晶装置100において、液晶装置用基板10のシール材52に対向する領域について図4から図7を参照して説明する。
【0051】
図4は、図1の円形領域A内の液晶装置用基板10の拡大平面図であり、データ線6aから延設された第1引き出し配線41を示している。図5は、図4のD−D’に沿った断面図であり、図6は、図4のE−E’に沿った断面図を示している。また、図7は、図1の円形領域B内の液晶装置用基板10の拡大平面図であり、走査線3aから延設された第2引き出し配線42を示している。
【0052】
図4及び図5に示すように、データ線6aから延設された第1引き出し配線41は、シール材52に対向する部分は、それぞれ走査線3aと同一工程で形成された第1導電膜3cと、第1層間絶縁膜4を介してデータ線6aと同一工程で形成された第2導電膜6bとからの2層構造になっている。第1導電膜3cと第2導電膜6bとは第1層間絶縁膜4に形成した複数のコンタクトホール5bを介して複数箇所で電気的に接続して冗長配線構造としても良い。このように冗長配線構造とすることにより、第1引き出し配線41は、ギャップ材56含有のシール材52が対向配置されていても、断線を防ぐことができる。
【0053】
また、第1導電膜3c及び第2導電膜6bを電気的に接続しないようにし、第1層間絶縁膜4を誘電体として容量を形成するようにしても良い。このような構成を採れば、データ線6aと画素電極9aとのカップリング容量による電位変動を低減することができ、ムラやクロストーク等の表示品位の劣化のない液晶装置100を提供できる。
【0054】
さらに第1実施形態では、図4に示されるように、第1引き出し配線41を構成する第1導電膜3cと第2導電膜6bのうちの少なくとも一方の導電膜は、線幅を広げた幅広部45を有し、この幅広部45は配線幅方向に対して隣接する配線との短絡を防止するために1μm以上の間隔をおいて形成されている。
【0055】
図6に示すように、幅広部45は第2導電膜6bを部分的に突出することにより、隣接する引き出し配線41との隙間でシール材52が流れ出すのを防ぐためのストッパーを形成する。これにより、シール材52が遮光性の額縁53が形成される領域まで達することがないので、確実に光照射により硬化する事ができる。仮にシール材52の形成領域に遮光性の金属等が一面に形成されていたとすると、シール材52の形成領域には光が透過されず、シール材52を硬化させることができない。その場合、熱硬化性のシール材を利用すれば良いが、熱硬化性のシール材の場合には硬化時の熱に対して基板に歪みが発生するおそれがある。従って、光硬化性樹脂によりシール材を硬化させたほうが、熱による基板の問題を引き起こさずにすむことになる。本発明のかかる構成によれば、引き出し配線同士の隙間から光を透過させることができるため、光硬化性樹脂を利用してシール材52を確実に硬化させることができる。シール材52は、未硬化になることがないので、液晶層50を汚染することがなくなり、画質表示品位の劣化を防ぐことができる。
【0056】
このように第1導電膜3cと第2導電膜6bのうちの少なくとも一方に、幅広部45を設けることにより、第1引き出し配線41上に塗布された未硬化のシール材は、たとえ複数の画素300がマトリクス状に形成された画素領域に流出しようとしても幅広部45でせき止めることができる。それ故、シール材52の形成位置を所定の範囲内に留めることができ、またシール材52の流出に起因する表示品位の低下や信頼性の低下を防ぐことができる。また幅広部45は、第2導電膜6bに複数形成すれば、未硬化のシール材52が流出するのを防ぐためにさらに効果的である。しかも、第1引き出し配線41の幅広部45は、第2導電膜6bに等間隔に複数形成すれば、シール材52を塗布する際に、第1引き出し配線の幅広部45のいくつ分に相当する量のシール材52を塗布したかが容易に認識できる。
【0057】
さらに、第1引き出し配線41の幅広部45は、コンタクトホール5bの形成位置に対応して形成すると良い。つまり、コンタクトホール5bは平面的にみて幅広部45に重なるように形成すればよい。このような構成にすれば、第2導電膜6bをパターニング形成する際にアライメントずれがあったとしても、第1導電膜3cが誤ってエッチングされて断線することを防ぐことができる。
【0058】
次に図7において、走査線3aから延設された第2引き出し配線42について説明する。構成や効果においては、上記で説明した第1引き出し配線41と何ら変わらないので説明を省く。第2引き出し配線42は、少なくともシール材52が形成されている領域では、第1引き出し配線41と同様に、第1導電膜3c及び第2導電膜6bから構成される。第1導電膜3cと第2導電膜6bは、第1層間絶縁膜4を開孔して形成されるコンタクトホール5bにおいて、電気的に接続すると良い。このような冗長配線構造で第2引き出し配線42を形成すれば、ギャップ材56含有のシール材52が対向配置されていても、断線を防ぐことができる。
【0059】
また、図7に示すように第1導電膜3cを使って幅広部45’を形成しても良い。このような構成を採っても、幅広部45’において、シール材52が流れ出すのを防ぐためのストッパーとして機能する。3次元構造は図5,図6に示した構造とほぼ同じになることは言うまでもない。
【0060】
以上述べたように、第1引き出し配線41及び第2引き出し配線42に設けられる幅広部は、第1導電膜3cおよび第2導電膜6bの少なくとも一方で形成するようにする。また、第1導電膜3c及び第2導電膜6bに加えて更に別の導電膜を付加して、3層以上の導電膜から成る引き出し配線を形成しても良い。言うなれば、液晶装置用基板10上に形成される全ての導電膜を第1引き出し配線41及び第2引き出し配線42用の導電膜として用いることが可能である。このような構成を採れば、冗長配線構造としての効果が更に高められ、ギャップ材56による断線を確実に防止することができる。
【0061】
なお、第1引き出し配線41及び第2引き出し配線42の幅広部45及び45’は、少なくともシール材52の形成領域のうち画素300にできるだけ近い側に形成すればよい。すなわち、対向基板20の周辺には額縁53が形成され、かつ対向基板20から紫外線を照射してシール材52を光硬化させる場合には、未硬化のシール材52が画素300が形成された領域に流出していなくても、額縁53に重なる領域に流出してしまうおそれがある。その場合、額縁53は遮光性を有するため、額縁53に重なる領域には光が侵入されず、その結果額縁領域に流出したシール材52は硬化されないことになる。そのため、シール材52の流出による画素300が形成された領域への影響が大きいため、画素300に近い側に幅広部45及び45’を設ければ、額縁53方向へのシール材52の流出を防ぐために効果的である。
【0062】
さらに、第1実施形態では、幅広部45及び45’を所定の等間隔で形成した場合、対向基板端20’を基準位置として、そこから例えば500μmの位置に相当する幅広部には「500」と指標44が記されている。このような指標44は、データ線6aを形成する膜や走査線3aを形成する膜と同時にパターニング形成されている。このような構成によれば、シール材52を塗布する際には、指標44を目安にシール材52の塗布範囲を認識できるため、シール材52の流出検査を効率的に実施でき、被害を未然に防ぐことができる。
【0063】
尚、第1実施形態では、第1引き出し配線41および第2引き出し配線42の幅Lと、隣り合う引き出し配線との間の間隔Sはほぼ等しくなるように設定されている。このように配線幅Lと配線間隔Sをほぼ等しくすることにより、配線間の短絡を防ぐことができるとともに配線間から光を十分にシール材52に取り込むことができるため、シール材の硬化に効果的である。仮に、隣り合う引き出し配線の隙間の間隔が狭くなり過ぎると、光が侵入する領域が狭くなり、その結果、シール材52の硬化が十分に行えないことになる。また、隣接する引き出し配線の間隔が広すぎると、例えばシール材52に含まれるギャップ材56が引き出し配線間に挟まってしまうことになり、ギャップを精度良く制御することができなくなってしまう。従ってシール材52の硬化に支障がない程度に隙間を設けることは必要である。
【0064】
このように、データ線6aの延長線上のシール材52に対向する領域に形成された第1引き出し配線41、走査線3aの延長線上のシール材52に対向する領域に形成された第2引き出し配線42は、それぞれ第1導電膜3cと第2導電膜6bとの2層構造になっているため、周囲より1段高く対向基板20に向けて突出し、且つ隣り合う配線とは所定の間隔を介して並んでいる。このため、これらの第1導電膜3cと第2導電膜6bは全体として均一に突出することになり、液晶装置用基板10と対向基板20との間の精度の高いギャップ制御として機能することができる。
【0065】
また、本第1実施例の第1引き出し配線41から突出させる幅広部45および第2引き出し配線42から突出させる幅広部45’は平面的に見て正方形や長方形、多角形であっても良いし、円形でも構わない。
【0066】
(液晶装置用基板の製造方法)
以上のような構成を持つ液晶装置100において、第1引き出し配線41および第2引き出し配線42は、スイッチング素子であるTFT30、走査線3a、およびデータ線6aの製造工程を利用して形成される。これらの製造方法を図8から図10を参照して説明する。図8から図10は本実施形態の液晶装置用基板の製造方法を示す工程断面図であり、いずれの図においても、その左側部分には図2のC−C′線における断面(画素スイッチング用TFT30の断面、以下画素TFT部を称す)、図8から図10の中央部は図4のD−D′線における断面(シール材52に対向する領域の引き出し配線、以下引き出し配線部と称す。)、図8から図10の右側部は図4のE−E′線における断面(シール材52に対向する領域の引き出し配線部)を示してある。
【0067】
まず、図8(A)に示すように、無アルカリガラス基板、石英基板、シリコン基板等からなる液晶装置用基板10の表面全体に直接、あるいは液晶装置用基板10の表面全体に、減圧CVD(Chemical Vapor Deposition)法などにより厚さが約50nm〜約200nm、好ましくは約100nmのアモルファスシリコン膜あるいはポリシリコン膜からなる半導体膜1を形成した後、それをフォトリソグラフィ技術を用いて、図8(B)に示すように、パターニングし、画素TFT部に島状の半導体層1a(能動層)を形成する。これに対して、引き出し配線部は半導体膜1を完全に除去する。
【0068】
次に、図8(C)に示すように、熱酸化法などにより半導体層1aの表面に厚さが約60nm〜約150nmのゲート絶縁膜2を形成する。その結果、半導体膜1aの厚さは、約30nm〜約150nm、好ましくは35nm〜約45nmとなる。尚、ゲート絶縁膜2はCVD法によりシリコン酸化膜やシリコン窒化膜を直接形成しても良い。
【0069】
次に、図8(D)に示すように、ポリシリコン膜3をスパッタ法等で液晶装置用基板10全面に形成した後、それをフォトリソグラフィ技術を用いて、図8(E)に示すように、パターニングし、画素TFT部のゲート電極(走査線)3aおよび容量線3bを形成する。これに対して、シール材に対向する引き出し配線領域にはポリシリコン膜からなる第1導電膜3cを形成する。尚、ゲート電極(走査線)3a、容量線3bおよび第1導電膜3cを構成する導電膜は、W(タングステン)、Mo(モリブデン)、Ta(タンタル)、Al(アルミニウム)、Cu(銅)、Ti(チタニウム)等の低抵抗な金属や金属合金膜で形成しても良い。
【0070】
次に、図8(F)に示すように、画素スイッチング用TFT30をnチャネルTFTにするには、ゲート電極3aをマスクとして、約0.1×1013/cm2〜約10×1013/cm2のドーズ量で低濃度の不純物イオン80(リンイオン等)の打ち込みを行い、画素TFT部には、ゲート電極3aに対して自己整合的に低濃度のソース領域1b、および低濃度のドレイン領域1cを形成する。ここで、ゲート電極3aの真下の不純物イオン80が導入されなかった部分はチャネル領域1a’となり、容量線(第2蓄積容量電極)3bの真下は第1蓄積容量電極1fとなる。
【0071】
次に、図8(G)に示すように、画素TFT部では、ゲート電極3aより幅の広いレジストマスク82を形成して高濃度の不純物イオン81(リンイオン等)を約0.1×1015/cm2〜約10×1015/cm2のドーズ量で打ち込み、高濃度のソース領域1dおよびドレイン領域1eを形成する。このように、画素スイッチング用TFT30をLDD(Lightly Doped Drain)構造とすることにより、チャネル領域1a’との接合領域での電界集中を緩和し、TFT30がオフ時におけるリーク電流を大幅に低減することができる。
【0072】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極3aより幅の広いレジストマスク82を形成した状態で高濃度の不純物(リンイオン等)を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極3aの上に高濃度の不純物(リンイオン等)を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもとよいことは勿論である。尚、画素スイッチング用TFT30は、pチャネルTFTでも良いことは言うまでもない。
【0073】
また、このようにしてイオン打ち込みを行った際には、ゲート電極3aとして形成されていたポリシリコン膜と、シール材52に対向する領域の第1導電膜3cとして形成されていたポリシリコン膜にも不純物が導入されて更に導電化することになる。
【0074】
ところで、図示を省略するが、画素スイッチング用TFT30を制御するための周辺回路を液晶装置基板10上に集積することも可能である。この場合、nチャネルTFTおよびpチャネルTFTから成る相補型トランジスタを構成する必要がある。そこで、pチャネルTFTを形成するために、画素領域およびnチャネルTFTをレジストで被覆保護して、ゲート電極をマスクとして、約0.1×1015/cm2〜約10×1015/cm2のドーズ量でボロンイオンを打ち込むことにより、自己整合的にpチャネルTFTのソース・ドレイン領域を形成する。なお、nチャネル型TFTの形成時と同様に、ゲート電極をマスクとして、約0.1×1013/cm2〜約10×1013/cm2のドーズ量で低濃度の不純物(ボロンイオン等)を導入して、半導体層1aに低濃度領域を形成した後、ゲート電極より幅の広いマスクを形成して高濃度の不純物(ボロンイオン等)を約0.1×1015/cm2〜約10×1015/cm2のドーズ量で打ち込み、LDD構造のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極3aより幅の広いマスクを形成した状態で高濃度の不純物(ボロンイオン等)を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、相補型トランジスタの形成が可能になり、周辺回路を液晶装置用基板10上に同時に形成することが可能となる。
【0075】
次に、図9(A)に示すように、ゲート電極3aおよび第1導電膜3cの表面側に、CVD法などによりたとえば800℃程度の温度条件下で厚さが約500nm〜約1500nmのNSG膜(ボロンやリンを含まないシリケートガラス膜)などからなる第1層間絶縁膜4を形成した後、図9(B)に示すように、画素TFT部においては、フォトリソグラフィ技術を用いて、第1層間絶縁膜4のうち、ソース領域1dに対応する部分にコンタクトホール5aを形成する。また、シール材に対向する領域においては第1導電膜3cに対応する部分に複数のコンタクトホール5bを形成する。
【0076】
次に、図9(C)に示すように、第1層間絶縁膜4の表面側に、ソース電極6aを構成するためのアルミニウム膜6などの低抵抗導電膜をスパッタ法などで形成した後、図9(D)に示すように、フォトリソグラフィ技術を用いて、アルミニウム膜6をパターニングし、画素領域のTFTにおいては、データ線6aの一部としてソース電極6aを形成し、シール材に対向する領域においては第2導電膜6bを形成する。
【0077】
次に、図10(A)に示すように、ソース電極6aおよび第2導電膜6bの表面側に、CVD法などにより例えば500℃程度の低い温度条件下で厚さが約500nm〜約1500nmのPSG膜(ボロンやリンを含むシリケートガラス膜)などからなる第2層間絶縁膜7を形成した後、図10(B)に示すように、画素TFT部は、フォトリソグラフィ技術およびドライエッチング法などを用いて、第1層間絶縁膜4および第2層間絶縁膜7のうち、ドレイン領域1eに対応する部分にコンタクトホール8aを形成する。
【0078】
次に、図10(C)に示すように、第2層間絶縁膜7の表面側に、ドレイン電極を構成するための厚さが約50nm〜約150nmのITO膜9をスパッタ法などで形成した後、図10(D)に示すように、フォトリソグラフィ技術を用いて、ITO膜9をパターニングし、画素TFT部においては画素電極9aを形成する。シール材に対向する領域においては、ITO膜9を完全に除去する。ここで、画素電極9aとしては、ITO膜に限らず、SnOX膜やZnOX膜などの高融点の金属酸化物などからなる透明電極材料を使用することも可能であり、これらの材料であれば、コンタクトホール8内でのステップカバレージも実用に耐えるものである。
【0079】
このようにして、画素スイッチング用TFT30、走査線3a、およびデータ線6aを形成する工程を兼用して引き出し配線の第1導電膜3cおよび第2導電膜6bを形成できるため、第1引き出し配線41および第2引き出し配線42を形成するための新たな工程を避けることができる。
【0080】
尚、画素スイッチング用TFT30の構成を、一つのゲート電極3aから成るシングルゲート構造としたが、二つ以上のゲート電極から構成しても良い。このような構成を採れば、更に、TFT30がオフ時のリーク電流を低減でき、高いコントラスト比を有する液晶装置を提供できる。
【0081】
また、第1実施形態では、一例として、画素スイッチング用TFT30がトップゲート構造を有する液晶装置を説明してきたが、本発明では、ゲート電極3aが半導体層1aと液晶装置用基板10の間に形成される逆スタガ構造等のボトムゲート構造の画素スイッチング用TFTを有する液晶装置にも適用できる。
【0082】
(第2実施形態)
次に、本発明の第2実施形態について図11に基づいて説明する。
【0083】
図11は、図4で説明した第1実施形態の第1引き出し配線41の変形例であり、隣接する配線間で幅広部45の形成される位置が異なり、その他の構成は同じである。尚、図11において、図1から図10に示した第1実施形態と同じ構成要素には同じ参照符号を付し、また第1実施形態と異なる構成のみを説明する。また、図11においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。更に、本第2実施例は、図7で示した第2引き出し配線に適用しても、何ら問題はない。
【0084】
図11に示すように、第2実施形態では少なくともシール材52が塗布される領域において、隣接する第1引き出し配線41間で、幅広部45を互い違いに設けるように構成する。すなわち、幅広部45は第1導電膜3cおよび第2導電膜6bの少なくとも一方の導電膜を部分的に突出することにより、隣接する第1引き出し配線41との隙間でシール材52が流れ出すのを防ぐためのストッパーを、隣接する第1引き出し配線41間で互いにずらして形成する。これにより、シール材52が遮光性の額縁53が形成される領域まで達することがないので、確実に光照射により硬化する事ができる。本発明のかかる構成によれば、引き出し配線同士の隙間から光を透過させることができるため、光硬化性樹脂を利用してシール材52を確実に硬化させることができる。シール材52は、未硬化になることがないので、液晶を汚染することがなくなり、画質表示品位の劣化を防ぐことができる。また、隣接する第1引き出し配線41間同士で幅広部45が互いに重なることがないので、第1引き出し配線41間同士の短絡を大幅に低減できるだけでなく、液晶装置に液晶を容易に封入することができる利点がある。尚、隣接する第1引き出し配線41間同士で幅広部45をずらす方法としては、図11に示すように隣接する第1引き出し配線41を奇数列と偶数列でずらしても良いし、隣接する引き出し配線41を3ライン以上で1グループとしてずらすようにしても良い。
【0085】
また、本第2実施例の第1引き出し配線41から突出させる幅広部45は、平面的にみて正方形や長方形、多角形であっても良いし円形でも構わない。
【0086】
(第3実施形態)
次に、本発明の第3実施形態について図12に基づいて説明する。
【0087】
図12は、図4で説明した第1実施形態の第1引き出し配線41の変形例であり、幅広部の形が異なり、その他の構成は同じである。尚、図12において、図1から図10に示した第1実施形態と同じ構成要素には同じ参照符号を付し、また第1実施形態と異なる構成のみを説明する。また、図12においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。更に、本第3実施例は、図7で示した第2引き出し配線に適用しても、何ら問題はない。
【0088】
図12に示すように、第3実施形態では少なくともシール材52が塗布される領域において、第1引き出し配線41を構成する第1導電膜3cおよび第2導電膜6bの少なくともどちらかのの導電膜が、配線側面の一方を突出させて、幅広部46を設けるように構成する。すなわち、幅広部46は第1導電膜3cおよび第2導電膜6bの少なくとも一方の導電膜を部分的に突出することにより、隣接する第1引き出し配線41との隙間でシール材52が流れ出すのを防ぐためのストッパーを形成する。これにより、シール材52が遮光性の額縁53が形成される領域まで達することがないので、確実に光照射により硬化する事ができる。本発明のかかる構成によれば、第1引き出し配線41同士の隙間から光を透過させることができるため、光硬化性樹脂を利用してシール材52を確実に硬化させることができる。シール材52は、未硬化になることがないので、液晶を汚染することがなくなり、画質表示品位の劣化を防ぐことができる。また、このような構成を採っても、第1引き出し配線41間同士の短絡を大幅に低減できる。
【0089】
また、本第3実施例の引き出し配線41から突出させる幅広部46は、平面的にみて正方形や長方形、多角形であっても良いし円形でも構わない。
【0090】
(第4実施形態)
次に、本発明の第4実施形態について図13から図17に基づいて説明する。
【0091】
図13は、第4実施形態の液晶装置の構成を示すブロック図であり、画素のスイッチング用TFTを制御するための画像信号をデータ線を介して供給するデータ線駆動回路やサンプリング回路と、走査信号を走査線を介して供給する走査線駆動回路等の周辺回路が、画素と同一基板上に内蔵されている点が、第1実施例と異なる。図14は、第4実施形態の一例としての液晶装置の平面図であり、図15は図14におけるH−H’線に沿った断面図を示している。
【0092】
また、図16は図14のFで囲った領域を拡大した平面図であり、図17は図14のGで囲った領域を拡大した平面図を示している。
【0093】
(第4実施形態における液晶装置の構成)
図13において、液晶装置100は、例えば石英基板、ハードガラス基板、シリコン基板等からなる液晶装置用基板10を備えている。液晶装置用基板10上には、マトリクス状に設けられた複数の画素電極9aと、X方向に複数配列されており夫々がY方向に沿って伸びるデータ線6aと、Y方向に複数配列されており夫々がX方向に沿って伸びる走査線3aと、各データ線6aと画素電極9aとの間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線3aを介して夫々供給される走査信号に応じて夫々制御するスイッチング素子の一例としての複数の画素スイッチング用TFT30とが形成されている。また液晶装置用基板10上には、各画素単位毎に蓄積容量70を形成するための配線である容量線3b(第2蓄積容量電極)が、走査線3aとほぼ平行に形成されている。
【0094】
更に、液晶装置用基板10上には、データ線6aに画像信号を供給するためのデータ線駆動回路101およびサンプリング回路301と、走査線3aに走査信号を供給するための走査線駆動回路102が形成される。また、データ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージ回路201が形成されている。
【0095】
走査線駆動回路104はシフトレジスタ回路やバッファ回路等から構成され、外部制御回路から実装端子102を介して供給される正電源VDDY、負電源VSSY、基準クロック信号CLYAおよびその反転信号CLYB、スタート信号DY等に基づいて、所定タイミングで走査線3aに走査信号をG1,G2,…,Gmの順に順次供給する。また、走査線3aから延設されて走査線駆動回路104へ至るまでの間にシール材が形成される領域は、上述した第1から第3実施形態で説明した第2引き出し配線42を適用すると良い。
【0096】
データ線駆動回路101はシフトレジスタ回路や波形制御回路およびバッファ回路等から構成され、外部制御回路から実装端子102を介して供給される正電源VDDX、負電源VSSX、基準クロック信号CLXAおよびその反転信号CLXB、スタート信号DX等に基づいて、走査線駆動回路104が走査信号を印加するタイミングに合わせて、データ線6a毎にサンプリング回路駆動信号をサンプリング回路301にサンプリング回路駆動信号線306を介して所定タイミングで順次供給する。
【0097】
サンプリング回路301は、外部制御回路から実装端子102を介して供給される画像信号をデータ線駆動回路101からの出力信号のタイミングに合わせて順次あるいは複数同時に選択され、画像信号をデータ線6aにS1,S2,…,Snの順に供給する働きをする。本第4実施形態では、一例として6相に展開されて周波数を低減した画像信号VID1〜VID6を画像信号線304および中継配線305を介してサンプリング回路301に供給するように構成されている。このように、画像信号を相展開することにより、ドット周波数の高い表示モードに対しても、画質品位を低下させることのない液晶装置を提供できる。また、画像信号の相展開数に応じて、画像信号線304が必要であることは言うまでもない。ここで、サンプリング回路301を画像表示領域を規定するための額縁53領域内に形成することで、液晶装置用基板10上の周辺回路形成領域の小型化を実現している。そこで、データ線駆動回路101から延設されるサンプリング回路駆動信号線306および画像信号線304から延設される中継配線305がシール領域を通過する際には、上述した本発明の第1から第3実施形態の第1引き出し配線41を適用すると良い。
【0098】
次に、プリチャージ回路201について説明する。データ線6aの一方側にはデータ線駆動回路101が設けられているが、プリチャージ回路201は、データ線6aの他方側に、各データ線6a毎に備えている。プリチャージ回路201のソース電極またはドレイン電極はプリチャージ信号線204に接続されている。プリチャージ回路201のゲート電極はプリチャージ回路駆動信号線206に接続されている。各データ線6aへの画像信号S1、S2、…、Snの供給に先行して、プリチャージ回路駆動信号NRGの供給に応じて、プリチャージ信号線204から供給されるプリチャージ信号NRS、好ましくは中間階調レベルのプリチャージ信号NRSが各データ線6aに供給される。
【0099】
プリチャージ信号線204には、配線インピータンスを低くして、書き込み能力を駆動するために、データ線駆動回路101の負電源VSSXから延設された定電位線71の間で付加容量71を形成すると良い。尚、この定電位線71は、各画素に付加される蓄積容量70を形成するための容量線3bと共通の配線であっても構わない。また、定電位配線71はデータ線駆動回路101の電源だけでなく走査線駆動回路104の電源等の定電位配線でも構わないし、対向電極電位配線24でも良い。このような構成を採れば、専用の実装端子および供給配線を削減できるので、液晶装置100の小型化が実現できる。
【0100】
更に、液晶装置用基板10上には対向基板に対向電極電位LCCOMを供給するための上下導通端子107が設けられている。上下導通端子107へは、外部制御回路から供給される対向電極電位LCCOMを実装端子102および対向電極電位配線24を介して供給される。上下導通端子107は、図13に示すように何カ所かに設けても良い。この際、上下導通端子107から延設された対向電極電位配線24は、額縁53が形成された領域を走査線3aを層間絶縁膜を介して重畳するように配設することにより、スペースの有効利用が図れ、液晶装置100の小型化が実現できる。また、シール材を形成する領域には、対向電極電位配線24を格子状に形成するように第3引き出し配線43を形成するようにすると良い。
【0101】
次に、図13で示した第4実施形態の液晶装置を更に詳細に説明する。図14は、液晶装置用基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図14は、対向基板20を含めて示す図13のH−H’断面図である。
【0102】
図14および図15において、液晶装置用基板10上は、画像表示領域を規定するための額縁53が設けられており、当該額縁53領域の外側で対向基板20と液晶装置用基板10を貼り合わせるためのシール材52の領域が設けられる。シール材52の領域は、液晶が流れ出ないように額縁53領域の外側を囲むように形成され、その一部に液晶を封入するための封入孔54が設けられている。この封入孔54の近傍に液晶を真空下で滴下し、大気開放することで、液晶を液晶装置100内に封入する。液晶を封入して液晶層50を形成した後は、モールド材55により封止孔54を塞ぐ。また、シール材52の外側の領域には、データ線駆動回路101及び実装端子102が液晶装置用基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。走査線3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでも良いことは言うまでもない。また、データ線駆動回路101を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線6aを櫛歯状に駆動するようにすれば、データ線駆動回路101の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更に液晶装置用基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路104間をつなぐための複数の接続配線105が設けられており、更に、額縁53の下にサンプリング回路301およびプリチャージ回路201が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、液晶装置用基板10と対向基板20との間で電気的導通をとるための上下導通端子107および上下導通材106が設けられている。そして、図15に示すように、図14に示したシール材52とほぼ同じ輪郭を持つ対向基板20が当該シール材52により液晶装置用基板10に固着されている。
【0103】
次に、図14のFで囲った領域およびGで囲った領域を各々拡大して、更に詳細に説明する。
【0104】
図16に示すように、Fを拡大した領域は、データ線駆動回路101から出力されるサンプリング回路駆動信号線306および画像信号線304からサンプリング回路301までを中継接続するための中継配線305は、シール材52が塗布されたシール領域において、本発明の第1実施例を用いた第1引き出し配線41を用いている。すなわち、走査線3aと同一工程で形成される第1導電膜3cと、データ線6aと同一工程で形成される第2導電膜6bをコンタクトホール5bで接続することにより、2重配線を形成する。これにより、シール材52に含有されたギャップ材によって、第1引き出し配線41が断線する確率が大幅に低減する。またこの際、シール領域において、サンプリング回路駆動信号線306と中継配線305に電気的に接続される第1引き出し配線41は、その配線幅と隣接する配線間の距離が、ほぼ1対1になるように形成し、均一で精度の高いギャップ制御とシール材52を硬化させるための光透過領域形成を同時に達成できるようにする。更に、容量線3bに定電位を供給するための定電位配線71をサンプリング回路駆動信号線306および中継配線305に隣接して設けても良い。この場合も、シール領域における配線は、第1引き出し配線と同様な構成で形成すると良い。
【0105】
同様に、走査線駆動回路104から画像表示領域に延設される走査線3bも、シール領域では、第1導電膜3cおよび第2導電膜6bからなる第2引き出し配線42を適用すると良い。また、上下導通端子107から延設された対向電極電位配線24やプリチャージ回路駆動信号線206がシール領域を通過する場合も第2引き出し配線42を用いるようにする。この場合、走査線3aとその他の配線が少なくともシール領域を通過する部分においては、配線幅および隣接する配線間の距離をほぼ1対1になるようにすると良い。
【0106】
このように、データ線6aの一方側に形成されたデータ線駆動回路101からの第1引き出し配線41と、走査線3aの一方側に形成された走査駆動回路104からの第2引き出し配線42が形成することにより、液晶装置用基板100のシール材52が形成される領域の高さが全体に均一となり、安定したギャップを提供することができ、また均一にシール材52を硬化させることができる。
【0107】
更に、額縁53領域には、サンプリング回路301や、定電位配線71、対向電極電位配線24、プリチャージ回路駆動信号線206等の各種配線を設けることにより、従来デッドスペースだった領域の有効利用を図ることが可能となり、小型の液晶装置を実現することができる。また、画像表示領域を形成する画素300の周囲には、ダミー画素300’を設けても良い。これにより、画像表示領域外周において、液晶が電界によって不安定な挙動を示す領域を取り除き、コントラスト比の高い液晶装置を提供することができる。
【0108】
次に、図17に示すようにGを拡大した領域は、対向電極電位配線24が画像表示領域を囲うように配線され、シール領域において短冊状に第3引き出し配線43を形成する。このように、短冊状に配線を形成することにより、対向電極電位配線を低抵抗化し、且つギャップ制御とシール材52の硬化を実現することができる。第3引き出し配線43は、第1実施形態で説明した第1引き出し配線41と構造および形成工程はほぼ同様である。すなわち、第3引き出し配線43は、走査線3aと同一工程で形成される第1導電膜3cおよびデータ線6aと同一工程で形成される第2導電膜6bから成り、コンタクトホール5bで接続することにより、2重配線を形成する。この際、第3引き出し配線43は、隣接する配線間の幅広部で接続して格子状にすることにより、更に低抵抗化することができる。
【0109】
また、第3引き出し配線43は、その配線幅および隣接する配線間の距離をほぼ1対1になるようにすると良い。更に図16で示した、第1引き出し配線41と配線幅および配線間の距離をほぼ同一に形成すれば、ギャップ制御が更に安定化する利点がある。
【0110】
更に、額縁53領域には、プリチャージ回路201や、定電位配線71、対向電極電位配線24、プリチャージ信号線204等の各種配線を設けることにより、従来デッドスペースだった領域の有効利用を図ることが可能となり、小型の液晶装置を実現することができる。また、定電位配線71を対向電極とし、プリチャージ信号線204との間で付加容量205を形成することにより、プリチャージ信号線のインピータンスを低減し、プリチャージ信号を書き込む際の駆動能力を大幅に高めることができる。
【0111】
また、第4実施形態における液晶装置100の液晶装置用基板10上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【0112】
以上、本発明の第1から第4実施形態で説明した液晶装置100は、少なくともシール領域においては、第1導電膜3cおよび第2導電膜6bから成る引き出し配線を有しているため、均一で精度の高いギャップ制御が実現できる。また、第1引き出し配線41、第2引き出し配線42、第3引き出し配線43のうち少なくとも一方は配線幅を広げた幅広部を有するように構成する。これにより、シール材による液晶の汚染を防止することができる。
【0113】
更に、対向基板20の投射光が入射する側及び液晶装置用基板10の出射光が出射する側には各々、例えば、TN(Twisted Nematic)モード、 STN(スーパーTN)モード、D−STN(ダブル−STN)モード、VA(Vertical Aligned)、PDLC(Polymer Dispersed Liqued Crystal)等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向および位置に配置される。
【0114】
尚、上述の実施の形態は、画素のスイッチング素子として薄膜トランジスタを用いた構成について説明したが、本発明はこのような構成に限るものではない。例えば、単純マトリックス型の液晶装置、あるいは薄膜トランジスタ以外のスイッチング素子を有する電気光学装置において、画像表示領域から基板の周辺に引き出された引き出し配線上にシール材が形成される構成において、引き出し配線に幅広部を設けることにより、シール材の流出を防止することができる。また、引き出し配線は、少なくとも第1及び第2の導電膜との2層構造とし、周囲よりも高くなるように構成すれば、ギャップ制御のために効果的である。
【0115】
また、本発明は液晶ではなく有機EL(Electric Luminescence)ディスプレイやプラズマディスプレイ等の自発光材料等の電気光学物質を用いた電気光学装置にも適用できることは言うまでもない。
【0116】
(電子機器)
次に、以上詳細に説明した本実施形態における液晶装置を備えた電子機器の実施の形態について図18から図20を参照して説明する。
【0117】
先ず図18に、本実施形態の液晶装置を備えた電子機器の概略構成を示す。
【0118】
図18において、電子機器は、表示情報出力源1000、表示情報処理回路1002、駆動回路1004、液晶装置100、クロック発生回路1008並びに電源回路1010を備えて構成されている。表示情報出力源1000は、ROM(Read Only Memory)、RAM(Random Access Memory)、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路1008からのクロック信号CLに基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路1002に出力する。表示情報処理回路1002は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号CLに基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLと共に駆動回路1004に出力する。駆動回路1004は、液晶装置100を駆動する。電源回路1010は、上述の各回路に所定電源を供給する。尚、液晶装置100を構成する液晶装置用基板の上に、駆動回路1004を搭載してもよく、これに加えて表示情報処理回路1002を搭載してもよい。
【0119】
次に図19および図20に、このように構成された電子機器の具体例を夫々示す。
【0120】
図19において、電子機器の一例たる液晶プロジェクタ1100は、上述した駆動回路1004が液晶装置用基板上に搭載された液晶装置100を含む液晶モジュールを3個用意し、夫々RGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロイックミラー1108によって、RGBの3原色に対応する光成分R、G、Bに分けられ、各色に対応するライトバルブ100R、100G及び100Bに夫々導かれる。この際特にB光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bにより夫々変調された3原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
【0121】
本実施形態では特に、液晶装置用基板と対向基板が、シール材にて確実に硬化されているため、液晶プロジェクタのような強い光源を用いる電子機器であっても、シール材が液晶層に溶け出す心配がない。これにより、液晶層が汚染されることにより生じるムラ等の表示品位の劣化を防ぐことができる。
【0122】
また、3枚のライトバルブ100R、100G、100Bを構成する各々の液晶装置の明視方向を合わせることにより、色ムラの発生やコントラスト比の低下を抑制することができる。そこで液晶としてTN液晶を用いる場合には、ライトバルブ100Gのみ他のライトバルブ100R及び100Bと液晶の明視方向が画像表示領域に対して左右反転にする必要がある。ここで、本実施形態の液晶装置を備えたライトバルブを用いれば、TN液晶が右回りであっても、左回りであっても画素の開口形状が左右でほぼ同じになるため、液晶のディスクリネーションが発生したとしても、同じように認識される。これにより、液晶の回転方向が違うライトバルブ100Gと100R及び100Bをプリズム等により合成した際に、表示画像で色ムラやコントラスト比の低下を招くことがないため、高品位な液晶プロジェクタを実現できる。
【0123】
図20において、電子機器の他の例たるマルチメディア対応のノート型のパーソナルコンピュータ(PC)1200は、上述した液晶装置100がトップカバーケース内に備えられており、更にCPU、メモリ、モデム等を収容すると共にキーボード1202が組み込まれた本体1204を備えている。
【0124】
以上図19および図20を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション(EWS)、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが図18に示した電子機器の例として挙げられる。
【0125】
以上説明したように、本実施形態によれば、比較的簡単な構成を用いることにより、画素が微細化しても工程歩留まりや画素開口率の低下を招かない液晶装置及び当該液晶装置を備えた各種の電子機器を実現できる。
【0126】
【発明の効果】
以上説明したように、本発明に係る液晶装置では、液晶装置用基板のシール材に対向する領域に配置される配線が、配線幅を広げた幅広部を有する。従って、この配線の上に塗布された未硬化のシール材は、たとえば画素領域の側に流出しようとしても幅広部で所定の位置でせき止められる。それ故、シール材の形成領域を所定の範囲内に設定することができ、シール材の流出に起因する表示品位の低下や信頼性の低下は発生しない。
【図面の簡単な説明】
【図1】本発明の第1実施形態の液晶装置の構成を示すブロック図である。
【図2】本実施形態の隣接した画素群の平面図である。
【図3】図2のC−C’の断面図である。
【図4】図1のAで示す領域の拡大図である。
【図5】図4のD−D’線に沿った断面図である。
【図6】図4のE−E’線に沿った断面図である。
【図7】図1のBで示す領域の拡大図である。
【図8】本実施形態の製造方法を示す工程断面図である。
【図9】図8に続いて行う工程を示す工程断面図である。
【図10】図9に続いて行う工程を示す工程断面図である。
【図11】第2実施形態の各引き出し配線を示した拡大図である。
【図12】第3実施形態の各引き出し配線を示した拡大図である。
【図13】本発明の第4実施形態の液晶装置の構成を示すブロック図である。
【図14】本発明の第4実施形態の液晶装置を示す平面図である。
【図15】図14のH−H’線に沿った断面図である。
【図16】図14のFで示す領域の拡大図である。
【図17】図14のGで示す領域の拡大図である。
【図18】本発明による電子機器の実施形態の概略構成を示すブロック図である。
【図19】電子機器の一例としての投射型プロジェクタを示す断面図である。
【図20】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【符号の説明】
1 … 半導体膜
1a… 半導体層
1a’… チャネル領域
1b … 低濃度ソース領域(ソース側LDD領域)
1c … 低濃度ドレイン領域(ドレイン側LDD領域)
1d … 高濃度ソース領域
1e … 高濃度ドレイン領域
2 … ゲート絶縁膜
3 … ポリシリコン膜
3a … 走査線(ゲート電極)
3b … 容量線
3c … 第1導電膜
4 … 第1層間絶縁膜
5a … コンタクトホール
5b … コンタクトホール
6 … アルミニウム膜
6a … 第2導電膜
7 … 第2層間絶縁膜
8 … コンタクトホール
9 … ITO膜
9a … 画素電極
9a’… 画素電極端
10 … 液晶装置用基板
10’… 液晶装置用基板端
16 … 配向膜
20 … 対向基板
20’… 対向基板端
21 … 対向電極
22 … 配向膜
23 … 遮光膜
24 … 対向電極電位配線
30 … 画素スイッチング用TFT
41 … 第1引き出し配線
42 … 第2引き出し配線
43 … 第3引き出し配線
44 … 指標
45、45’、46 … 幅広部
50 … 液晶層
52 … シール材
53 … 額縁
54 … 封入孔
55 … モールド材
56 … ギャップ材
70 … 蓄積容量
71 … 定電位線
80 … 低濃度イオン
81 … 高濃度イオン
82 … レジストマスク
100 … 液晶装置
101 … データ線駆動回路
102 … 実装端子
103 … 検査端子
104 … 走査線駆動回路
105 … 接続配線
106 … 上下導通材
107 … 上下導通端子
201 … プリチャージ回路
204 … プリチャージ信号線
205 … 付加容量
206 … プリチャージ回路駆動信号線
300 … 画素
300’… ダミー画素
301 … サンプリング回路
304 … 画像信号線
305 … 中継配線
306 … サンプリング回路駆動信号線
Claims (4)
- 一対の基板は光硬化性樹脂でなるシール材により互いに接着され、前記一対の基板間にはマトリクス状に形成された複数の画素からなる画素領域を有する電気光学装置であって、
前記一対の基板の一方の基板上には、前記一対の基板間に形成された前記画素領域から延設され、並列配置された複数の引き出し配線を具備し、
前記複数の引き出し配線の各々は、第1導電膜と、層間絶縁膜を介して前記第1導電膜に重なるように積層された第2導電膜と、
前記第1導電膜と第2導電膜とを接続する複数のコンタクトホールと、
前記引き出し配線の前記複数のコンタクトホールが形成された箇所において、前記第1導電膜及び前記第2導電膜のうち少なくとも一方の導電膜を部分的に突出させた複数の幅広部と、
を有し、
前記シール材は前記複数の引き出し配線における前記複数の幅広部と重なることを特徴とする電気光学装置。 - 前記幅広部は、前記引き出し配線の延設方向に対して等間隔に形成されていることを特徴とする請求項2に記載の電気光学装置。
- 前記複数の幅広部のうち少なくとも1つの近傍には指標が付されていることを特徴とする請求項1に記載の電気光学装置。
- 請求項1乃至3のいずれかに記載の電気光学装置を用いた投射型表示装置であって、光源部と、該光源部から出射された光を前記電気光学装置で光変調した光を投射する投射手段とを有することを特徴とする投射型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21298498A JP3624703B2 (ja) | 1998-07-28 | 1998-07-28 | 電気光学装置及びそれを用いた投射型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21298498A JP3624703B2 (ja) | 1998-07-28 | 1998-07-28 | 電気光学装置及びそれを用いた投射型表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000047602A JP2000047602A (ja) | 2000-02-18 |
JP3624703B2 true JP3624703B2 (ja) | 2005-03-02 |
Family
ID=16631552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21298498A Expired - Lifetime JP3624703B2 (ja) | 1998-07-28 | 1998-07-28 | 電気光学装置及びそれを用いた投射型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3624703B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3652136B2 (ja) * | 1998-09-09 | 2005-05-25 | 東北パイオニア株式会社 | 有機elディスプレイパネル及びその製造方法 |
US7430025B2 (en) | 2000-08-23 | 2008-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device |
JP5218593B2 (ja) * | 2003-06-02 | 2013-06-26 | セイコーエプソン株式会社 | 電気光学装置及びこれを備えた電子機器 |
JP2009265748A (ja) * | 2008-04-22 | 2009-11-12 | Hitachi Displays Ltd | タッチパネル付き表示装置 |
JP5509473B2 (ja) * | 2012-04-27 | 2014-06-04 | 株式会社ジャパンディスプレイ | タッチパネル |
JP6518117B2 (ja) * | 2015-04-20 | 2019-05-22 | 株式会社ジャパンディスプレイ | 表示装置 |
US10866471B2 (en) * | 2017-02-23 | 2020-12-15 | Sharp Kabushiki Kaisha | Drive circuit, matrix substrate, and display device |
-
1998
- 1998-07-28 JP JP21298498A patent/JP3624703B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000047602A (ja) | 2000-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3979249B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2002189228A (ja) | 電気光学装置及びその製造方法、並びに投射型表示装置 | |
JP3858572B2 (ja) | 電気光学装置 | |
JP2004004722A (ja) | 電気光学装置及び電子機器 | |
JP3707472B2 (ja) | 電気光学装置及び電子機器 | |
JP2005260145A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
US7561220B2 (en) | Electro-optical device and manufacturing method thereof, electronic apparatus, and capacitor | |
JP2004258626A (ja) | 電気光学装置及び電子機器 | |
JP2001183696A (ja) | 電気光学装置 | |
JP3624703B2 (ja) | 電気光学装置及びそれを用いた投射型表示装置 | |
JP2003323134A (ja) | 電気光学装置及び電子機器 | |
JP2008026348A (ja) | 電気光学装置及び電子機器 | |
JP4371121B2 (ja) | 電気光学装置及び電子機器 | |
JP2007192975A (ja) | 電気光学装置及びその製造方法 | |
JP2012155198A (ja) | 電気光学装置及び電子機器 | |
JP5347412B2 (ja) | 電気光学装置及び電子機器 | |
JP2008191518A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP2004054281A (ja) | 電気光学装置及び電子機器 | |
JP3603902B2 (ja) | 液晶装置 | |
JP5119875B2 (ja) | 電気光学装置及び電子機器 | |
JP4026398B2 (ja) | 電気光学装置及び電子機器 | |
JP4259528B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP4306330B2 (ja) | 電気光学装置及び電子機器 | |
JP2009300477A (ja) | 電気光学装置及び電子機器 | |
JP2008205248A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041122 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |