JP2008205248A - 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 - Google Patents
半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2008205248A JP2008205248A JP2007040428A JP2007040428A JP2008205248A JP 2008205248 A JP2008205248 A JP 2008205248A JP 2007040428 A JP2007040428 A JP 2007040428A JP 2007040428 A JP2007040428 A JP 2007040428A JP 2008205248 A JP2008205248 A JP 2008205248A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- channel region
- semiconductor layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】半導体装置において、製造プロセスにおける工程数を削減可能とする。
【解決手段】半導体装置は、基板(10)上に、第1チャネル領域(1a’)、第1ソース・ドレイン領域(1d、1e)、並びに第1チャネル領域及び第1ソース・ドレイン領域間に形成されたLDD領域(1b、1c)を有する第1半導体層(1a)を含む第1トランジスタ(30)と、第1チャネル領域と互いに異なる導電型を有する第2チャネル領域(410c)、及び第2チャネル領域に隣接する第2ソース・ドレイン領域(410s、410d)を有する第2半導体層(410)を含む第2トランジスタ(400)とを備える。更に、第2ソース・ドレイン領域には、第1半導体層におけるLDD領域に所定濃度で含まれる不純物と同一種類の不純物が、少なくとも所定濃度に等しい濃度で含まれる。
【選択図】図7
【解決手段】半導体装置は、基板(10)上に、第1チャネル領域(1a’)、第1ソース・ドレイン領域(1d、1e)、並びに第1チャネル領域及び第1ソース・ドレイン領域間に形成されたLDD領域(1b、1c)を有する第1半導体層(1a)を含む第1トランジスタ(30)と、第1チャネル領域と互いに異なる導電型を有する第2チャネル領域(410c)、及び第2チャネル領域に隣接する第2ソース・ドレイン領域(410s、410d)を有する第2半導体層(410)を含む第2トランジスタ(400)とを備える。更に、第2ソース・ドレイン領域には、第1半導体層におけるLDD領域に所定濃度で含まれる不純物と同一種類の不純物が、少なくとも所定濃度に等しい濃度で含まれる。
【選択図】図7
Description
本発明は、例えば液晶装置等の電気光学装置などに用いられる、トランジスタを有する半導体装置及びその製造方法、このような半導体装置を備えてなる電気光学装置及びその製造方法、並びに例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の半導体装置を備えてなる電気光学装置では、同一基板上に画素部及び駆動回路が同時形成された構造が用いられている。このような構造において、画素部に設けられ、比較的低速のスイッチング動作を主に行う画素スイッチング用のトランジスタについては、素子特性は比較的低くてよいが、オフ電流が比較的少ないことが要求される。このため、画素スイッチング用のトランジスタとしては、チャネル領域とソース・ドレイン領域との間に低濃度の不純物領域が形成されるLDD(Lightly Doped Drain)構造を有するトランジスタが用いられることが多い。これに対して、駆動回路を構成するトランジスタについては、比較的高速のスイッチング動作や、更には電流増幅動作或いは電流制御動作、整流動作、電圧保持動作等を行う素子特性は比較的高いことが要求される。このため、駆動回路を構成するトランジスタとしては、ゲート電極をマスクとして不純物となるイオンをソース・ドレイン領域に打ち込む自己整合型(セルフアライン型)のトランジスタが用いられることが多い。
例えば特許文献1では、半導体装置の製造プロセスにおいて、不純物となるイオンを半導体基板表面に対して斜めに打ち込むことにより、マスクとしてのフォトレジストを形成する工程を削減する技術が開示されている。
この種の半導体装置の製造プロセスにおいて、工程数の削減という一般的な要請がある。しかるに、上述の如く、同一基板上にLDD構造を有するトランジスタと自己整合型のトランジスタとが形成されている場合など、同一基板上に互いに異なる構造を有する複数のトランジスタを形成する場合には、工程数を削減することが困難であるという技術的問題点がある。
本発明は、例えば上述した問題点に鑑みなされたものであり、製造プロセスにおける工程数の削減に適した半導体装置及びその製造方法、このような半導体装置を備えてなる電気光学装置及びその製造方法、並びに各種電子機器を提供することを課題とする。
本発明の半導体装置は上記課題を解決するために、基板上に、第1チャネル領域、第1ソース・ドレイン領域、並びに前記第1チャネル領域及び前記第1ソース・ドレイン領域間に形成されたLDD領域を有する第1半導体層を含む第1トランジスタと、前記第1チャネル領域と互いに異なる導電型を有する第2チャネル領域、及び該第2チャネル領域に隣接する第2ソース・ドレイン領域を有する第2半導体層を含む第2トランジスタとを備え、前記第2ソース・ドレイン領域には、前記LDD領域に所定濃度で含まれる不純物と同一種類の不純物が、少なくとも前記所定濃度に等しい濃度で含まれる。
本発明の半導体装置によれば、基板上に第1トランジスタと第2トランジスタとを備える。第1トランジスタは、LDD領域を有する第1半導体層を含んでおり、LDD構造を有するトランジスタとして形成される。ここで、本発明に係る「LDD領域」とは、例えばイオンインプランテーション法等の不純物打ち込み或いは不純物ドープによって半導体層にソース・ドレイン領域よりも少量の不純物を打ち込んでなる領域を意味する。第2トランジスタは、第1チャネル領域と互いに異なる導電型を有する第2チャネル領域を有する第2半導体層を含んでおり、第1トランジスタと互いに異なる導電型のトランジスタとして形成される。更に、第2半導体層における第2チャネル領域と第2ソース・ドレイン領域とは互いに隣接している。即ち、第2ソース・ドレイン領域は、例えば、第2チャネル領域に重なるゲート電極をマスクとして不純物が打ち込まれる(即ち、ドープされる)ことにより形成された領域である。言い換えれば、第2トランジスタは、自己整合型或いはセルフアライン型のトランジスタとして形成される。
即ち、例えば、第1トランジスタは、LDD構造を有するN型のトランジスタとして形成され、且つ、第2トランジスタは、セルフアライン型であってP型のトランジスタとして形成される。或いは、例えば、第1トランジスタは、LDD構造を有するP型のトランジスタとして形成され、且つ、第2トランジスタは、セルフアライン型であってN型のトランジスタとして形成される。
本発明では特に、第2トランジスタにおける第2ソース・ドレイン領域には、第1トランジスタにおけるLDD領域に所定濃度で含まれる不純物と同一種類の不純物が、少なくとも所定濃度に等しい濃度で含まれる。即ち、第2ソース・ドレイン領域には、第1トランジスタにおけるLDD領域に所定濃度で含まれる不純物と同じ不純物が、所定濃度に等しい濃度或いは所定濃度よりも高い濃度で含まれる。よって、当該半導体装置を製造する製造プロセスにおいて、第1半導体層におけるLDD領域を形成するための不純物が、第2半導体層に打ち込まれるのを防止するための例えばレジスト膜等のマスクを形成(及び除去)する工程を省くことができる。即ち、第1半導体層におけるLDD領域を形成するための不純物の打ち込みを、例えば、第1半導体層における第1チャネル領域に第1ゲート絶縁膜を介して上層側に重なる第1ゲート電極が形成されると共に第2半導体層における第2チャネル領域に第2ゲート絶縁膜を介して上層側に重なる第2ゲート電極が形成され、且つ、例えばレジスト膜等のマスクが形成されていない状態で、第1及び第2半導体層に対して行うことができる。従って、当該半導体装置を製造する製造プロセスにおいて、マスクを形成する工程の数を削減可能である。
以上説明したように、本発明に係る半導体装置によれば、第2トランジスタにおける第2ソース・ドレイン領域には、第1トランジスタにおけるLDD領域に所定濃度で含まれる不純物と同一種類の不純物が、少なくとも所定濃度に等しい濃度で含まれるので、当該半導体装置を製造する製造プロセスにおける工程数の削減が可能である。尚、製造プロセスにおける工程数の削減は、製造プロセスコストの低減にも繋がる。
本発明に係る半導体装置の製造方法は上記課題を解決するために、基板上に、第1チャネル領域、第1ソース・ドレイン領域、並びに前記第1チャネル領域及び前記第1ソース・ドレイン領域間に形成されたLDD領域を有する第1半導体層を含む第1トランジスタと、前記第1チャネル領域と互いに異なる導電型を有する第2チャネル領域、及び該第2チャネル領域に隣接する第2ソース・ドレイン領域を有する第2半導体層を含む第2トランジスタとを備えた半導体装置を製造する半導体装置の製造方法であって、前記基板上に、前記第1及び第2半導体層を夫々形成する工程と、前記第1及び第2半導体層上に第1及び第2ゲート絶縁膜を夫々形成する工程と、前記第1ゲート絶縁膜上における前記第1チャネル領域となるべき領域に第1ゲート電極を形成すると共に、前記第2ゲート絶縁膜上における前記第2チャネル領域となるべき領域に第2ゲート電極を形成する工程と、前記第1及び第2半導体層に対して、前記第1及び第2ゲート電極をマスクとして、第1不純物を第1所定濃度でドープすることによって、前記第1チャネル領域を形成する工程と、前記第1半導体層における前記LDD領域となるべき領域を覆うと共に第1ソース・ドレイン領域となるべき領域を露出させるように、且つ、前記第2半導体層を覆うように、第1レジスト膜を形成する工程と、前記第1及び第2半導体層に対して、前記第1レジスト膜をマスクとして、前記第1不純物を前記第1所定濃度よりも高い第2所定濃度でドープすることによって、前記第1ソース・ドレイン領域及び前記LDD領域を形成する工程と、前記第1レジスト膜を除去すると共に、前記第1半導体層を覆うように前記第2レジスト膜を形成する工程と、前記第1及び第2半導体層に対して、前記第2レジスト膜をマスクとして、前記第1不純物とは互いに異なる導電型の第2不純物を前記第2所定濃度でドープすることによって、前記第2チャネル領域及び前記第2ソース・ドレイン領域を形成する工程とを含む。
本発明に係る半導体装置の製造方法によれば、上述した本発明の半導体装置を製造することができる。ここで特に、第1及び第2半導体層に対して、第1及び第2ゲート電極をマスクとして、第1不純物を第1所定濃度でドープするので、マスクとしてのレジスト膜を形成する工程の数を削減できる。即ち、仮に、第1及び第2半導体層に対して、第1及び第2ゲート電極をマスクとして、第1不純物を第1所定濃度でドープする工程に代えて、先ず、第2半導体層を覆うレジスト膜を形成し、次に、第1及び第2半導体層に対して、第1ゲート電極と該レジスト膜とをマスクとして、第1不純物を第1所定濃度でドープする工程を行う場合と比較して、第2半導体層を覆うレジスト膜を形成する工程を行わない分だけ、製造プロセスにおけるレジスト膜を形成する工程数を削減できる。
尚、第1所定濃度は、例えば、10の13乗[/cm2]程度に設定され、第2所定濃度は、例えば、10の15乗[/cm2]程度に設定される。即ち、第1所定濃度は、第2所定濃度よりも、例えば約2桁程度低く設定される。このため、第2半導体層における第2ソース・ドレイン領域となるべき領域に第1不純物を第1所定濃度でドープすることによる第2トランジスタの機能的な特性の劣化を殆ど或いは実践上全く招かない。
本発明に係る半導体装置の製造方法の一態様では、前記第1所定濃度は、10の14乗[/cm2]以下であり、前記第2所定濃度は、10の14乗[/cm2]よりも高い。
この態様によれば、第2半導体層における第2ソース・ドレイン領域となるべき領域に第1不純物を第1所定濃度でドープすることによる第2トランジスタの特性の劣化を確実に低減或いは防止できる。
本発明の電気光学装置は上記課題を解決するために、基板上に、該基板上の表示領域で互いに交差する複数の走査線及び複数のデータ線と、前記交差に対応する画素毎に設けられた画素電極と、前記画素毎に設けられ、前記画素電極に電気的に接続されると共に、第1チャネル領域、第1ソース・ドレイン領域、並びに前記第1チャネル領域及び前記第1ソース・ドレイン領域間に形成されたLDD領域を有する第1半導体層を含む第1トランジスタと、前記表示領域の周辺に位置する周辺領域に設けられ、前記第1チャネル領域と互いに異なる導電型を有する第2チャネル領域、及び該第2チャネル領域に隣接する第2ソース・ドレイン領域を有する第2半導体層を含む第2トランジスタを含む周辺回路とを備え、前記第2ソース・ドレイン領域には、前記LDD領域に所定濃度で含まれる不純物と同一種類の不純物が、少なくとも前記所定濃度に等しい濃度で含まれる。
本発明の電気光学装置によれば、その動作時には、周辺領域に設けられると共に第2トランジスタを含む例えばデータ線駆動回路及び走査線駆動回路等の周辺回路によって、データ線及び走査線を介して例えば画像信号及び走査信号が第1トランジスタに供給される。画像信号が第1トランジスタから走査信号に基づいて選択的に画素電極に供給されることでアクティブマトリクス駆動が行われる。即ち、複数の画素電極がマトリクス状に平面配列された表示領域における画像表示が行われる。
本発明では特に、第2トランジスタにおける第2ソース・ドレイン領域には、第1トランジスタにおけるLDD領域に所定濃度で含まれる不純物と同一種類の不純物が、少なくとも所定濃度に等しい濃度で含まれる。よって、上述した本発明の半導体装置と同様に、当該電気光学装置を製造する製造プロセスにおいて、第1半導体層におけるLDD領域を形成するための不純物が、第2半導体層に打ち込まれるのを防止するための例えばレジスト膜等のマスクを形成(及び除去)する工程を省くことができる。従って、当該電気光学装置を製造する製造プロセスにおける工程数の削減が可能である。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、製造プロセスにおける工程数の削減が可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上に、走査線及びデータ線と、画素電極と、第1チャネル領域、第1ソース・ドレイン領域、並びに前記第1チャネル領域及び前記第1ソース・ドレイン領域間に形成されたLDD領域を有する第1半導体層を含む第1トランジスタと、前記第1チャネル領域と互いに異なる導電型を有する第2チャネル領域、及び該第2チャネル領域に隣接する第2ソース・ドレイン領域を有する第2半導体層を含む第2トランジスタを含む周辺回路とを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記走査線及びデータ線を、前記基板上の表示領域で互いに交差するように形成する工程と、前記基板上に、前記第1半導体層を前記交差に対応する画素毎に形成すると共に、前記第2半導体層を前記周辺領域に形成する工程と、前記第1及び第2半導体層上に第1及び第2ゲート絶縁膜を夫々形成する工程と、前記第1ゲート絶縁膜上における前記第1チャネル領域となるべき領域に第1ゲート電極を形成すると共に、前記第2ゲート絶縁膜上における前記第2チャネル領域となるべき領域に第2ゲート電極を形成する工程と、前記第1及び第2半導体層に対して、前記第1及び第2ゲート電極をマスクとして、第1不純物を第1所定濃度でドープすることによって、前記第1チャネル領域を形成する工程と、前記第1半導体層における前記LDD領域となるべき領域を覆うと共に第1ソース・ドレイン領域となるべき領域を露出させるように、且つ、前記第2半導体層を覆うように、第1レジスト膜を形成する工程と、前記第1及び第2半導体層に対して、前記第1レジスト膜をマスクとして、前記第1不純物を前記第1所定濃度よりも高い第2所定濃度でドープすることによって、前記第1ソース・ドレイン領域及び前記LDD領域を形成することで第1トランジスタを形成する工程と、前記第1レジスト膜を除去すると共に、前記第1半導体層を覆うように前記第2レジスト膜を形成する工程と、前記第1及び第2半導体層に対して、前記第2レジスト膜をマスクとして、前記第1不純物とは互いに異なる導電型の第2不純物を前記第2所定濃度でドープすることによって、前記第2チャネル領域及び前記第2ソース・ドレイン領域を形成することで第2トランジスタを形成する工程と、前記画素電極を、前記第1トランジスタに電気的に接続するように、前記画素毎に形成する工程とを含む。
本発明に係る電気光学装置の製造方法によれば、上述した本発明の電気光学装置を製造することができる。ここで特に、上述した本発明に係る半導体装置の製造方法と同様に、第1及び第2半導体層に対して、第1及び第2ゲート電極をマスクとして、第1不純物を第1所定濃度でドープするので、マスクとしてのレジスト膜を形成する工程の数を削減できる。
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図7を参照して説明する。
第1実施形態に係る液晶装置について、図1から図7を参照して説明する。
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。
図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH−H’断面図である。
図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明に係る「表示領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、本発明に係る「周辺回路」の一例を構成するデータ線駆動回路101、及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、本発明に係る「周辺回路」の一例を構成するサンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。また、本発明に係る「周辺回路」の一例を構成する走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
TFTアレイ基板10上には、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
図2において、TFTアレイ基板10上の画像表示領域10aには、画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。また、TFTアレイ基板10上の周辺領域には、データ線駆動回路101、走査線駆動回路104及びサンプリング回路7を夫々構成する駆動回路用のTFTや引回配線90等が作りこまれた積層構造が形成される。画像表示領域10aには、画素スイッチング用のTFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。画素電極9a上には配向膜が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成される。対向電極21上には配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
次に、本実施形態に係る液晶装置の主要な構成について、図3を参照して説明する。
図3は、本実施形態に係る液晶装置の要部の構成を示すブロック図である。
図3において、本実施形態に係る液晶装置には、そのTFTアレイ基板10上の画像表示領域10aの周辺に位置する周辺領域に、走査線駆動回路104、データ線駆動回路101、サンプリング回路7等の駆動回路が形成されている。
走査線駆動回路104には、外部回路から外部回路接続端子102を介してYクロック信号(及び反転Yクロック信号)、Yスタートパルス信号等の各種制御信号が供給される。走査線駆動回路104は、これらの信号に基づいて走査信号G1、・・・Gmをこの順に順次生成して走査線3aに出力する。また、走査線駆動回路104には、外部回路接続端子102を介して走査線駆動回路104を駆動するための電源VDDY及びVSSYや各種制御信号が供給される。
データ線駆動回路101には、外部回路から外部回路接続端子102を介してXクロック信号及びXスタートパルス信号が供給される。データ線駆動回路101は、Xスタートパルスが入力されると、Xクロック信号に基づくタイミングで、サンプリング信号S1、・・・、Snを順次生成して出力する。また、データ線駆動回路101には、外部回路接続端子102を介してデータ線駆動回路101を駆動するための電源VDDX及びVSSXや各種制御信号が供給される。
サンプリング回路7は、Pチャネル型若しくはNチャネル型の片チャネル型TFT又は相補型のTFTから構成されたサンプリングスイッチ7sを複数備えている。
図3において、本実施形態に係る液晶装置には、更に、そのTFTアレイ基板10の中央を占める画像表示領域10aに、マトリクス状に配列された複数の画素部700が設けられている。
ここで、本実施形態に係る液晶装置の画素部における構成について、図3に加えて図4を参照して説明する。
図4は、本実施形態に係る液晶装置の複数の画素部における各種素子、配線等の等価回路図である。
図4において、複数の画素部700にはそれぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号VS1、VS2、・・・、VSnが供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。尚、TFT30は、本発明に係る「第1トランジスタ」の一例であり、後述するように、LDD構造を有するN型のTFTとして構成されている。
また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号VS1、VS2、・・・、VSnを所定のタイミングで書き込む。
画素電極9aを介して液晶に書き込まれた所定レベルの画像信号VS1、VS2、・・・、VSnは、対向基板に形成された対向電極21(図2参照)との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。
ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極21との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、走査線3aに並んで設けられ、固定電位側容量電極を含むと共に所定電位とされた容量線300を含んでいる。蓄積容量70によって、各画素電極における電荷保持特性は向上されている。尚、容量線300の電位は、一つの電圧値に常時固定してもよいし、複数の電圧値に所定周期で振りつつ固定してもよい。
以上のような画素部700が、画像表示領域10aにマトリクス状に配列されているので、アクティブマトリクス駆動が可能となっている。
再び図3に示すように、画像信号は、6相にシリアル−パラレル展開された画像信号VID1〜VID6の各々に対応して、6本のデータ線6aの組に対してグループ毎に供給されるよう構成されている。尚、画像信号の相展開数(即ち、シリアル−パラレル展開される画像信号の系列数)に関しては、6相に限られるものでなく、例えば、9相、12相、24相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線6aの組に対して供給されるよう構成してもよい。また、シリアル−パラレル展開しないで、データ線6aに対して線順次に供給されるように構成してもよい。
次に、本実施形態に係る液晶装置の画素部の具体的な構成について、図5及び図6を参照して説明する。
図5は、本実施形態に係る液晶装置における相隣接する複数の画素部の平面図であり、図6は、図5のA−A’断面図である。
図5において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられており(点線部9a’により輪郭が示されている)、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線3aが設けられている。データ線6aは、例えばアルミニウム膜等の金属膜あるいは合金膜からなり、走査線3aは、例えば導電性のポリシリコン膜等からなる。また、走査線3aは、半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a’に対向するように配置されており、該走査線3aはゲート電極として機能する。即ち、走査線3aとデータ線6aとの交差する箇所にはそれぞれ、チャネル領域1a’に走査線3aの本線部がゲート電極として対向配置された画素スイッチング用のTFT30が設けられている。
図6に示すように、本実施形態に係る液晶装置は、透明なTFTアレイ基板10と、これに対向配置される透明な対向基板20とを備えている。TFTアレイ基板10及び対向基板20はそれぞれ、例えばガラス基板や石英基板からなる。TFTアレイ基板10には、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは、例えばITO(Indium Tin Oxide)膜等の透明導電性膜からなる。他方、対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は、上述の画素電極9aと同様に、例えばITO膜等の透明導電性膜からなり、配向膜16及び22は、例えば、ポリイミド膜等の透明な有機膜からなる。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。
図6に示すように、TFT30は、上述したようにゲート電極として機能する走査線3a、ポリシリコン膜からなる本発明に係る「第1半導体層」の一例としての半導体層1a、及び走査線3aと半導体層1aとを絶縁するゲート絶縁膜2aを備えている。
半導体層1aは、本発明に係る「第1チャネル領域」の一例としてのチャネル領域1a’と、低濃度ソース領域1b及び高濃度ソース領域1dからなるソース領域と、低濃度ドレイン領域1c及び高濃度ドレイン領域1eからなるドレイン領域とを有している。尚、低濃度ソース領域1b及び低濃度ドレイン領域1cは、本発明に係る「LDD領域」の一例であり、高濃度ソース領域1d及び高濃度ドレイン領域1eは、本発明に係る「第1ソース・ドレイン領域」の一例である。TFT30は、チャネル領域1a’の両側に低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース領域1d及び高濃度ドレイン領域1eがミラー対称に形成されたLDD構造を有している。
低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース領域1d及び高濃度ドレイン領域1eは、例えばイオンインプランテーション法(即ち、イオン注入法)等の不純物打ち込み(即ちドープ)によって半導体層1aに不純物イオンを打ち込んでなる不純物領域である。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。
更に、本実施形態では、低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース領域1d及び高濃度ドレイン領域1eには、例えばリン(P)イオン等のN型の不純物イオンがドープされており、TFT30は、N型のTFTとして形成されている。より具体的には、高濃度ソース領域1d及び高濃度ドレイン領域1eには、例えばリン(P)イオン等のN型の不純物イオンが高濃度(例えば、10の15乗[/cm2]程度)でドープされており、低濃度ソース領域1b及び低濃度ドレイン領域1cには、例えばリン(P)イオン等のN型の不純物イオンが低濃度(例えば、10の13乗[/cm2]程度)でドープされている。
図6において、蓄積容量70が、TFT30の高濃度ドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極としての中継層71と、固定電位側容量電極としての容量線300の一部とが、誘電体膜75を介して対向配置されることにより形成されている。
容量線300は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Al(アルミニウム)膜から形成することも可能である。
中継層71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、中継層71は、容量線300と同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。中継層71は、画素電位側容量電極としての機能のほか、コンタクトホール83及び85を介して、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能をもつ。
容量線300は、中継層71と対向配置された固定電位側容量電極として機能する。
図5に示すように、容量線300は、TFTアレイ基板10上で平面的に見て、走査線3aの形成領域に重ねて形成されている。より具体的には、容量線300は、走査線3aに沿って延びる本線部と、図中、データ線6aと交差する各個所からデータ線6aに沿って上方に夫々突出した突出部と、コンタクトホール85に対応する個所が僅かに括れた括れ部とを備えている。このうち突出部は、走査線3a上の領域及びデータ線6a下の領域を利用して、蓄積容量70の形成領域の増大に貢献する。また、容量線300は、好ましくは、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、例えば、上述のようにデータ線駆動回路101に供給される電源VDDXや電源VSSX等の定電位源でもよいし、対向基板20の対向電極21に供給される対向電極電位LCCOMでも構わない。
誘電体膜75は、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄いほどよい。
図5及び図6において、TFT30の下側に、下側遮光膜11aが設けられている。下側遮光膜11aは、格子状にパターニングされており、これにより各画素の開口領域を規定している。下側遮光膜11aは、上述した容量線300と同様に、金属又は合金を含む単一層膜又は多層膜から構成される。
また、TFT30下には、下地絶縁膜12が設けられている。下地絶縁膜12は、下側遮光膜11aからTFT30を層間絶縁する機能のほか、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。
加えて、走査線3a上には、高濃度ソース領域1dへ通じるコンタクトホール92及び高濃度ドレイン領域1eへ通じるコンタクトホール83がそれぞれ開孔された第1層間絶縁膜41が形成されている。
第1層間絶縁膜41上には、中継層71及び容量線300が形成されており、これらの上には高濃度ソース領域1dへ通じるコンタクトホール92及び中継層71へ通じるコンタクトホール85がそれぞれ開孔された第2層間絶縁膜42が形成されている。
加えて更に、第2層間絶縁膜42上には、データ線6aが形成されており、これらの上には中継層71へ通じるコンタクトホール85が形成された第3層間絶縁膜43が形成されている。
次に、本実施形態に係る液晶装置の駆動回路用のTFTについて、図7を参照して説明する。
図7は、本実施形態に係る液晶装置の駆動回路用のTFTの断面図であり、図6に示した画素スイッチング用のTFTと比較して示す図である。
図3を参照して上述したように、TFTアレイ基板10上の画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101、走査線駆動回路104、サンプリング回路7等の駆動回路が形成されている。これら駆動回路は、P型又はN型の片チャネル型TFTや相補型TFTである駆動回路用のTFTを含んで構成されている。また、駆動回路用のTFTには、LDD構造を有するTFTやセルフアライン型のTFTが含まれる。ここでは、駆動回路用のTFTとして、例えばサンプリングスイッチ7sを構成する、セルフアライン型であってP型のTFTについて説明する。
図7において、駆動回路用のTFT400は、本発明に係る「第2トランジスタ」の一例であり、周辺領域における下地絶縁膜12上に形成されている。
駆動回路用のTFT400は、ゲート電極430、ポリシリコン膜からなる半導体層410、及びゲート電極430と半導体層410とを絶縁するゲート絶縁膜2bを備えている。
半導体層410は、本発明に係る「第2チャネル領域」の一例としてのチャネル領域410cと、ソース領域410sと、ドレイン領域410dとを有している。尚、ソース領域410s及びドレイン領域410dは、本発明に係る「第2ソース・ドレイン領域」の一例である。ソース領域410s及びドレイン領域410dは、チャネル領域410cを挟んで両側に配置され、チャネル領域410cにそれぞれ隣接している。即ち、ソース領域410s及びドレイン領域410dは、チャネル領域410cに重なるゲート電極430をマスクとして不純物が打ち込まれることにより形成された不純物領域である。つまり、駆動回路用のTFT400は、セルフアライン型のTFTとして形成されている。
更に、本実施形態では、ソース領域410s及びドレイン領域410dには、例えばホウ素(B)イオン等のP型の不純物イオンが高濃度(例えば、10の14〜15乗[/cm2]程度)でドープされており、駆動回路用のTFT400は、P型のTFTとして形成されている。つまり、駆動回路用のTFT400は、上述の如くN型のTFTとして形成された画素スイッチング用のTFT30と互いに異なる導電型のTFTとして形成されている。
更に、ゲート電極430を覆って層間絶縁膜41及び42が配置され、第1層間絶縁膜41上にはソース電極450s及びドレイン電極450dが配置されている。
ソース電極450sは、ソース領域410sと、層間絶縁膜41及び42並びに絶縁膜2bを貫通して開孔されたコンタクトホール491を介して、電気的に接続されている。
ドレイン電極450dは、ドレイン領域420dと層間絶縁膜41及び42並びに絶縁膜2bを貫通して開孔されたコンタクトホール492を介して電気的に接続されている。
ソース電極450s及びドレイン電極450dを含む第2層間絶縁膜42上には、第3層間絶縁膜43が積層されている。
図7において、本実施形態では特に、駆動回路用のTFT400におけるソース領域410s及びドレイン領域410dには、画素スイッチング用のTFT30における低濃度ソース領域1b及び低濃度ドレイン領域1cに含まれる不純物と同一種類の不純物(即ち、例えばリン(P)イオン等のN型の不純物)が含まれている。更に、ソース領域410s及びドレイン領域410dにおけるN型の不純物の濃度は、低濃度ソース領域1b及び低濃度ドレイン領域1cにおけるN型の不純物の濃度にほぼ等しく(或いはこれよりもチャネル領域410cにおけるN型の不純物の濃度分だけ高く)なっている。
よって、本実施形態に係る液晶装置を製造する製造プロセスにおいて、LDD構造を有するN型のTFTであるTFT30のLDD領域(即ち、低濃度ソース領域1b及び低濃度ドレイン領域1c)を形成するためのN型の不純物が、セルフアライン型であってP型のTFTであるTFT400のソース領域410s及びドレイン領域410dに打ち込まれるのを防止するための例えばレジスト膜等のマスクを形成及び除去する工程を省くことができる。
従って、本実施形態に係る液晶装置によれば、当該液晶装置を製造する製造プロセスにおいて、マスクを形成する工程の数を削減可能である。
次に、上述した本実施形態に係る液晶装置の製造方法について、図8及び図9を参照して説明する。
図8及び図9は、本実施形態に係る液晶装置を製造する一連の製造工程を示す工程断面図である。尚、図8及び図9では、図7に示した駆動回路用のTFT及び画素スイッチング用のTFTの断面図に対応して示してある。
先ず、図8の工程(1)において、例えば石英基板、ガラス基板からなるTFTアレイ基板10を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気且つ約850〜1300℃の高温でアニール処理し、後に実施される高温プロセスにおけるTFTアレイ基板10に生じる歪みが少なくなるように前処理しておく。
次に、画像表示領域10aおいて、TFTアレイ基板10上に、Ti、Cr、W、Ta、Mo及びPb等の金属や金属シリサイド等の金属合金膜を、スパッタにより、100〜500nm程度の膜厚の遮光膜を形成した後、エッチングを行うことによりパターニングし、遮光膜11aを形成する。
次に、TFTアレイ基板10の全面(即ち、画像表示領域10a及び周辺領域)に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜12を形成する。
次に、下地絶縁膜12の表面を、グローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばCMP(化学的機械研磨)法を用いることができる。
次に、下地絶縁層12の上に、減圧CVD法等によりポリシリコン膜を形成する。続いて、このポリシリコン膜に対し、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、画像表示領域10a及び周辺領域に所定パターンを有する半導体層1a及び410をそれぞれ形成する。更に、熱酸化すること等により、ゲート絶縁膜2a及び2bをそれぞれ形成し、その後、半導体層1aに対して、例えばホウ素(B)イオン等のP型の不純物を、10の12乗[/cm2]程度の濃度でドープし、半導体層410に対して、例えばリン(P)イオン等のN型の不純物を、10の12乗[/cm2]程度の濃度でドープする。
次に、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散して、このポリシリコン膜を導電化する。その後、導電化されたポリシリコン膜に対し、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、所定パターンを有するゲート電極3a及び430をそれぞれ形成する。この際、ゲート電極3aを、半導体層1aのチャネル領域1a’となるべき領域と重なるように形成し、ゲート電極430を、半導体層410のチャネル領域410cとなるべき領域に重なるように形成する。
次に、図8の工程(2)において、半導体層1a及び410に対して、ゲート電極3a及び410をマスクとして、図中で下向き矢印N−として示すように、例えばリン(P)イオン等のN型の不純物イオンを10の13乗[/cm2]程度の低濃度でドープする。これにより、画像表示領域10aにおいて、半導体層1aのチャネル領域1a’、低濃度ソース領域1b及び低濃度ドレイン領域1cを形成し、周辺領域において、半導体層410のチャネル領域410c、低濃度不純物領域410sa及び低濃度不純物領域410daを形成する。
次に、図9の工程(3)において、画像表示領域10aでは、ゲート電極3aに重なると共にゲート電極3aよりも幅が広い形状を有するように、且つ、周辺領域では、半導体層410の全体を覆うように、本発明に係る「第1レジスト膜」の一例としてのレジスト膜510を形成する。その後、半導体層1a及び410に対して、レジスト膜510をマスクとして、図中で下向き矢印N+として示すように、例えばリン(P)イオン等のN型の不純物イオンを10の15乗[/cm2]程度の高濃度でドープする。これにより、半導体層1aに低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース領域1d及び高濃度ドレイン領域1eを形成する。即ち、LDD構造を有するN型のTFT30を形成する。尚、この際、周辺領域においては、半導体層410は、レジスト膜510で覆われているため、N型の不純物イオンはドープされない。その後、レジスト膜510を除去する。
次に、図9の工程(4)において、半導体層1aの全体を覆うように、本発明に係る「第2レジスト膜」の一例としてのレジスト膜520を形成する。その後、半導体層1a及び410に対して、レジスト膜520及びゲート電極430をマスクとして、図中で下向き矢印P+として示すように、例えばホウ素(B)イオン等のP型の不純物イオンを10の14〜15乗[/cm2]程度の高濃度でドープする。これにより、周辺領域において、半導体層410のチャネル領域410c、ソース領域410s及びドレイン領域410cを形成する。即ち、セルフアライン型であってP型のTFT400を形成する。尚、この際、画像表示領域10aにおいては、半導体層1aは、レジスト膜520で覆われているため、P型の不純物イオンはドープされない。その後、レジスト膜520を除去する。
このようにして、画像表示領域10aに画素スイッチング用のTFT30が形成される共に、周辺領域に駆動回路用のTFT400が形成される。
ここで、本実施形態では特に、上述した図8の工程(2)において、半導体層1a及び410に対して、ゲート電極3a及び410をマスクとして、例えばリン(P)イオン等のN型の不純物イオンを低濃度でドープする。言い換えれば、N型のTFT30を構成する半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1cとなるべき領域に加えて、P型のTFT400を構成する半導体層410のソース領域410s及びドレイン領域410dとなるべき領域にも、N型の不純物イオンを低濃度でドープする。よって、LDD構造を有するN型のTFT30とセルフアライン型であってP型のTFT400とをTFTアレイ基板10上に形成する一連の工程において、マスクとしてのレジスト膜を形成する工程の数を削減できる。即ち、仮に、図8の工程(2)に代えて、先ず、半導体層410を覆うレジスト膜を形成し、次に、半導体層1a及び410に対して、ゲート電極3aとこのレジスト膜とをマスクとして、N型の不純物イオンを低濃度でドープする工程を行う場合と比較して、半導体層410を覆うレジスト膜を形成する工程を行わない分だけ、レジスト膜を形成する工程数を削減できる。
更に、本実施形態では特に、上述した図8の工程(2)において、半導体層1a及び410に対して、ゲート電極3a及び410をマスクとして、N型の不純物イオンをドープする濃度は、10の13乗[/cm2]程度(言い換えれば、10の14乗[/cm2]以下)に設定されている。更に、上述した図9の工程(4)において、半導体層1a及び410に対して、レジスト膜520及びゲート電極430をマスクとして、P型の不純物イオンをドープする濃度は、10の14〜15乗[/cm2]程度に設定されている。即ち、半導体層410のソース領域410s及びドレイン領域410dとなるべき領域に、N型の不純物がドープされる濃度は、P型の不純物がドープされる濃度よりも、約2桁程度低く設定されている。このため、半導体層410にソース領域410s及びドレイン領域410dとなるべき領域に、N型の不純物が低濃度でドープされることによるTFT400の特性の劣化を殆ど招かない。
図9の工程(4)に続いて、TFTアレイ基板10上の全面に、第1層間絶縁膜41(図7参照)を形成する。その後、画像表示領域10aにおいて、画素電位側容量電極としての中継層71(図7参照)とTFT30の高濃度ドレイン領域1eとを電気的に接続するためのコンタクトホール83(図7参照)を、第1層間絶縁膜41及びゲート絶縁膜2aに貫通して開孔する。続いて、所定のパターンで誘電体膜75及び容量線300を積層して、蓄積容量70を形成する(図7参照)。続いて、TFTアレイ基板10上の全面に、層間絶縁膜42(図7参照)を形成する。続いて、画像表示領域10aにおいて、データ線6a(図7参照)とTFT30の高濃度ソース領域1dとを電気的に接続するためのコンタクトホール92(図7参照)を、層間絶縁膜42及び41並びにゲート絶縁膜2aに貫通して開孔する。一方、周辺領域において、ソース電極450s(図7参照)とTFT410のソース領域410sとを電気的に接続するためのコンタクトホール491(図7参照)及びドレイン電極450d(図7参照)とTFT400の高濃度ドレイン領域410dとを電気的に接続するためのコンタクトホール492(図7参照)をそれぞれ、コンタクトホール92と同様に、層間絶縁膜42及び41並びにゲート絶縁膜2bに貫通して開孔する。
その後、第2層間絶縁膜42上に、スパッタ等により、アルミニウム(Al)等の低抵抗金属や金属シリサイド等の金属膜を堆積する。続いて、金属膜を例えばフォトリソグラフィ工程及びエッチング工程等によりパターニングし、画像表示領域10aにおけるデータ線6a(図7参照)、並びに周辺領域におけるソース電極450s及びドレイン電極450d(図8参照)をそれぞれ形成する。
次に、画像表示領域10aにおいて、画素電極9a及び中継層71を電気的に接続するためのコンタクトホール85(図6参照)を、例えば反応性エッチング、反応性イオンビームエッチング等のドライエッチング又はウェットエッチングにより層間絶縁膜42及び43に貫通して開孔する。続いて、画像表示領域10aにおいて、第3層間絶縁膜43の上に、スパッタ等により、ITO膜等の透明導電性薄膜を堆積した後、エッチング等によりパターニングし、画素電極9a(図6参照)を形成する。続いて、画素電極9aの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜16(図6参照)を形成する。
他方、図6に示した対向基板20については、対向基板20としてガラス基板等が先ず用意される。この対向基板20上に、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て、マトリクス状の遮光膜23(図2参照)を形成する。尚、この遮光膜23は、Cr、Ni、Alなどの金属材料の他、カーボンやTiをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。その後、対向基板20の全面にスパッタ処理等により、ITO等の透明導電性薄膜を堆積することにより、対向電極21を形成する。更に、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜22が形成される。
最後に、上述のように各層が形成されたTFTアレイ基板10と対向基板20とは、配向膜16及び22が対面するようにシール材(図1及び図2参照)により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。
以上説明した液晶装置の製造方法によれば、上述如く構成された本実施形態に係る液晶装置を製造することができる。本実施形態では特に、図8の工程(2)において、半導体層1a及び410に対して、ゲート電極3a及び430をマスクとして、N型の不純物を低濃度でドープするので、マスクとしてのレジスト膜を形成する工程数を削減できる。
尚、本実施形態では、図8の工程(2)において、画素スイッチング用TFTであるLDD構造を有するN型のTFT30を構成する半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1cとなるべき領域に、N型の不純物イオンを低濃度でドープする際に、P型のTFT400を構成する半導体層410のソース領域410s及びドレイン領域410dとなるべき領域にも、N型の不純物イオンをドープするようにしたが、本実施形態の変形例として、駆動回路用TFTであってLDD構造を有するN型のTFTを構成する半導体層の低濃度ソース領域及び低濃度ドレイン領域となるべき領域に、N型の不純物イオンを低濃度でドープする際に、P型のTFT400を構成する半導体層410のソース領域410s及びドレイン領域410dとなるべき領域にも、N型の不純物イオンをドープするようにしてもよい。即ち、TFTアレイ基板10上に複数形成されたLDD構造を有するN型のTFTのうちのいずれかの低濃度ソース領域及び低濃度ドレイン領域となるべき領域にN型の不純物を所定濃度でドープする際に、P型のTFT400を構成する半導体層410のソース領域410s及びドレイン領域410dに対してN型の不純物をその所定濃度でドープしてもよい。これらの場合にも、マスクとしてのレジスト膜を形成する工程数を削減できる。
(電子機器)
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。以下では、液晶装置をライトバルブとして用いたプロジェクタについて説明する。ここに図11は、プロジェクタの構成例を示す平面図である。
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。以下では、液晶装置をライトバルブとして用いたプロジェクタについて説明する。ここに図11は、プロジェクタの構成例を示す平面図である。
図11に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図10を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
1a…半導体層、1a’…チャネル領域、1b…低濃度ソース領域、1c…低濃度ドレイン領域、1d…高濃度ソース領域、1e…高濃度ドレイン領域、2a、2b…ゲート絶縁膜、3a…走査線、6a…データ線、7…サンプリング回路、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11a…遮光膜、20…対向基板、21…対向電極、30…TFT、41、42、43…層間絶縁膜、50…液晶層、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、400…TFT、410…半導体層、410c…チャネル領域、410s…ソース領域、410d…ドレイン領域
Claims (6)
- 基板上に、
第1チャネル領域、第1ソース・ドレイン領域、並びに前記第1チャネル領域及び前記第1ソース・ドレイン領域間に形成されたLDD領域を有する第1半導体層を含む第1トランジスタと、
前記第1チャネル領域と互いに異なる導電型を有する第2チャネル領域、及び該第2チャネル領域に隣接する第2ソース・ドレイン領域を有する第2半導体層を含む第2トランジスタと
を備え、
前記第2ソース・ドレイン領域には、前記LDD領域に所定濃度で含まれる不純物と同一種類の不純物が、少なくとも前記所定濃度に等しい濃度で含まれる
ことを特徴とする半導体装置。 - 基板上に、第1チャネル領域、第1ソース・ドレイン領域、並びに前記第1チャネル領域及び前記第1ソース・ドレイン領域間に形成されたLDD領域を有する第1半導体層を含む第1トランジスタと、前記第1チャネル領域と互いに異なる導電型を有する第2チャネル領域、及び該第2チャネル領域に隣接する第2ソース・ドレイン領域を有する第2半導体層を含む第2トランジスタとを備えた半導体装置を製造する半導体装置の製造方法であって、
前記基板上に、前記第1及び第2半導体層を夫々形成する工程と、
前記第1及び第2半導体層上に第1及び第2ゲート絶縁膜を夫々形成する工程と、
前記第1ゲート絶縁膜上における前記第1チャネル領域となるべき領域に第1ゲート電極を形成すると共に、前記第2ゲート絶縁膜上における前記第2チャネル領域となるべき領域に第2ゲート電極を形成する工程と、
前記第1及び第2半導体層に対して、前記第1及び第2ゲート電極をマスクとして、第1不純物を第1所定濃度でドープすることによって、前記第1チャネル領域を形成する工程と、
前記第1半導体層における前記LDD領域となるべき領域を覆うと共に第1ソース・ドレイン領域となるべき領域を露出させるように、且つ、前記第2半導体層を覆うように、第1レジスト膜を形成する工程と、
前記第1及び第2半導体層に対して、前記第1レジスト膜をマスクとして、前記第1不純物を前記第1所定濃度よりも高い第2所定濃度でドープすることによって、前記第1ソース・ドレイン領域及び前記LDD領域を形成する工程と、
前記第1レジスト膜を除去すると共に、前記第1半導体層を覆うように前記第2レジスト膜を形成する工程と、
前記第1及び第2半導体層に対して、前記第2レジスト膜をマスクとして、前記第1不純物とは互いに異なる導電型の第2不純物を前記第2所定濃度でドープすることによって、前記第2チャネル領域及び前記第2ソース・ドレイン領域を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記第1所定濃度は、10の14乗[/cm2]以下であり、
前記第2所定濃度は、10の14乗[/cm2]よりも高い
ことを特徴とする請求項2に記載の半導体装置の製造方法。 - 基板上に、
該基板上の表示領域で互いに交差する複数の走査線及び複数のデータ線と、
前記交差に対応する画素毎に設けられた画素電極と、
前記画素毎に設けられ、前記画素電極に電気的に接続されると共に、第1チャネル領域、第1ソース・ドレイン領域、並びに前記第1チャネル領域及び前記第1ソース・ドレイン領域間に形成されたLDD領域を有する第1半導体層を含む第1トランジスタと、
前記表示領域の周辺に位置する周辺領域に設けられ、前記第1チャネル領域と互いに異なる導電型を有する第2チャネル領域、及び該第2チャネル領域に隣接する第2ソース・ドレイン領域を有する第2半導体層を含む第2トランジスタを含む周辺回路と
を備え、
前記第2ソース・ドレイン領域には、前記LDD領域に所定濃度で含まれる不純物と同一種類の不純物が、少なくとも前記所定濃度に等しい濃度で含まれる
ことを特徴とする電気光学装置。 - 請求項4に記載の電気光学装置を具備してなることを特徴とする電子機器
- 基板上に、走査線及びデータ線と、画素電極と、第1チャネル領域、第1ソース・ドレイン領域、並びに前記第1チャネル領域及び前記第1ソース・ドレイン領域間に形成されたLDD領域を有する第1半導体層を含む第1トランジスタと、前記第1チャネル領域と互いに異なる導電型を有する第2チャネル領域、及び該第2チャネル領域に隣接する第2ソース・ドレイン領域を有する第2半導体層を含む第2トランジスタを含む周辺回路とを備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記走査線及びデータ線を、前記基板上の表示領域で互いに交差するように形成する工程と、
前記基板上に、前記第1半導体層を前記交差に対応する画素毎に形成すると共に、前記第2半導体層を前記周辺領域に形成する工程と、
前記第1及び第2半導体層上に第1及び第2ゲート絶縁膜を夫々形成する工程と、
前記第1ゲート絶縁膜上における前記第1チャネル領域となるべき領域に第1ゲート電極を形成すると共に、前記第2ゲート絶縁膜上における前記第2チャネル領域となるべき領域に第2ゲート電極を形成する工程と、
前記第1及び第2半導体層に対して、前記第1及び第2ゲート電極をマスクとして、第1不純物を第1所定濃度でドープすることによって、前記第1チャネル領域を形成する工程と、
前記第1半導体層における前記LDD領域となるべき領域を覆うと共に第1ソース・ドレイン領域となるべき領域を露出させるように、且つ、前記第2半導体層を覆うように、第1レジスト膜を形成する工程と、
前記第1及び第2半導体層に対して、前記第1レジスト膜をマスクとして、前記第1不純物を前記第1所定濃度よりも高い第2所定濃度でドープすることによって、前記第1ソース・ドレイン領域及び前記LDD領域を形成することで第1トランジスタを形成する工程と、
前記第1レジスト膜を除去すると共に、前記第1半導体層を覆うように前記第2レジスト膜を形成する工程と、
前記第1及び第2半導体層に対して、前記第2レジスト膜をマスクとして、前記第1不純物とは互いに異なる導電型の第2不純物を前記第2所定濃度でドープすることによって、前記第2チャネル領域及び前記第2ソース・ドレイン領域を形成することで第2トランジスタを形成する工程と、
前記画素電極を、前記第1トランジスタに電気的に接続するように、前記画素毎に形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040428A JP2008205248A (ja) | 2007-02-21 | 2007-02-21 | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040428A JP2008205248A (ja) | 2007-02-21 | 2007-02-21 | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205248A true JP2008205248A (ja) | 2008-09-04 |
Family
ID=39782413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007040428A Withdrawn JP2008205248A (ja) | 2007-02-21 | 2007-02-21 | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008205248A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043247A1 (ja) * | 2009-10-08 | 2011-04-14 | シャープ株式会社 | 液晶表示パネル |
JP2013070039A (ja) * | 2011-09-07 | 2013-04-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994018706A1 (en) * | 1993-02-10 | 1994-08-18 | Seiko Epson Corporation | Active matrix substrate and thin film transistor, and method of its manufacture |
-
2007
- 2007-02-21 JP JP2007040428A patent/JP2008205248A/ja not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994018706A1 (en) * | 1993-02-10 | 1994-08-18 | Seiko Epson Corporation | Active matrix substrate and thin film transistor, and method of its manufacture |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043247A1 (ja) * | 2009-10-08 | 2011-04-14 | シャープ株式会社 | 液晶表示パネル |
JP2013070039A (ja) * | 2011-09-07 | 2013-04-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4542492B2 (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
JP4442570B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2011186293A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
JP2009047967A (ja) | 電気光学装置及び電子機器 | |
JP4155317B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2010079038A (ja) | 電気光学装置及び電子機器並びにトランジスタ | |
US7561220B2 (en) | Electro-optical device and manufacturing method thereof, electronic apparatus, and capacitor | |
JP2008191517A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP2005260145A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP4674544B2 (ja) | 電気光学装置の製造方法 | |
JP2008026774A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2009058717A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP4315074B2 (ja) | 半導体装置用基板及びその製造方法、電気光学装置用基板、電気光学装置並びに電子機器 | |
JP2006253173A (ja) | 電気光学装置、その製造方法、及び電子機器 | |
JP2008205248A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 | |
JP2010008635A (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
JP5182116B2 (ja) | 電気光学装置及び電子機器 | |
JP4984911B2 (ja) | 電気光学装置及び電子機器 | |
JP2011221119A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
JP5343476B2 (ja) | 電気光学装置及び電子機器 | |
JP2008033177A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP4259528B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP4882340B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP5556026B2 (ja) | 半導体装置、電気光学装置及び電子機器 | |
JP4797453B2 (ja) | 電気光学装置の製造方法、電気光学装置、及び電子機器、並びに半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120911 |