JP4442570B2 - 電気光学装置及びその製造方法、並びに電子機器 - Google Patents

Description

本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに例えば液晶プロジェクタ等の電子機器の技術分野に関する。

この種の電気光学装置は、基板上に、画素電極と、該画素電極の選択的な駆動を行うための周辺回路、走査線、データ線、及び画素スイッチング用素子としてのＴＦＴ（Thin Film Transistor）とを備え、アクティブマトリクス駆動可能に構成される。また、高コントラスト化等を目的として、ＴＦＴと画素電極との間に蓄積容量が設けられることがある。以上の構成要素は基板上に高密度で作り込まれ、画素開口率の向上や装置の小型化が図られる（例えば、特許文献１を参照）。

このように、電気光学装置には更なる表示の高品質化や小型化・高精細化が要求されており、上記以外にも様々な対策が講じられている。例えば、ＴＦＴの半導体層に光が入射すると、光リーク電流が発生し、表示品質が低下してしまうことから、該半導体層の周囲に遮光層が設けられる。また、蓄積容量はできるだけ容量が大きい方が望ましいが、その反面で、画素開口率を犠牲にしないように設計するのが望ましい。更に、これら多くの回路要素は、装置を小型化すべく、基板に高密度で作り込まれるのが望ましい。

他方、この種の電気光学装置における蓄積容量等の電子素子の形状や製造方法を工夫して、装置性能や製造歩留まりを高めるための各種技術も提案されている（例えば、特許文献２及び３を参照）。

特開２００２−１５６６５２号公報 特開平６−３７０３号公報 特開平７−４９５０８号公報

しかしながら、上述した従来の各種技術によれば、高機能化或いは高性能化に伴って、基板上における積層構造が、基本的に複雑高度化している。これは更に、製造方法の複雑高度化、製造歩留まりの低下等を招いている。逆に、基板上における積層構造や製造プロセスを単純化しようとすれば、遮光性能の低下や、特に画素及び周辺回路を構成するＴＦＴの水分や湿気による劣化を招き、これに伴う画像信号の劣化等による表示品位の低下を招きかねないという技術的問題がある。

本発明は、例えば上記問題点に鑑みなされたものであり、積層構造や製造プロセスの単純化を図るのに適しており、しかも高品質な表示が可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を具備してなる電子機器を提供することを課題とする。

本発明の電気光学装置は上記課題を解決するため、基板上に、互いに交差して延在するデータ線及び走査線と、前記基板上で前記データ線より下層側に配置されており、前記データ線及び走査線に対応して規定される画素毎に設けられた画素スイッチング用薄膜トランジスタと、前記基板上で平面的に見て前記画素スイッチング用薄膜トランジスタのチャネル領域に対向する領域を含む領域に配置され且つ前記データ線より上層側に配置されており、固定電位側電極、誘電体膜及び画素電位側電極が積層されてなる蓄積容量と、前記画素毎に配置され且つ前記蓄積容量よりも上層側に配置されており、前記画素電位側電極及び前記画素スイッチング用薄膜トランジスタに電気的に接続された画素電極と、前記画素が配列された画素アレイ領域の周辺に位置する周辺領域に配置されており前記データ線及び前記走査線を介して前記画素電極を駆動するための周辺回路とを備えており、前記誘電体膜は、前記基板上で平面的に見て、前記画素毎の開口領域の間隙に位置する非開口領域と、前記周辺回路を構成する、前記蓄積容量より下層側に配置された周辺回路用薄膜トランジスタのチャネル領域に対向する領域を含む周辺誘電体膜領域とに形成されている。

本発明の電気光学装置によれば、その動作時には、周辺回路の一例としてのデータ線駆動回路により画像信号が、周辺回路用薄膜トランジスタ（以下、適宜「周辺回路用ＴＦＴ」という。）の一例としてのサンプリングスイッチを含む周辺回路の一例としてのサンプリング回路に供給される。サンプリング回路に供給された画像信号は、サンプリングスイッチによって供給すべきタイミングでデータ線を介して各画素に供給される。これと共に、周辺回路の一部としての走査線駆動回路により走査線を介して走査信号が各画素に供給される。画素毎に設けられた画素スイッチング用薄膜トランジスタ（以下、適宜「画素スイッチング用ＴＦＴ」という。）は、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素で駆動することで、アクティブマトリクス駆動が可能である。この際、蓄積容量によって、画素電極における電位保持特性が向上し、表示の高コントラスト化が可能となる。尚、蓄積容量は、固定電位側電極、誘電体膜及び画素電位側電極が、下層側からこの順に積層されていてもよいし、逆の順に積層されていてもよい。

本発明では特に、誘電体膜は、非開口領域に形成されている、即ち非開口領域の全部又は一部に形成されている。言い換えれば、誘電体膜を、開口領域に殆ど又は全く形成されていないようにできる。よって、誘電体膜が、仮に不透明な膜であっても、開口領域における透過率を低下させないで済む。従って、容量の誘電体膜については、透過率を考慮せずに済み、誘電率が高いシリコン窒化膜等を利用できる。

このため更に、誘電体膜は、水分や湿気を防ぐための膜、即ちパッシベーション膜としても機能させることが可能となる。即ち、蓄積容量は、基板上で平面的に見て画素スイッチング用ＴＦＴのチャネル領域に対向する領域を含む領域に配置されているので、画素スイッチング用ＴＦＴの耐水性、耐湿性を高めることも可能となる。

他方、誘電体膜は、データ線駆動回路、走査線駆動回路、サンプリング回路等の周辺回路を構成する周辺回路用ＴＦＴのチャネル領域に対向する領域を含む周辺誘電体膜領域にも形成されている。即ち周辺領域の好ましくは、全部又は大部分若しくは一部に形成されている。誘電体膜は、上述の如くパッシベーション膜として機能させることができるので、周辺回路用ＴＦＴのチャネル領域が水分や湿気によって劣化するのを防止し、周辺回路用ＴＦＴの耐水性、耐湿性を高めることも可能となる。パッシベーション膜としての機能を高めるには、周辺領域におけるなるべく広い部分に或いは全部分に、誘電体膜を形成するのがよい。

特にＴＦＴがｐチャネル型である場合には、ＴＦＴのチャネル領域は水分や湿気によって劣化しやすいので、このような誘電体膜によって、ＴＦＴのチャネル領域の水分や湿気による劣化をより一層有効に防止することができる。

更に、上述の如く、誘電体膜は、蓄積容量の容量膜及びパッシベーション膜として機能するので、パッシベーション膜として新たな膜を積層する必要がない。よって、周辺回路の構造の複雑化を招かずに、周辺回路の耐水性、耐湿性を高めることができる。

以上の結果、基板上における積層構造の単純化を図りつつ、誘電体膜の存在によって、画素スイッチング用ＴＦＴ及び周辺回路用ＴＦＴの耐水性、耐湿性を向上させることができ、高品位の画像表示が可能となる。更に、電気光学装置の信頼性も向上する。加えて、基板上における積層構造の単純化は、製造プロセスの単純化、歩留まりの向上にもつながる。

本発明の電気光学装置の一の態様では、前記誘電体膜は、前記周辺誘電体膜領域においてスリットを有する。

この態様によれば、誘電体膜は、周辺領域においてスリット、即ち、切れ目或いは開口を有するので、誘電体膜が上下の層に挟まれていることによって生ずる応力を低減することができる。例えば、このような応力は、電気光学装置の製造工程中における熱処理により顕著に生じ易く、スリットの存在により、このような応力を効率的に低減できる。更に、製品完成後や動作時においても発生する応力を低減することも可能である。このため、誘電体膜において応力によるクラック等の損傷が生ずることを防止することができる。よって、電気光学装置の信頼性を向上させることができる。

上述したスリットを有する態様では、前記スリットは、前記基板上で平面的に見て、前記周辺誘電体膜領域の縁と前記周辺回路の位置する周辺回路領域との間、前記周辺回路領域間及び前記画素アレイ領域と前記周辺回路領域との間の少なくとも一部分に形成されていてもよい。

この場合、周辺回路の耐水性、耐湿性を高めつつ、誘電体膜において応力によるクラック等の損傷が生ずることをより一層有効に防止することができる。

上述したスリットを有する態様では、前記スリットは、前記周辺誘電体膜領域の縁から切り込むように前記縁まで延びて形成されていてもよい。

この場合、スリットは、周辺誘電体膜領域の縁から切り込むように、即ち、基板上で平面的に見てスリット内から周辺誘電体膜領域の縁に向かって開口或いは開放するように形成されている。よって、周辺回路の耐水性、耐湿性を高めつつ、誘電体膜において応力によるクラック等の損傷が生ずることをより一層有効に防止することができる。

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品位の画像を表示可能な、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなど、更には電気光学装置を露光用ヘッドとして用いたプリンタ、コピー、ファクシミリ等の画像形成装置など、各種電子機器を実現できる。また、本発明の電子機器として、例えば、電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）等を実現することも可能である。

本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、互いに交差して延在するデータ線及び走査線と、前記データ線より下層側に配置されたトップゲート型の画素スイッチング用薄膜トランジスタと、前記データ線より上層側に配置された蓄積容量と、前記蓄積容量よりも上層側に配置された画素電極と、前記画素電極を駆動するための周辺回路とを備えた電気光学装置の製造方法であって、前記基板上で平面的に見て前記データ線及び走査線に対応して規定される画素毎に、前記画素スイッチング用薄膜トランジスタを形成する工程と、前記画素スイッチング用薄膜トランジスタより上層側に、前記データ線を形成する工程と、前記蓄積容量を、前記基板上で平面的に見て前記画素スイッチング用薄膜トランジスタのチャネル領域に対向する領域を含む領域に、前記データ線より上層側に固定電位側電極、誘電体膜及び画素電位側電極が積層されてなるように、且つ、前記誘電体膜を、前記基板上で平面的に見て前記画素毎の開口領域の間隙に位置する非開口領域及び前記周辺回路を構成する、前記蓄積容量より下層側に配置された周辺回路用薄膜トランジスタのチャネル領域に対向する領域を含む周辺誘電体膜領域に、形成する工程と、前記蓄積容量よりも上層側に、前記画素毎に、前記画素スイッチング用薄膜トランジスタ及び前記画素電位側電極に電気的に接続されるように、前記画素電極を形成する工程とを含む。

本発明の電気光学装置の製造方法によれば、上述した本発明の電気光学装置を製造できる。ここで特に、蓄積容量を構成する誘電体膜を周辺誘電体膜領域にパッシベーション膜として形成するので、周辺回路の耐水性、耐湿性を向上させつつ、製造プロセスの単純化を図ることができ、歩留まりも向上可能である。尚、蓄積容量の製造工程においては、固定電位側電極、誘電体膜及び画素電位側電極を、この順に積層してもよいし、逆の順に積層してもよい。

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。

＜第１実施形態＞
本発明の第１実施形態に係る液晶装置について、図１から図１０を参照して説明する。

先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ'線での断面図である。

図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素アレイ領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。

図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、本発明に係る「周辺回路」の一例としてのデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、本発明に係る「周辺回路」の一例としてのサンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、本発明に係る「周辺回路」の一例としての走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。

ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。

図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用のＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。

尚、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。これら検査回路も本発明に係る「周辺回路」の一例である。

次に、液晶装置の電気的な構成について図３を参照して説明する。ここに、図３は、液晶装置の電気的な構成を示すブロック図である。

図３に示すように、画像表示領域１０ａの周辺領域に、走査線駆動回路１０４、データ線駆動回路１０１、サンプリング回路７を含む周辺回路が設けられている。尚、図３では、引回配線９０を、電気的な接続関係を分かりやすく説明するために概ねストライプ状に示している。しかし、その実際の平面レイアウト或いは配線レイアウトは、より複雑な引回形状をしている（図１参照）。

走査線駆動回路１０４には、Ｙクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ、及びＹスタートパルスＤＹが供給される。走査線駆動回路１０４は、ＹスタートパルスＤＹが入力されると、Ｙクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖに基づくタイミングで、走査信号Ｙ１、・・・、Ｙｍを順次生成して出力する。

データ線駆動回路１０１には、Ｘクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ、及びＸスタートパルスＤＸが供給される。データ線駆動回路１０１は、ＸスタートパルスＤＸが入力されると、Ｘクロック信号ＣＬＸ及び反転Ｘクロック信号ＸＣＬＸｉｎｖに基づくタイミングで、サンプリング信号Ｓ１、・・・、Ｓｎを順次生成して出力する。

サンプリング回路７は、本発明に係る「周辺回路用薄膜トランジスタ」の一例としてのＰチャネル型又はＮチャネル型の片チャネル型ＴＦＴ、若しくは相補型のＴＦＴから構成されたサンプリングスイッチ２０２を複数備える。

液晶装置は更に、そのＴＦＴアレイ基板１０の中央を占める画像表示領域１０ａに、縦横に配線されたデータ線６ａ及び走査線１１ａを備え、それらの交点に対応する各画素部９に、マトリクス状に配列された液晶素子１１８の画素電極９ａ、及び画素電極９ａをスイッチング制御するための画素スイッチング用ＴＦＴ３０を備える。尚、本実施形態では特に、走査線１１ａの総本数をｍ本（但し、ｍは２以上の自然数）とし、データ線６ａの総本数をｎ本（但し、ｎは２以上の自然数）として説明する。

６相にシリアル−パラレル展開された画像信号ＶＩＤ１〜ＶＩＤ６は、Ｎ本、本実施形態では６本の画像信号線１７１を介して液晶パネル１００に供給される。そして、ｎ本のデータ線６ａは、以下に説明するように、画像信号線１７１の本数に対応する１２本のデータ線６ａを１群とするデータ線群毎に、順次駆動される。

データ線駆動回路１０１から、データ線群に対応するサンプリングスイッチ２０２毎にサンプリング信号Ｓｉ（ｉ＝１、２、・・・、ｎ）が順次供給され、サンプリング信号Ｓｉに応じて各サンプリングスイッチ２０２はオン状態となる。各サンプリングスイッチ２０２は、分岐配線１７３を介して画像信号線１７１に接続されている。

よって、６本の画像信号線１７１から画像信号ＶＩＤ１〜ＶＩＤ６が、オン状態となったサンプリングスイッチ２０２を介して、データ線群に属するデータ線６ａに同時に、且つデータ線群毎に順次供給される。よって、データ線群に属するデータ線６ａは互いに同時に駆動されることとなる。従って、本実施形態では、ｎ本のデータ線６ａをデータ線群毎に駆動するため、駆動周波数が抑えられる。

図３中、一つの画素部９の構成に着目すれば、画素スイッチング用ＴＦＴ３０のソース電極には、画像信号ＶＩＤｋ（但し、ｋ＝１、２、３、・・・、６）が供給されるデータ線６ａが電気的に接続されている一方、画素スイッチング用ＴＦＴ３０のゲート電極には、走査信号Ｙｊ（但し、ｊ＝１、２、３、・・・、ｍ）が供給される走査線１１ａが電気的に接続されるとともに、画素スイッチング用ＴＦＴ３０のドレイン電極には、液晶素子１１８の画素電極９ａが接続されている。ここで、各画素部９において、液晶素子１１８は、画素電極９ａと対向電極２１との間に液晶を挟持してなる。従って、各画素部９は、走査線１１ａとデータ線６ａとの各交点に対応して、マトリクス状に配列されることになる。

走査線駆動回路１０４から出力される走査信号Ｙ１、・・・、Ｙｍによって、各走査線１１ａは線順次に選択される。選択された走査線１１ａに対応する画素部９において、画素スイッチング用ＴＦＴ３０に走査信号Ｙｊが供給されると、画素スイッチング用ＴＦＴ３０はオン状態となり、当該画素部９は選択状態となる。液晶素子１１８の画素電極９ａには、画素スイッチング用ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａより画像信号ＶＩＤｋが所定のタイミングで供給される。これにより、液晶素子１１８には、画素電極９ａ及び対向電極２１の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号ＶＩＤ１〜ＶＩＤ６に応じたコントラストをもつ光が出射する。

ここで、保持された画像信号がリークするのを防ぐために、蓄積容量７０が、液晶素子１１８と並列に付加されている。蓄積容量７０の一方の電極は、画素電極９ａと並列して画素スイッチング用ＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に接続されている。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。

次に、上述の動作を実現する画素部の具体的構成について、図４から図７を参照して説明する。図４から図６は、ＴＦＴアレイ基板上の画素部に係る部分構成を表す平面図である。図４及び図５は、夫々、後述する積層構造のうち下層部分（図４）と上層部分(図５)に相当する。図６は、積層構造を拡大した平面図であり、図４及び図５を重ね合わせたようになっている。図７は、図４及び図５を重ね合わせた場合のＡ−Ａ'断面図である。尚、図７においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

図４から図７では、上述した画素部の各回路要素が、パターン化され、積層された導電膜としてＴＦＴアレイ基板１０上に構築されている。ＴＦＴアレイ基板１０は、例えば、ガラス基板、石英基板、ＳＯＩ基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板２０と対向配置されている。また、各回路要素は、下から順に、走査線１１ａを含む第１層、画素スイッチング用ＴＦＴ３０等を含む第２層、データ線６ａ等を含む第３層、蓄積容量７０等を含む第４層、画素電極９ａ等を含む第５層からなる。また、第１層−第２層間には下地絶縁膜１２、第２層−第３層間には第１層間絶縁膜４１、第３層−第４層間には第２層間絶縁膜４２、第４層−第５層間には第３層間絶縁膜４３がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第１層から第３層が下層部分として図４に示され、第４層から第５層が上層部分として図５に示されている。

（第１層の構成―走査線等―）
第１層は、走査線１１ａで構成されている。走査線１１ａは、図４のＸ方向に沿って延びる本線部と、データ線６ａが延在する図４のＹ方向に延びる突出部とからなる形状にパターニングされている。このような走査線１１ａは、例えば導電性ポリシリコンからなり、その他にもチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。

（第２層の構成―ＴＦＴ等―）
第２層は、画素スイッチング用ＴＦＴ３０で構成されている。画素スイッチング用ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造とされ、ゲート電極３ａ、半導体層１ａ、ゲート電極３ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。ゲート電極３ａは、例えば導電性ポリシリコンで形成される。半導体層１ａは、例えばポリシリコンからなり、チャネル領域１ａ'、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。尚、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。

画素スイッチング用ＴＦＴ３０のゲート電極３ａは、その一部分３ｂにおいて、下地絶縁膜１２に形成されたコンタクトホール１２ｃｖを介して走査線１１ａに電気的に接続されている。下地絶縁膜１２は、例えばシリコン酸化膜等からなり、第１層と第２層の層間絶縁機能の他、ＴＦＴアレイ基板１０の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こす画素スイッチング用ＴＦＴ３０の素子特性の変化を防止する機能を有している。

尚、本実施形態に係る画素スイッチング用ＴＦＴ３０は、トップゲート型であるが、ボトムゲート型であってもかまわない。

（第３層の構成―データ線等―）
第３層は、データ線６ａ及び中継層６００で構成されている。

データ線６ａは、例えば、下から順にアルミニウム、窒化チタン、窒化シリコンの３層膜として形成されている。また、データ線６ａは、第１層間絶縁膜４１を貫通するコンタクトホール８１を介して、画素スイッチング用ＴＦＴ３０の高濃度ソース領域１ｄと電気的に接続されている。

中継層６００は、データ線６ａと同一膜として形成されている。中継層６００とデータ線６ａとは、図４に示したように、夫々が分断されるように形成されている。また、中継層６００は、第１層間絶縁膜４１を貫通するコンタクトホール８３を介して、画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅと電気的に接続されている。

第１層間絶縁膜４１は、例えばＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。

（第４層の構成―蓄積容量等―）
第４層は、蓄積容量７０で構成されている。蓄積容量７０は、容量電極３００と下部電極７１とが誘電体膜７５を介して対向配置された構成となっている。ここに容量電極３００は、本発明に係る「画素電位側電極」の一例であり、下部電極７１は、本発明に係る「固定電位側電極」の一例である。容量電極３００の延在部は、第２層間絶縁膜４２を貫通するコンタクトホール８４を介して、中継層６００と電気的に接続されている。

容量電極３００又は下部電極７１は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。

図５に示すように、本実施形態では特に、誘電体膜７５は、ＴＦＴアレイ基板１０上で平面的に見て画素毎の開口領域の間隙に位置する非開口領域に形成されている、即ち、開口領域に殆ど形成されていない。よって、誘電体膜７５が、仮に不透明な膜であっても、開口領域における透過率を低下させないで済む。従って、誘電体膜７５は、透過率を考慮せず、誘電率が高いシリコン窒化膜等から形成されている。尚、誘電体膜としては、シリコン窒化膜の他、例えば、酸化ハフニュウム（ＨｆＯ２）、アルミナ（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）等の単層膜又は多層膜を用いてもよい。このため更に、誘電体膜７５は、水分や湿気を防ぐための膜、即ちパッシベーション膜としても機能させることが可能となる。即ち、蓄積容量７０は、ＴＦＴアレイ基板１０上で平面的に見て画素スイッチング用ＴＦＴ３０のチャネル領域１ａ'に対向する領域を含む領域に配置されているので、画素スイッチング用ＴＦＴ３０の耐水性、耐湿性を高めることも可能となる。尚、誘電体膜７５は、後述するように、データ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路２０２等の周辺回路を構成する周辺回路用ＴＦＴのチャネル領域に対向する領域を含む周辺誘電体膜領域にも形成されている。

第２層間絶縁膜４２は、例えばＮＳＧによって形成されている。その他、第２層間絶縁膜４２には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第２層間絶縁膜４２の表面は、化学的研磨処理（Chemical Mechanical Polishing：ＣＭＰ）や研磨処理、スピンコート処理、凹への埋め込み処理等の平坦化処理がなされている。

（第５層の構成―画素電極等―）
第４層の全面には第３層間絶縁膜４３が形成され、更にその上に、第５層として画素電極９ａが形成されている。第３層間絶縁膜４３は、例えばＮＳＧによって形成されている。その他、第３層間絶縁膜４３には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第３層間絶縁膜４３の表面は、第２層間絶縁膜４２と同様にＣＭＰ等の平坦化処理がなされている。

画素電極９ａ（図５中、破線９ａ'で輪郭が示されている）は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線６ａ及び走査線１１ａが格子状に配列するように形成されている（図４及び図５参照）。また、画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなる。

画素電極９ａは、層間絶縁膜４３を貫通するコンタクトホール８５を介して、容量電極３００の延在部と電気的に接続されている（図７参照）。

更に上述したように、容量電極３００の延在部と中継層６００と、及び、中継層６００と画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅとは、夫々コンタクトホール８４及び８３を介して、電気的に接続されている。即ち、画素電極９ａと画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅとは、中継層６００及び容量電極３００の延在部を中継して中継接続されている。

画素電極９ａの上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。

以上が、ＴＦＴアレイ基板１０側の画素部の構成である。

他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図７では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、画素スイッチング用ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくとも画素スイッチング用ＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。

このように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。

以上に説明した画素部の構成は、図４及び図５に示すように、各画素部に共通である。前述の画像表示領域１０ａ（図１を参照）には、かかる画素部が周期的に形成されていることになる。他方、このような液晶装置では、画像表示領域１０ａの周囲に位置する周辺領域に、図１及び図２を参照して説明したように、走査線駆動回路１０４及びデータ線駆動回路１０１等の周辺回路が、画素部と同様の積層構造で形成されている。

次に、周辺回路の具体的構成について、図８から図１０を参照して説明する。ここでは、周辺回路の一例としてのサンプリング回路の具体的構成を中心に説明する。図８は、サンプリング回路におけるサンプリングスイッチを含む断面図である。尚、図８においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図９は、周辺誘電体膜領域における誘電体膜のＴＦＴアレイ基板上で平面的に見た形状を示す平面図である。図１０は、変形例における図９と同趣旨の平面図である。

図８に示すように、サンプリング回路７は、画素部９と同様な積層構造からなる。即ち、ＴＦＴアレイ基板１０上に第１層として、走査線１１ａと同層に位置する遮光膜１１０ａが形成されている。その上層側に第１層間絶縁膜４１を介して、第２層として、画素スイッチング用ＴＦＴ３０と同層に位置するサンプリングスイッチ２０２が形成されている。サンプリングスイッチ２０２は、画素スイッチング用ＴＦＴ３０と同様に、例えばＬＤＤ構造とされ、ゲート電極２０２ｇａ、半導体層２０２ａ、ゲート電極２０２ｇａと半導体層２０２ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。ゲート電極２０２ｇａは、画素スイッチング用ＴＦＴ３０のゲート電極３ａと同層に形成され、半導体層２０２ａは、画素スイッチング用ＴＦＴ３０の半導体層１ａと同層に形成される。半導体層２０２ａは、チャネル領域２０２ａ'、低濃度ソース領域２０２ｂ及び低濃度ドレイン領域２０２ｃ、並びに高濃度ソース領域２０２ｄ及び高濃度ドレイン領域２０２ｅからなる。尚、サンプリングスイッチ２０２は、ＬＤＤ構造を有することが好ましいが、低濃度ソース領域２０２ｂ、低濃度ドレイン領域２０２ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極２０２ｇａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。

サンプリングスイッチング２０２のゲート電極２０２ｇａは、その一部分２０２ｇｂにおいて、下地絶縁膜１２に形成されたコンタクトホール１４ｃｖを介して遮光膜１１０ａに電気的に接続されている。尚、本実施形態に係るサンプリングスイッチ２０２は、トップゲート型であるが、ボトムゲート型であってもかまわない。

サンプリングスイッチ２０２の上層側には、第１層間絶縁膜４１を介して、第３層として、分岐配線１７３及びデータ線６ａが形成されている。分岐配線１７３は、第１層間絶縁膜４１を貫通するコンタクトホール８１０を介して、サンプリングスイッチ２０２の高濃度ソース領域２０２ｄと電気的に接続されている。データ線６ａは、第１絶縁膜４１を貫通するコンタクトホール８３０を介して、サンプリングスイッチ２０２の高濃度ドレイン領域２０２ｅと電気的に接続されている。

本実施形態では特に、画素部９における誘電体膜７５は、図８及び図９に示すように、サンプリングスイッチ２０２のチャネル領域２０２ａ'に対向する領域を含む周辺誘電体膜領域７５ｒ（図９中、右上がり斜線部）にも形成されている。更に、周辺誘電体膜領域７５ｒは、データ線駆動回路１０１、走査線駆動回路１０４等の周辺回路を構成する周辺回路用ＴＦＴのチャネル領域に対向する領域を含んでいる。尚、本実施形態では、外部回路接続端子１０２が位置する外部回路接続端子領域１０２ｒに対向する領域を含む領域に誘電体膜７５が形成されていないが、形成してもよい。誘電体膜７５は、上述の如くパッシベーション膜として機能させることができるので、サンプリングスイッチ２０２のチャネル領域２０２ａ'が水分や湿気によって劣化するのを防止し、サンプリングスイッチ２０２の耐水性、耐湿性を高めることも可能となる。尚、パッシベーション膜としての機能を高めるために、誘電体膜７５は、周辺領域におけるなるべく広い部分に、好ましくは全部分に形成するとよい。特にサンプリングスイッチ２０２がｐチャネル型である場合には、チャネル領域２０２ａ'は水分や湿気によって劣化しやすいので、このような誘電体膜７５によって、サンプリングスイッチ２０２のチャネル領域２０２ａ'の水分や湿気による劣化をより一層有効に防止することができる。

更に、本実施形態では特に、上述の如く、誘電体膜７５は、蓄積容量７０の容量膜及びパッシベーション膜として機能するので、パッシベーション膜として新たな膜を積層する必要がない。よって、サンプリング回路２０２、データ線駆動回路１０１、走査線駆動回路１０４等の周辺回路の構造の複雑化を招かずに、これら周辺回路の耐水性、耐湿性を高めることができる。

以上の結果、ＴＦＴアレイ基板１０上における積層構造の単純化を図りつつ、誘電体膜７５の存在によって、画素スイッチング用ＴＦＴ３０及びサンプリングスイッチ２０２等の周辺回路用ＴＦＴの耐水性、耐湿性を向上させることができる。

図９に示すように、本実施形態では特に、誘電体膜７５には、周辺誘電体膜領域７５ｒ（図９中、右上がり斜線部）においてスリット５００が形成されている。即ち、誘電体膜７５には、ＴＦＴアレイ基板１０上で平面的に見て、周辺誘電体膜領域７５ｒの縁７５ｅと走査線駆動回路１０４の位置する走査線駆動回路領域１０４ｒとの間、周辺誘電体膜領域の縁７５ｅとデータ線駆動回路１０１の位置するデータ線駆動回路領域１０１ｒとの間、サンプリング回路２０２の位置するサンプリング回路領域７ｒとデータ線駆動回路領域１０１ｒの間、走査線駆動回路領域１０４ｒと画像表示領域１０ａとの間、データ線駆動回路領域１０１ｒと画像表示領域１０ａとの間、サンプリング回路領域７ｒと画像表示領域１０ａとの間等に、スリット５００が形成されている。このため、誘電体膜７５が上下の層に挟まれていることによって生ずる応力を低減することができる。このような応力は、電気光学装置の製造工程中における熱処理により顕著に生じ易く、スリットの存在により、このような応力を効率的に低減できる。更に、製品完成後や動作時においても発生する応力を低減することも可能である。よって、誘電体膜７５において応力によるクラック等の損傷が生ずることを防止することができる。従って、電気光学装置の信頼性を向上させることができる。

図１０に変形例として示すように、スリット５００は、周辺誘電体膜領域７５ｒの縁７５ｅから切り込むように形成されていてもよい（図１０中、円Ｃ５００参照）。

この場合、走査線駆動回路１０４、データ線駆動回路１０１、サンプリング回路２０２等の周辺回路の耐水性、耐湿性を高めつつ、誘電体膜７５において応力によるクラック等の損傷が生ずることをより一層有効に防止することができる。

＜製造方法＞
次に、このような電気光学装置の製造方法について、図８、図９及び図１１から図１６を参照して説明する。図１１から図１３、図１５及び図１６は、製造プロセスの各工程における電気光学装置の積層構造を、図７に対応する断面で順を追って示す断面図である。図１４は、誘電体膜を形成する工程における周辺回路の積層構造を、図８に対応する断面で示す断面図である。尚、ここでは、本実施形態における液晶装置のうち、主要部分である走査線、ＴＦＴ、データ線、蓄積容量及び画素電極、並びに周辺回路の一例としてのサンプリング回路の形成工程に関して主に説明することにする。

先ず、図１１に示した工程において、画像表示領域１０ａ（図９参照）では、ＴＦＴアレイ基板１０上に走査線１１ａから第１層間絶縁膜４１までの各層構造を形成し、積層する。この際、画素スイッチング用ＴＦＴ３０は、走査線１１ａ及び後に形成されるデータ線６ａの交差に対応する領域に形成される。

この工程の際、図８に示したように、サンプリング回路領域７ｒ（図９参照）では、ＴＦＴアレイ基板１０上に走査線１１ａと同層の遮光膜１１０ａから第１層間絶縁膜４１までの各層構造を形成し、積層する。

尚、各工程には、通常の半導体集積化技術を用いることができる。また、第１層間絶縁膜４１の形成後、その表面を、ＣＭＰ処理等によって平坦化しておいてもよい。

次に、図１２に示した工程において、画像表示領域１０ａでは、第１層間絶縁膜４１の表面の所定位置にエッチングを施し、高濃度ソース領域１ｄに達する深さのコンタクトホール８１及び高濃度ドレイン領域１ｅに達する深さのコンタクトホール８３を開孔する。

この工程の際、図８に示したように、サンプリング回路領域７ｒでは、第１層間絶縁膜４１の表面の所定位置にエッチングを施し、高濃度ソース領域２０２ｄに達する深さのコンタクトホール８１０及び高濃度ドレイン領域２０２ｅに達する深さのコンタクトホール８３０を開孔する。

次に、画像表示領域１０ａでは、所定のパターンで導電性遮光膜を積層し、データ線６ａ及び中継層６００を形成する。データ線６ａは、コンタクトホール８１によって高濃度ソース領域１ｄとひとつながりに接続する。中継層６００は、コンタクトホール８３によって高濃度ドレイン領域１ｅとひとつながりに接続する。

この工程の際、図８に示したように、サンプリング回路領域７ｒでは、分岐配線１７３及びデータ線６ａを形成する。分岐配線１７３は、コンタクトホール８１０によって高濃度ソース領域２０２ｄとひとつながりに接続する。データ線６ａは、コンタクトホール８３０によって高濃度ドレイン領域２０２ｅとひとつながりに接続する。

次に、ＴＦＴアレイ基板１０の全面、即ち、画像表示領域１０ａとサンプリング回路領域７ｒを含む周辺領域とのいずれも含む領域に、第２層間絶縁膜４２の前駆膜４２ａを形成する。前駆膜４２ａの表面には、下層側の画素スイッチング用ＴＦＴ３０、データ線６ａ、コンタクトホール８１及び８３等に起因した凹凸が生じる。そこで、前駆膜４２ａを厚めに成膜し、例えばＣＭＰ処理によって図中の点線の位置まで削り取り、その表面を平坦化することによって第２層間絶縁膜４２を得る。

次に、図１３に示した工程において、画像表示領域１０ａでは、第２層間絶縁膜４２の表面の、チャネル領域１ａ'に対向する領域を含む所定の領域に導電性遮光膜を積層し下部電極７１を形成する。次に、ＴＦＴアレイ基板１０上の非開口領域に所定のパターンで誘電体膜７５を形成する。この際、所定のパターンは、チャネル領域１ａ'に対向する領域を含むようにする。

この工程の際、図１４に示したように、サンプリング回路領域７ｒでは、チャネル領域２０２ａ'に対向する領域を含む領域に所定のパターンで誘電体膜７５を形成する。この際、図９に示すように他の周辺領域についても同様に誘電体膜７５を形成する。即ち、データ線駆動回路領域１０１ｒ及び走査線駆動回路領域１０４ｒ等についても、データ線駆動回路１０１及び走査線駆動回路１０４を構成するＴＦＴのチャネル領域に対向する領域を含む領域に所定のパターンで誘電体膜７５を形成する。次に、図９に示すように、誘電体膜７５の表面の所定の位置にエッチングを施し、スリット５００を形成する。このようなスリット５００を形成することにより、誘電体膜７５が上下の層に挟まれていることによって生ずる応力を低減することができる。このような応力は、液晶装置の製造工程中における熱処理により顕著に生じ易く、スリットの存在により、このような応力を効率的に低減できる。よって、誘電体膜７５において応力によるクラック等の損傷が生ずることを防止することができる。

次に、図１５に示した工程において、画像表示領域１０ａでは、誘電体膜７５の表面の所定位置にエッチングを施し、中間層６００に達する深さのコンタクトホール８４を開孔する。次に、チャネル領域１ａ'に対向する領域を含む所定の領域に導電性遮光膜を積層し、容量電極３００を形成する。

次に、ＴＦＴアレイ基板１０の全面に、即ち、画像表示領域１０ａとサンプリング回路領域７ｒを含む周辺領域とのいずれも含む領域に第３層間絶縁膜４３の前駆膜４３ａを形成する。前駆膜４３ａの表面には、蓄積容量７０やコンタクトホール８４に起因した凹凸が生じる。そこで、前駆膜４３ａを厚めに成膜し、例えばＣＭＰ処理によって図中の点線の位置まで削り取り、その表面を平坦化することによって第３層間絶縁膜４３を得る（周辺領域について、図８参照）。

次に、図１６に示した工程において、画像表示領域１０ａでは、第３層間絶縁膜４３の表面の所定位置にエッチングを施し、容量電極３００の延在部に達する深さのコンタクトホール８５を開孔する。次に、第３層間絶縁膜４３の表面の所定位置に画素電極９ａを形成する。このとき、画素電極９ａはコンタクトホール８５内部にも形成されるが、コンタクトホール８５の穴径が大きいために、カバレッジは良好となる。

以上説明した液晶装置の製造方法によれば、上述した本実施形態の液晶装置を製造できる。ここで特に、蓄積容量３００を構成する誘電体膜７５をサンプリング回路領域７ｒ、データ線駆動回路領域１０１ｒ、走査線駆動回路領域１０４ｒ等を含む周辺誘電体膜領域７５ｒにパッシベーション膜として形成するので、サンプリング回路２０２、データ線駆動回路１０１、走査線駆動回路１０４等の周辺回路の耐水性、耐湿性を向上させつつ、製造プロセスの単純化を図ることができ、歩留まりも向上可能である。

＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１７は、プロジェクタの構成例を示す平面図である。この図１７に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。

液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。

なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１８は、このパーソナルコンピュータの構成を示す斜視図である。図１８において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。

さらに、液晶装置を、携帯電話に適用した例について説明する。図１９は、この携帯電話の構成を示す斜視図である。図１９において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。

尚、図１７から図１９を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ等にも適用可能である。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、該電気光学装置を備えてなる電子機器及び該電気光学装置の製造方法もまた本発明の技術的範囲に含まれるものである。

第１実施形態に係る液晶装置の全体構成を示す平面図である。 図１のＨ−Ｈ'の断面図である。 第１実施形態に係る液晶装置の電気的な構成を示すブロック図である。 第１実施形態に係るＴＦＴアレイ基板上の画素群の平面図であって、下層部分（図７における符号６ａ（データ線）までの下層の部分）に係る構成のみを示すものである。 第１実施形態に係るＴＦＴアレイ基板上の画素群の平面図であって、上層部分（図７における符号６ａ（データ線）を超えて上層の部分）に係る構成のみを示すものである。 図４及び図５を重ね合わせた場合の平面図であって、一部を拡大したものである。 図４及び図５を重ね合わせた場合のＡ−Ａ'断面図である。 第１実施形態に係るサンプリング回路におけるサンプリングスイッチを含む断面図である。 第１実施形態に係る周辺誘電体膜領域における誘電体膜のＴＦＴアレイ基板上で平面的に見た形状を示す平面図である。 変形例における図９と同趣旨の平面図である。 第１実施形態に係る液晶装置の製造工程を、順を追って示す断面図（その１）である。 第１実施形態に係る液晶装置の製造工程を、順を追って示す断面図（その２）である。 第１実施形態に係る液晶装置の製造工程を、順を追って示す断面図（その３）である。 第１実施形態に係る誘電体膜を形成する工程における周辺回路の積層構造を示す断面図である。 第１実施形態に係る液晶装置の製造工程を、順を追って示す断面図（その４）である。 第１実施形態に係る液晶装置の製造工程を、順を追って示す断面図（その５）である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。

符号の説明

１ａ…半導体層、１ａ'…チャネル領域、３ａ、３ｂ…ゲート電極、６ａ…データ線、７…サンプリング回路、７…サンプリング回路領域、９…画素部、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、１２…下地絶縁膜、１２ｃｖ…コンタクトホール、１６…配向膜、２０…対向基板、２１…対向電極、２２…配向膜、２３…遮光膜、３０…画素スイッチング用ＴＦＴ、４１、４２、４３…層間絶縁膜、５０…液晶層、７０…蓄積容量、７１…下部電極、７５…誘電膜、７５ｅ…周辺誘電体膜の縁、８１、８３、８４、８５…コンタクトホール、９０…引回配線、１０１…データ線駆動回路、１０１ｒ…データ線駆動回路領域、１０４…走査線駆動回路、１０４ｒ…走査線駆動回路領域、１１０ａ…遮光膜、１１８…液晶素子、１７３…分岐配線、２０２…サンプリングスイッチ、２０２ａ'…チャネル領域、２０２ｇａ、２０２ｇｂ…ゲート電極、３００…容量電極、４００…容量配線、５００…スリット、６００…中継層、８１０、８３０…コンタクトホール。

Claims (6)

1. 基板上に、
   互いに交差して延在するデータ線及び走査線と、
   前記基板上で前記データ線より下層側に配置されており、前記データ線及び走査線に対応して規定される画素毎に設けられた画素スイッチング用薄膜トランジスタと、
   前記基板上で平面的に見て前記画素スイッチング用薄膜トランジスタのチャネル領域に対向する領域を含む領域に配置され且つ前記データ線より上層側に配置されており、固定電位側電極、誘電体膜及び画素電位側電極が積層されてなる蓄積容量と、
   前記画素毎に配置され且つ前記蓄積容量よりも上層側に配置されており、前記画素電位側電極及び前記画素スイッチング用薄膜トランジスタに電気的に接続された画素電極と、
   前記画素が配列された画素アレイ領域の周辺に位置する周辺領域に配置されており前記データ線及び前記走査線を介して前記画素電極を駆動するための周辺回路と
   を備えており、
   前記誘電体膜は、前記基板上で平面的に見て、前記画素毎の開口領域の間隙に位置する非開口領域と、前記周辺回路を構成する、前記蓄積容量より下層側に配置された周辺回路用薄膜トランジスタのチャネル領域に対向する領域を含む周辺誘電体膜領域とに形成されており、前記開口領域には形成されていない
   ことを特徴とする電気光学装置。
2. 前記誘電体膜は、前記周辺誘電体膜領域においてスリットを有することを特徴とする請求項１に記載の電気光学装置。
3. 前記スリットは、前記基板上で平面的に見て、前記周辺誘電体膜領域の縁と前記周辺回路の位置する周辺回路領域との間、前記周辺回路領域間及び前記画素アレイ領域と前記周辺回路領域との間の少なくとも一部分に形成されていることを特徴とする請求項２に記載の電気光学装置。
4. 前記スリットは、前記周辺誘電体膜領域の縁から切り込むように前記縁まで延びて形成されていることを特徴とする請求項２又は３に記載の電気光学装置。
5. 請求項１から請求項４のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
6. 基板上に、互いに交差して延在するデータ線及び走査線と、前記データ線より下層側に配置されたトップゲート型の画素スイッチング用薄膜トランジスタと、前記データ線より上層側に配置された蓄積容量と、前記蓄積容量よりも上層側に配置された画素電極と、前記画素電極を駆動するための周辺回路とを備えた電気光学装置の製造方法であって、
   前記基板上で平面的に見て前記データ線及び走査線に対応して規定される画素毎に、前記画素スイッチング用薄膜トランジスタを形成する工程と、
   前記画素スイッチング用薄膜トランジスタより上層側に、前記データ線を形成する工程と、
   前記蓄積容量を、前記基板上で平面的に見て前記画素スイッチング用薄膜トランジスタのチャネル領域に対向する領域を含む領域に、前記データ線より上層側に固定電位側電極、誘電体膜及び画素電位側電極が積層されてなるように、形成する工程と、
   前記蓄積容量よりも上層側に、前記画素毎に、前記画素スイッチング用薄膜トランジスタ及び前記画素電位側電極に電気的に接続されるように、前記画素電極を形成する工程と
   を含み、
   前記蓄積容量を形成する工程において、前記誘電体膜を、前記基板上で平面的に見て前記画素毎の開口領域の間隙に位置する非開口領域と、前記周辺回路を構成する、前記蓄積容量より下層側に配置された周辺回路用薄膜トランジスタのチャネル領域に対向する領域を含む周辺誘電体膜領域とに形成し、且つ、前記誘電体膜を前記開口領域に形成しない
   ことを特徴とする電気光学装置の製造方法。

Images