JP4442569B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4442569B2
JP4442569B2 JP2006020094A JP2006020094A JP4442569B2 JP 4442569 B2 JP4442569 B2 JP 4442569B2 JP 2006020094 A JP2006020094 A JP 2006020094A JP 2006020094 A JP2006020094 A JP 2006020094A JP 4442569 B2 JP4442569 B2 JP 4442569B2
Authority
JP
Japan
Prior art keywords
data line
electro
insulating film
optical device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006020094A
Other languages
English (en)
Other versions
JP2006317901A (ja
Inventor
康二 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006020094A priority Critical patent/JP4442569B2/ja
Priority to KR1020060032304A priority patent/KR100769068B1/ko
Priority to TW095112691A priority patent/TWI283380B/zh
Priority to US11/401,007 priority patent/US20060243977A1/en
Publication of JP2006317901A publication Critical patent/JP2006317901A/ja
Application granted granted Critical
Publication of JP4442569B2 publication Critical patent/JP4442569B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置は、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用素子としてのＴＦＴ（Thin Film Transistor）とを備え、アクティブマトリクス駆動可能に構成される。また、高コントラスト化等を目的として、ＴＦＴと画素電極との間に蓄積容量が設けられることがある。以上の構成要素は基板上に高密度で作り込まれ、画素開口率の向上や装置の小型化が図られる（例えば、特許文献１を参照）。
このように、電気光学装置には更なる表示の高品質化や小型化・高精細化が要求されており、上記以外にも様々な対策が講じられている。例えば、ＴＦＴの半導体層に光が入射すると、光リーク電流が発生し、表示品質が低下してしまうことから、該半導体層の周囲に遮光層が設けられる。また、蓄積容量はできるだけ容量が大きい方が望ましいが、その反面で、画素開口率を犠牲にしないように設計するのが望ましい。更に、これら多くの回路要素は、装置を小型化すべく、基板に高密度で作り込まれるのが望ましい。
他方、この種の電気光学装置における蓄積容量等の電子素子の形状や製造方法を工夫して、装置性能や製造歩留まりを高めるための各種技術も提案されている（例えば、特許文献２及び３を参照）。
特開２００２−１５６６５２号公報 特開平６−３７０３号公報 特開平７−４９５０８号公報
しかしながら、上述した従来の各種技術によれば、高機能化或いは高性能化に伴って、基板上における積層構造が、基本的に複雑高度化している。これは更に、製造方法の複雑高度化、製造歩留まりの低下等を招いている。逆に、基板上における積層構造や製造プロセスを単純化しようとすれば、遮光性能を低下させてしまい、特にＴＦＴの半導体層における光リーク電流による表示品位の低下を招きかねないという技術的問題がある。
本発明は、例えば上記問題点に鑑みなされたものであり、積層構造や製造プロセスの単純化を図るのに適しており、しかも高品質な表示が可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
本発明の一実施形態に係る電気光学装置によれば、基板上に、互いに交差するデータ線及び走査線と、前記データ線に電気的に接続され、かつ、前記基板上で前記データ線より下層側に配置された薄膜トランジスタと、前記薄膜トランジスタの上層側に積層された第１層間絶縁膜と、前記基板上で平面的に見て前記薄膜トランジスタのチャネル領域に対向する領域を含む領域に配置され且つ前記データ線より上層側に配置されており、固定電位側電極、誘電体膜及び画素電位側電極が下層側から順に積層されてなる蓄積容量と、前記基板上で平面的に見て前記データ線及び走査線に対応して規定される画素毎に配置され且つ前記蓄積容量よりも上層側に配置されており、前記画素電位側電極及び前記薄膜トランジスタに電気的に接続された画素電極とを備え、前記データ線及び前記固定電位側電極は導電性遮光膜からなり、前記固定電位側電極は、前記データ線の一部と重なるように延在し、前記画素電極の端部と重なるように島状に配置されてなり、前記走査線と前記データ線との交差領域は、前記走査線と前記固定電位側電極との交差領域と重なる領域内に位置し、前記チャネル領域は前記前記走査線と前記データ線との交差領域と重なる領域内に位置することを特徴とする。
また、本発明の一実施形態に係る電気光学装置によれば、前記走査線と重なるように、隣合う画素電極間に島状に形成され、前記画素電位側電極と前記薄膜トランジスタとを電気的に接続する中継層をさらに有し、前記中継層は前記隣合う画素電極の対向する端部に重なるように配置され、かつ前記データ線と同一工程にて形成されることを特徴とする。
また、本発明の一実施形態に係る電気光学装置によれば、前記第１層間絶縁膜は、平坦化処理が施されていることを特徴とする請求項１に記載の電気光学装置。
また、本発明の電気光学装置は上記課題を解決するため、基板上に、互いに交差して延在するデータ線及び走査線と、前記基板上で前記データ線より下層側に配置された薄膜トランジスタと、前記薄膜トランジスタの上層側に積層されており、平坦化処理が施された第１層間絶縁膜と、前記基板上で平面的に見て前記薄膜トランジスタのチャネル領域に対向する領域を含む領域に配置され且つ前記データ線より上層側に配置されており、固定電位側電極、誘電体膜及び画素電位側電極が下層側から順に積層されてなる蓄積容量と、前記基板上で平面的に見て前記データ線及び走査線に対応して規定される画素毎に配置され且つ前記蓄積容量よりも上層側に配置されており、前記画素電位側電極及び前記薄膜トランジスタに電気的に接続された画素電極とを備え、前記データ線は、導電性遮光膜からなると共に前記基板上で平面的に見て前記チャネル領域を覆う領域を含む領域に形成されている。
本発明の電気光学装置によれば、その動作時には、薄膜トランジスタが、走査線に選択される画素位置の画素電極に対してデータ線からデータ信号を印加することで、アクティブマトリクス駆動が可能である。この際、蓄積容量によって、画素電極における電位保持特性が向上し、表示の高コントラスト化が可能となる。尚、蓄積容量は、固定電位側電極、誘電体膜及び画素電位側電極が、下層側からこの順に積層されていてもよいし、逆の順に積層されていてもよい。
本発明では特に、データ線は、平坦化処理が施された第１層間絶縁膜上に形成されているので、データ線におけるチャネル領域を覆う部分、即ちチャネル領域を遮光する部分も平坦になる。よって、データ線のチャネル領域に面する側における、戻り光や斜めの光に起因した乱反射や光散乱が低減されることになる。また、データ線のチャネル領域に面する側の反対側における、投射光に起因した乱反射や光散乱が低減されることになる。しかも、データ線は、平坦化処理が施されており比較的薄く構成することも可能な第１層間絶縁膜を介して、即ち薄膜トランジスタに比較的近接した積層位置において、遮光を行うことになる。このため、投射光に例えば１０数％程度含まれる斜めの光や電気光学装置内における他の部位で反射してなる乱反射光や迷光から薄膜トランジスタを遮光する能力も、データ線から薄膜トランジスタまでの近さに応じて非常に高いものとすることも可能である。よって、上述の如き動作時に、薄膜トランジスタにおける光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
更に、比較的基板に近い第１層間絶縁膜に平坦化処理が施されているので、基板上の凹凸の密度から生ずるうねり或いは段差、即ちグローバル段差を低減することができる。例えば、このような積層構造を有する基板と、これに対向する対向基板との間に液晶等の電気光学物質が挟み込まれている場合は、基板表面にグローバル段差が殆どなく、平坦であることから、電気光学物質の配向状態に乱れを生じさせる可能性を低減することができ、より高品位な表示が可能となる。仮にグローバル段差があると、画像表示領域内における中央寄り領域と周辺寄り領域とでコントラストむらや輝度むらが生じかねないのであるが、本発明によれば、このような現象を低減或いは未然防止できる。
加えて、上述の如き光リーク電流に関する利益は、平坦化処理が施された第１層間絶縁膜上に形成されたデータ線という比較的簡単な基本構成によって得られる。よって基板上における積層構造の単純化を図ることができ、製造プロセスの単純化、歩留まりの向上にもつながる。
本発明の電気光学装置の一の態様では、前記第１層間絶縁膜には、前記平坦化処理として、ＣＭＰ研磨処理が施されている。
この態様によれば、ＣＭＰ研磨処理（Chemical Mechanical Polishing）により第１層間絶縁膜の表面の平滑性を高めつつ、第１層間絶縁膜の表面を平坦にすることができる。よって、データ線のチャネル領域に面する側における、戻り光や斜めの光に起因した乱反射や光散乱を低減することができる。また、データ線のチャネル領域に面する側の反対側における、投射光に起因した乱反射や光散乱を低減することができる。
本発明の電気光学装置の他の態様では、前記第１層間絶縁膜は、所定の温度で流動化する第１流動化材料を含んでおり、前記第１層間絶縁膜には、前記平坦化処理として、前記第１流動化材料を流動化させる流動化処理が施されている。
この態様によれば、第１層間絶縁膜が、例えば所定の温度で流動化するボロンリンガラス（Borophosphosilicateglass：以下適宜、「ＢＰＳＧ」と呼ぶ）等の第１流動化材料を含んでいる場合には、リフローによって第１層間絶縁膜を平坦化することができる。よって、データ線のチャネル領域に面する側における、戻り光や斜めの光に起因した乱反射や光散乱を低減することができる。また、データ線のチャネル領域に面する側の反対側における、投射光に起因した乱反射や光散乱を低減することができる。
本発明の電気光学装置の他の態様では、前記基板上で、前記データ線、前記蓄積容量及び前記画素電極の層間のうち少なくとも一箇所には、平坦化処理が施された他の層間絶縁膜が積層されている。
この態様によれば、基板上で、データ線、蓄積容量及び画素電極が他の層間絶縁膜を介して積層される。積層直後の他の層間絶縁膜の表面には、下層側のこれらの要素に起因した凹凸が生じる。そこで、こうしてできた凹凸を、例えば、ＣＭＰ研磨処理や研磨処理、スピンコート処理、凹への埋め込み処理等の平坦化処理によって除去すれば、層間絶縁層の表面は平坦化される。例えば、このような積層構造を有する基板と、これに対向する対向基板との間に液晶等の電気光学物質が挟み込まれている場合は、基板表面が平坦であることから、電気光学物質の配向状態に乱れを生じさせる可能性を低減することができ、より高品位な表示が可能となる。尚、このような平坦化処理は、好ましくは全ての層間絶縁膜の表面に対して行うとよいが、いずれかの層間絶縁膜の表面に対して行う場合にも、全く平坦化処理をしない場合と比較して、基板表面が多少なりとも平坦であるので、電気光学物質の配向状態に乱れを生じさせる可能性を低減することができる。
本発明の電気光学装置の他の態様では、前記データ線は、前記導電性遮光膜の一部分としての本体部と、前記導電性遮光膜の他の部分としての、前記本体部における前記チャネル領域に対向する側に成膜されており、前記本体部に比べて反射率が低い低反射部とを備える。
この態様によれば、低反射部が形成されているので、データ線におけるチャネル領域に対向する側の面、即ちデータ線の下層側の面での、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの、戻り光の反射を防止することができる。よって、チャネル領域に対する光の影響を低減することができる。このような低反射部としては、例えば、データ線の本体部を構成するＡｌ膜等よりも反射率が低い材質のメタル、或いは、バリアメタルを形成するとよい。
本発明の電気光学装置の他の態様では、前記データ線は、前記導電性遮光膜の一部分としての本体部と、前記導電性遮光膜の他の部分としての、前記本体部における前記チャネル領域に対向する側に成膜されており、前記本体部に比べて反射率が低い下側低反射部と、前記導電性遮光膜の更に他の部分としての、前記本体部における前記チャネル領域に対向する側と反対側に成膜されており、前記本体部に比べて反射率が低い上側低反射部とを備える。
この態様によれば、下側低反射部が形成されているので、データ線におけるチャネル領域に対向する側の面、即ちデータ線の下層側の面での、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの、戻り光の反射を防止することができる。更に、上側反射部が形成されているので、データ線におけるチャネル領域に対向する側の反対側の面、即ちデータ線の上層側の面での、投射光に起因した乱反射や光散乱を防止することができる。よって、チャネル領域に対する光の影響を低減することができる。このような下側低反射部及び上側低反射部としては、例えば、データ線の本体部を構成するＡｌ膜等よりも反射率が低い材質のメタル、或いは、バリアメタルを形成するとよい。
本発明の電気光学装置の他の態様では、前記基板上で前記薄膜トランジスタより下層側に配置された下側遮光膜と、前記下側遮光膜上に積層されており、平坦化処理が施された下地絶縁膜とを更に備える。
この態様によれば、平坦化処理が施された下地絶縁膜の上層側に薄膜トランジスタ、走査線及び第１層間絶縁膜が積層されるので、平坦化処理を施す前の第１層間絶縁膜の表面は、下地絶縁膜に平坦化処理が施されていない場合に比較して、凹凸が小さくなる。このため、第１層間絶縁膜を容易に平坦化することができる。
上述した下地絶縁膜に平坦化処理が施された態様では、前記下地絶縁膜には、前記平坦化処理として、ＣＭＰ研磨処理が施されていてもよい。
この場合、ＣＭＰ研磨処理により下地絶縁膜の表面の平滑性を高めつつ、下地絶縁膜の表面を平坦にすることができる。このため、第１層間絶縁膜を容易に平坦化することができる。
上述した下地絶縁膜に平坦化処理が施された態様では、前記下地絶縁膜は、所定の温度で流動化する第２流動化材料を含んでおり、前記下地絶縁膜には、前記平坦化処理として、前記第２流動化材料を流動化させる流動化処理が施されていてもよい。
この場合、下地絶縁膜が、例えば所定の温度で流動化するＢＰＳＧ等の第２流動化材料を含んでいるときには、リフローによって下地絶縁膜を平坦化することができる。このため、第１層間絶縁膜を容易に平坦化することができる。
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品位の画像を表示可能な、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなど、更には電気光学装置を露光用ヘッドとして用いたプリンタ、コピー、ファクシミリ等の画像形成装置など、各種電子機器を実現できる。また、本発明の電子機器として、例えば、電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）等を実現することも可能である。
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、互いに交差して延在するデータ線及び走査線と、前記データ線より下層側に第１層間絶縁膜を介して配置されたトップゲート型の薄膜トランジスタと、前記データ線より上層側に配置された蓄積容量と、前記蓄積容量よりも上層側に配置された画素電極とを備えた電気光学装置の製造方法であって、前記基板上の平面的に見て前記データ線及び走査線の交差に対応する領域に、前記薄膜トランジスタのチャネル領域が前記データ線により覆われるように、前記薄膜トランジスタを形成する工程と、前記薄膜トランジスタ上に、前記第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜に平坦化処理を施す工程と、前記第１層間絶縁膜上に、導電性遮光膜からなる前記データ線を形成する工程と、前記蓄積容量を、前記基板上で平面的に見て前記薄膜トランジスタのチャネル領域に対向する領域を含む領域に、前記データ線より上層側に固定電位側電極、誘電体膜及び画素電位側電極が順に積層されてなるように形成する工程と、前記蓄積容量上に、前記基板上で平面的に見て前記データ線及び走査線に対応して規定される画素毎に、前記薄膜トランジスタ及び前記画素電位側電極に電気的に接続されるように、前記画素電極を形成する工程とを含む。
本発明の電気光学装置の製造方法によれば、上述した本発明の電気光学装置を製造できる。ここで特に、導電性遮光膜からなるデータ線を、平坦化処理を施した第１層間絶縁膜上に形成するので、薄膜トランジスタにおける光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。更に、基板上の積層構造が比較的単純であるので、製造プロセスの単純化を図ることができ、歩留まりも向上可能である。尚、蓄積容量の製造工程においては、固定電位側電極、誘電体膜及び画素電位側電極を、この順に積層してもよいし、逆の順に積層してもよい。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
本発明の第１実施形態に係る液晶装置について、図１から図９を参照して説明する。
＜電気光学装置の全体構成＞
先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ'線での断面図である。
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。
尚、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
＜画像表示領域の構成＞
次に、本実施形態に係る液晶装置の画素部における構成について、図３から図９を参照して説明する。ここに図３は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。図４から図６は、ＴＦＴアレイ基板上の画素部に係る部分構成を表す平面図である。図４及び図５は、夫々、後述する積層構造のうち下層部分（図４）と上層部分(図５)に相当する。図６は、積層構造を拡大した平面図であり、図４及び図５を重ね合わせたようになっている。図７は、図４及び図５を重ね合わせた場合のＡ−Ａ'断面図である。図８は、第１変形例に係るデータ線の構造を示す断面図である。図９は、第２変形例に係る図８と同趣旨の断面図である。尚、図７から図９においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
＜画素部の原理的構成＞
図３において、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
また、ＴＦＴ３０のゲートに走査線１１ａが電気的に接続されており、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に接続されている。
＜画素部の具体的構成＞
次に、上述の動作を実現する画素部の具体的構成について、図４から図９を参照して説明する。
図４から図９では、上述した画素部の各回路要素が、パターン化され、積層された導電膜としてＴＦＴアレイ基板１０上に構築されている。ＴＦＴアレイ基板１０は、例えば、ガラス基板、石英基板、ＳＯＩ基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板２０と対向配置されている。また、各回路要素は、下から順に、走査線１１ａを含む第１層、ＴＦＴ３０等を含む第２層、データ線６ａ等を含む第３層、蓄積容量７０等を含む第４層、画素電極９ａ等を含む第５層からなる。また、第１層−第２層間には下地絶縁膜１２、第２層−第３層間には第１層間絶縁膜４１、第３層−第４層間には第２層間絶縁膜４２、第４層−第５層間には第３層間絶縁膜４３がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第１層から第３層が下層部分として図４に示され、第４層から第５層が上層部分として図５に示されている。
（第１層の構成―走査線等―）
第１層は、走査線１１ａで構成されている。走査線１１ａは、図４のＸ方向に沿って延びる本線部と、データ線６ａが延在する図４のＹ方向に延びる突出部とからなる形状にパターニングされている。このような走査線１１ａは、例えば導電性ポリシリコンからなり、その他にもチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
（第２層の構成―ＴＦＴ等―）
第２層は、ＴＦＴ３０で構成されている。ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造とされ、ゲート電極３ａ、半導体層１ａ、ゲート電極３ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。ゲート電極３ａは、例えば導電性ポリシリコンで形成される。半導体層１ａは、例えばポリシリコンからなり、チャネル領域１ａ'、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
ＴＦＴ３０のゲート電極３ａは、その一部分３ｂにおいて、下地絶縁膜１２に形成されたコンタクトホール１２ｃｖを介して走査線１１ａに電気的に接続されている。
下地絶縁膜１２は、本発明に係る「第２流動化材料」の一例として、例えばシリコン酸化膜等からなり、第１層と第２層の層間絶縁機能の他、ＴＦＴアレイ基板１０の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすＴＦＴ３０の素子特性の変化を防止する機能を有している。ここで、本実施形態の変形例として、下地絶縁膜１２に平坦化処理が施されていてもよい。即ち例えば、下地絶縁膜１２を加熱し流動化、即ち溶融（リフロー）させる流動化処理を施してもよい。この場合、下地絶縁膜１２の上層側に積層される、後述する第１層間絶縁膜４１の表面には、下地絶縁膜１２の下側に形成された走査線１１ａ等に起因する凹凸は殆ど好ましくは全く生じない。よって、第１層間絶縁４１を容易に平坦化することが可能となる。このような平坦化処理としては、下地絶縁膜１２の表面にＣＭＰ研磨処理を施してもよい。
尚、本実施形態に係るＴＦＴ３０は、トップゲート型であるが、ボトムゲート型であってもかまわない。
（第３層の構成―データ線等―）
第３層は、データ線６ａ及び中継層６００で構成されている。
データ線６ａは、本発明に係る「導電性遮光膜」の一例として、下から順にアルミニウム、窒化チタン、窒化シリコンの３層膜として形成されている。データ線６ａは、ＴＦＴ３０のチャネル領域１ａ'を部分的に覆うように形成されている。このため、チャネル領域１ａ'に近接配置可能なデータ線６ａによって、上層側からの入射光に対して、ＴＦＴ３０のチャネル領域１ａ'を遮光できる。また、データ線６ａは、第１層間絶縁膜４１を貫通するコンタクトホール８１を介して、ＴＦＴ３０の高濃度ソース領域１ｄと電気的に接続されている。第１層間絶縁膜４１は、本発明に係る「第１流動化材料」の一例として、例えばＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等からなり、平坦化処理が施されている。即ち、本発明に係る「平坦化処理」の一例として、例えば第１層間絶縁膜４１を加熱し流動化、即ち溶融（リフロー）させる流動化処理を施してもよい。或いは、このような平坦化処理としては、第１層間絶縁膜４１の表面にＣＭＰ研磨処理を施してもよい。尚、スピンコートによって平坦化膜を形成することによって平坦化処理を施すことや、何らの平坦化処理を施さない場合に凸となるであろう第１層間絶縁膜４１部分の下側に位置する絶縁膜やＴＦＴアレイ基板１０に凹部を設けて該凸となるであろう第１層間絶縁膜４１部分を部分的に該凹部内に埋め込んで、実際には凸とならないようにすることによって平坦化処理を施すことも可能である。
ここで本実施形態では特に、データ線６ａは、平坦化処理が施された第１層間絶縁膜４１上に形成されている。よって、データ線６ａにおけるチャネル領域１ａ'を覆う部分、即ちチャネル領域１ａ'を遮光する部分も平坦になっている。従って、データ線６ａのチャネル領域１ａ'に面する側（即ち図７中、下側）における、戻り光や斜めの光に起因した乱反射や光散乱が低減される。また、データ線６ａのチャネル領域１ａ'に面する側の反対側（即ち図７中、上側）における、投射光に起因した乱反射や光散乱が低減される。
しかも、データ線６ａは、平坦化処理が施されており比較的薄く構成された第１層間絶縁膜４１を介して、即ちＴＦＴ３０に比較的近接した積層位置において、遮光を行う。このため、投射光に例えば１０数％程度含まれる斜めの光や液晶装置内における他の部位で反射してなる乱反射光や迷光からＴＦＴ３０を遮光する能力も、データ線６ａからＴＦＴ３０までの近さに応じて非常に高いものとなっている。よって、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができる。
更に、比較的ＴＦＴアレイ基板１０に近い第１層間絶縁膜４１に平坦化処理が施されているので、ＴＦＴアレイ基板１０上の凹凸の密度から生ずるうねり或いは段差、即ちグローバル段差を低減することができる。よって、ＴＦＴアレイ基板１０表面にグローバル段差が殆どなく、平坦であることから、液晶層５０の配向状態に乱れを生じさせる可能性を低減することができる。即ち、グローバル段差に起因した、画像表示領域１０ａ（図１参照）内における中央寄り領域と周辺寄り領域とのコントラストむらや輝度むらの発生を低減或いは未然防止できる。
図８に本実施形態の第１変形例として示すように、データ線６ａは、本体部６０と低反射部６１とから形成されていてもよい。この場合、本体部６０は、例えばＡｌ膜等からなる。反射部６１は、本体部６０におけるチャネル領域１ａ'（図７参照）に対向する側（図８中、下側）に成膜されており、本体部６０に比べて反射率が低い材質のメタル、或いは、バリアメタルからなる。このため、データ線６ａにおけるチャネル領域１ａ'に対向する側の面（即ち、図８中、下側の面）での、ＴＦＴアレイ基板１０（図７参照）における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの、戻り光の反射を防止することができる。よって、チャネル領域１ａ'に対する光の影響を低減することができる。尚、Ａｌ膜等よりも反射率の低い材質のメタル、或いは、バリアメタルとしては、クロム（Ｃｒ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）等を用いることができる。
図９に本実施形態の第２変形例として示すように、データ線６ａは、本体部６０、下側低反射部６３及び上側低反射部６２とから形成されていてもよい。本体部６０は、例えばＡｌ膜等からなる。下側反射部６３は、本体部６０におけるチャネル領域１ａ'（図７参照）に対向する側（図９中、下側）に成膜されており、本体部６０に比べて反射率が低い材質のメタル、或いは、バリアメタルからなる。上側低反射部６２は、本体部６０におけるチャネル領域１ａ' （図７参照）に対向する側と反対側（図９中、上側）に成膜されており、本体部６０に比べて反射率が低い材質のメタル、或いは、バリアメタルからなる。
このため、下側低反射部６３によって、データ線６ａにおけるチャネル領域１ａ'に対向する側の面（図９中、下側の面）での、ＴＦＴアレイ基板１０（図７参照）における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの、戻り光の反射を防止することができる。更に、上側反射部６１によって、データ線６ａにおけるチャネル領域１ａ'に対向する側の反対側の面（図９中、上側の面）での、投射光に起因した乱反射や光散乱を防止することができる。よって、チャネル領域に対する光の影響を低減することができる。尚、Ａｌ膜等よりも反射率の低い材質のメタル、或いは、バリアメタルとしては、クロム（Ｃｒ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）等を用いることができる。
中継層６００は、データ線６ａと同一膜として形成されている。中継層６００とデータ線６ａとは、図４に示したように、夫々が分断されるように形成されている。また、中継層６００は、第１層間絶縁膜４１を貫通するコンタクトホール８３を介して、ＴＦＴ３０の高濃度ドレイン領域１ｅと電気的に接続されている。
（第４層の構成―蓄積容量等―）
第４層は、蓄積容量７０で構成されている。蓄積容量７０は、容量電極３００と下部電極７１とが誘電体膜７５を介して対向配置された構成となっている。ここに容量電極３００は、本発明に係る「画素電位側電極」の一例であり、下部電極７１は、本発明に係る「固定電位側電極」の一例である。容量電極３００の延在部は、第２層間絶縁膜４２を貫通するコンタクトホール８４を介して、中継層６００と電気的に接続されている。
容量電極３００又は下部電極７１は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。
誘電体膜７５は、図５に示すように、ＴＦＴアレイ基板１０上で平面的に見て画素毎の開口領域の間隙に位置する非開口領域に形成されている、即ち、開口領域に殆ど形成されていない。よって、誘電体膜７５が、仮に不透明な膜であっても、開口領域における透過率を低下させないで済む。従って、誘電体膜７５は、透過率を考慮せず、誘電率が高いシリコン窒化膜等から形成されている。尚、誘電体膜としては、シリコン窒化膜の他、例えば、酸化ハフニュウム（ＨｆＯ２）、アルミナ（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）等の単層膜又は多層膜を用いてもよい。
第２層間絶縁膜４２は、例えばＮＳＧによって形成されている。その他、第２層間絶縁膜４２には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第２層間絶縁膜４２の表面は、ＣＭＰ研磨処理や研磨処理、スピンコート処理、凹への埋め込み処理等の平坦化処理がなされている。よって、下層側のこれらの要素に起因した凹凸が除去され、第２層間絶縁層４２の表面は平坦化されている。このため、ＴＦＴアレイ基板１０と対向基板２０との間に挟みこまれた液晶層５０の配向状態に乱れを生じさせる可能性を低減することができ、より高品位な表示が可能となる。
（第５層の構成―画素電極等―）
第４層の全面には第３層間絶縁膜４３が形成され、更にその上に、第５層として画素電極９ａが形成されている。第３層間絶縁膜４３は、例えばＮＳＧによって形成されている。その他、第３層間絶縁膜４３には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第３層間絶縁膜４３の表面は、第２層間絶縁膜４２と同様にＣＭＰ等の平坦化処理がなされている。
画素電極９ａ（図５中、破線９ａ'で輪郭が示されている）は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線６ａ及び走査線１１ａが格子状に配列するように形成されている（図４及び図５参照）。また、画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなる。
画素電極９ａは、層間絶縁膜４３を貫通するコンタクトホール８５を介して、容量電極３００の延在部と電気的に接続されている（図７参照）。
更に上述したように、容量電極３００の延在部と中継層６００と、及び、中継層６００とＴＦＴ３０の高濃度ドレイン領域１ｅとは、夫々コンタクトホール８４及び８３を介して、電気的に接続されている。即ち、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとは、中継層６００及び容量電極３００の延在部を中継して中継接続されている。画素電極９ａの上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。
以上が、ＴＦＴアレイ基板１０側の画素部の構成である。
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図７では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくともＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。
このように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
以上に説明した画素部の構成は、図４及び図５に示すように、各画素部に共通である。前述の画像表示領域１０ａ（図１を参照）には、かかる画素部が周期的に形成されていることになる。他方、このような液晶装置では、画像表示領域１０ａの周囲に位置する周辺領域に、図１及び図２を参照して説明したように、走査線駆動回路１０４及びデータ線駆動回路１０１等の駆動回路が形成されている。
＜製造方法＞
次に、このような電気光学装置の製造方法について、図８から図１３を参照して説明する。図１０から図１３は、製造プロセスの各工程における電気光学装置の積層構造を、図７に対応する断面で順を追って示す工程図である。尚、ここでは、本実施形態における液晶装置のうち、主要部分である走査線、ＴＦＴ、データ線、蓄積容量及び画素電極の形成工程に関して主に説明することにする。
先ず、図１０に示したように、ＴＦＴアレイ基板１０上に走査線１１ａを形成する。次にＴＦＴアレイ基板１０の全面に、下地絶縁膜１２を形成する。この際、下地絶縁膜１２に例えばＣＭＰ研磨処理、流動化処理（リフロー）等の平坦化処理を施してもよい。次に、ＴＦＴ３０を、走査線１１ａ及び後に形成されるデータ線６ａの交差に対応する領域に形成する。ＴＦＴ３０を形成する各工程には、通常の半導体集積化技術を用いることができる。次に、ＴＦＴアレイ基板１０の全面に、第１層間絶縁膜４１の前駆膜４１ａを形成する。前駆膜４１ａの表面には、下層側のＴＦＴ３０等に起因した凹凸が生じる。そこで、前駆膜４１ａを厚めに成膜し、例えばＣＭＰ研磨処理によって図中の点線の位置まで削り取り、その表面を平坦化することによって第１層間絶縁膜４１を得る。平坦化処理として、流動化処理（リフロー）、スピンコート等を用いてもよい。
次に、図１１に示した工程において、第１層間絶縁膜４１の表面の所定位置にエッチングを施し、高濃度ソース領域１ｄに達する深さのコンタクトホール８１及び高濃度ドレイン領域１ｅに達する深さのコンタクトホール８３を開孔する。次に、所定のパターンで導電性遮光膜を積層し、データ線６ａ及び中継層６００を形成する。データ線６ａは、ＴＦＴ３０のチャネル領域１ａを部分的に覆うように形成されると共に、コンタクトホール８１によって高濃度ソース領域１ｄとひとつながりに接続する。尚、図８に本実施形態の第１変形例として示すように、データ線６ａは、先ず、その低反射部６１として、Ａｌ膜等よりも反射率の低い材質のメタル、或いは、バリアメタルを積層し、次に、その本体部６０としてＡｌ膜等を積層して形成してもよい。或いは、図９に本実施形態の第２変形例として示すように、データ線６ａは、先ず、その下側低反射部６３として、Ａｌ膜等よりも反射率の低い材質のメタル、或いは、バリアメタルを積層し、次に、その本体部６０としてＡｌ膜等を積層し、更に、その上側低反射部６３として、Ａｌ膜等よりも反射率の低い材質のメタル、或いは、バリアメタルを積層して形成してもよい。
中継層６００は、コンタクトホール８３によって高濃度ドレイン領域１ｅとひとつながりに接続する。次に、ＴＦＴアレイ基板１０の全面に、第２層間絶縁膜４２の前駆膜４２ａを形成する。前駆膜４２ａの表面には、下層側のＴＦＴ３０、データ線６ａ、コンタクトホール８１及び８３等に起因した凹凸が生じる。そこで、前駆膜４２ａを厚めに成膜し、例えばＣＭＰ研磨処理によって図中の点線の位置まで削り取り、その表面を平坦化することによって第２層間絶縁膜４２を得る。
次に、図１２に示した工程において、第２層間絶縁膜４２の表面の、チャネル領域１ａ'に対向する領域を含む所定の領域に導電性遮光膜を積層し下部電極７１を形成する。次に、ＴＦＴアレイ基板１０上の非開口領域に誘電体膜７５を形成する。次に、誘電体膜７５の表面の所定位置にエッチングを施し、中間層６００に達する深さのコンタクトホール８４を開孔する。次に、チャネル領域１ａ'に対向する領域を含む所定の領域に導電性遮光膜を積層し、容量電極３００を形成する。次に、ＴＦＴアレイ基板１０の全面に、第３層間絶縁膜４３の前駆膜４３ａを形成する。前駆膜４３ａの表面には、蓄積容量７０やコンタクトホール８４に起因した凹凸が生じる。そこで、前駆膜４３ａを厚めに成膜し、例えばＣＭＰ研磨処理によって図中の点線の位置まで削り取り、その表面を平坦化することによって第３層間絶縁膜４３を得る。
次に、図１３に示した工程において、第３層間絶縁膜４３の表面の所定位置にエッチングを施し、容量電極３００の延在部に達する深さのコンタクトホール８５を開孔する。次に、第３層間絶縁膜４３の表面の所定位置に画素電極９ａを形成する。このとき、画素電極９ａはコンタクトホール８５内部にも形成されるが、コンタクトホール８５の穴径が大きいために、カバレッジは良好となる。
以上説明した液晶装置の製造方法によれば、上述した本実施形態の液晶装置を製造できる。ここで特に、導電性遮光膜からなるデータ線６ａを、平坦化処理を施した第１層間絶縁膜４１上に形成するので、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。更に、ＴＦＴアレイ基板１０上の積層構造が比較的単純であるので、製造プロセスも単純化を図ることができ、歩留まりも向上可能である。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１４は、プロジェクタの構成例を示す平面図である。この図１４に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図１５において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
さらに、液晶装置を、携帯電話に適用した例について説明する。図１６は、この携帯電話の構成を示す斜視図である。図１６において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
尚、図１４から図１６を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、該電気光学装置を備えてなる電子機器及び該電気光学装置の製造方法もまた本発明の技術的範囲に含まれるものである。
本発明の第１実施形態に係る液晶装置の全体構成を示す平面図である。 図１のＨ−Ｈ'の断面図である。 複数の画素における各種素子、配線等の等価回路図である。 第１実施形態に係るＴＦＴアレイ基板上の画素群の平面図であって、下層部分（図７における符号６ａ（データ線）までの下層の部分）に係る構成のみを示すものである。 第１実施形態に係るＴＦＴアレイ基板上の画素群の平面図であって、上層部分（図７における符号６ａ（データ線）を超えて上層の部分）に係る構成のみを示すものである。 図４及び図５を重ね合わせた場合の平面図であって、一部を拡大したものである。 図４及び図５を重ね合わせた場合のＡ−Ａ'断面図である。 第１実施形態の第１変形例に係るデータ線の構造を示す断面図である。 第１実施形態の第２変形例における図８と同趣旨の断面図である。 第１実施形態に係る液晶装置の製造工程を、順を追って示す断面図（その１）である。 第１実施形態に係る液晶装置の製造工程を、順を追って示す断面図（その２）である。 第１実施形態に係る液晶装置の製造工程を、順を追って示す断面図（その３）である。 第１実施形態に係る液晶装置の製造工程を、順を追って示す断面図（その４）である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
符号の説明
１ａ…半導体層、１ａ'…チャネル領域、３ａ、３ｂ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、１２…下地絶縁膜、１２ｃｖ…コンタクトホール、１６…配向膜、２０…対向基板、２１…対向電極、２２…配向膜、２３…遮光膜、３０…ＴＦＴ、４１、４２、４３…層間絶縁膜、５０…液晶層、７０…蓄積容量、７１…下部電極、７５…誘電膜、８１、８３、８４、８５…コンタクトホール、３００…容量電極、６００…中継層。

Claims (10)

  1. 基板上に、
    互いに交差するデータ線及び走査線と、
    前記データ線に電気的に接続され、かつ、前記基板上で前記データ線より下層側に配置された薄膜トランジスタと、
    前記薄膜トランジスタの上層側に積層された第１層間絶縁膜と、
    前記基板上で平面的に見て前記薄膜トランジスタのチャネル領域に対向する領域を含む領域に配置され且つ前記データ線より上層側に配置されており、固定電位側電極、誘電体膜及び画素電位側電極が下層側から順に積層されてなる蓄積容量と、
    前記基板上で平面的に見て前記データ線及び走査線に対応して規定される画素毎に配置され且つ前記蓄積容量よりも上層側に配置されており、前記画素電位側電極及び前記薄膜トランジスタに電気的に接続された画素電極と
    を備え、
    前記データ線及び前記固定電位側電極は導電性遮光膜からなり、
    前記固定電位側電極は、前記データ線の一部と重なるように延在し、前記画素電極の端部と重なるように島状に配置されてなり、
    前記走査線と前記データ線との交差領域は、前記走査線と前記固定電位側電極との交差領域と重なる領域内に位置し、
    前記チャネル領域は前記前記走査線と前記データ線との交差領域と重なる領域内に位置する
    ことを特徴とする電気光学装置。
  2. 前記走査線と重なるように、隣合う画素電極間に島状に形成され、前記画素電位側電極と前記薄膜トランジスタとを電気的に接続する中継層をさらに有し、
    前記中継層は前記隣合う画素電極の対向する端部に重なるように配置され、かつ前記データ線と同一工程にて形成されることを特徴とする請求項１に記載の電気光学装置。
  3. 前記第１層間絶縁膜は、平坦化処理が施されている
    ことを特徴とする請求項１に記載の電気光学装置。
  4. 前記基板上で、前記データ線、前記蓄積容量及び前記画素電極の層間のうち少なくとも一箇所には、平坦化処理が施された他の層間絶縁膜が積層されていることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
  5. 前記データ線は、
    前記導電性遮光膜の一部分としての本体部と、
    前記導電性遮光膜の他の部分としての、前記本体部における前記チャネル領域に対向する側に成膜されており、前記本体部に比べて反射率が低い低反射部と
    を備えることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
  6. 前記データ線は、
    前記導電性遮光膜の一部分としての本体部と、
    前記導電性遮光膜の他の部分としての、前記本体部における前記チャネル領域に対向する側に成膜されており、前記本体部に比べて反射率が低い下側低反射部と、
    前記導電性遮光膜の更に他の部分としての、前記本体部における前記チャネル領域に対向する側と反対側に成膜されており、前記本体部に比べて反射率が低い上側低反射部と
    を備えることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
  7. 前記基板上で前記薄膜トランジスタより下層側に配置された下側遮光膜と、
    前記下側遮光膜上に積層されており、平坦化処理が施された下地絶縁膜と
    を更に備えることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
  8. 前記下地絶縁膜には、前記平坦化処理として、ＣＭＰ研磨処理が施されていることを特徴とする請求項７に記載の電気光学装置。
  9. 前記下地絶縁膜は、所定の温度で流動化する第２流動化材料を含んでおり、
    前記下地絶縁膜には、前記平坦化処理として、前記第２流動化材料を流動化させる流動化処理が施されている
    ことを特徴とする請求項７に記載の電気光学装置。
  10. 請求項１から請求項９のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
JP2006020094A 2005-04-11 2006-01-30 電気光学装置及び電子機器 Expired - Fee Related JP4442569B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006020094A JP4442569B2 (ja) 2005-04-11 2006-01-30 電気光学装置及び電子機器
KR1020060032304A KR100769068B1 (ko) 2005-04-11 2006-04-10 전기 광학 장치 및 그 제조 방법, 및 전자 기기
TW095112691A TWI283380B (en) 2005-04-11 2006-04-10 Electro-optical device, method of manufacturing electro-optical device
US11/401,007 US20060243977A1 (en) 2005-04-11 2006-04-10 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005113146 2005-04-11
JP2006020094A JP4442569B2 (ja) 2005-04-11 2006-01-30 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2006317901A JP2006317901A (ja) 2006-11-24
JP4442569B2 true JP4442569B2 (ja) 2010-03-31

Family

ID=37233585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020094A Expired - Fee Related JP4442569B2 (ja) 2005-04-11 2006-01-30 電気光学装置及び電子機器

Country Status (4)

Country Link
US (1) US20060243977A1 (ja)
JP (1) JP4442569B2 (ja)
KR (1) KR100769068B1 (ja)
TW (1) TWI283380B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252002B1 (ko) * 2006-05-23 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치
JP4349406B2 (ja) * 2006-08-24 2009-10-21 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5130711B2 (ja) * 2006-12-26 2013-01-30 セイコーエプソン株式会社 電気光学装置及びその製造方法
CN101620347B (zh) * 2008-07-03 2011-08-17 中芯国际集成电路制造(上海)有限公司 硅基液晶器件及其制造方法
KR101295533B1 (ko) * 2010-11-22 2013-08-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102621005B1 (ko) * 2018-12-26 2024-01-05 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840821A (en) * 1994-03-11 1998-11-24 Kawasaki Steel Corporation Coating solution and method for preparing the coating solution, method for forming insulating films for semiconductor devices, and method for evaluating the coating solution
KR100654927B1 (ko) * 1999-03-04 2006-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작방법
JP4193339B2 (ja) * 1999-09-29 2008-12-10 セイコーエプソン株式会社 液晶装置及び投射型表示装置並びに液晶装置の製造方法
JP3591513B2 (ja) * 2000-04-21 2004-11-24 セイコーエプソン株式会社 電気光学装置およびプロジェクタ
US6636284B2 (en) * 2000-08-11 2003-10-21 Seiko Epson Corporation System and method for providing an electro-optical device having light shield layers
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP3791517B2 (ja) * 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100870701B1 (ko) * 2002-12-17 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
TWI300508B (en) * 2003-01-13 2008-09-01 Toppoly Optoelectronics Corp Liquid crystal display
KR100961945B1 (ko) * 2003-03-26 2010-06-08 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 표시판
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101180863B1 (ko) * 2005-05-31 2012-10-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4586732B2 (ja) * 2006-01-06 2010-11-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
JP2006317901A (ja) 2006-11-24
TW200643847A (en) 2006-12-16
KR20060107928A (ko) 2006-10-16
US20060243977A1 (en) 2006-11-02
TWI283380B (en) 2007-07-01
KR100769068B1 (ko) 2007-10-22

Similar Documents

Publication Publication Date Title
JP4341570B2 (ja) 電気光学装置及び電子機器
JP4285551B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
KR100760883B1 (ko) 전기광학장치 및 그 제조방법, 그리고 전자기기
JP4442570B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4306737B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4821183B2 (ja) 電気光学装置及びこれを備えた電子機器
JP4640026B2 (ja) 電気光学装置及び電子機器
JP4882662B2 (ja) 電気光学装置及び電子機器
JP4442569B2 (ja) 電気光学装置及び電子機器
JP4349375B2 (ja) 電気光学装置及び電子機器
JP4655943B2 (ja) 電気光学装置及びその製造方法、並びに導電層の接続構造
JP5176814B2 (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP4973024B2 (ja) 電気光学装置及び電子機器
JP2007199350A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2008191518A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5176852B2 (ja) 電気光学装置及び電子機器
JP4687724B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5145944B2 (ja) 電気光学装置及び電子機器
JP2008032780A (ja) 電気光学装置の製造方法、及び電気光学装置、並びに電子機器
JP2010145820A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2008216897A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2008026766A (ja) 電気光学装置、及びこれを備えた電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100104

R150 Certificate of patent or registration of utility model

Ref document number: 4442569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees