JP4798907B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4798907B2 JP4798907B2 JP2001293711A JP2001293711A JP4798907B2 JP 4798907 B2 JP4798907 B2 JP 4798907B2 JP 2001293711 A JP2001293711 A JP 2001293711A JP 2001293711 A JP2001293711 A JP 2001293711A JP 4798907 B2 JP4798907 B2 JP 4798907B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- conductive layer
- light shielding
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 239000010408 film Substances 0.000 claims description 425
- 239000003990 capacitor Substances 0.000 claims description 81
- 238000003860 storage Methods 0.000 claims description 53
- 239000010409 thin film Substances 0.000 claims description 23
- 239000000956 alloy Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 109
- 238000000034 method Methods 0.000 description 49
- 239000000758 substrate Substances 0.000 description 48
- 239000004973 liquid crystal related substance Substances 0.000 description 44
- 239000011229 interlayer Substances 0.000 description 31
- 239000012535 impurity Substances 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 23
- 230000003287 optical effect Effects 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000002425 crystallisation Methods 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 238000005530 etching Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000003054 catalyst Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000003197 catalytic effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000005247 gettering Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000005407 aluminoborosilicate glass Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052788 barium Inorganic materials 0.000 description 3
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000010979 ruby Substances 0.000 description 3
- 229910001750 ruby Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁体上に形成されたトランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴとする）といった半導体装置を画素部のスイッチング素子に用いた液晶表示装置、また前記半導体装置により作製された回路を駆動回路を含む液晶表示装置、該液晶表示装置を表示部に用いた電気器具に関する。
【０００２】
【従来技術】
一対の基板間に液晶を挟持して、一対の基板間に電界をかけ液晶の配向により表示を行う液晶表示装置が、パーソナルコンピュータのモニターや、テレビジョンの表示装置として盛んに用いられるようになってきた。
【０００３】
さらに、半導体膜の結晶化技術の向上により、一枚の基板上に駆動回路を内蔵した液晶表示装置も実現されるようになっている。
【０００４】
ところで、駆動回路のＴＦＴには、高い電界効果移動度が求められるが、画素部のひとつひとつの画素におけるスイッチング素子として用いられるＴＦＴには、低リーク電流という特性が求められる。電荷（信号）を保持することが重要であり、ＴＦＴをオフさせている保持時間にわずかでも生じるリーク電流が、画質の低下やコントラストの低下を招いてしまう。
【０００５】
しかし、ＴＦＴには、半導体層に光が照射されると光励起がおこり、光リーク電流が発生してしまうという問題があった。そこで、ＴＦＴを覆う遮光膜を形成し、十分な遮光をすることで半導体層に光が照射されないようにすること、リーク電流が発生してしまったとしても、１フレーム期間信号を保持できるだけの保持容量を確保することが重要であった。
【０００６】
そこで特許第２９２４５０６号公報では、保持容量を形成し、さらに光もれを遮断できる構造として、ソース電極およびドレイン電極の形成後、層間膜を形成し、該層間膜上にアルミニウムからなる遮光膜を形成し、遮光膜を陽極酸化して遮光膜の上面および側面にＡｌ2Ｏ3からなる陽極酸化膜を形成し、その上に透明画素電極を形成して、遮光膜／Ａｌ2Ｏ3膜／透明画素電極からなる保持容量を有する画素構造を開示している。
【０００７】
保持容量素子の静電容量（以下、容量という）は、容量絶縁膜（本明細書では、一対の導電体からなる電極に挟まれた誘電膜のことをいう）の厚さに反比例、容量絶縁膜の誘電定数および電極の表面積に比例する。したがって、上記した特許第２９２４５０６号の構造は、遮光膜と透明画素電極との間の容量絶縁膜が陽極酸化膜からなりほぼ一定であるため、遮光膜と透明画素電極とが重なる領域は、ほとんど保持容量素子として機能しうる。
【０００８】
しかし、液晶表示装置には、液晶の配向不良により表示不良を招くという問題がある。液晶の配向不良は、画素電極表面の段差や凹凸が配向膜表面に影響してしまい、この段差や凹凸が原因で配向膜のラビングムラを招き、最終的には液晶の配向不良、画像品質低下を引き起こしてしまう。上記した特許第２９２４５０６号公報の構造では、図１（Ａ）に示すように画素電極の段差が遮光膜によって遮光された領域より外側（光が透過する領域）にあり、液晶の配向不良が生じて、光ぬけが起こる等の問題があった。
【０００９】
しかし、多数の層の積層からなる表示装置においては、画素電極表面にどうしても段差や凹凸が生じてしまい、配向膜表面にもその段差や凹凸が影響し、光ぬけ等によりコントラスト低下が起こってしまう。そこで、画素電極、特に光が透過して画素の表示に寄与する領域における画素電極の段差や凹凸を平坦化させる方法が考えられてきた。
【００１０】
【発明が解決しようとする課題】
そこで、素子基板側に遮光膜を形成し、形成することで生じた段差を平坦化させて、画素電極を形成する方法が考えられた。しかし、この方法では、遮光膜と画素電極との間で保持容量素子を形成しようとする場合、図１（Ｂ）に示したように遮光膜と画素電極との層間距離が離れてしまい、容量素子として機能する領域が狭くなってしまい、保持容量が十分に確保できないという問題があった。
【００１１】
ＴＦＴをオフさせている間に流れるわずかなオフリーク電流が、コントラストの低下やパネルとしての画質の不均一をもたらしてしまうため、これを補うためには、どうしても保持容量素子を形成しなければならない。しかし、別の領域で保持容量素子を形成しようとすると、例えば、図１（Ｃ）に示すようにＴＦＴの活性層を延長して、半導体層、ゲート絶縁膜およびゲート絶縁膜上の導電層からなる保持容量素子を形成すると、画素の開口率が小さくなってしまい、明るさの面において、表示能が落ちてしまう。
【００１２】
以上のような問題を鑑みて、液晶の配向不良を抑制するために画素電極を平坦化し、開口率を下げずに十分な保持容量を得られる容量素子を有する半導体装置を実現することを課題とする。
【００１３】
【課題を解決するための手段】
本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層および前記導電層上の絶縁膜、前記絶縁膜上の画素電極を有する半導体装置であって、前記導電層と前記画素電極とは電気的に接続されており、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなることを特徴としている。
【００１４】
また本発明は、薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部を介して前記導電層と前記画素電極とが接しており、前記開孔部は、前記遮光膜の上に形成されていることを特徴としている。
【００１５】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部を介して前記導電層と前記画素電極とが接しており、前記絶縁膜は、前記容量絶縁膜および前記導電層による前記画素電極の段差を平坦化しており、前記開孔部の内壁および前記段差は、前記遮光膜上にあることを特徴としている。
【００１６】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層上の絶縁膜、前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で前記導電層と前記画素電極とは接しており、ある画素電極と、その画素電極に隣接している画素電極との間の段差が絶縁膜で平坦化されていることを特徴としている。
【００１７】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で前記導電層と前記画素電極とは接しており、前記導電層と前記画素電極とは、隣接する画素と画素との間において、端面が揃っていることを特徴としている。
【００１８】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で前記導電層と前記画素電極とは接しており、前記容量絶縁膜、前記導電層および前記画素電極は、各画素において独立して形成されており、隣接した画素との間での端面が揃っていることを特徴としている。
【００１９】
容量絶縁膜上に形成された導電層は、画素電極と同電位になるように電気的に接続されており、遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層とからなる保持容量素子を適応することにより、開口率を低減することなく十分な保持容量を得ることができる。
【００２０】
また、導電層上には、光が透過する領域（表示に寄与する領域）の画素電極表面の段差や凹凸による液晶の配向不良を防ぐために、絶縁膜からなる平坦化膜が形成されている。この平坦膜を形成することにより、前記画素電極の段差が前記遮光膜上に形成されるので、万が一配向膜のラビング処理にムラが生じて配向不良が起こっても、表示には影響しないようになっている。
【００２１】
なお、本発明は、一対の基板で液晶を挟み込み、各画素のスイッチング素子として薄膜トランジスタを用いておりＦＰＣやＴＡＢ等のコネクターを接続して駆動回路と接続された液晶表示装置、同一基板上に画素部および駆動回路が一体形成された液晶表示装置（以下、一体形成型液晶表示装置という）、一体形成型液晶表示装置に駆動回路を駆動し画素部に画像を表示させるための機能を有するコントローラーが接続された液晶表示装置およびコントローラを制御するマイコンを有する液晶表示装置すべてに適応することができる。また、本明細書では、これらすべての液晶表示装置を半導体装置ともいう。
【００２２】
【発明の実施の形態】
本実施形態では、本発明の半導体装置の画素部の構造について説明する。
【００２３】
本発明の半導体装置の構成を図２（Ａ）に示す。基板１０上にＴＦＴ１１が形成されている。ＴＦＴは、少なくともチャネル形成領域およびソース領域またはドレイン領域を有する半導体層１２、半導体層１２上に形成されたゲート絶縁膜１３、ゲート絶縁膜１３上に形成されたゲート電極１４を含み、さらに各ＴＦＴを電気的に接続するためのソース配線およびドレイン配線１５ａ、１５ｂが形成されている。
【００２４】
ソース配線１５ａおよびドレイン配線１５ｂは半導体層１２の高濃度に不純物元素が添加された領域（ソース領域またはドレイン領域）にそれぞれ接続されている。
【００２５】
また、ゲート電極１４、ソース配線１５ａおよびドレイン配線１５ｂ上には層間絶縁膜１６が形成されており、前記層間絶縁膜１６上にＴＦＴ（特にチャネル形成領域）の遮光膜１７が形成されている。
【００２６】
遮光膜１７上には容量絶縁膜１８が形成されている。容量絶縁膜１８上には、導電層１９が形成される。導電層１９を形成した後、絶縁材料からなる平坦化膜２０を形成し、続いて画素電極２１を形成する。導電層１９と画素電極２１とは、平坦化膜２０に形成されたコンタクトホールを介して接しており、同電位となるように形成されている。以上のようにして、遮光膜１７を絶縁膜で覆うことにより生じる段差（遮光膜１７の端部）２２が、光が透過する領域ではなく遮光膜１７上になるような構造である。本発明で開示する画素構造は、遮光膜１７上の容量絶縁膜１８、容量絶縁膜１８上の導電層１９により保持容量が形成されていることを特徴としている。
【００２７】
また、光が透過する領域における段差による液晶の配向乱れを抑制していることを特徴としている。
【００２８】
なお、遮光膜１７は、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素または前記元素を主成分とする合金材料を用いて、単層または積層して形成すればよい。
【００２９】
また、容量絶縁膜１８は、ＣＶＤ法やスパッタ法などで成膜した酸化シリコン膜や、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等の無機絶縁膜により形成すればよい。ただし、高い誘電率かつ低いリーク電流という特性を有する有機絶縁膜があれば、有機絶縁膜を用いてもかまわない。
【００３０】
また、導電層１９は、Ａｌ、Ｔｉ、Ｗから選ばれた元素、前記元素を主成分とする合金材料またはＩＴＯを用いて形成すればよい。なお、ＴＦＴへの遮光性を重視する場合には、遮光性の高いＡｌ、Ｔｉ、Ｗから選ばれた元素または前記元素を主成分とする合金材料を用いて形成すればよい。
【００３１】
さらに、ドレイン配線１５ｂ上の層間絶縁膜１６、層間絶縁膜１６上の遮光膜１７により保持容量を形成することも可能である。
【００３２】
また、絶縁膜からなる平坦化膜２０は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜またはＳＯＧ（スピンオングラス）と呼ばれる溶液塗布系材料等の無機絶縁膜を用いて形成すればよい。またはアクリル、ポリイミド等の有機絶縁膜から選ばれた一種または複数種の材料を用いて形成すればよい。
【００３３】
本発明のように導電層１９を設けて、画素電極と導電層とを同電位とすることにより、上部遮光膜と画素電極が重なる領域を無駄なく保持容量素子として機能できる領域とすることができるため、図１（Ｂ）に示した従来の構造と比較して保持容量を大きくすることができる。
【００３４】
実際のマスク図を図２（Ｂ）に、本発明の一例として示す（なお、１４μｍ×１４μｍで設計された１画素に、簡単のために遮光膜と画素電極（ＩＴＯ）を示している）。ここで上部遮光膜、容量絶縁膜および導電層（画素電極と同電位）からなる保持容量素子として機能する面積を計算してみると、６３．６４５μｍ2となる。図１（Ｂ）で示した導電層のない従来の構造は、上部遮光膜と画素電極とが重なっていても実際に保持容量素子として機能する面積は、本発明と比較するとずいぶん狭くなってしまう。図３（Ｂ）に、図２（Ｂ）と同様に１４μｍ×１４μｍで設計された１画素の簡単のために遮光膜と画素電極（ＩＴＯ）とで保持容量素子として機能する領域を破線で示した。従来の構造で保持容量素子として機能する面積は、３４．９０５μｍ2となり、本発明と比較すると、本発明は、開口率を下げることなく保持容量素子として機能する面積を１．８２倍にすることができる。
【００３５】
以上のように、工程数を増やすことなく画素電極の光透過領域における段差をなくすことができる。これにより、画素電極の段差や凹凸により配向膜のラビング処理が十分にできないということもなくなるため、液晶の配向乱れによる光もれの現象を抑制することができる。さらに、導電層１９を形成することにより、導電層を形成していない従来の構造と比較して、開口率を下げることなく約２倍の容量を確保することができるため、本発明は有効である。
【００３６】
なお、本発明は本実施例で示したＴＦＴに限定されることなく適応することができる。
【００３７】
【実施例】
（実施例１）
本実施例ではアクティブマトリクス基板の作製方法について図４〜図６を用いて説明する。なお、本明細書において、駆動回路、画素部のスイッチング素子（画素ＴＦＴ）および保持容量素子とが同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【００３８】
コーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラスからなる基板、または、石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板として用いればよい。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。なお、本実施例では石英ガラス基板を用いる。
【００３９】
次いで、石英基板１００上に下部遮光膜１０１を形成する。本実施例の処理温度に耐え得るＴａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料およびその積層構造により３００nm程度の膜厚で下部遮光膜１０１を形成する。なお、下部遮光膜１０１はゲート配線としての機能も有するため、以下ではゲート線とも称する。本実施例では膜厚７５ｎｍの結晶質珪素膜を形成し、続いて膜厚１５０ｎｍのＷＳｉｘ（x＝２．０〜２．８）を成膜した後、不要な部分をエッチングして下部遮光膜（ゲート線）１０１を形成する。なお、下部遮光膜１０１は、単層構造でも、上記したような導電性材料から２層以上に積層させた構造を用いても良い。また、基板からの汚染物質の拡散を防ぐために、下地遮光膜１０１を形成する前に、絶縁膜を形成してもよい。
【００４０】
そして基板１００および下部遮光膜（ゲート線）１０１上に酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜またはＬＰＣＶＤ法を用いて８００℃程度の高温で成膜される酸化シリコン膜などの絶縁膜から成る膜厚１０〜６５０ｎｍ（好ましくは５０〜６００ｎｍ）の下地絶縁膜１０２を形成する。本実施例では下地絶縁膜１０２として単層構造を用いるが、汚染防止のために絶縁膜を２層以上積層させた構造を用いても良い。プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を４００℃にて膜厚５８０ｎｍに形成してもよい。
【００４１】
次いで、下地絶縁膜１０２上に非晶質半導体膜１０３を形成する（図４（Ａ））。非晶質半導体膜１０３は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００４２】
そして、ニッケルなどの触媒を用いた熱結晶化法を行って、半導体膜を結晶化する。また、ニッケルなどの触媒元素を用いた熱結晶化法の他に、公知の結晶化処理（レーザ結晶化法、熱結晶化法等）を組み合わせて行ってもよい。本実施例では、酢酸ニッケル溶液（重量換算濃度１０ｐｐｍ、体積５ｍｌ）をスピンコートにより膜上全面に塗布して触媒元素含有層を形成し、温度６００℃の窒素雰囲気中に１２時間さらして加熱処理を行う。
【００４３】
また、触媒元素を添加する熱結晶化法にレーザ結晶化法を併せて結晶化を行ってもよい。レーザ結晶化法も適用する場合には、パルス発振型または連続発振型の気体レーザまたは固体レーザを用いればよい。気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ等があり、固体レーザとしては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザ光を光学系で線状、矩形状もしくは楕円形状に集光し半導体膜に照射すればよい。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜８００mJ/cm2(代表的には２００〜７００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜８００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射すればよい。また、ＹＶＯ4レーザを用いる場合、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換して、共振器の中にＹＶＯ4結晶と非線型光学素子を入れて、高調波を射出してもよい。このとき光学系により矩形状または楕円形状にして照射すればよく、エネルギー密度は、０．０１〜１００MW/cm2程度（好ましくは、０．１〜１０MW/cm2）が必要である。そして、０．５〜２０００cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【００４４】
半導体膜の結晶化工程に触媒元素を用いた場合は、続いて、活性領域となる半導体層から、結晶化を助長するために用いた触媒元素を移動させてその濃度を低減させるためのゲッタリング処理を行う。ゲッタリングについては特開平１０−２７０３６３号公報に開示している方法や、結晶質半導体膜上にオゾン水で処理することによりケミカルオキサイド膜を形成し、該ケミカルオキサイド膜上に希ガス元素を含むゲッタリングサイトを形成して加熱処理をすることにより触媒元素をゲッタリングサイトに移動させる方法のいずれかを適用すればよい。本実施例では、マスクとして、膜厚５０ｎｍの酸化珪素膜を形成し、パターニングを行って、所望の形状のマスク１０４ａ〜１０４ｃを得る。そして、半導体膜に選択的に１５族に属する元素（代表的にはＰ（リン））を導入して不純物領域１０５ａ〜１０５ｄを形成する。なお、不純物元素の導入の方法は、プラズマドーピング法、イオン注入法、イオンシャワードーピング法から選ばれた一種または複数種の方法により導入すればよい。そして、第１の加熱処理を行うことで、活性領域となる半導体層から不純物領域１０５ａ〜１０５ｄへ触媒元素を移動させ、半導体特性に影響しない程度にまで低減することができる。このようにして作製した活性領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる（図４（Ｂ））。
【００４５】
そして、結晶質半導体膜にエッチングを行って、半導体層を形成する。 ここで、絶縁膜を形成して半導体膜の結晶性を向上させるために加熱処理を行って、半導体層の上部を熱酸化させるのが望ましい。例えば、減圧ＣＶＤ装置で２０ｎｍの酸化珪素膜を成膜した後、ファーネスアニール炉で加熱処理を行う。この処理により、半導体層の上部は酸化される。そして、酸化珪素膜および半導体層の酸化した部分をエッチングして除去し、結晶性の向上した半導体層１０６〜１０８を得ることができる。
【００４６】
また、半導体層１０６〜１０８を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）を導入してもよい。
【００４７】
そして、レジストからなるマスク１０９ａ〜１０９ｃを形成し、第２の不純物元素の導入を行って、半導体層にｎ型を付与する不純物元素を導入する。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。このとき、マスク１０９ａ〜１０９ｃが形成されているため、半導体層の選択された領域に不純物が添加されて、高濃度不純物領域１１０〜１１２が形成される。高濃度不純物領域１１０〜１１２には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素（以下、ｎ型不純物元素という）が添加される（図４（Ｃ））。
【００４８】
次いで、半導体層１０６〜１０８を覆ってゲート絶縁膜１１３を形成する。ゲート絶縁膜１１３はプラズマＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により３５ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を用いても良い。
【００４９】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５０】
なお、ゲート絶縁膜１１３を形成してから、不純物元素の導入を行って、不純物領域を形成してもよい。
【００５１】
そして、各ＴＦＴを電気的に接続するための配線を半導体層に接続するコンタクトホールおよびゲート電極とゲート線１０１とを接続するコンタクトホールを形成した後、膜厚１００〜５００ｎｍの耐熱性を有する導電膜を形成する。本実施例では、Ｗのターゲットを用いたスパッタ法で膜厚４００ｎｍのＷ膜を形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。
【００５２】
なお、導電膜は特にＷに限定されるわけではなく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素を導入した結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、本実施例では単層構造としたが、導電膜を２層以上積層して形成してもよい。また、Ａｌ等の耐熱性の低い導電膜を耐熱性の高い導電膜で挟んだ３層構造としてもよい。
【００５３】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行う。本実施例ではエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０（sccm）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうしてゲート電極１１４〜１１６、配線１１７〜１２１を形成する（図５（Ａ））。
【００５４】
次いで、電極１１４〜１１６および配線１１７〜１２１を覆う第１の層間絶縁膜１２２を形成する。この第１の層間絶縁膜１２２としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成する。もちろん、第１の層間絶縁膜１２２は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００５５】
なお、必要に応じて、マスクを用いて半導体層に低濃度に不純物元素を含む半導体領域を形成してもよい。例えば、レジストからなるマスクで半導体層の選択された領域を露出し、ドーズ量を１×１０13〜５×１０14/cm2とし、加速電圧を５〜８０ｋｅＶとして、ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を添加する。これにより、半導体層の選択的領域に低濃度不純物領域を形成することができる。低濃度不純物領域には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００５６】
次いで、加熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行う。この加熱処理は炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜１０００℃で行えばよく、本実施例では９５０℃、４時間の加熱処理で活性化処理を行った。なお、熱アニール法の他に、ＹＡＧレーザ等を用いたレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。なお、この加熱処理は、第１の層間絶縁膜を形成する前に加熱処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため第１の層間絶縁膜を形成した後で加熱処理を行うことが好ましい。
【００５７】
さらに、加熱処理（３００〜５５０℃で１〜１２時間の加熱処理）を行って、水素化処理を行う。この工程は第１の層間絶縁膜１２２に含まれる水素により半導体層のダングリングボンドを終端する工程である。もちろん、第１の層間絶縁膜の存在に関係なく半導体層を水素化することもできる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の加熱処理を行っても良い。
【００５８】
次いで、第１の層間絶縁膜１２２上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜１２３を形成する。前記第２の層間絶縁膜１２３は表面が平坦化する膜を用いるのが望ましい。また、表面の平坦性を向上させる公知の技術、例えばＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれる研磨工程を用いてもよい。第２の層間絶縁膜１２３として膜厚１μｍのアクリル樹脂膜を形成し、エッチングを行って、ゲート電極、ソース配線およびドレイン配線上に形成されている前記第１の層間絶縁膜の一部を露呈させ、前記第１の層間絶縁膜および前記第２の層間絶縁膜とにより表面を平坦化してもよい。なお、本実施例では、第１の層間絶縁膜および第２の層間絶縁膜を形成しているが、もちろん、単層構造としてもよい。この場合においても、表面が平坦化する膜を用いるのが望ましい。
【００５９】
なお、ドレイン配線１２１と後に形成する遮光膜との間でも保持容量素子として機能させたい場合は、ＣＭＰ等を用いて層間絶縁膜の膜厚を薄くし、遮光膜とドレイン配線との距離を縮めればよい。
【００６０】
そして、第２の層間絶縁膜１２３上にＡｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素または前記元素を主成分とする合金材料を所望の形状にパターニングして上部遮光膜１２４を形成する。この上部遮光膜１２４は画素の開口部以外を遮光するように網目状に配置する。また、駆動回路にも遮光膜１２５を形成した。
【００６１】
続いて、上部遮光膜上に窒化酸化シリコン膜または酸化窒化シリコン膜からなる絶縁膜（以下、容量絶縁膜という）を膜厚５０〜１００ｎｍ程度に形成する。容量絶縁膜は、窒素の割合が高いと誘電率が高くなるが同時にリーク電流も大きくなってしまうため、窒素と酸素と含有比率を１：８〜２：１程度とすることで、膜厚５０〜１００ｎｍの容量絶縁膜を形成する。
【００６２】
続いて、容量絶縁膜上に導電層を膜厚１００〜１５０ｎｍ程度で形成する。導電層は、Ａｌ、Ｔｉ、Ｗから選ばれた元素、前記元素を主成分とする合金材料またはＩＴＯを用いて形成すればよい。この後、公知の方法を用いて所定の形状にエッチングして、上部遮光膜１２４、１２５、容量絶縁膜１２６、１２７および導電層１２８、１２９を形成すればよい。
（図５（Ｂ））。
【００６３】
続いて、酸化シリコン膜、ポリイミドまたはアクリルなどの絶縁膜を用いて、光が透過する領域の画素電極が平坦化するように膜（以下、平坦化膜という）１３０を形成する。そして、平坦化膜に画素電極と導電層とを接続させるための開孔部を形成し、さらに、画素電極とドレイン電極とを接続させるためのコンタクトホールを平坦化膜１３０および層間絶縁膜１２２、１２３に形成する。続いて、画素電極１３１を形成する。画素電極１３１は、透明導電膜（ＩＴＯ）を用いて１００nm厚で形成すればよい。これにより画素電極１３１と導電層１２８とは同じ電位となる。また、画素電極形成工程において、駆動回路における取り出し電極１３２を形成する。
【００６４】
以上のようにして、上部遮光膜１２４、容量絶縁膜１２６および導電層１２８（画素電極１３１と同電位）からなる保持容量素子が形成される（図６）。
【００６５】
本発明のように、容量絶縁膜１２６上に導電層１２６を形成することにより、保持容量素子として電荷の蓄積が可能な領域の面積を従来の約２倍にすることができる。
【００６６】
続いて、導電層１２６を画素電極１３１をマスクにしてエッチングして、隣接した画素との連続を断ち、画素毎に独立させる。
【００６７】
以上の様にして、ｎチャネル型ＴＦＴ２０１、２０２のＮＭＯＳ回路からなる駆動回路２０４と、画素ＴＦＴ２０３を有する画素部２０５が同一基板上に形成されたアクティブマトリクス基板が完成する。
【００６８】
なお、画素部には、画素ＴＦＴ２０３を遮光するための上部遮光膜１２４、容量絶縁膜１２６、導電層１２８（画素電極１３１と同電位）からなる保持容量２０６が形成されている。
【００６９】
このようにして形成されたアクティブマトリクス基板はゲート電極、ソース配線およびドレイン配線が同一工程で形成されているため、従来よりも工程数を削減することを可能としている。そのため、歩留まりが向上し、コストの低減も実現できる。また、上部遮光膜と半導体膜との物理的な距離が短縮されるため、光漏れや光の回折などによるリーク電流の発生を防ぐことが可能となる。さらに、ソース配線が直接半導体膜と接続することでコンタクトホールの数を最小限に留め、液晶表示装置を作製したときの開口率を向上させることが可能となる。
【００７０】
（実施例２）
本実施例では、実施例１と異なる構造の半導体装置を作製する工程について、図７を用いて説明する。
【００７１】
実施例１にしたがって、平坦化膜１３０上に導電層１２８と電気的に接続する画素電極１３１を形成する。続いて、図７に示すように第２の層間絶縁膜１２３上に形成された遮光膜１２４、容量絶縁膜１２６、導電層１２８および画素電極１３１により発生する隣接する画素と画素との間に形成される大きな段差（５０ｎｍ以上）をアクリル、ポリイミド等からなる絶縁膜４０１により平坦化する。次いで、配向膜４０２を形成するが、絶縁膜４０１で、隣接する画素と画素との間の段差を埋めて平坦化しているため、配向膜４０２表面に、凹凸が生じにくい。この後、ラビング処理を行い、シール材（封止材）を用いてＴＦＴが形成された基板と対向基板とを貼り合わせる。そして、その間に液晶を保持させてアクティブマトリクス型液晶表示装置を作製する。なお、このセル組み工程は公知の手段を用いれば良いので詳細な説明は省略する。
【００７２】
以上のように凹部に絶縁膜を形成することで、基板上に種々の材料を積層して形成されアクティブマトリクス基板表面の凹凸の差を小さくすることができる。これにより、配向膜を形成した後に行われるラビング処理の際に、ラビングムラを最小限に抑えることができ、液晶の配向不良を発生しにくくすることができる。
【００７３】
（実施例３）
本実施例では、実施例１と異なる構造の半導体装置を作製する工程について、図８を用いて説明する。
【００７４】
実施例１にしたがって、遮光膜３０１、容量絶縁膜３０２、導電層３０３を形成する。その後、導電層３０３が図８（Ａ）の矢印で示すように、遮光膜３０１および容量絶縁膜３０２より若干内側に入るようにエッチングする。マスクを用いたエッチング、もしくはオーバーエッチングすればよい。これにより、遮光膜３０１と導電層３０３が接してリーク電流が発生してしまうことを防ぐことができる。
【００７５】
またさらに、図８（Ｂ）に示すように遮光膜３１１、容量絶縁膜３１２、導電層３１３の順に段が付くようにオーバーエッチングする、またはマスクを用いてエッチングすることにより、積層をなだらかにすることができ、平坦化膜３１４を形成した後に形成する画素電極３１５の段差や凹凸をさらに低減することができる。なお、３１５ａは、隣接する画素の画素電極である。
【００７６】
以上のようにすることで、十分な保持容量を有し、良好な表示が行える液晶表示装置を実現することができる。
【００７７】
（実施例４）
本発明で開示する遮光膜、容量絶縁膜および画素電極と同電位になるように形成された導電層からなる保持容量素子は、実施例１で示したようなＴＦＴ以外を遮光する遮光膜上に形成しても構わない。本実施例では、図９、１０を用いて、一例を示す。
【００７８】
基板５０上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形成し（図示せず）、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニングしてゲート電極５１ａ〜５１ｃを得る。導電膜には、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒまたはＡｌから選ばれた元素またはいずれかの元素を主成分とする導電膜を用いればよい。基板には、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板、石英基板、単結晶シリコン基板、金属基板、ステンレス基板の表面に絶縁膜を形成したもの、また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板のいずれかを用いればよい。
【００７９】
次いで、ゲート絶縁膜５２ａ、５２ｂを形成する。ゲート絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にしてもよい。
【００８０】
次いで、非晶質半導体膜としてアモルファスシリコン膜５３を熱ＣＶＤ法、プラズマＣＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタリング法により１０〜１１５０nm厚に形成する。なお、ゲート絶縁膜５２とアモルファスシリコン膜５３とは、同じ成膜法で形成することが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に曝すことがなくなり、表面の汚染を防ぐことができ、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減することができる（図９（Ａ））。
【００８１】
次いで、アモルファスシリコン膜５３を結晶化するために結晶化を促進する触媒元素を塗布（触媒元素含有層５４を形成）する。この後、加熱処理を行い、結晶質シリコン膜を形成する（図９（Ｂ））。
【００８２】
なお、半導体膜の結晶化は、触媒元素を用いた加熱処理以外にも、連続発振またはパルス発振の気体レーザもしくは固体レーザを用いた結晶化方法を用いてもよい。そのような気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとしては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。非晶質半導体膜の結晶化に際して、大粒径の結晶を得るためには、連続発振が可能な固体レーザを用いて、基本波の第２高調波〜第４高調波を適応するのが好ましい。代表的には、Ｎｄ：ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（波長５３２ｎｍ）や第３高調波（波長３５５ｎｍ）を用いればよい。
【００８３】
結晶化工程が終わったら、後の不純物添加工程において結晶質シリコン膜（チャネル形成領域）を保護する絶縁膜５５を１００〜４００nm厚で形成する。この絶縁膜は、不純物元素を添加する時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、さらに、微妙な濃度制御を可能にするために形成される。
【００８４】
次いで、レジストからなるマスクを用いて、後のｎチャネル型ＴＦＴの活性層となる結晶質シリコン膜にｎ型を付与する不純物元素を添加して高濃度にｎ型不純物元素を含んだ領域（後のソース領域またはドレイン領域）５６、５７を形成する。続いて、後のｐチャネル型ＴＦＴの活性層となる結晶質シリコン膜にｐ型不純物元素を添加して、ｐ型不純物元素を高濃度に含んだ領域（後のソース領域またはドレイン領域）５８を形成する。なお、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴにおいて、不純物元素を低濃度に含む領域（ＬＤＤ領域）を形成してもよい（図９（Ｃ））。
【００８５】
次いで、結晶質シリコン膜に添加された不純物元素を活性化する工程を行う。活性化と同時に、結晶化工程でシリコン膜に塗布した触媒元素の捕獲（ゲッタリング）も行う。加熱処理条件として、酸素濃度が５ppmの雰囲気で、４５０〜９５０℃で処理を行えばよい。
【００８６】
次いで、結晶質シリコン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の形状にパターニングしてエッチングし、半導体層５９〜６１を得る。続いて、層間絶縁膜６２を形成する。層間絶縁膜６２は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜から５００〜１５００nm厚で形成する（図９（Ｄ））。
【００８７】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、各ＴＦＴを電気的に接続するための配線６３〜６７を形成する。続いて、配線６３〜６７を覆う層間絶縁膜６８を形成する（図１０（Ａ））。
【００８８】
次いで、ＴＦＴに光が照射されないように遮光するための遮光膜６９を形成する。なお、遮光膜６９は、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素、前記元素を主成分とする合金材料、または黒色樹脂等の高い遮光性を持つ膜を１００〜２００ｎｍ程度の膜厚で成膜すればよい。
【００８９】
その後、遮光膜６９上に容量絶縁膜７０を形成する。容量絶縁膜７０としては、酸化窒化シリコン膜、窒化酸化シリコン膜のいずれかを用いればよく、その膜厚は、５０〜１００ｎｍとすればよい。
【００９０】
続いて、容量絶縁膜７０上に導電層７１を形成する。導電層７１は、Ａｌ、Ｔｉ、Ｗから選ばれた元素、または前記元素を主成分とする合金材料を用いればよい。また、透明導電性膜（例えば、ＩＴＯ）を用いてもよい。
【００９１】
次いで、画素電極の光が透過する領域を平坦化するための膜（平坦化膜）７２を絶縁膜を用いて形成する。平坦化膜７２は、酸化シリコン膜を膜厚１００〜２００nm程度に形成して、ＣＭＰ（Chemical Mechanical Polishing:化学的機械研磨）を用いて平坦化する。またその他、ポリイミド、アクリルといった熱硬化する樹脂を用いて平坦化してもよい。平坦化膜７２形成後、導電層７１と画素電極とを接続させるためのコンタクトホールを平坦化膜７２に、画素電極とドレイン電極となる配線６７とを電気的に接続するためのコンタクトホールを平坦化膜７２と層間絶縁膜６８とに形成し、画素電極７３を形成する。なお、画素電極７３形成後、導電層７１をパターニングしてエッチングし、隣接する画素に形成された導電層７１との連続性を断つ（図１０（Ｂ））。
【００９２】
このようにして、遮光膜６９、容量絶縁膜７０および画素電極７３と同電位となる導電層７１とからなる保持容量素子が形成される。導電層７１を形成することにより、遮光膜６９と画素電極７３とが重なる領域を無駄なく保持容量素子として機能させることができる。
【００９３】
また、本発明のように平坦化膜７２を形成することにより、画素電極７３の段差が遮光膜６９上に形成されるため、画素電極７３の段差や凹凸が原因となる配向乱れや光もれを防ぐことができる。
【００９４】
以上のように、本発明はＴＦＴの形状に依存することなく適応させることができる。
【００９５】
（実施例５）
本実施例では、薄膜トランジスタおよび保持容量素子を有する実施例１に示した構造の半導体装置において、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン領域を含む半導体層を高温で加熱処理して得られた半導体（代表的にはシリコン）膜（以下、高温ポリシリコン膜という）を用いて作製する例について説明する。
【００９６】
耐熱性の高い石英基板基板上に実施例１にしたがって、ゲート線としても機能する下部遮光膜および下地絶縁膜を形成する。続いて、下地絶縁膜上にＬＰＣＶＤ法、ＰＣＶＤ法またはスパッタ法など公知の方法を用いて非晶質半導体膜を形成する。
【００９７】
次いで、炉を用いて６００℃で２４時間の加熱処理を行い、結晶質半導体膜を形成する。なお、この結晶化処理において半導体膜表面に酸化シリコン膜が形成されるが、エッチング等で除去できるごく薄い膜であるため問題はない。
【００９８】
次いで、結晶質半導体膜の表面に形成された酸化膜を除去した後、ゲート絶縁膜を形成するための加熱処理を行う。結晶質半導体膜を９００〜１０５０℃にて加熱処理し、結晶質半導体膜の表面に酸化膜を形成する。この酸化シリコン膜をゲート絶縁膜に用いる。最終的に結晶質半導体膜の膜厚が３０〜５０ｎｍになるように結晶質半導体膜を加熱処理することによりその表面に酸化シリコン膜を形成すればよい。
【００９９】
このようにして高温加熱処理により得られた結晶質半導体膜は、結晶性が高く、さらに高い電界効果移動度が得られる半導体膜をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いることにより、優れた特性をもつＴＦＴを実現でき、さらにこのＴＦＴを回路に用いることで高い信頼性を有する半導体装置を実現することができる。本実施例は、実施例１〜４と組み合わせて用いることが可能である。
【０１００】
（実施例６）
本実施例では、薄膜トランジスタおよび保持容量素子を有する実施例１に示した構造の半導体装置において、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン領域を含む半導体層を、レーザ光を照射することにより得られた結晶質半導体膜を用いて作製する例について説明する。
【０１０１】
基板上に実施例１にしたがって、ゲート線としても機能する下部遮光膜および下地絶縁膜を形成する。続いて、下地絶縁膜上にＬＰＣＶＤ法、ＰＣＶＤ法またはスパッタ法など公知の方法で非晶質半導体膜を形成する。なお、基板はコーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板を用いる。また、石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、高い耐熱性を有するプラスチック基板を用いてもよい。
【０１０２】
続いて、非晶質半導体膜にレーザ光を照射する。使用するレーザとしては、連続発振またはパルス発振の気体レーザもしくは固体レーザを用いる。気体レーザとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。
【０１０３】
なお、固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザが適用される。当該レーザの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０１０４】
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用する。
【０１０５】
ここで、一例として、ＹＶＯ4レーザを用いて結晶化を行う方法について説明する。出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出するしてもよい。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射する。
【０１０６】
このようにしてレーザ光を照射することにより得られた結晶質半導体膜は、結晶性が高く、さらに高い電界効果移動度が得られる半導体膜をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いることにより、優れた特性をもつＴＦＴを実現でき、さらにこのＴＦＴを回路に用いることで高い信頼性を有する半導体装置を実現することができる。本実施例は、実施例１〜４と組み合わせて用いることが可能である。
【０１０７】
（実施例７）
本発明を用いて、アクティブマトリクス型液晶表示装置（液晶ディスプレイ）を表示部にんだ組み込んだ様々な電気器具を完成させることができる。
【０１０８】
その様な電気器具としては、プロジェクター（リア型またはフロント型）、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１、図１２及び図１３に示す。
【０１０９】
図１１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。
【０１１０】
図１１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【０１１１】
なお、図１１（Ｃ）は、図１１（Ａ）及び図１１（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１１２】
また、図１１（Ｄ）は、図１１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１１３】
本発明を用いれば、遮光膜により薄膜トランジスタに照射される光を遮光することができるため、プロジェクターに用いられる強力な光によっても光リーク電流の発生を抑えることができ、十分な保持容量を有する容量素子が形成されているため、信号を保持することができ表示ムラが起こらず、精細で良好な表示を行うことができる。またさらに、開口率を低下させずに十分な容量素子を形成できるため、輝度も十分で、光源の低消費電力化もはかることができる。
【０１１４】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明の液晶表示装置を表示部２００３に適用して、パーソナルコンピュータを完成させることができる。また、図１２（Ｂ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２１０１、カメラ部２１０２、受像部２１０３、操作スイッチ２１０４、表示部２１０５等を含む。本発明の液晶表示装置を表示部２１０５に適応して、モバイルコンピュータを完成させることができる。図１２（Ｃ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２２０１、表示部２２０２、スピーカ部２２０３、記録媒体２２０４、操作スイッチ２２０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明の液晶表示装置を表示部２４０２に適応して記録媒体を用いるプレーヤーを関せさせることができる。これらの電気器具は、本発明により、画素電極の光透過領域における段差や凹凸による液晶の配向不良を無くすことができ、さらに十分な保持容量を得られる容量素子を形成することができるため、リーク電流が生じても表示信号を保持することができ、表示ムラのない精細な表示を実現することができる。またさらに、容量素子を形成しても高い開口率を維持することができるため、高輝度化が可能で、表示のために用いる光源の消費電力を低減することができる。これは、電気器具全体としての低消費電力化につながる。
【０１１５】
図１２（Ｄ）はビデオカメラであり、本体２３０１、表示部２３０２、音声入力部２３０３、操作スイッチ２３０４、バッテリー２３０５、受像部２３０６等を含む。本発明の液晶表示装置を表示部２３０２に適用して、ビデオカメラを完成させることができる。図１２（Ｅ）はデジタルカメラであり、本体２４０１、表示部２４０２、接眼部２４０３、操作スイッチ２４０４、受像部（図示しない）等を含む。本発明の液晶表示装置を表示部２４０２に適用することができる。図１２（Ｄ）はゴーグル型ディスプレイであり、本体２５０１、表示部２５０２、アーム部２５０３等を含む。本発明の液晶表示装置を表示部２５０２に適用することができる。図１３（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。本発明の液晶表示装置を表示部３００４に適用して携帯電話を完成させることができる。図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。本発明の液晶表示装置を表示部３１０２に適応して携帯書籍を完成させることができる。このように本発明により、液晶の配向不良を低減できるため、表示ムラのない精細な表示を実現できる。さらに、高い開口率を維持して容量素子を形成することができるため、高輝度化が可能で、表示のために用いる光源の消費電力を低減することができる。これは、電気器具全体としての低消費電力化が実現できるため、バッテリーの重量も小型なものを採用すればよくなるため、電気器具全体を軽量化することもできる。
【０１１６】
図１３（Ｃ）はディスプレイであり、本体３２０１、支持台３２０２、表示部３２０３等を含む。本発明の液晶表示装置を表示部３２０３に適用してディスプレイを完成させることができる。本発明により、画素電極の光透過領域（表示に寄与する領域）を平坦化し、段差を遮光膜上にすることができるため、液晶の配向不良をなくし、表示ムラをなくすことができる。また、開口率を下げずに保持容量素子を形成することができるため、高輝度、高精細な表示を実現することができる。
【０１１７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具を完成させるために本発明を適用することができる。また、本実施例の電気器具は実施例１〜６を組み合わせて作製された液晶表示装置のいずれを用いても実現することができる。
【０１１８】
【発明の効果】
本発明で開示したように、遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層と画素電極とを電気的に接続して同電位になるように形成することにより、遮光膜と画素電極とが重なった領域をすべて保持容量素子として有効に用いることができる。また本発明を用いることにより、画素の開口率を落とすことなく十分な容量を有する保持容量素子を形成することができる。
【０１１９】
なお、本発明は、ＴＦＴの形状によらず、ＴＦＴを遮光するための導電性を有する材料からなる遮光膜上に容量配線、容量配線上に導電層を形成し、画素電極から導電層に電位を与えることにより、保持容量素子として機能させることができるため有効である。
【図面の簡単な説明】
【図１】 従来の保持容量素子を説明する図。
【図２】 本発明の保持容量素子として機能する領域を説明する図。
【図３】 従来の保持容量素子として機能する領域を説明する図。
【図４】 本発明の実施の一例を示す図。
【図５】 本発明の実施の一例を示す図。
【図６】 本発明の実施の一例を示す図。
【図７】 本発明の実施の一例を示す図。
【図８】 本発明の実施の一例を示す図。
【図９】 本発明の実施の一例を示す図。
【図１０】 本発明の実施の一例を示す図。
【図１１】 電気器具の一例を示す図。
【図１２】 電気器具の一例を示す図。
【図１３】 電気器具の一例を示す図。
【発明の属する技術分野】
本発明は、絶縁体上に形成されたトランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴとする）といった半導体装置を画素部のスイッチング素子に用いた液晶表示装置、また前記半導体装置により作製された回路を駆動回路を含む液晶表示装置、該液晶表示装置を表示部に用いた電気器具に関する。
【０００２】
【従来技術】
一対の基板間に液晶を挟持して、一対の基板間に電界をかけ液晶の配向により表示を行う液晶表示装置が、パーソナルコンピュータのモニターや、テレビジョンの表示装置として盛んに用いられるようになってきた。
【０００３】
さらに、半導体膜の結晶化技術の向上により、一枚の基板上に駆動回路を内蔵した液晶表示装置も実現されるようになっている。
【０００４】
ところで、駆動回路のＴＦＴには、高い電界効果移動度が求められるが、画素部のひとつひとつの画素におけるスイッチング素子として用いられるＴＦＴには、低リーク電流という特性が求められる。電荷（信号）を保持することが重要であり、ＴＦＴをオフさせている保持時間にわずかでも生じるリーク電流が、画質の低下やコントラストの低下を招いてしまう。
【０００５】
しかし、ＴＦＴには、半導体層に光が照射されると光励起がおこり、光リーク電流が発生してしまうという問題があった。そこで、ＴＦＴを覆う遮光膜を形成し、十分な遮光をすることで半導体層に光が照射されないようにすること、リーク電流が発生してしまったとしても、１フレーム期間信号を保持できるだけの保持容量を確保することが重要であった。
【０００６】
そこで特許第２９２４５０６号公報では、保持容量を形成し、さらに光もれを遮断できる構造として、ソース電極およびドレイン電極の形成後、層間膜を形成し、該層間膜上にアルミニウムからなる遮光膜を形成し、遮光膜を陽極酸化して遮光膜の上面および側面にＡｌ2Ｏ3からなる陽極酸化膜を形成し、その上に透明画素電極を形成して、遮光膜／Ａｌ2Ｏ3膜／透明画素電極からなる保持容量を有する画素構造を開示している。
【０００７】
保持容量素子の静電容量（以下、容量という）は、容量絶縁膜（本明細書では、一対の導電体からなる電極に挟まれた誘電膜のことをいう）の厚さに反比例、容量絶縁膜の誘電定数および電極の表面積に比例する。したがって、上記した特許第２９２４５０６号の構造は、遮光膜と透明画素電極との間の容量絶縁膜が陽極酸化膜からなりほぼ一定であるため、遮光膜と透明画素電極とが重なる領域は、ほとんど保持容量素子として機能しうる。
【０００８】
しかし、液晶表示装置には、液晶の配向不良により表示不良を招くという問題がある。液晶の配向不良は、画素電極表面の段差や凹凸が配向膜表面に影響してしまい、この段差や凹凸が原因で配向膜のラビングムラを招き、最終的には液晶の配向不良、画像品質低下を引き起こしてしまう。上記した特許第２９２４５０６号公報の構造では、図１（Ａ）に示すように画素電極の段差が遮光膜によって遮光された領域より外側（光が透過する領域）にあり、液晶の配向不良が生じて、光ぬけが起こる等の問題があった。
【０００９】
しかし、多数の層の積層からなる表示装置においては、画素電極表面にどうしても段差や凹凸が生じてしまい、配向膜表面にもその段差や凹凸が影響し、光ぬけ等によりコントラスト低下が起こってしまう。そこで、画素電極、特に光が透過して画素の表示に寄与する領域における画素電極の段差や凹凸を平坦化させる方法が考えられてきた。
【００１０】
【発明が解決しようとする課題】
そこで、素子基板側に遮光膜を形成し、形成することで生じた段差を平坦化させて、画素電極を形成する方法が考えられた。しかし、この方法では、遮光膜と画素電極との間で保持容量素子を形成しようとする場合、図１（Ｂ）に示したように遮光膜と画素電極との層間距離が離れてしまい、容量素子として機能する領域が狭くなってしまい、保持容量が十分に確保できないという問題があった。
【００１１】
ＴＦＴをオフさせている間に流れるわずかなオフリーク電流が、コントラストの低下やパネルとしての画質の不均一をもたらしてしまうため、これを補うためには、どうしても保持容量素子を形成しなければならない。しかし、別の領域で保持容量素子を形成しようとすると、例えば、図１（Ｃ）に示すようにＴＦＴの活性層を延長して、半導体層、ゲート絶縁膜およびゲート絶縁膜上の導電層からなる保持容量素子を形成すると、画素の開口率が小さくなってしまい、明るさの面において、表示能が落ちてしまう。
【００１２】
以上のような問題を鑑みて、液晶の配向不良を抑制するために画素電極を平坦化し、開口率を下げずに十分な保持容量を得られる容量素子を有する半導体装置を実現することを課題とする。
【００１３】
【課題を解決するための手段】
本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層および前記導電層上の絶縁膜、前記絶縁膜上の画素電極を有する半導体装置であって、前記導電層と前記画素電極とは電気的に接続されており、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなることを特徴としている。
【００１４】
また本発明は、薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部を介して前記導電層と前記画素電極とが接しており、前記開孔部は、前記遮光膜の上に形成されていることを特徴としている。
【００１５】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部を介して前記導電層と前記画素電極とが接しており、前記絶縁膜は、前記容量絶縁膜および前記導電層による前記画素電極の段差を平坦化しており、前記開孔部の内壁および前記段差は、前記遮光膜上にあることを特徴としている。
【００１６】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層上の絶縁膜、前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で前記導電層と前記画素電極とは接しており、ある画素電極と、その画素電極に隣接している画素電極との間の段差が絶縁膜で平坦化されていることを特徴としている。
【００１７】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で前記導電層と前記画素電極とは接しており、前記導電層と前記画素電極とは、隣接する画素と画素との間において、端面が揃っていることを特徴としている。
【００１８】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で前記導電層と前記画素電極とは接しており、前記容量絶縁膜、前記導電層および前記画素電極は、各画素において独立して形成されており、隣接した画素との間での端面が揃っていることを特徴としている。
【００１９】
容量絶縁膜上に形成された導電層は、画素電極と同電位になるように電気的に接続されており、遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層とからなる保持容量素子を適応することにより、開口率を低減することなく十分な保持容量を得ることができる。
【００２０】
また、導電層上には、光が透過する領域（表示に寄与する領域）の画素電極表面の段差や凹凸による液晶の配向不良を防ぐために、絶縁膜からなる平坦化膜が形成されている。この平坦膜を形成することにより、前記画素電極の段差が前記遮光膜上に形成されるので、万が一配向膜のラビング処理にムラが生じて配向不良が起こっても、表示には影響しないようになっている。
【００２１】
なお、本発明は、一対の基板で液晶を挟み込み、各画素のスイッチング素子として薄膜トランジスタを用いておりＦＰＣやＴＡＢ等のコネクターを接続して駆動回路と接続された液晶表示装置、同一基板上に画素部および駆動回路が一体形成された液晶表示装置（以下、一体形成型液晶表示装置という）、一体形成型液晶表示装置に駆動回路を駆動し画素部に画像を表示させるための機能を有するコントローラーが接続された液晶表示装置およびコントローラを制御するマイコンを有する液晶表示装置すべてに適応することができる。また、本明細書では、これらすべての液晶表示装置を半導体装置ともいう。
【００２２】
【発明の実施の形態】
本実施形態では、本発明の半導体装置の画素部の構造について説明する。
【００２３】
本発明の半導体装置の構成を図２（Ａ）に示す。基板１０上にＴＦＴ１１が形成されている。ＴＦＴは、少なくともチャネル形成領域およびソース領域またはドレイン領域を有する半導体層１２、半導体層１２上に形成されたゲート絶縁膜１３、ゲート絶縁膜１３上に形成されたゲート電極１４を含み、さらに各ＴＦＴを電気的に接続するためのソース配線およびドレイン配線１５ａ、１５ｂが形成されている。
【００２４】
ソース配線１５ａおよびドレイン配線１５ｂは半導体層１２の高濃度に不純物元素が添加された領域（ソース領域またはドレイン領域）にそれぞれ接続されている。
【００２５】
また、ゲート電極１４、ソース配線１５ａおよびドレイン配線１５ｂ上には層間絶縁膜１６が形成されており、前記層間絶縁膜１６上にＴＦＴ（特にチャネル形成領域）の遮光膜１７が形成されている。
【００２６】
遮光膜１７上には容量絶縁膜１８が形成されている。容量絶縁膜１８上には、導電層１９が形成される。導電層１９を形成した後、絶縁材料からなる平坦化膜２０を形成し、続いて画素電極２１を形成する。導電層１９と画素電極２１とは、平坦化膜２０に形成されたコンタクトホールを介して接しており、同電位となるように形成されている。以上のようにして、遮光膜１７を絶縁膜で覆うことにより生じる段差（遮光膜１７の端部）２２が、光が透過する領域ではなく遮光膜１７上になるような構造である。本発明で開示する画素構造は、遮光膜１７上の容量絶縁膜１８、容量絶縁膜１８上の導電層１９により保持容量が形成されていることを特徴としている。
【００２７】
また、光が透過する領域における段差による液晶の配向乱れを抑制していることを特徴としている。
【００２８】
なお、遮光膜１７は、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素または前記元素を主成分とする合金材料を用いて、単層または積層して形成すればよい。
【００２９】
また、容量絶縁膜１８は、ＣＶＤ法やスパッタ法などで成膜した酸化シリコン膜や、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等の無機絶縁膜により形成すればよい。ただし、高い誘電率かつ低いリーク電流という特性を有する有機絶縁膜があれば、有機絶縁膜を用いてもかまわない。
【００３０】
また、導電層１９は、Ａｌ、Ｔｉ、Ｗから選ばれた元素、前記元素を主成分とする合金材料またはＩＴＯを用いて形成すればよい。なお、ＴＦＴへの遮光性を重視する場合には、遮光性の高いＡｌ、Ｔｉ、Ｗから選ばれた元素または前記元素を主成分とする合金材料を用いて形成すればよい。
【００３１】
さらに、ドレイン配線１５ｂ上の層間絶縁膜１６、層間絶縁膜１６上の遮光膜１７により保持容量を形成することも可能である。
【００３２】
また、絶縁膜からなる平坦化膜２０は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜またはＳＯＧ（スピンオングラス）と呼ばれる溶液塗布系材料等の無機絶縁膜を用いて形成すればよい。またはアクリル、ポリイミド等の有機絶縁膜から選ばれた一種または複数種の材料を用いて形成すればよい。
【００３３】
本発明のように導電層１９を設けて、画素電極と導電層とを同電位とすることにより、上部遮光膜と画素電極が重なる領域を無駄なく保持容量素子として機能できる領域とすることができるため、図１（Ｂ）に示した従来の構造と比較して保持容量を大きくすることができる。
【００３４】
実際のマスク図を図２（Ｂ）に、本発明の一例として示す（なお、１４μｍ×１４μｍで設計された１画素に、簡単のために遮光膜と画素電極（ＩＴＯ）を示している）。ここで上部遮光膜、容量絶縁膜および導電層（画素電極と同電位）からなる保持容量素子として機能する面積を計算してみると、６３．６４５μｍ2となる。図１（Ｂ）で示した導電層のない従来の構造は、上部遮光膜と画素電極とが重なっていても実際に保持容量素子として機能する面積は、本発明と比較するとずいぶん狭くなってしまう。図３（Ｂ）に、図２（Ｂ）と同様に１４μｍ×１４μｍで設計された１画素の簡単のために遮光膜と画素電極（ＩＴＯ）とで保持容量素子として機能する領域を破線で示した。従来の構造で保持容量素子として機能する面積は、３４．９０５μｍ2となり、本発明と比較すると、本発明は、開口率を下げることなく保持容量素子として機能する面積を１．８２倍にすることができる。
【００３５】
以上のように、工程数を増やすことなく画素電極の光透過領域における段差をなくすことができる。これにより、画素電極の段差や凹凸により配向膜のラビング処理が十分にできないということもなくなるため、液晶の配向乱れによる光もれの現象を抑制することができる。さらに、導電層１９を形成することにより、導電層を形成していない従来の構造と比較して、開口率を下げることなく約２倍の容量を確保することができるため、本発明は有効である。
【００３６】
なお、本発明は本実施例で示したＴＦＴに限定されることなく適応することができる。
【００３７】
【実施例】
（実施例１）
本実施例ではアクティブマトリクス基板の作製方法について図４〜図６を用いて説明する。なお、本明細書において、駆動回路、画素部のスイッチング素子（画素ＴＦＴ）および保持容量素子とが同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【００３８】
コーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラスからなる基板、または、石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板として用いればよい。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。なお、本実施例では石英ガラス基板を用いる。
【００３９】
次いで、石英基板１００上に下部遮光膜１０１を形成する。本実施例の処理温度に耐え得るＴａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料およびその積層構造により３００nm程度の膜厚で下部遮光膜１０１を形成する。なお、下部遮光膜１０１はゲート配線としての機能も有するため、以下ではゲート線とも称する。本実施例では膜厚７５ｎｍの結晶質珪素膜を形成し、続いて膜厚１５０ｎｍのＷＳｉｘ（x＝２．０〜２．８）を成膜した後、不要な部分をエッチングして下部遮光膜（ゲート線）１０１を形成する。なお、下部遮光膜１０１は、単層構造でも、上記したような導電性材料から２層以上に積層させた構造を用いても良い。また、基板からの汚染物質の拡散を防ぐために、下地遮光膜１０１を形成する前に、絶縁膜を形成してもよい。
【００４０】
そして基板１００および下部遮光膜（ゲート線）１０１上に酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜またはＬＰＣＶＤ法を用いて８００℃程度の高温で成膜される酸化シリコン膜などの絶縁膜から成る膜厚１０〜６５０ｎｍ（好ましくは５０〜６００ｎｍ）の下地絶縁膜１０２を形成する。本実施例では下地絶縁膜１０２として単層構造を用いるが、汚染防止のために絶縁膜を２層以上積層させた構造を用いても良い。プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を４００℃にて膜厚５８０ｎｍに形成してもよい。
【００４１】
次いで、下地絶縁膜１０２上に非晶質半導体膜１０３を形成する（図４（Ａ））。非晶質半導体膜１０３は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００４２】
そして、ニッケルなどの触媒を用いた熱結晶化法を行って、半導体膜を結晶化する。また、ニッケルなどの触媒元素を用いた熱結晶化法の他に、公知の結晶化処理（レーザ結晶化法、熱結晶化法等）を組み合わせて行ってもよい。本実施例では、酢酸ニッケル溶液（重量換算濃度１０ｐｐｍ、体積５ｍｌ）をスピンコートにより膜上全面に塗布して触媒元素含有層を形成し、温度６００℃の窒素雰囲気中に１２時間さらして加熱処理を行う。
【００４３】
また、触媒元素を添加する熱結晶化法にレーザ結晶化法を併せて結晶化を行ってもよい。レーザ結晶化法も適用する場合には、パルス発振型または連続発振型の気体レーザまたは固体レーザを用いればよい。気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ等があり、固体レーザとしては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザ光を光学系で線状、矩形状もしくは楕円形状に集光し半導体膜に照射すればよい。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜８００mJ/cm2(代表的には２００〜７００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜８００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射すればよい。また、ＹＶＯ4レーザを用いる場合、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換して、共振器の中にＹＶＯ4結晶と非線型光学素子を入れて、高調波を射出してもよい。このとき光学系により矩形状または楕円形状にして照射すればよく、エネルギー密度は、０．０１〜１００MW/cm2程度（好ましくは、０．１〜１０MW/cm2）が必要である。そして、０．５〜２０００cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【００４４】
半導体膜の結晶化工程に触媒元素を用いた場合は、続いて、活性領域となる半導体層から、結晶化を助長するために用いた触媒元素を移動させてその濃度を低減させるためのゲッタリング処理を行う。ゲッタリングについては特開平１０−２７０３６３号公報に開示している方法や、結晶質半導体膜上にオゾン水で処理することによりケミカルオキサイド膜を形成し、該ケミカルオキサイド膜上に希ガス元素を含むゲッタリングサイトを形成して加熱処理をすることにより触媒元素をゲッタリングサイトに移動させる方法のいずれかを適用すればよい。本実施例では、マスクとして、膜厚５０ｎｍの酸化珪素膜を形成し、パターニングを行って、所望の形状のマスク１０４ａ〜１０４ｃを得る。そして、半導体膜に選択的に１５族に属する元素（代表的にはＰ（リン））を導入して不純物領域１０５ａ〜１０５ｄを形成する。なお、不純物元素の導入の方法は、プラズマドーピング法、イオン注入法、イオンシャワードーピング法から選ばれた一種または複数種の方法により導入すればよい。そして、第１の加熱処理を行うことで、活性領域となる半導体層から不純物領域１０５ａ〜１０５ｄへ触媒元素を移動させ、半導体特性に影響しない程度にまで低減することができる。このようにして作製した活性領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる（図４（Ｂ））。
【００４５】
そして、結晶質半導体膜にエッチングを行って、半導体層を形成する。 ここで、絶縁膜を形成して半導体膜の結晶性を向上させるために加熱処理を行って、半導体層の上部を熱酸化させるのが望ましい。例えば、減圧ＣＶＤ装置で２０ｎｍの酸化珪素膜を成膜した後、ファーネスアニール炉で加熱処理を行う。この処理により、半導体層の上部は酸化される。そして、酸化珪素膜および半導体層の酸化した部分をエッチングして除去し、結晶性の向上した半導体層１０６〜１０８を得ることができる。
【００４６】
また、半導体層１０６〜１０８を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）を導入してもよい。
【００４７】
そして、レジストからなるマスク１０９ａ〜１０９ｃを形成し、第２の不純物元素の導入を行って、半導体層にｎ型を付与する不純物元素を導入する。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。このとき、マスク１０９ａ〜１０９ｃが形成されているため、半導体層の選択された領域に不純物が添加されて、高濃度不純物領域１１０〜１１２が形成される。高濃度不純物領域１１０〜１１２には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素（以下、ｎ型不純物元素という）が添加される（図４（Ｃ））。
【００４８】
次いで、半導体層１０６〜１０８を覆ってゲート絶縁膜１１３を形成する。ゲート絶縁膜１１３はプラズマＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により３５ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を用いても良い。
【００４９】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５０】
なお、ゲート絶縁膜１１３を形成してから、不純物元素の導入を行って、不純物領域を形成してもよい。
【００５１】
そして、各ＴＦＴを電気的に接続するための配線を半導体層に接続するコンタクトホールおよびゲート電極とゲート線１０１とを接続するコンタクトホールを形成した後、膜厚１００〜５００ｎｍの耐熱性を有する導電膜を形成する。本実施例では、Ｗのターゲットを用いたスパッタ法で膜厚４００ｎｍのＷ膜を形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。
【００５２】
なお、導電膜は特にＷに限定されるわけではなく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素を導入した結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、本実施例では単層構造としたが、導電膜を２層以上積層して形成してもよい。また、Ａｌ等の耐熱性の低い導電膜を耐熱性の高い導電膜で挟んだ３層構造としてもよい。
【００５３】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行う。本実施例ではエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０（sccm）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうしてゲート電極１１４〜１１６、配線１１７〜１２１を形成する（図５（Ａ））。
【００５４】
次いで、電極１１４〜１１６および配線１１７〜１２１を覆う第１の層間絶縁膜１２２を形成する。この第１の層間絶縁膜１２２としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成する。もちろん、第１の層間絶縁膜１２２は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００５５】
なお、必要に応じて、マスクを用いて半導体層に低濃度に不純物元素を含む半導体領域を形成してもよい。例えば、レジストからなるマスクで半導体層の選択された領域を露出し、ドーズ量を１×１０13〜５×１０14/cm2とし、加速電圧を５〜８０ｋｅＶとして、ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を添加する。これにより、半導体層の選択的領域に低濃度不純物領域を形成することができる。低濃度不純物領域には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００５６】
次いで、加熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行う。この加熱処理は炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜１０００℃で行えばよく、本実施例では９５０℃、４時間の加熱処理で活性化処理を行った。なお、熱アニール法の他に、ＹＡＧレーザ等を用いたレーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。なお、この加熱処理は、第１の層間絶縁膜を形成する前に加熱処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため第１の層間絶縁膜を形成した後で加熱処理を行うことが好ましい。
【００５７】
さらに、加熱処理（３００〜５５０℃で１〜１２時間の加熱処理）を行って、水素化処理を行う。この工程は第１の層間絶縁膜１２２に含まれる水素により半導体層のダングリングボンドを終端する工程である。もちろん、第１の層間絶縁膜の存在に関係なく半導体層を水素化することもできる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の加熱処理を行っても良い。
【００５８】
次いで、第１の層間絶縁膜１２２上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜１２３を形成する。前記第２の層間絶縁膜１２３は表面が平坦化する膜を用いるのが望ましい。また、表面の平坦性を向上させる公知の技術、例えばＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれる研磨工程を用いてもよい。第２の層間絶縁膜１２３として膜厚１μｍのアクリル樹脂膜を形成し、エッチングを行って、ゲート電極、ソース配線およびドレイン配線上に形成されている前記第１の層間絶縁膜の一部を露呈させ、前記第１の層間絶縁膜および前記第２の層間絶縁膜とにより表面を平坦化してもよい。なお、本実施例では、第１の層間絶縁膜および第２の層間絶縁膜を形成しているが、もちろん、単層構造としてもよい。この場合においても、表面が平坦化する膜を用いるのが望ましい。
【００５９】
なお、ドレイン配線１２１と後に形成する遮光膜との間でも保持容量素子として機能させたい場合は、ＣＭＰ等を用いて層間絶縁膜の膜厚を薄くし、遮光膜とドレイン配線との距離を縮めればよい。
【００６０】
そして、第２の層間絶縁膜１２３上にＡｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素または前記元素を主成分とする合金材料を所望の形状にパターニングして上部遮光膜１２４を形成する。この上部遮光膜１２４は画素の開口部以外を遮光するように網目状に配置する。また、駆動回路にも遮光膜１２５を形成した。
【００６１】
続いて、上部遮光膜上に窒化酸化シリコン膜または酸化窒化シリコン膜からなる絶縁膜（以下、容量絶縁膜という）を膜厚５０〜１００ｎｍ程度に形成する。容量絶縁膜は、窒素の割合が高いと誘電率が高くなるが同時にリーク電流も大きくなってしまうため、窒素と酸素と含有比率を１：８〜２：１程度とすることで、膜厚５０〜１００ｎｍの容量絶縁膜を形成する。
【００６２】
続いて、容量絶縁膜上に導電層を膜厚１００〜１５０ｎｍ程度で形成する。導電層は、Ａｌ、Ｔｉ、Ｗから選ばれた元素、前記元素を主成分とする合金材料またはＩＴＯを用いて形成すればよい。この後、公知の方法を用いて所定の形状にエッチングして、上部遮光膜１２４、１２５、容量絶縁膜１２６、１２７および導電層１２８、１２９を形成すればよい。
（図５（Ｂ））。
【００６３】
続いて、酸化シリコン膜、ポリイミドまたはアクリルなどの絶縁膜を用いて、光が透過する領域の画素電極が平坦化するように膜（以下、平坦化膜という）１３０を形成する。そして、平坦化膜に画素電極と導電層とを接続させるための開孔部を形成し、さらに、画素電極とドレイン電極とを接続させるためのコンタクトホールを平坦化膜１３０および層間絶縁膜１２２、１２３に形成する。続いて、画素電極１３１を形成する。画素電極１３１は、透明導電膜（ＩＴＯ）を用いて１００nm厚で形成すればよい。これにより画素電極１３１と導電層１２８とは同じ電位となる。また、画素電極形成工程において、駆動回路における取り出し電極１３２を形成する。
【００６４】
以上のようにして、上部遮光膜１２４、容量絶縁膜１２６および導電層１２８（画素電極１３１と同電位）からなる保持容量素子が形成される（図６）。
【００６５】
本発明のように、容量絶縁膜１２６上に導電層１２６を形成することにより、保持容量素子として電荷の蓄積が可能な領域の面積を従来の約２倍にすることができる。
【００６６】
続いて、導電層１２６を画素電極１３１をマスクにしてエッチングして、隣接した画素との連続を断ち、画素毎に独立させる。
【００６７】
以上の様にして、ｎチャネル型ＴＦＴ２０１、２０２のＮＭＯＳ回路からなる駆動回路２０４と、画素ＴＦＴ２０３を有する画素部２０５が同一基板上に形成されたアクティブマトリクス基板が完成する。
【００６８】
なお、画素部には、画素ＴＦＴ２０３を遮光するための上部遮光膜１２４、容量絶縁膜１２６、導電層１２８（画素電極１３１と同電位）からなる保持容量２０６が形成されている。
【００６９】
このようにして形成されたアクティブマトリクス基板はゲート電極、ソース配線およびドレイン配線が同一工程で形成されているため、従来よりも工程数を削減することを可能としている。そのため、歩留まりが向上し、コストの低減も実現できる。また、上部遮光膜と半導体膜との物理的な距離が短縮されるため、光漏れや光の回折などによるリーク電流の発生を防ぐことが可能となる。さらに、ソース配線が直接半導体膜と接続することでコンタクトホールの数を最小限に留め、液晶表示装置を作製したときの開口率を向上させることが可能となる。
【００７０】
（実施例２）
本実施例では、実施例１と異なる構造の半導体装置を作製する工程について、図７を用いて説明する。
【００７１】
実施例１にしたがって、平坦化膜１３０上に導電層１２８と電気的に接続する画素電極１３１を形成する。続いて、図７に示すように第２の層間絶縁膜１２３上に形成された遮光膜１２４、容量絶縁膜１２６、導電層１２８および画素電極１３１により発生する隣接する画素と画素との間に形成される大きな段差（５０ｎｍ以上）をアクリル、ポリイミド等からなる絶縁膜４０１により平坦化する。次いで、配向膜４０２を形成するが、絶縁膜４０１で、隣接する画素と画素との間の段差を埋めて平坦化しているため、配向膜４０２表面に、凹凸が生じにくい。この後、ラビング処理を行い、シール材（封止材）を用いてＴＦＴが形成された基板と対向基板とを貼り合わせる。そして、その間に液晶を保持させてアクティブマトリクス型液晶表示装置を作製する。なお、このセル組み工程は公知の手段を用いれば良いので詳細な説明は省略する。
【００７２】
以上のように凹部に絶縁膜を形成することで、基板上に種々の材料を積層して形成されアクティブマトリクス基板表面の凹凸の差を小さくすることができる。これにより、配向膜を形成した後に行われるラビング処理の際に、ラビングムラを最小限に抑えることができ、液晶の配向不良を発生しにくくすることができる。
【００７３】
（実施例３）
本実施例では、実施例１と異なる構造の半導体装置を作製する工程について、図８を用いて説明する。
【００７４】
実施例１にしたがって、遮光膜３０１、容量絶縁膜３０２、導電層３０３を形成する。その後、導電層３０３が図８（Ａ）の矢印で示すように、遮光膜３０１および容量絶縁膜３０２より若干内側に入るようにエッチングする。マスクを用いたエッチング、もしくはオーバーエッチングすればよい。これにより、遮光膜３０１と導電層３０３が接してリーク電流が発生してしまうことを防ぐことができる。
【００７５】
またさらに、図８（Ｂ）に示すように遮光膜３１１、容量絶縁膜３１２、導電層３１３の順に段が付くようにオーバーエッチングする、またはマスクを用いてエッチングすることにより、積層をなだらかにすることができ、平坦化膜３１４を形成した後に形成する画素電極３１５の段差や凹凸をさらに低減することができる。なお、３１５ａは、隣接する画素の画素電極である。
【００７６】
以上のようにすることで、十分な保持容量を有し、良好な表示が行える液晶表示装置を実現することができる。
【００７７】
（実施例４）
本発明で開示する遮光膜、容量絶縁膜および画素電極と同電位になるように形成された導電層からなる保持容量素子は、実施例１で示したようなＴＦＴ以外を遮光する遮光膜上に形成しても構わない。本実施例では、図９、１０を用いて、一例を示す。
【００７８】
基板５０上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形成し（図示せず）、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニングしてゲート電極５１ａ〜５１ｃを得る。導電膜には、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒまたはＡｌから選ばれた元素またはいずれかの元素を主成分とする導電膜を用いればよい。基板には、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板、石英基板、単結晶シリコン基板、金属基板、ステンレス基板の表面に絶縁膜を形成したもの、また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板のいずれかを用いればよい。
【００７９】
次いで、ゲート絶縁膜５２ａ、５２ｂを形成する。ゲート絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にしてもよい。
【００８０】
次いで、非晶質半導体膜としてアモルファスシリコン膜５３を熱ＣＶＤ法、プラズマＣＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタリング法により１０〜１１５０nm厚に形成する。なお、ゲート絶縁膜５２とアモルファスシリコン膜５３とは、同じ成膜法で形成することが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に曝すことがなくなり、表面の汚染を防ぐことができ、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減することができる（図９（Ａ））。
【００８１】
次いで、アモルファスシリコン膜５３を結晶化するために結晶化を促進する触媒元素を塗布（触媒元素含有層５４を形成）する。この後、加熱処理を行い、結晶質シリコン膜を形成する（図９（Ｂ））。
【００８２】
なお、半導体膜の結晶化は、触媒元素を用いた加熱処理以外にも、連続発振またはパルス発振の気体レーザもしくは固体レーザを用いた結晶化方法を用いてもよい。そのような気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとしては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。非晶質半導体膜の結晶化に際して、大粒径の結晶を得るためには、連続発振が可能な固体レーザを用いて、基本波の第２高調波〜第４高調波を適応するのが好ましい。代表的には、Ｎｄ：ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（波長５３２ｎｍ）や第３高調波（波長３５５ｎｍ）を用いればよい。
【００８３】
結晶化工程が終わったら、後の不純物添加工程において結晶質シリコン膜（チャネル形成領域）を保護する絶縁膜５５を１００〜４００nm厚で形成する。この絶縁膜は、不純物元素を添加する時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、さらに、微妙な濃度制御を可能にするために形成される。
【００８４】
次いで、レジストからなるマスクを用いて、後のｎチャネル型ＴＦＴの活性層となる結晶質シリコン膜にｎ型を付与する不純物元素を添加して高濃度にｎ型不純物元素を含んだ領域（後のソース領域またはドレイン領域）５６、５７を形成する。続いて、後のｐチャネル型ＴＦＴの活性層となる結晶質シリコン膜にｐ型不純物元素を添加して、ｐ型不純物元素を高濃度に含んだ領域（後のソース領域またはドレイン領域）５８を形成する。なお、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴにおいて、不純物元素を低濃度に含む領域（ＬＤＤ領域）を形成してもよい（図９（Ｃ））。
【００８５】
次いで、結晶質シリコン膜に添加された不純物元素を活性化する工程を行う。活性化と同時に、結晶化工程でシリコン膜に塗布した触媒元素の捕獲（ゲッタリング）も行う。加熱処理条件として、酸素濃度が５ppmの雰囲気で、４５０〜９５０℃で処理を行えばよい。
【００８６】
次いで、結晶質シリコン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の形状にパターニングしてエッチングし、半導体層５９〜６１を得る。続いて、層間絶縁膜６２を形成する。層間絶縁膜６２は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜から５００〜１５００nm厚で形成する（図９（Ｄ））。
【００８７】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、各ＴＦＴを電気的に接続するための配線６３〜６７を形成する。続いて、配線６３〜６７を覆う層間絶縁膜６８を形成する（図１０（Ａ））。
【００８８】
次いで、ＴＦＴに光が照射されないように遮光するための遮光膜６９を形成する。なお、遮光膜６９は、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素、前記元素を主成分とする合金材料、または黒色樹脂等の高い遮光性を持つ膜を１００〜２００ｎｍ程度の膜厚で成膜すればよい。
【００８９】
その後、遮光膜６９上に容量絶縁膜７０を形成する。容量絶縁膜７０としては、酸化窒化シリコン膜、窒化酸化シリコン膜のいずれかを用いればよく、その膜厚は、５０〜１００ｎｍとすればよい。
【００９０】
続いて、容量絶縁膜７０上に導電層７１を形成する。導電層７１は、Ａｌ、Ｔｉ、Ｗから選ばれた元素、または前記元素を主成分とする合金材料を用いればよい。また、透明導電性膜（例えば、ＩＴＯ）を用いてもよい。
【００９１】
次いで、画素電極の光が透過する領域を平坦化するための膜（平坦化膜）７２を絶縁膜を用いて形成する。平坦化膜７２は、酸化シリコン膜を膜厚１００〜２００nm程度に形成して、ＣＭＰ（Chemical Mechanical Polishing:化学的機械研磨）を用いて平坦化する。またその他、ポリイミド、アクリルといった熱硬化する樹脂を用いて平坦化してもよい。平坦化膜７２形成後、導電層７１と画素電極とを接続させるためのコンタクトホールを平坦化膜７２に、画素電極とドレイン電極となる配線６７とを電気的に接続するためのコンタクトホールを平坦化膜７２と層間絶縁膜６８とに形成し、画素電極７３を形成する。なお、画素電極７３形成後、導電層７１をパターニングしてエッチングし、隣接する画素に形成された導電層７１との連続性を断つ（図１０（Ｂ））。
【００９２】
このようにして、遮光膜６９、容量絶縁膜７０および画素電極７３と同電位となる導電層７１とからなる保持容量素子が形成される。導電層７１を形成することにより、遮光膜６９と画素電極７３とが重なる領域を無駄なく保持容量素子として機能させることができる。
【００９３】
また、本発明のように平坦化膜７２を形成することにより、画素電極７３の段差が遮光膜６９上に形成されるため、画素電極７３の段差や凹凸が原因となる配向乱れや光もれを防ぐことができる。
【００９４】
以上のように、本発明はＴＦＴの形状に依存することなく適応させることができる。
【００９５】
（実施例５）
本実施例では、薄膜トランジスタおよび保持容量素子を有する実施例１に示した構造の半導体装置において、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン領域を含む半導体層を高温で加熱処理して得られた半導体（代表的にはシリコン）膜（以下、高温ポリシリコン膜という）を用いて作製する例について説明する。
【００９６】
耐熱性の高い石英基板基板上に実施例１にしたがって、ゲート線としても機能する下部遮光膜および下地絶縁膜を形成する。続いて、下地絶縁膜上にＬＰＣＶＤ法、ＰＣＶＤ法またはスパッタ法など公知の方法を用いて非晶質半導体膜を形成する。
【００９７】
次いで、炉を用いて６００℃で２４時間の加熱処理を行い、結晶質半導体膜を形成する。なお、この結晶化処理において半導体膜表面に酸化シリコン膜が形成されるが、エッチング等で除去できるごく薄い膜であるため問題はない。
【００９８】
次いで、結晶質半導体膜の表面に形成された酸化膜を除去した後、ゲート絶縁膜を形成するための加熱処理を行う。結晶質半導体膜を９００〜１０５０℃にて加熱処理し、結晶質半導体膜の表面に酸化膜を形成する。この酸化シリコン膜をゲート絶縁膜に用いる。最終的に結晶質半導体膜の膜厚が３０〜５０ｎｍになるように結晶質半導体膜を加熱処理することによりその表面に酸化シリコン膜を形成すればよい。
【００９９】
このようにして高温加熱処理により得られた結晶質半導体膜は、結晶性が高く、さらに高い電界効果移動度が得られる半導体膜をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いることにより、優れた特性をもつＴＦＴを実現でき、さらにこのＴＦＴを回路に用いることで高い信頼性を有する半導体装置を実現することができる。本実施例は、実施例１〜４と組み合わせて用いることが可能である。
【０１００】
（実施例６）
本実施例では、薄膜トランジスタおよび保持容量素子を有する実施例１に示した構造の半導体装置において、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン領域を含む半導体層を、レーザ光を照射することにより得られた結晶質半導体膜を用いて作製する例について説明する。
【０１０１】
基板上に実施例１にしたがって、ゲート線としても機能する下部遮光膜および下地絶縁膜を形成する。続いて、下地絶縁膜上にＬＰＣＶＤ法、ＰＣＶＤ法またはスパッタ法など公知の方法で非晶質半導体膜を形成する。なお、基板はコーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板を用いる。また、石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、高い耐熱性を有するプラスチック基板を用いてもよい。
【０１０２】
続いて、非晶質半導体膜にレーザ光を照射する。使用するレーザとしては、連続発振またはパルス発振の気体レーザもしくは固体レーザを用いる。気体レーザとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。
【０１０３】
なお、固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザが適用される。当該レーザの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０１０４】
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用する。
【０１０５】
ここで、一例として、ＹＶＯ4レーザを用いて結晶化を行う方法について説明する。出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出するしてもよい。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射する。
【０１０６】
このようにしてレーザ光を照射することにより得られた結晶質半導体膜は、結晶性が高く、さらに高い電界効果移動度が得られる半導体膜をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いることにより、優れた特性をもつＴＦＴを実現でき、さらにこのＴＦＴを回路に用いることで高い信頼性を有する半導体装置を実現することができる。本実施例は、実施例１〜４と組み合わせて用いることが可能である。
【０１０７】
（実施例７）
本発明を用いて、アクティブマトリクス型液晶表示装置（液晶ディスプレイ）を表示部にんだ組み込んだ様々な電気器具を完成させることができる。
【０１０８】
その様な電気器具としては、プロジェクター（リア型またはフロント型）、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１、図１２及び図１３に示す。
【０１０９】
図１１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。
【０１１０】
図１１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【０１１１】
なお、図１１（Ｃ）は、図１１（Ａ）及び図１１（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１１２】
また、図１１（Ｄ）は、図１１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１１３】
本発明を用いれば、遮光膜により薄膜トランジスタに照射される光を遮光することができるため、プロジェクターに用いられる強力な光によっても光リーク電流の発生を抑えることができ、十分な保持容量を有する容量素子が形成されているため、信号を保持することができ表示ムラが起こらず、精細で良好な表示を行うことができる。またさらに、開口率を低下させずに十分な容量素子を形成できるため、輝度も十分で、光源の低消費電力化もはかることができる。
【０１１４】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明の液晶表示装置を表示部２００３に適用して、パーソナルコンピュータを完成させることができる。また、図１２（Ｂ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２１０１、カメラ部２１０２、受像部２１０３、操作スイッチ２１０４、表示部２１０５等を含む。本発明の液晶表示装置を表示部２１０５に適応して、モバイルコンピュータを完成させることができる。図１２（Ｃ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２２０１、表示部２２０２、スピーカ部２２０３、記録媒体２２０４、操作スイッチ２２０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明の液晶表示装置を表示部２４０２に適応して記録媒体を用いるプレーヤーを関せさせることができる。これらの電気器具は、本発明により、画素電極の光透過領域における段差や凹凸による液晶の配向不良を無くすことができ、さらに十分な保持容量を得られる容量素子を形成することができるため、リーク電流が生じても表示信号を保持することができ、表示ムラのない精細な表示を実現することができる。またさらに、容量素子を形成しても高い開口率を維持することができるため、高輝度化が可能で、表示のために用いる光源の消費電力を低減することができる。これは、電気器具全体としての低消費電力化につながる。
【０１１５】
図１２（Ｄ）はビデオカメラであり、本体２３０１、表示部２３０２、音声入力部２３０３、操作スイッチ２３０４、バッテリー２３０５、受像部２３０６等を含む。本発明の液晶表示装置を表示部２３０２に適用して、ビデオカメラを完成させることができる。図１２（Ｅ）はデジタルカメラであり、本体２４０１、表示部２４０２、接眼部２４０３、操作スイッチ２４０４、受像部（図示しない）等を含む。本発明の液晶表示装置を表示部２４０２に適用することができる。図１２（Ｄ）はゴーグル型ディスプレイであり、本体２５０１、表示部２５０２、アーム部２５０３等を含む。本発明の液晶表示装置を表示部２５０２に適用することができる。図１３（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。本発明の液晶表示装置を表示部３００４に適用して携帯電話を完成させることができる。図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。本発明の液晶表示装置を表示部３１０２に適応して携帯書籍を完成させることができる。このように本発明により、液晶の配向不良を低減できるため、表示ムラのない精細な表示を実現できる。さらに、高い開口率を維持して容量素子を形成することができるため、高輝度化が可能で、表示のために用いる光源の消費電力を低減することができる。これは、電気器具全体としての低消費電力化が実現できるため、バッテリーの重量も小型なものを採用すればよくなるため、電気器具全体を軽量化することもできる。
【０１１６】
図１３（Ｃ）はディスプレイであり、本体３２０１、支持台３２０２、表示部３２０３等を含む。本発明の液晶表示装置を表示部３２０３に適用してディスプレイを完成させることができる。本発明により、画素電極の光透過領域（表示に寄与する領域）を平坦化し、段差を遮光膜上にすることができるため、液晶の配向不良をなくし、表示ムラをなくすことができる。また、開口率を下げずに保持容量素子を形成することができるため、高輝度、高精細な表示を実現することができる。
【０１１７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具を完成させるために本発明を適用することができる。また、本実施例の電気器具は実施例１〜６を組み合わせて作製された液晶表示装置のいずれを用いても実現することができる。
【０１１８】
【発明の効果】
本発明で開示したように、遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導電層と画素電極とを電気的に接続して同電位になるように形成することにより、遮光膜と画素電極とが重なった領域をすべて保持容量素子として有効に用いることができる。また本発明を用いることにより、画素の開口率を落とすことなく十分な容量を有する保持容量素子を形成することができる。
【０１１９】
なお、本発明は、ＴＦＴの形状によらず、ＴＦＴを遮光するための導電性を有する材料からなる遮光膜上に容量配線、容量配線上に導電層を形成し、画素電極から導電層に電位を与えることにより、保持容量素子として機能させることができるため有効である。
【図面の簡単な説明】
【図１】 従来の保持容量素子を説明する図。
【図２】 本発明の保持容量素子として機能する領域を説明する図。
【図３】 従来の保持容量素子として機能する領域を説明する図。
【図４】 本発明の実施の一例を示す図。
【図５】 本発明の実施の一例を示す図。
【図６】 本発明の実施の一例を示す図。
【図７】 本発明の実施の一例を示す図。
【図８】 本発明の実施の一例を示す図。
【図９】 本発明の実施の一例を示す図。
【図１０】 本発明の実施の一例を示す図。
【図１１】 電気器具の一例を示す図。
【図１２】 電気器具の一例を示す図。
【図１３】 電気器具の一例を示す図。
Claims (7)
- 薄膜トランジスタと、
前記薄膜トランジスタ上の遮光膜と、
前記遮光膜上の容量絶縁膜と、
前記容量絶縁膜上の導電層と、
前記導電層上の平坦化膜と、
前記平坦化膜上に設けられ、前記平坦化膜に設けられた開孔部を介して前記導電層の上面の一部と接する画素電極と、を有し、
前記遮光膜の端部が前記容量絶縁膜の端部よりも突出することで、前記遮光膜の上面の一部及び側面は前記平坦化膜に接し、
前記容量絶縁膜の端部が前記導電層の端部よりも突出することで、前記容量絶縁膜の上面の一部及び側面は前記平坦化膜に接し、
前記導電層の上面の一部及び側面は前記平坦化膜に接することを特徴とする半導体装置。 - 請求項１において、
前記画素電極上に設けられた配向膜を有することを特徴とする半導体装置。 - 薄膜トランジスタと、
前記薄膜トランジスタ上の遮光膜と、
前記遮光膜上の容量絶縁膜と、
前記容量絶縁膜上の導電層と、
前記導電層上の平坦化膜と、
前記平坦化膜上に設けられ、前記平坦化膜に設けられた開孔部を介して前記導電層の上面の一部と接する画素電極と、を有し、
前記遮光膜の端部が前記容量絶縁膜の端部よりも突出することで、前記遮光膜の上面の一部及び側面は前記平坦化膜に接し、
前記容量絶縁膜の端部が前記導電層の端部よりも突出することで、前記容量絶縁膜の上面の一部及び側面は前記平坦化膜に接し、
前記導電層の上面の一部及び側面は前記平坦化膜に接し、
前記開孔部は、絶縁膜が埋め込まれることで平坦化されていることを特徴とする半導体装置。 - 請求項３において、
前記画素電極及び前記開孔部に埋め込まれた絶縁膜の上に設けられた配向膜を有することを特徴とする半導体装置。 - 請求項１乃至請求項４のいずれか一項において、
前記遮光膜と前記容量絶縁膜と前記導電層とからなる保持容量素子を有することを特徴とする半導体装置。 - 請求項１乃至請求項５のいずれか一項において、
前記開孔部は前記遮光膜と重なることを特徴とする半導体装置。 - 請求項１乃至請求項６のいずれか一項において、
前記導電層は、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素、前記元素を主成分とする合金材料、又はＩＴＯからなることを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293711A JP4798907B2 (ja) | 2001-09-26 | 2001-09-26 | 半導体装置 |
| US10/254,280 US6831297B2 (en) | 2001-09-26 | 2002-09-25 | Semiconductor device |
| US11/007,052 US7465957B2 (en) | 2001-09-26 | 2004-12-08 | Semiconductor device |
| US12/335,058 US7939827B2 (en) | 2001-09-26 | 2008-12-15 | Semiconductor device |
| US13/103,474 US8183569B2 (en) | 2001-09-26 | 2011-05-09 | Semiconductor device |
| US13/474,993 US8502231B2 (en) | 2001-09-26 | 2012-05-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293711A JP4798907B2 (ja) | 2001-09-26 | 2001-09-26 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011141812A Division JP5153921B2 (ja) | 2011-06-27 | 2011-06-27 | 表示装置、及び携帯情報端末 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003098549A JP2003098549A (ja) | 2003-04-03 |
| JP2003098549A5 JP2003098549A5 (ja) | 2008-10-30 |
| JP4798907B2 true JP4798907B2 (ja) | 2011-10-19 |
Family
ID=19115445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001293711A Expired - Fee Related JP4798907B2 (ja) | 2001-09-26 | 2001-09-26 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (5) | US6831297B2 (ja) |
| JP (1) | JP4798907B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897477B2 (en) | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| JP4095518B2 (ja) * | 2002-10-31 | 2008-06-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR101067972B1 (ko) * | 2002-12-31 | 2011-09-26 | 엘지디스플레이 주식회사 | 액정표시소자의 배향막러빙불량검사기 |
| JP2006138960A (ja) * | 2004-11-10 | 2006-06-01 | Nec Corp | 液晶表示装置及びその製造方法並びに投射表示装置 |
| JP2006243579A (ja) | 2005-03-07 | 2006-09-14 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP4442569B2 (ja) * | 2005-04-11 | 2010-03-31 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| DE112006003807T5 (de) | 2006-03-15 | 2009-03-12 | Sharp Kabushiki Kaisha | Aktivmatrixsubstrat, Display und Fernsehempfänger |
| JP4179393B2 (ja) * | 2006-09-14 | 2008-11-12 | エプソンイメージングデバイス株式会社 | 表示装置及びその製造方法 |
| US7932972B2 (en) * | 2006-10-02 | 2011-04-26 | Lg Display Co., Ltd. | Substrate for liquid crystal display device and method of fabricating the same |
| JP2008251763A (ja) * | 2007-03-30 | 2008-10-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8465795B2 (en) * | 2008-05-20 | 2013-06-18 | Palo Alto Research Center Incorporated | Annealing a buffer layer for fabricating electronic devices on compliant substrates |
| JP5195455B2 (ja) * | 2009-01-23 | 2013-05-08 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| US20100224878A1 (en) | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5470928B2 (ja) * | 2009-03-11 | 2014-04-16 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP5332841B2 (ja) * | 2009-04-09 | 2013-11-06 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| US8471973B2 (en) * | 2009-06-12 | 2013-06-25 | Au Optronics Corporation | Pixel designs of improving the aperture ratio in an LCD |
| US8179490B2 (en) | 2009-06-12 | 2012-05-15 | Au Optronics Corporation | Pixel designs of improving the aperture ratio in an LCD |
| US8943453B2 (en) * | 2009-08-28 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Automatic application-rule checker |
| KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| EP2333830B1 (en) * | 2009-12-07 | 2014-09-03 | STMicroelectronics (Research & Development) Limited | a package comprising a first and a second die coupled by a multiplexed bus |
| JP5720124B2 (ja) * | 2010-06-21 | 2015-05-20 | カシオ計算機株式会社 | 液晶表示素子 |
| JP5836846B2 (ja) | 2011-03-11 | 2015-12-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP6225902B2 (ja) * | 2012-06-15 | 2017-11-08 | ソニー株式会社 | 表示装置および半導体装置 |
| GB2517489A (en) * | 2013-08-23 | 2015-02-25 | Plastic Logic Ltd | Planarisation Layers |
| CN104393026A (zh) * | 2014-12-12 | 2015-03-04 | 京东方科技集团股份有限公司 | Oled显示基板及其制作方法、显示装置 |
| WO2017094644A1 (ja) * | 2015-11-30 | 2017-06-08 | シャープ株式会社 | 半導体基板及び表示装置 |
| CN105929615B (zh) * | 2016-06-21 | 2019-05-03 | 武汉华星光电技术有限公司 | 一种薄膜晶体管阵列基板及液晶面板 |
| JP2019049595A (ja) | 2017-09-08 | 2019-03-28 | 株式会社Ｊｏｌｅｄ | 表示装置 |
| CN108364958A (zh) * | 2018-02-11 | 2018-08-03 | 武汉华星光电半导体显示技术有限公司 | Tft基板及其制作方法与oled基板 |
| CN109449188A (zh) * | 2018-11-12 | 2019-03-08 | 京东方科技集团股份有限公司 | 显示装置、透明oled阵列基板及其制作方法 |
| KR20200110573A (ko) * | 2019-03-15 | 2020-09-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN111028687B (zh) * | 2019-12-16 | 2021-10-15 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
Family Cites Families (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3307150B2 (ja) | 1995-03-20 | 2002-07-24 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| JPS59121876A (ja) | 1982-12-28 | 1984-07-14 | Toshiba Corp | 薄膜デバイス用ガラス基板 |
| JPH02153323A (ja) | 1988-08-31 | 1990-06-13 | Sharp Corp | 液晶表示装置 |
| JP2794583B2 (ja) | 1988-12-28 | 1998-09-10 | ソニー株式会社 | 液晶表示装置 |
| DE68921591T2 (de) | 1988-12-28 | 1995-11-09 | Sony Corp | Flüssigkristall-Anzeigevorrichtung. |
| JP2906470B2 (ja) | 1989-08-23 | 1999-06-21 | セイコーエプソン株式会社 | アクティブマトリックス基板 |
| JP2715612B2 (ja) * | 1990-01-17 | 1998-02-18 | 松下電器産業株式会社 | アクティブマトリックス基板の製造方法 |
| JPH03239229A (ja) | 1990-02-16 | 1991-10-24 | Sharp Corp | アクティブマトリクス液晶表示装置 |
| JP2940689B2 (ja) | 1990-03-23 | 1999-08-25 | 三洋電機株式会社 | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 |
| JP2622183B2 (ja) | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JP2616160B2 (ja) | 1990-06-25 | 1997-06-04 | 日本電気株式会社 | 薄膜電界効果型トランジスタ素子アレイ |
| JPH0824193B2 (ja) | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| JP3024661B2 (ja) | 1990-11-09 | 2000-03-21 | セイコーエプソン株式会社 | アクティブマトリクス基板及びその製造方法 |
| JP2998255B2 (ja) | 1991-04-04 | 2000-01-11 | セイコーエプソン株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JP2827570B2 (ja) * | 1991-05-14 | 1998-11-25 | 三菱電機株式会社 | 液晶ディスプレイ |
| JP2924506B2 (ja) | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の画素構造 |
| JPH0728093A (ja) | 1993-07-13 | 1995-01-31 | Sony Corp | 表示用アクティブマトリクス基板 |
| JP3211528B2 (ja) | 1993-12-22 | 2001-09-25 | 日産自動車株式会社 | 生産管理装置 |
| JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3274029B2 (ja) | 1994-09-19 | 2002-04-15 | マルハ株式会社 | フレーク状食品の製造法 |
| JP3239229B2 (ja) | 1995-03-31 | 2001-12-17 | 日産ディーゼル工業株式会社 | 車両の無線操縦システム |
| JP3307181B2 (ja) | 1995-07-31 | 2002-07-24 | ソニー株式会社 | 透過型表示装置 |
| US5917563A (en) | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| TWI236556B (en) * | 1996-10-16 | 2005-07-21 | Seiko Epson Corp | Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment |
| JP3468003B2 (ja) | 1996-12-20 | 2003-11-17 | ソニー株式会社 | 表示用薄膜半導体装置 |
| JP3544280B2 (ja) | 1997-03-27 | 2004-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5889302A (en) | 1997-04-21 | 1999-03-30 | Advanced Micro Devices, Inc. | Multilayer floating gate field effect transistor structure for use in integrated circuit devices |
| JPH10339885A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| KR19990003712A (ko) | 1997-06-26 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
| US6433841B1 (en) * | 1997-12-19 | 2002-08-13 | Seiko Epson Corporation | Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same |
| JP3980156B2 (ja) | 1998-02-26 | 2007-09-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JP3980167B2 (ja) * | 1998-04-07 | 2007-09-26 | 株式会社日立製作所 | Ｔｆｔ電極基板 |
| JP4312851B2 (ja) | 1998-04-27 | 2009-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3941901B2 (ja) * | 1998-04-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3702096B2 (ja) | 1998-06-08 | 2005-10-05 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
| JP3736122B2 (ja) | 1998-06-23 | 2006-01-18 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
| JP3592535B2 (ja) * | 1998-07-16 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3141860B2 (ja) | 1998-10-28 | 2001-03-07 | ソニー株式会社 | 液晶表示装置の製造方法 |
| JP4372939B2 (ja) | 1999-02-12 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6576924B1 (en) | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| JP4215905B2 (ja) * | 1999-02-15 | 2009-01-28 | シャープ株式会社 | 液晶表示装置 |
| JP4372943B2 (ja) | 1999-02-23 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR100654927B1 (ko) | 1999-03-04 | 2006-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그의 제작방법 |
| JP4583540B2 (ja) * | 1999-03-04 | 2010-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3844913B2 (ja) | 1999-06-28 | 2006-11-15 | アルプス電気株式会社 | アクティブマトリックス型液晶表示装置 |
| JP4700156B2 (ja) | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2002108248A (ja) * | 2000-07-26 | 2002-04-10 | Seiko Epson Corp | 電気光学装置、電気光学装置用基板及び投射型表示装置 |
| JP3918412B2 (ja) * | 2000-08-10 | 2007-05-23 | ソニー株式会社 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
| JP2002319679A (ja) | 2001-04-20 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4831885B2 (ja) | 2001-04-27 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4336530B2 (ja) | 2003-06-26 | 2009-09-30 | 株式会社ルネサステクノロジ | ウエット処理装置、ウエット処理方法および半導体装置の製造方法 |
| JP4307521B2 (ja) | 2009-02-10 | 2009-08-05 | 三菱電機株式会社 | 洗濯乾燥機 |
-
2001
- 2001-09-26 JP JP2001293711A patent/JP4798907B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-25 US US10/254,280 patent/US6831297B2/en not_active Expired - Lifetime
-
2004
- 2004-12-08 US US11/007,052 patent/US7465957B2/en not_active Expired - Fee Related
-
2008
- 2008-12-15 US US12/335,058 patent/US7939827B2/en not_active Expired - Lifetime
-
2011
- 2011-05-09 US US13/103,474 patent/US8183569B2/en not_active Expired - Fee Related
-
2012
- 2012-05-18 US US13/474,993 patent/US8502231B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030057450A1 (en) | 2003-03-27 |
| US20110210333A1 (en) | 2011-09-01 |
| US8502231B2 (en) | 2013-08-06 |
| US7939827B2 (en) | 2011-05-10 |
| US20090127562A1 (en) | 2009-05-21 |
| US6831297B2 (en) | 2004-12-14 |
| US20120235154A1 (en) | 2012-09-20 |
| US20050180232A1 (en) | 2005-08-18 |
| US8183569B2 (en) | 2012-05-22 |
| US7465957B2 (en) | 2008-12-16 |
| JP2003098549A (ja) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4798907B2 (ja) | 半導体装置 | |
| US7141822B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6936844B1 (en) | Semiconductor device having a gate wiring comprising laminated wirings | |
| US8227806B2 (en) | Active matrix display in which LDD regions in the driver circuit and the storage capacitor in the pixel section have the same dopant concentration | |
| JP4926329B2 (ja) | 半導体装置およびその作製方法、電気器具 | |
| JPH11112002A (ja) | 半導体装置およびその製造方法 | |
| JP4907003B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた電気器具 | |
| US7297579B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5046439B2 (ja) | 半導体装置の作製方法 | |
| KR20030019153A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP5292453B2 (ja) | 半導体装置の作製方法 | |
| JP2002064107A (ja) | 半導体装置の作製方法 | |
| JP5153921B2 (ja) | 表示装置、及び携帯情報端末 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP5685633B2 (ja) | 表示装置 | |
| JP5386626B2 (ja) | 表示装置 | |
| JP4573953B2 (ja) | 半導体装置の作製方法 | |
| JP4562868B2 (ja) | 半導体装置の作製方法 | |
| JP2013200574A (ja) | 半導体装置 | |
| JP5078201B2 (ja) | 半導体装置の作製方法 | |
| JP2003151905A (ja) | 半導体装置の作製方法 | |
| JP2003043950A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4798907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |