JP3544280B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3544280B2 JP3544280B2 JP09460797A JP9460797A JP3544280B2 JP 3544280 B2 JP3544280 B2 JP 3544280B2 JP 09460797 A JP09460797 A JP 09460797A JP 9460797 A JP9460797 A JP 9460797A JP 3544280 B2 JP3544280 B2 JP 3544280B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- heat treatment
- amorphous semiconductor
- region
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 110
- 238000000034 method Methods 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000010408 film Substances 0.000 claims description 178
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 155
- 229910052759 nickel Inorganic materials 0.000 claims description 75
- 238000010438 heat treatment Methods 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 239000003054 catalyst Substances 0.000 claims description 28
- 230000003197 catalytic effect Effects 0.000 claims description 27
- 238000002425 crystallisation Methods 0.000 claims description 27
- 230000008025 crystallization Effects 0.000 claims description 27
- 239000011521 glass Substances 0.000 claims description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 229910052698 phosphorus Inorganic materials 0.000 claims description 19
- 230000000737 periodic effect Effects 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 230000001737 promoting effect Effects 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 238000005247 gettering Methods 0.000 description 104
- 230000008569 process Effects 0.000 description 32
- 238000012545 processing Methods 0.000 description 31
- 239000010410 layer Substances 0.000 description 30
- 229910021419 crystalline silicon Inorganic materials 0.000 description 25
- 230000001133 acceleration Effects 0.000 description 23
- 239000011159 matrix material Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 17
- 239000011574 phosphorus Substances 0.000 description 17
- 238000002474 experimental method Methods 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 238000005204 segregation Methods 0.000 description 9
- 239000012298 atmosphere Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010407 anodic oxide Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229940078494 nickel acetate Drugs 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910020751 SixGe1-x Inorganic materials 0.000 description 1
- 229910006285 Si—Ni—Si Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000007958 sleep Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Description
【０００１】
【発明が属する技術分野】
本発明は半導体薄膜を利用した半導体装置の作製方法に関する技術であり、特に珪素を含む結晶性半導体膜を利用した薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の作製方法に関する。
【０００２】
なお、本明細書において、半導体装置とは半導体を利用して機能する装置全般を指すものであり、ＴＦＴの如き単体素子のみならず、電気光学装置やそれを搭載した応用製品等も半導体装置の範疇に含むものとする。
【０００３】
【従来の技術】
近年、ガラス基板等に上にＴＦＴを形成して半導体回路を構成する技術が急速に進んでいる。その様な半導体回路としてはアクティブマトリクス型液晶表示装置の様な電気光学装置が代表的である。
【０００４】
アクティブマトリクス型液晶表示装置は、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノシリック型表示装置である。また、さらにメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００５】
この様なドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶性珪素膜（ポリシリコン膜）を活性層としたＴＦＴが主流になりつつある。
【０００６】
本発明者らは、ガラス基板上に結晶性珪素膜を得るための技術として特開平７−１３０６５２号公報記載の技術を開示している。同公報記載の技術は、非晶質珪素膜に対して結晶化を助長する触媒元素を添加し、加熱処理を行うことで結晶性珪素膜を形成するものである。
【０００７】
この技術は触媒元素の作用により非晶質珪素膜の結晶化温度を５０〜１００ ℃も引き下げることが可能であり、結晶化に要する時間も １／５〜１／１０にまで低減することができる。また、この技術によって得られる結晶性珪素膜は優れた結晶性を有することが実験的に確かめられている。
【０００８】
【発明が解決しようとする課題】
ところで、上記触媒元素としてはニッケル、コバルトなどの金属元素が用いられる。この様な金属元素は珪素膜中に深い準位を形成してキャリアを捕獲するため、ＴＦＴの電気特性や信頼性に悪影響を及ぼすことが懸念される。
【０００９】
また、ＴＦＴの活性層中に残存した触媒元素は不規則に偏析することが確認されている。本発明者らはその領域が微弱な電流の逃げ道（リークパス）になると考え、オフ電流（ＴＦＴがオフ状態にある時の電流）の突発的な増加を招く原因になっていると考えた。
【００１０】
従って、結晶化後は触媒元素を速やかに除去するか、または電気特性に影響しない程度にまで低減することが望ましい。そのための手段として、本発明者らはハロゲン元素によるゲッタリング効果を利用した出願を既に済ませている。
【００１１】
しかしながら、上記手段を用いる場合には８００℃以上の高温処理が必要となるため耐熱性の低いガラス基板を用いることができない。即ち、触媒元素を用いた低温プロセスの特徴を効果的に生かすことができない。
【００１２】
本発明は上記問題点を鑑みて成されたものであり、低温プロセスの特徴を生かしたまま珪素を含む結晶性半導体膜中から触媒元素を除去または低減するための技術を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本明細書で開示する発明の構成は、絶縁表面を有する基板上に珪素を含む非晶質半導体膜を形成する第１の工程と、前記非晶質半導体膜に対して該非晶質半導体膜の結晶化を助長する触媒元素を添加する第２の工程と、第１の加熱処理により前記非晶質半導体膜を結晶化させる第３の工程と、前記第３の工程で得られた珪素を含む半導体膜に対して周期表の５Ｂ族に属する不純物元素を選択的に添加する第４の工程と、第２の加熱処理により前記不純物元素を添加した領域に前記触媒元素を移動させる第５の工程と、を含むことを特徴とする。
【００１４】
また、他の発明の構成は、絶縁表面を有する基板上に珪素を含む非晶質半導体膜を形成する第１の工程と、前記非晶質半導体膜に対して該非晶質半導体膜の結晶化を助長する触媒元素を選択的に添加する第２の工程と、第１の加熱処理により前記非晶質半導体膜の少なくとも一部を結晶化させる第３の工程と、前記第３の工程により得られた珪素を含む半導体膜に対して周期表の５Ｂ族に属する不純物元素を選択的に添加する第４の工程と、第２の加熱処理により前記不純物元素を添加した領域に前記触媒元素を移動させる第５の工程と、を含むことを特徴とする。
【００１５】
なお、非晶質半導体膜を結晶化させる工程と周期表の５Ｂ族に属する不純物元素を添加する工程との間に、半導体膜に対してレーザー光または強光を照射する工程を設けることもできる。
【００１６】
本発明の基本的な目的は、珪素を含む非晶質半導体膜の結晶化に使用した触媒元素を結晶性半導体膜中から除去することであり、そのための手段として周期表の５Ｂ族に属する元素によるゲッタリング効果を利用する。
【００１７】
上記触媒元素としてはＮｉ（ニッケル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）が代表的である。本発明者らの実験では、ニッケルが最も適した元素であることが判明している。
【００１８】
また、上記触媒元素をゲッタリングする周期表の５Ｂ族に属する元素としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）が挙げられるが、特に顕著な作用効果を示すのはリンである。
【００１９】
典型的な例としては、触媒元素としてニッケル、ゲッタリング元素（周期表の５Ｂ族に属する元素）としてリンを使用した場合、600 ℃前後の加熱処理によってリンとニッケルが安定な結合状態を示す。この時、Ｎｉ３Ｐ、Ｎｉ５Ｐ２ 、Ｎｉ２Ｐ、Ｎｉ３Ｐ２、Ｎｉ２Ｐ３、ＮｉＰ２、ＮｉＰ３という結合状態をとりうる。
【００２０】
以上の様に、珪素を含む非晶質半導体膜の結晶化を助長する触媒元素としてニッケルを使用した場合、周期表の５Ｂ族に属する元素であるリンの作用によってニッケルをゲッタリングすることが可能である。この効果を利用することで結晶性半導体膜中から触媒元素を除去または低減することができる。
【００２１】
なお、通常、上記触媒元素（金属元素）はどれも結晶粒界において安定な状態をとるため、結晶粒界に偏析しやすい性質をもつ。例えば、単結晶シリコン中からの金属元素のゲッタリングに上述の性質を利用する技術がある。
【００２２】
ところが、本発明ではその様な結晶粒界を含む結晶性半導体膜中から触媒元素を除去することを目的としている。この発想は従来の技術にはなかったものであり、本発明の特徴の一つであると言える。
【００２３】
【発明の実施の形態】
ガラス基板上に珪素を含む非晶質半導体膜２０３を形成し、触媒元素（例えばニッケル）を利用した加熱処理により珪素を含む結晶性半導体膜２０５を得る。そして、結晶性半導体膜２０５に対してレーザー照射を行い、結晶性の改善された結晶性半導体膜２０６を得る。
【００２４】
次に、触媒元素の濃度を低減させたい領域（被ゲッタリング領域）をレジストマスク２０７で覆い、図２（Ｄ）に示す様なＰ元素のドーピング工程を行う。この工程によりＰ元素を高濃度に含んだ領域（ゲッタリング領域）２０８、２０９および被ゲッタリング領域２１０が形成される。
【００２５】
そして、レジストマスク２０７を除去した後にゲッタリングのための加熱処理を行い、被ゲッタリング領域２１０中に存在する触媒元素を、ゲッタリング領域２０８、２０９へと移動させる。
【００２６】
最後に、被ゲッタリング領域２１０のみをパターニングによって選択的に残し、触媒元素の濃度が十分に低減された結晶性半導体膜２１１を得る。
【００２７】
【実施例】
〔実施例１〕
本実施例では、触媒元素としてニッケルを用いて結晶化した結晶性珪素膜（ポリシリコン膜）中から、Ｐ（リン）を利用してニッケルをゲッタリングするための手段および効果について説明する。
【００２８】
まず、図２（Ａ）に示すように、ガラス基板２０１上に下地膜として、酸化珪素膜２０２をプラズマＣＶＤ法により ２００ｎｍの厚さに成膜する。次に、減圧熱ＣＶＤ法（またはプラズマＣＶＤ法）により、非晶質珪素膜２０３を５０ｎｍの厚さに成膜する。この膜厚は１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）の厚さであれば良い。
【００２９】
なお、非晶質珪素膜以外にも珪素を含む非晶質半導体膜、例えばＳｉｘＧｅ１−ｘ（０＜Ｘ＜１）を用いることもできる。
【００３０】
次に、非晶質珪素膜２０３の結晶化を行う。詳細な条件は特開平８−１３０６５２号公報の実施例１に記載する内容を参考にすると良い。
【００３１】
まず、酸素雰囲気中においてＵＶ光を照射することにより非晶質珪素膜２０３の表面に図示しない極薄い酸化膜を形成する。この酸化膜は、後に塗布されるニッケルを含んだ溶液の濡れ性を向上させる機能を有する。
【００３２】
次にニッケルを１０ｐｐｍ（重量換算）で含有したニッケル酢酸塩溶液を塗布する。そしてスピンコーターにより、余分な溶液を吹き飛ばして除去し、非晶質珪素膜２０３の表面に極薄いニッケル含有層２０４を形成する。
【００３３】
図２（Ａ）に示す状態を得たら、窒素雰囲気中で６００ ℃、４ｈｒｓの加熱処理を行い、非晶質珪素膜２０３を結晶化する。この結晶化工程により結晶性珪素膜２０５が得られる。（図２（Ｂ）
【００３４】
なお、この結晶化工程に従えば粒界を含む多結晶シリコン膜（ポリシリコン膜）が形成されるが、異なる条件で微結晶状態のシリコン膜を得るのであっても構わない。
【００３５】
また、上記加熱処理は電熱炉において５５０ 〜７００ ℃（好ましくは５５０ 〜６５０ ℃）の温度で行うことができる。この時、加熱温度の上限はガラス基板の耐熱性を考慮して使用するガラス基板のガラス歪点より低くすることが必要である。ガラス歪点を超えるとガラス基板の反り、縮み等が顕在化してしまう。
【００３６】
上記加熱処理はファーネスアニール（電熱炉内での加熱処理）によって行われる。なお、レーザーアニールまたはランプアニール等の加熱手段を用いることも可能である。
【００３７】
次に、得られた結晶性珪素膜２０５に対してレーザー光の照射を行い、結晶性の改善された結晶性珪素膜２０６を得る。本実施例ではＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いるが、ＸｅＣｌエキシマレーザーやＹＡＧレーザー等を用いることもできる。（図２（Ｃ））
【００３８】
本実施例で用いるエキシマレーザーはパルス発振型のレーザーであり、レーザー光が照射されることにより被照射領域において瞬間的に溶融固化が繰り返される。そのため、エキシマレーザー光を照射することにより、一種の非平衡状態が形成され、ニッケルが非常に動きやすい状態となっている。
【００３９】
また、図２（Ｂ）に示す結晶化工程で得られる結晶性珪素膜２０５は非晶質成分が不規則に残存する。しかし、レーザー光の照射によってその様な非晶質成分を完全に結晶化することができるため結晶性は大幅に改善される。なお、このレーザー照射工程を省略することは可能である。
【００４０】
レーザー光の照射が終了したら、結晶性珪素膜２０６の表面の酸化膜を一旦除去し、再び薄い酸化膜（図示せず）を形成する。この酸化膜は酸素雰囲気中でＵＶ光を照射することで得られる。そして、その上にレジストマスク２０７を形成する。前述の酸化膜はレジストマスク２０７の密着性を高める効果がある。
【００４１】
次にＰ（リン）元素のドーピング工程をプラズマドーピング法（またはイオン注入法）で行う。ドーピング条件はＲＦ電力を２０Ｗ 、加速電圧を ５〜３０ｋｅＶ （代表的には１０ｋｅＶ）に設定し、Ｐ元素のドーズ量は １×１０１３ｉｏｎｓ／ｃｍ２以上（好ましくは ５×１０１３〜 ５×１０１４ｉｏｎｓ／ｃｍ２）で行えば良い。
【００４２】
なお、後述するがＰ元素ドーピング注入工程の最適条件は、後に行うゲッタリングのための加熱処理の条件によって変化する。従って、実施者はプロセス的見地および経済的見地から最適条件を決定しなければならない。現状において、本発明者らは加速電圧は １０ｋｅＶとし、ドーズ量は １×１０１４〜 ５×１０１４ｉｏｎｓ／ｃｍ２とすることが好ましいと考えている。
【００４３】
本発明では結晶性珪素膜２０６中に残留するニッケルの濃度に比較して、Ｐ元素の濃度が１桁以上高くなる様な条件を設定してＰ元素ドーピング工程を行うことが好ましい。前述の ５×１０１４ｉｏｎｓ／ｃｍ２というドーズ量は濃度換算すると、約 ４×１０２０ａｔｏｍｓ／ｃｍ３に対応する。
【００４４】
本発明者らの計測によれば、図２（Ｂ）の工程が終了した時点での結晶性珪素膜２０６中において、残留ニッケル濃度の最高値は １×１０１９ａｔｏｍｓ／ｃｍ３程度である。従って、この場合はＰ元素が膜中に最低でも １×１０２０ａｔｏｍｓ／ｃｍ３程度以上残留するようにドーピング条件を設定すれば良い。
【００４５】
このＰ元素のドーピングは図２（Ｄ）の２０８、２０９で示される領域（以下、ゲッタリング領域と呼ぶ）に対して行われる。このドーピングの結果、ゲッタリング領域２０８、２０９はＰ元素を高濃度に含有した領域となる。また、これらの領域はドーピングされるイオンの衝撃によって非晶質化される。
【００４６】
また、２１０で示される領域（以下、被ゲッタリング領域と呼ぶ）は、レジストマスク２０７によって保護されるためＰ元素はドーピングされない。従って、成膜時の状態が維持されたままの結晶性を有した領域となる。
【００４７】
Ｐ元素のドーピング工程が終了したら、レジストマスク２０７を除去した後ゲッタリングのための加熱処理を行い、被ゲッタリング領域２１０の内部に残存するニッケルを、ゲッタリング領域２０８、２０９に移動させる。こうしてニッケル濃度が低減された被ゲッタリング領域２１１を得る。（図２（Ｅ））
【００４８】
この時、加熱処理は電熱炉中において不活性雰囲気、水素雰囲気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲気にいずれかで行えば良い。また、温度は ５００℃以上（好ましくは ５５０〜６５０ ℃）とすれば良い。また、処理時間は ２時間以上（好ましくは ４〜１２時間）とすれば良い。
【００４９】
なお、後述するが、加熱処理の温度および時間によってゲッタリング効率は大きく変化する。即ち、前述のＰ元素のドーピング条件と同様に、実施者がプロセス的見地および経済的見地から最適条件を決定する必要がある。
【００５０】
なお、現状において、本発明者らは 代表的には６００ ℃の温度で、 ８時間程度のファーネスアニール処理を行うことが好ましいと考えている。
【００５１】
以上の様な加熱処理工程によって、被ゲッタリング領域２１０の内部のニッケルはゲッタリング領域２０８、２０９へ（矢印の方向へ）と吸い出される。このニッケルの移動は、前述のレーザー照射によりニッケルが移動し易くなっていること、さらにゲッタリング領域２０８、２０９が非晶質化していることにより助長される。
【００５２】
そして、パターニングによってゲッタリング領域２０８、２０９を除去することで十分にニッケル濃度が低減された島状パターン２１２が得られる。なお、図２（Ｅ）に示す被ゲッタリング領域２１１において、ゲッタリング領域２０８、２０９と隣接する周辺部はニッケル濃度が高い可能性があるので、パターニング時に一緒に除去することが望ましい。（図２（Ｆ））
【００５３】
〔本発明の実施条件に関して〕
本発明の構成要件は、（１）珪素を含む非晶質半導体膜を触媒元素（例えばニッケル）を利用して結晶化する工程、（２）選択的に周期表の５Ｂ族に属する元素（例えばリン）をドーピングしてゲッタリング領域を形成する工程、（３）加熱処理によって被ゲッタリング領域内の触媒元素をゲッタリング領域に移動させる工程である。
【００５４】
特に、（２）と（３）が本発明の最大の目的である「Ｐ元素による触媒元素のゲッタリング」に関わる工程である。これらの工程において、考慮すべき代表的なパラメータとして以下の４つが挙げられる。
（ａ）ゲッタリングのための加熱処理における処理温度
（ｂ）ゲッタリングのための加熱処理における処理時間
（ｃ）Ｐ元素の注入工程におけるドーズ量
（ｄ）Ｐ元素の注入工程における加速電圧
【００５５】
本発明は上記パラメータが相互に関係して成り立っており、どれかパラメータを動かすと他のパラメータの最適値もそれに伴って変化しうる。そこで、本発明者らが行った実験およびそこから得られた知見について以下に述べる。
【００５６】
まずドーピング工程を、加速電圧３０ｋｅＶ 、ドーズ量 ５×１０１４ｉｏｎｓ／ｃｍ２で行い、処理時間を２時間に固定した場合の温度依存性を説明する。図６（Ａ）〜（Ｆ）に示される写真は、それぞれ順にアニールなし、４００ ℃、４５０ ℃、５００ ℃、５５０ ℃、６００ ℃の場合の実験結果である。
【００５７】
本実験では、被ゲッタリング領域に残存したニッケル（おそらくニッケルシリサイドとなっている）を選択的に除去することで発生する孔の数を評価した。この孔はＦＰＭ（ＨＦとＨ２Ｏ２をモル比で０．５：０．５ に混合した薬液）と呼ばれるエッチャント中に試料を室温で１時間浸漬することで生じる。即ち、この孔が発生する度合いが高いほど、高濃度にニッケルが残留していると言える。
【００５８】
なお、本実験では写真内の左中央にある １６０×２００ μｍのパターン（以下、観察パターンと略す）を観察している。この写真を模式的に表すと図４の様になる。図４において、４０１、４０２は被ゲッタリング領域、４０３がゲッタリング領域である。観察したパターンは４０１で示される領域に対応する。
【００５９】
図６（Ａ）〜（Ｆ）の写真を観察すると、温度が高くなるにつれて明らかに観察パターン内の孔の数が減少する傾向が見られる。この事は、ゲッタリングのための温度が高いほどゲッタリング効率が向上することを意味している。
【００６０】
この傾向をグラフにまとめたものが図７である。図７では横軸に処理温度、縦軸に偏析密度をとっている。
【００６１】
なお、ここでいう偏析密度とは単位面積当たりに存在する孔の数であるが、ゲッタリング効率は被ゲッタリング領域の形状毎に異なる傾向を示すので絶対的な値ではない。従って、本実験では単にゲッタリング効率の温度依存性の傾向を知るための指標として用いている。
【００６２】
図７では １６０×２００ μｍのパターンと参考までに２０×１００ のパターンの二つについて調べた結果を示しているが、両者ともに温度が高くなるにつれて偏析密度が減少していくことが確認できる。特に、２０×１００ のパターンでは １６０×２００ μｍのパターンよりも急激に減少する傾向が見られる。
【００６３】
こうして本実験の評価対象である １６０×２００ μｍのパターンの結果より、ドーピング工程を加速電圧３０ｋｅＶ 、ドーズ量 ５×１０１４ｉｏｎｓ／ｃｍ２で行い、ゲッタリングの処理時間を２時間に固定した場合、その処理温度は高いほど良い、即ち現状では６００ ℃以上であることが好ましいという結果が得られた。
【００６４】
ここで、Ｐ元素によるゲッタリング効果はゲッタリング領域と被ゲッタリング領域との距離が問題となる。これはゲッタリング現象が膜面と平行な方向でのニッケルの移動によって進行することによる。
【００６５】
１６０×２００ μｍのパターンの場合、短辺が １６０μｍであるのでこのパターンの中心から端部までの距離がゲッタリング領域と被ゲッタリング領域の距離に相当する。即ち、少なくとも １６０μｍという距離の範囲内では本実験の結果が適用できることを意味している。なお、他の観察パターンの結果から、実際には ２００〜２５０ μｍ程度の距離まで本実験と同様の結果が得られると推測される。
【００６６】
なお、この １６０×２００ μｍというサイズの活性層は、実際にアクティブマトリクス型表示装置を構成するＴＦＴの活性層パターンの一つであり、その中でも特に大きいサイズに相当する。従って、本実験結果から得られる知見は実質的にアクティブマトリクス型表示装置を構成する全てのＴＦＴに適用できる。
【００６７】
また、短辺が ２００μｍ以上となる様なサイズの活性層は、例えばドライバー回路を構成するＴＦＴにしか使用されず、その場合、活性層を複数に分割する等の工夫で容易に回避することができる。また、短辺が細ければ細いほどさらに低い温度で顕著なゲッタリング効果を得られることは、図７の２０×１００ μｍのパターンの結果からも明らかである。
【００６８】
次に、本発明者らはガラス基板の耐熱性を考慮して処理温度の上限を６００ ℃に定め、処理時間依存性について調べた。この実験では、処理温度を６００ ℃に固定し、ドーピング条件は加速電圧３０ｋｅＶ 、ドーズ量 ５×１０１４ｉｏｎｓ／ｃｍ２で固定して行った。
【００６９】
図３（Ａ）〜（Ｆ）に示される写真は、それぞれ順にアニールなし、 １時間、２時間、 ４時間、 ８時間、２４時間の場合の実験結果である。なお、観察対象は温度依存性の実験と同様のパターン（ １６０×２００ μｍ）とし、評価方法は前述の孔の観察および偏析密度で調べた。
【００７０】
図３（Ａ）〜（Ｆ）に示す写真の観察結果からも明らかな様に、処理時間が増加するにつれて被ゲッタリング領域に発生する孔の数は減少する。特に、処理時間が２４時間となると完全に孔は発生しなくなる。
【００７１】
この実験における本発明者らの最終的な目的は、ＦＰＭ処理を施しても孔が発生しない条件の探索である。即ち、ここでは処理時間を２４時間とした場合のみが目的の結晶性珪素膜を得ることのできる条件であった。
【００７２】
また、図３の結果をもとに処理時間と偏析密度との関係を図５に示す。図５では処理時間の増加に伴って偏析密度が減少する傾向を明確に読み取ることができる。なお、フィティングした曲線から１０時間を超えるあたりで孔の発生がなくなると予想される。また、短辺の細い２０×１００ μｍのパターンでは、さらに処理時間が短くて済むことが確認された。
【００７３】
また、ゲッタリング効率の変化をＳＩＭＳ分析（質量二次イオン分析）で調べた結果、加熱処理を行わない時のニッケル濃度が約 ７×１０１８ａｔｏｍｓ／ｃｍ３であったのに対し、 ８時間処理で約 ３×１０１８ａｔｏｍｓ／ｃｍ３にまで低減されていることが確認された。さらに、ＦＰＭ処理で孔の空かなかった２４時間処理の試料はニッケル濃度が検出下限（約 ５×１０１７ａｔｏｍｓ／ｃｍ３以下）にまで低減されていた。
【００７４】
なお、ここで得られたニッケル濃度は １６０×２００ μｍのパターンの中心部３０μｍφの範囲をＳＩＭＳ分析で測定した結果である。また、測定値は試料の深さ方向での中央付近における平均値（本実験では試料が６０ｎｍであるので２０〜３０ｎｍの深さでの平均値）を用いている。
【００７５】
以上の様に、図５の １６０×２００ μｍのパターンの結果より、ドーピング工程を加速電圧３０ｋｅＶ 、ドーズ量 ５×１０１４ｉｏｎｓ／ｃｍ２で行い、ゲッタリングの処理温度を６００℃に固定した場合、その処理時間は１０時間以上であることが好ましいという結果が得られた。
【００７６】
しかしながら、製造工程のスループットを考慮すると、処理時間があまりにも長いことは好ましくない。そのため、本発明者らはガラス基板の耐熱性およびスループットを考慮して、処理時間の上限を１０時間（好ましくは ８時間）に定めることにした。
【００７７】
次に、本発明者らはガラス基板の耐熱性および製造工程のスループットを考慮して、加熱処理条件を６００ ℃ ８時間に固定し、ドーピング条件のパラメータに関する依存性を調べた。
【００７８】
ここでは加速電圧を３０ｋｅＶ に固定し、ドーズ量を １×１０１４ｉｏｎｓ／ｃｍ２、 ５×１０１４ｉｏｎｓ／ｃｍ２、 ２×１０１５ｉｏｎｓ／ｃｍ２で変えた場合の結果について図８（Ａ）〜（Ｃ）に、加速電圧を１０ｋｅＶ に固定し、ドーズ量を １×１０１４ｉｏｎｓ／ｃｍ２、 ５×１０１４ｉｏｎｓ／ｃｍ２、 ２×１０１５ｉｏｎｓ／ｃｍ２で変えた場合の結果について図８（Ｄ）〜（Ｆ）に示す。なお、ゲッタリング効率の評価方法は前述の評価方法と同様である。
【００７９】
図８（Ａ）〜（Ｃ）および（Ｄ）〜（Ｆ）に示す様に、１０ｋｅＶ の場合も３０ｋｅＶ の場合もドーズ量が増加するに伴って孔の数が減少する傾向が確認できる。しかしながら、加速電圧３０ｋｅＶ の条件では ２×１０１５ｉｏｎｓ／ｃｍ２で完全に孔が発生しなくなったのに対し、加速電圧１０ｋｅＶ の条件では ５×１０１４ｉｏｎｓ／ｃｍ２で既に孔が発生しなくなった。
【００８０】
また、孔の空かなくなった条件で処理した試料をＳＩＭＳ分析した結果、やはりニッケル濃度が検出下限まで低減されていることが確認できた。
【００８１】
この結果をまとめて図１のグラフに示す。図１において、横軸はＰ元素のドーズ量であり、縦軸はゲッタリング処理後の被ゲッタリング領域に残留するニッケルの濃度である。ニッケル濃度の測定方法は前述の通りである。
【００８２】
図１に示す様に、現状では３０ｋｅＶ の場合にはＰ元素のドーズ量を ５×１０ １４ ｉｏｎｓ／ｃｍ２としてもまだ約 ３×１０１８ａｔｏｍｓ／ｃｍ３のニッケルが残留しているが、少なくとも ２×１０１５ｉｏｎｓ／ｃｍ２のドーズ量で添加すればＳＩＭＳの検出下限までニッケル濃度を低減できることが確認された。
【００８３】
実際にはもっと低いドーズ量で検出下限までニッケル濃度が低減される可能性がある。図１では明確ではないが、本発明者らはニッケル濃度とドーズ量の関係にある相関関係があると推測している。相関関係があるとすれば、おそらくニッケルおよびリンの珪素膜中における拡散速度等が関与するであろう。
【００８４】
一方、現状では１０ｋｅＶ の場合にはＰ元素のドーズ量を少なくとも ５×１０１４ｉｏｎｓ／ｃｍ２とすればＳＩＭＳの検出下限までニッケル濃度を低減できることが確認された。勿論、実際にはもっと低いドーズ量で検出下限までニッケル濃度が低減される可能性がある。
【００８５】
この様に１０ｋｗＶ と３０ｋｅＶ とで明らかな相違が現れた理由は、Ｐイオンをドーピングした際のイオンプロファイルが異なるためであることがＳＩＭＳ分析で確認されている。即ち、１０ｋｅＶ の加速電圧でドーピングした方が試料中に添加されるＰ元素の濃度は実質的に高く、ゲッタリングに寄与するＰ元素が多いためであると推測される。
【００８６】
以上の様な結果から、ゲッタリングのための加熱処理を６００ ℃ ８時間で行うという条件内で目的の結晶性珪素膜（ＦＰＭ処理で孔が空かない膜）を得るための条件として、加速電圧３０ｋｅＶ でドーズ量を ２×１０１５ｉｏｎｓ／ｃｍ２以上とする、或いは加速電圧１０ｋｅＶ でドーズ量を ５×１０１４ｉｏｎｓ／ｃｍ２以上とすることが好ましいことが確認された。
【００８７】
しかしながら、実際問題として加速電圧が高くなるとドーピング装置への負担が増加し、ドーズ量が増加するとスループットが悪くなることが予想される。従って、現状では加速電圧１０ｋｅＶ でドーズ量を ５×１０１４ｉｏｎｓ／ｃｍ２以上とすることが最も好ましい条件であると言える。
【００８８】
なお前述の様に、加速電圧が１０ｋｅＶ の場合、ドーズ量が ５×１０１４ｉｏｎｓ／ｃｍ２以上であればニッケル濃度が検出下限に達していることを確認した。しかしながら、実際にニッケル濃度が検出下限に達するドーズ量はさらに低い値である可能性がある。
【００８９】
また、本発明者らが、ＴＦＴ特性に影響を与えないレベルと考えているニッケル濃度（ １×１０１８ａｔｏｍｓ／ｃｍ３以下）にまで低減させるためには、さらに低いドーズ量でＰ元素をドーピングすれば良いと予想される。
【００９０】
ところで、本発明者らは比較実験としてリンの代わりに典型的な周期表の３Ｂ族に属する元素であるＢ（ボロン）を用いた場合の効果を調べた。その結果を図９に示す。図９（Ａ）はゲッタリング用不純物としてリンを用いた場合、図９（Ｂ）はボロンを用いた場合の写真である。
【００９１】
なお、ドーピング条件は加速電圧３０ｋｅＶ 、ドーズ量 ５×１０１４ｉｏｎｓ／ｃｍ２とし、ゲッタリングのための加熱処理は６００ ℃、８ 時間とした。また、ゲッタリング効果の評価方法はＦＰＭ処理による孔空きを観察した。
【００９２】
リンをドーピングした図９（Ａ）に示す試料はニッケルが完全にゲッタリングされて 160×200 μｍのパターン内に全く孔が観察されなかった。ところが、ボロンをドーピングした図９（Ｂ）に示す試料では、パターンに関係なく全面に均一に孔が観察された。この傾向は他の周期表の３Ｂ族に属する元素においても同様であった。
【００９３】
以上の様に、本発明が示すゲッタリング効果は周期表の５Ｂ族に属する元素（特にリン）に特有のものであって、周期表の３Ｂ族に属する元素では成しえないことが判明した。
【００９４】
最後に、以上に示した本発明者らによる実験結果をまとめる。リンを用いたニッケルのゲッタリング工程において、ゲッタリングのための加熱処理は処理温度と処理時間の二つのパラメータが重要であり、Ｐ元素のドーピング工程は加速電圧とドーズ量が重要である。
【００９５】
本発明者らの実験では温度は高いほど良いという結果が得られたが、低温プロセスを生かすという本発明の目的を考慮すると、ガラス基板の耐熱性によって上限温度は７００ ℃（好ましくは５５０ 〜６５０ ℃、代表的には６００ ℃）とすることが好ましい。
【００９６】
また、処理時間は長いほど良いという結果となったが、ガラス基板の耐熱性および製造工程のスループットを考慮すると、上限は２４時間（好ましくは ４〜１２時間、代表的には ８時間）とすることが好ましい。
【００９７】
また、６００ ℃ ８時間の加熱処理を前提としてＰ元素のドーピング条件を実験的に調べた結果、加速電圧を１０ｋｅＶ とし、ドーズ量を ５×１０１４ａｔｏｍｓ／ｃｍ３以上とすることでニッケル濃度を検出下限にまで低減できることが確認された。
【００９８】
なお、ニッケル濃度を １×１０１８ａｔｏｍｓ／ｃｍ３以下にするので十分であれば、ドーズ量は １×１０１３ｉｏｎｓ／ｃｍ２以上（好ましくは ５×１０１３ａｔｏｍｓ／ｃｍ３〜 ５×１０１４ａｔｏｍｓ／ｃｍ３）で十分と予想される。
【００９９】
〔実施例２〕
本実施例では実施例１と異なる手段で非晶質半導体膜の結晶化を行う例を図１０を用いて説明する。なお、この結晶化手段に関する詳細は特開平７−１３０６５２号公報記載の実施例２を参考にすると良い。
【０１００】
まず、図１０（Ａ）において、３０１はガラス基板であり、その上に下地膜３０２、膜厚５０ｎｍの非晶質珪素膜３０３を形成する。また、その上に酸化珪素膜でなるマスク絶縁膜３０４を形成し、触媒元素（本実施例もニッケルとする）を選択的に添加するための開口部３０５を設ける。
【０１０１】
この状態で酸素雰囲気中においてＵＶ光を照射し、非晶質珪素膜３０３の露出表面に濡れ性改善のための極薄い酸化膜（図示せず）を形成する。次にニッケルを１００ｐｐｍ（重量換算）で含有したニッケル酢酸塩溶液をスピンコート法により塗布し、非晶質珪素膜３０３の表面に極薄いニッケル含有層３０６を形成する。（図１０（Ａ））
【０１０２】
図１０（Ａ）に示す状態を得たら、窒素雰囲気中で６００ ℃、８ｈｒｓの加熱処理を行い、非晶質珪素膜３０３を結晶化する。非晶質珪素膜３０３の結晶化は、ニッケルを添加した領域から膜面と平行な方向（横方向）に進行する。（図１０（Ｂ））
【０１０３】
なお、この結晶化工程に従えば針状または柱状の結晶の集合体でなる多結晶シリコン膜（ポリシリコン膜）が形成される。本発明者らはこの様に結晶化した領域を横成長領域と呼ぶ。
【０１０４】
また、この時、結晶化後の膜は、（１）ニッケルの添加領域３０７（結晶性珪素膜）、（２）横成長領域３０８（結晶性珪素膜）、（３）横成長が及ばなかった領域３０９（非晶質珪素膜）の三つの領域に分類される。なお、最終的に必要とするのは横成長領域３０８のみであるので、以下の説明において他の領域の説明は略す。
【０１０５】
次に、得られた結晶化後の珪素膜に対してレーザー光の照射を行う。これにより横成長領域３０８は大幅に結晶性が改善された結晶性珪素膜３１０となる。本実施例ではＫｒＦエキシマレーザーを用いる。（図１０（Ｃ））
【０１０６】
レーザー光の照射が終了したら、レジストマスク３１１を形成して、Ｐ（リン）元素のドーピング工程を行う。なお、ドーピング条件は実施例１に従って実施者が適宜決定すれば良い。また、後のゲッタリングのための加熱処理の条件を考慮して決定することが好ましい。（図１０（Ｄ））
【０１０７】
本実施例ではこのドーピング工程をＲＦ電力２０Ｗ 、加速電圧１０ｋｅＶ 、ドーズ量５×１０１４ｉｏｎｓ／ｃｍ３で行う。このＰ元素のドーピング工程によりゲッタリング領域３１２、３１３および被ゲッタリング領域３１４が形成される。
【０１０８】
Ｐ元素のドーピング工程が終了したら、レジストマスク３１１を除去して加熱処理を行い、被ゲッタリング領域３１４の内部に残存するニッケルを、ゲッタリング領域３１２、３１３の方に（矢印の方向に）移動させる。こうしてニッケル濃度の低減された被ゲッタリング領域３１５が得られる。（図１０（Ｅ））
【０１０９】
この時、加熱処理は実施例１に従って実施者が適宜決定すれば良い。ただし、前述の様にガラス基板の耐熱性を考慮して、処理温度および処理時間の上限を設定しなければならない。
【０１１０】
そして、パターニングによってゲッタリング領域３１２、３１３を除去することで十分にニッケル濃度が低減された島状パターン３１６を得る。この時、ゲッタリング領域３１２、３１３と隣接する周辺部も一緒に除去することが好ましい。（図１０（Ｆ））
【０１１１】
本実施例の結晶化手段を用いた場合、図１０（Ｂ）に示す結晶化工程の後に得られる横成長領域３０８は、内部のニッケル濃度が直接ニッケルを添加した領域に比べて低いという特徴がある。
【０１１２】
即ち、実施例１に示した結晶化手段よりも、もともと被ゲッタリング領域に含まれるニッケル濃度が低いため、ゲッタリング処理の処理温度を低くしたり、処理時間を短くしなりするなど、プロセス的なマージンが増す。
【０１１３】
〔実施例３〕
本実施例ではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を作製する工程例について説明する。
【０１１４】
図１１（Ａ）において、１１はガラス基板、１２は下地膜、１３はＮチャネル型ＴＦＴの活性層、１４はＰチャネル型ＴＦＴの活性層である。活性層１３、１４は例えば図２（Ｆ）の島状パターン２１２で形成すれば良い。
【０１１５】
次に、プラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜を１５０ ｎｍの厚さに成膜し、ゲイト絶縁膜１５を形成する。（図１１（Ａ））
【０１１６】
次に、アルミニウムを主成分とする金属膜を成膜し（図示せず）、パターニングによって後のゲイト電極の原型を形成する。次いで、本発明者らによる特開平７−１３５３１８号公報記載の技術を利用する。同公報記載の技術を利用することで多孔質状の陽極酸化膜１６、１７、緻密な陽極酸化膜１８、１９、ゲイト電極２０、２１が形成される。
【０１１７】
次に、ゲイト電極２０、２１、多孔質状の陽極酸化膜１６、１７をマスクとしてゲイト絶縁膜１５をエッチングし、ゲイト絶縁膜２２、２３を形成する。そしてその後、多孔質状の陽極酸化膜１６、１７を除去する。こうしてゲイト絶縁膜２２、２３の端部が露出した状態となる。（図１１（Ｂ））
【０１１８】
次に、Ｎ型を付与する不純物イオンをイオンプランテーション法またはプラズマドーピング法を用いて２回に分けて添加する。本実施例では、まず１回目の不純物添加を高加速電圧で行い、ｎ−領域を形成する。
【０１１９】
この時、加速電圧が高いので不純物イオンは露出した活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。このｎ−領域は後のＬＤＤ領域（不純物濃度は １×１０１８〜 １×１０１９ａｔｏｍｓ／ｃｍ３程度）となる様にドーズ量を設定する。
【０１２０】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ＋領域を形成する。この時は加速電圧が低いのでゲイト絶縁膜がマスクとして機能する。また、このｎ＋領域は後のソース／ドレイン領域となるのでシート抵抗が ５００Ω以下（好ましくは ３００Ω以下）となる様に調節する。
【０１２１】
以上の工程を経て、Ｎチャネル型ＴＦＴのソース領域２４、ドレイン領域２５、低濃度不純物領域２６、チャネル形成領域２７が形成される。なお、この状態ではＰチャネル型ＴＦＴの活性層もＮチャネル型ＴＦＴの活性層と同じ状態となっている。（図１１（Ｃ））
【０１２２】
次に、Ｎチャネル型ＴＦＴを覆ってレジストマスク２８を設け、Ｐ型を付与する不純物イオンの添加を行う。この工程も前述の不純物添加工程と同様に２回に分けて行う。ただし、この場合にはＮ型をＰ型に反転される必要があるので前述のＮチャネル型ＴＦＴの工程よりも２〜３倍程度の不純物イオンを添加しなくてはならない。
【０１２３】
この様にして、Ｐチャネル型ＴＦＴのソース領域２９、ドレイン領域３０、低濃度不純物領域３１、チャネル形成領域３２が形成される。（図１１（Ｄ））
【０１２４】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニールまたはランプアニールにより不純物イオンの活性化およびイオン添加時の損傷の回復を図る。
【０１２５】
次に、層間絶縁膜３３を ５００ｎｍの厚さに形成する。層間絶縁膜３３としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか或いはそれらの積層膜を用いることができる。
【０１２６】
そして、コンタクトホールを形成してソース配線３４、３５、ドレイン配線３６を形成して図１１（Ｅ）に示す状態を得る。最後に、水素雰囲気中で熱処理を行い全体を水素化してＣＭＯＳ回路が完成する。
【０１２７】
本実施例で示すＣＭＯＳ回路はインバータ回路とも呼ばれ、半導体回路を構成する基本回路である。この様なインバータ回路を組み合わせたりすることでＮＡＮＤ回路、ＮＯＲ回路の様な基本論理回路を構成したり、さらに複雑なロジック回路をも構成することができる。
【０１２８】
また、以上の様にして形成したＴＦＴはチャネル形成領域２７、３２やその両端の接合部にニッケル等の触媒元素を殆ど含まないため、その様な触媒元素が電気特性に悪影響を与えることがない。従って、信頼性の高いＴＦＴ、ＣＭＯＳ回路、さらには半導体回路を構成することが可能である。
【０１２９】
次に、本発明を利用したＴＦＴの電気特性（ＴＦＴ特性とも呼ばれる）と本発明を利用しないＴＦＴと電気特性を比較して説明する。ここで示すＴＦＴ特性とは横軸にゲイト電圧（Ｖｇ）、縦軸にドレイン電流（Ｉｄ）の対数をとってプロットしたグラフであり、Ｉｄ−Ｖｇ 特性（Ｉｄ−Ｖｇ 曲線）とも呼ばれる。
【０１３０】
図１２（Ａ）、（Ｂ）はどちらもＮチャネル型ＴＦＴのＴＦＴ特性であり、図１２（Ａ）はゲッタリング処理を施したＴＦＴ、図１２（Ｂ）はゲッタリング処理を施さないＴＦＴの電気特性である。なお、図１２（Ａ）、（Ｂ）はどちらも任意の３０個のＴＦＴについて測定し、その結果を重ね書きによって一つのグラフに表している。
【０１３１】
また、図１２（Ａ）、（Ｂ）はそれぞれ二つの曲線が示されているが、全体的に高い値を示している方がドレイン電圧（Ｖｄ）を１４Ｖとした場合のデータである。また、他方がドレイン電圧を１Ｖとした場合のデータである。また、ゲイト電圧は−２０Ｖ〜２０Ｖ の範囲で連続的に変化する様に与えられ、それに応じてドレイン電流の値が変化する。
【０１３２】
まず、図１２（Ａ）について説明する。図１２（Ａ）に示す様なＮチャネル型ＴＦＴの場合、約−２０Ｖ〜０Ｖの範囲でＴＦＴがオフ状態にあるが、若干のオフ電流８１（Ｖｄ＝１４Ｖ の場合） 、８２（Ｖｄ＝１Ｖの場合） が観測される。この値は小さければ小さいほど良い。
【０１３３】
また、ゲイト電圧が約０Ｖにさしかかるとドレイン電流が急激に増加する。これはＴＦＴがオン状態に切り換わることを意味しており、この時のＩｄ−Ｖｇ 曲線の変化が急峻であるほど高いスイッチング性能を有していることが判る。
【０１３４】
そして、ゲイト電圧が０Ｖ〜２０Ｖ の範囲ではＴＦＴがオン状態にあるため、オン電流８３（Ｖｄ＝１４Ｖ の場合） 、８４（Ｖｄ＝１Ｖの場合） が流れる。このオン電流８３、８４は次第に飽和して殆ど一定の値を示す。
【０１３５】
次に、図１２（Ｂ）においても同様にオフ電流８５（Ｖｄ＝１４Ｖ の場合） 、８６（Ｖｄ＝１Ｖの場合） およびオン電流８７（Ｖｄ＝１４Ｖ の場合） 、８８（Ｖｄ＝１Ｖの場合） が確認される。ここで注目すべきは、オフ電流の挙動が明らかに図１２（Ａ）のオフ電流と異なる点である。
【０１３６】
即ち、図１２（Ａ）ではオフ電流８１、８２ともに比較的揃った特性を示している一方、図１２（Ｂ）では特にオフ電流８５のバラツキが激しいものとなっている。
【０１３７】
本発明者らの知見によれば、ＴＦＴの活性層中にニッケル等の触媒元素が残存すると偏析して電流のリークパスを形成する。そして、それを含む活性層でＴＦＴを構成した場合に上述の様なオフ電流のバラツキが発生すると考えている。
【０１３８】
図１２（Ｂ）に示すＴＦＴの電気特性はまさにその状態を示しており、活性層中の触媒元素によりオフ電流がばらついたものと考えられる。しかしながら、本発明を利用して活性層中の触媒元素をゲッタリングした場合、図１２（Ａ）に示す様にオフ電流のばらつきが明らかに防止されていることが判る。
【０１３９】
なお、図１２ではＮチャネル型ＴＦＴについてのみ説明したが、Ｐチャネル型ＴＦＴにおいても同様の結果が得られている。
【０１４０】
そこで、図１２（Ａ）および図１２（Ｂ）に示した電気特性を数値化したグラフを図１３（Ａ）、（Ｂ）に示す。なお、図１３（Ａ）に示すグラフはモビリティ値（電界効果移動度）の、図１３（Ｂ）に示すグラフはオフ電流値の正規確率分布を表しており、５４０個のＴＦＴについてのデータを集計してある。
【０１４１】
この様なグラフはＴＦＴ特性のバラツキを評価する上で有効である。例えば、図１３（Ｂ）を見ると、ゲッタリングありの場合は殆どのオフ電流値が数ｐＡ〜数十ｐＡ程度のバラツキ内に収まるのに対し、ゲッタリングなしの場合は数ｐＡ〜数ｎＡのバラツキが観察される。
【０１４２】
即ち、データ群を線と見なすと、その線が立っているほどバラツキが小さく、正規分布（ガウシアン分布）に従うと見なせる。逆に、その線が寝ているほどバラツキが大きく、正規分布からはずれていると見なせる。
【０１４３】
従って、図１３（Ｂ）ではゲッタリングありの場合には正規分布に従うが、ゲッタリングなしの場合には正規分布に従わないことが判る。即ち、ゲッタリングなしの場合、５４０個のＴＦＴのうち、約８０％（４３０個程度）は１０ｐＡ程度の値に収まるが、残りの約１１０個のＴＦＴは １〜２ 桁も大きなものとなってしまうことを示している。
【０１４４】
この様な結果は、上述の様な理由により結晶化を助長する触媒元素の偏析によるリークパスの形成が、ゲッタリング処理によって改善されたことを顕著に表していると考えられる。
【０１４５】
また、図１３（Ａ）に示すモビリティ値のデータ群では、明らかにゲッタリング処理を行った方がバラツキが小さいことが判る。なお、ゲッタリングの有無でモビリティ値の最大値は殆ど変わらないが、ゲッタリングなしの場合、極端にモビリティ値の小さいＴＦＴが存在する確率が高いことが判る。
【０１４６】
この事は、ゲッタリングなしの場合、ＴＦＴの活性層（特にチャネル形成領域）においてキャリアの移動を妨げる高いエネルギー障壁が存在することを示唆しているものと推測される。
【０１４７】
この事実について、本発明者らは次の様に考えている。通常、ポリシリコン膜等に含まれる結晶粒界では結晶粒同士の結合の整合性が悪く、高いエネルギー障壁を形成している。これがＴＦＴ動作時のキャリアの移動を妨げ、モビリティ値の低下に反映している。
【０１４８】
実施例１に示した工程の場合、意図的にニッケルの触媒作用を利用しているため、結晶性珪素膜の結晶粒界にはニッケルが偏析していると考えられる。そして、そこではシリコンの不対結合手とニッケルとが結合し、Ｓｉ−Ｎｉ−Ｓｉの如き形態でシリサイド化していると予想される。
【０１４９】
そこで本発明者らは、詳細なメカニズムは不明であるが、ニッケルを除去する過程において何らかの理由により結晶粒界のエネルギー障壁が低下すると考えている。例えば、上述の様にシリサイド化した状態でゲッタリング処理を行うと、ニッケルとシリコンとの結合が切れ、近接したシリコンの不対結合手同士で再結合する様なことが起こっているというモデルも考えうる。
【０１５０】
従って、図１３（Ａ）に示す結果を考慮すると、本発明のゲッタリング処理は単に不純物元素を除去する従来のゲッタリング処理とは異なり、触媒元素の除去と同時に結晶性半導体の結晶性、特に結晶粒界の整合性を改善する効果をもたらす点で全く新しい技術である。
【０１５１】
また、本発明者らは図１１（Ｅ）に示すＣＭＯＳ回路（インバータ回路）を奇数段直列に接続し、リングオシレータを試作した。試作したリングオシレータは図１４に示すその測定結果からも明らかな様に、電源電圧０〜１６Ｖで安定に動作し、１００ＭＨｚ近い動作周波数を実現した。また、本発明を利用したリングオシレータの方が高い動作周波数を得ることができた。
【０１５２】
以上の結果から、本発明がＴＦＴ特性や半導体回路の特性に対して何ら弊害をもたらさないことが確認できた。
【０１５３】
〔実施例４〕
本実施例では実施例３とは異なる構造のＴＦＴを作製する場合の例について説明する。具体的にはボトムゲイト型ＴＦＴの典型的な例である逆スタガ型ＴＦＴを作製する例を示す。
【０１５４】
図１５（Ａ）において、４１はガラス基板、４２は下地膜、４３は導電性材料でなるゲイト電極、４４はゲイト絶縁膜、４５は非晶質珪素膜、４６は実施例１と同様の手段で形成したニッケル含有層である。（図１５（Ａ））
【０１５５】
なお、後にファーネスアニールによって ５００〜７００ ℃の温度でゲッタリング工程が行われるので、その温度に耐えうる材料をゲイト電極４３として使用する必要がある。
【０１５６】
次に、結晶化のための加熱処理を行い、結晶性珪素膜４７を形成する。加熱処理の条件は実施例１に従えば良い。（図１５（Ｂ））
【０１５７】
次に、レジストマスク４８を設けてニッケルをゲッタリングするための元素（本実施例もリンを例にとる）を添加する。この工程よりゲッタリング領域４９、５０および被ゲッタリング領域５１が形成される。（図１５（Ｃ））
【０１５８】
次に、ゲッタリングのための加熱処理を行い、被ゲッタリング領域５１内のニッケルをゲッタリング領域４９、５０に矢印の方向に向かって移動させる。こうしてニッケル濃度の低減された結晶性珪素膜（被ゲッタリング領域）５２が得られる。（図１５（Ｄ））
【０１５９】
次に、ゲッタリング工程によって得られた被ゲッタリング領域５２をパターニングして活性層５３を形成する。そして、活性層５３上に窒化珪素膜をパターニングして形成されるチャネルストッパー（またはエッチングトッパーと呼ばれる）５４を設ける。（図１５（Ｅ））
【０１６０】
図１５（Ｅ）の状態が得られたら、Ｎ型を呈する結晶性珪素膜を形成してパターニングを施し、ソース領域５５およびドレイン領域５６とを形成する。さらに、ソース配線５７、ドレイン配線５８を形成する。そして、最後に全体の水素化を行って図１５（Ｆ）に示す逆スタガ型ＴＦＴが完成する。
【０１６１】
〔実施例５〕
実施例３で説明した様に、本発明はオフ電流のバラツキを低減するという大きな効果を有している。そのことは、ＴＦＴでもって液晶表示装置等の電気光学装置を形成する際に非常に価値のある効果である。
【０１６２】
従来、オフ電流のバラツキ対策としてマルチゲイト構造が提案されている。マルチゲイト構造とは電気的に短絡した複数のゲイト電極を１つの活性層上に配置し、実質的に複数のＴＦＴを直列に配列した様な構造のことである。
【０１６３】
そのため、どれか１つのＴＦＴでオフ電流が異常値を示しても他のＴＦＴが正常に動作すればその値で律速される。即ち、全体としてはオフ電流のバラツキを抑制することができる。なお、ゲイト本数を増やせばその分効果は高まるが、ＴＦＴが大型化するというデメリットがある。
【０１６４】
ところで、液晶表示装置の画像表示領域となる画素マトリクス回路ではできる限りオフ電流のバラツキをなくすことが望まれる。そのため、マルチゲイト構造が多く用いられている。その一方で、透過型液晶表示装置の画素マトリクス回路では高い開口率が要求される。
【０１６５】
従って、従来のマルチゲイト構造では開口率を高くするという要求を満足することは困難であった。
【０１６６】
しかしながら、本発明のＴＦＴは非常にオフ電流のバラツキが小さいため、シングルゲイト構造のＴＦＴでも十分に活用することができる。勿論、マルチゲイト構造においてゲイト本数を減らすのであっても良い。
【０１６７】
従って、本発明を利用することでＴＦＴサイズを小さくしてもオフ電流のバラツキの小さい電気特性が得られる。このことは、画素マトリクス回路の開口率を高くする上で非常に有効である。
【０１６８】
〔実施例６〕
本実施例では本発明を適用したＴＦＴを用いて電気光学装置を構成する場合の例を示す。なお、本実施例ではアクティブマトリクス型液晶表示装置に適用する例を示すが、他にもアクティブマトリクス型のＥＬ表示装置、ＥＣ表示装置等に用いることもできる。
【０１６９】、
図１６に示すのはアクティブマトリクス型液晶表示装置の断面を簡略化した図であり、ドライバー回路やロジック回路を構成する領域にはＣＭＯＳ回路を、画素マトリクス回路を構成する領域には画素ＴＦＴを示している。
【０１７０】
なお、実施例３でＣＭＯＳ回路の構造（ＴＦＴ構造）に関する説明を既に行ったので、本実施例では必要な箇所のみを説明することにする。
【０１７１】
まず、実施例３に示したＣＭＯＳ回路の作製工程に従って、図１６の左側のＣＭＯＳ回路を完成する。この時、画素ＴＦＴの構造はＣＭＯＳ回路を構成するＴＦＴと基本的には同一構造である。勿論、画素ＴＦＴのみマルチゲイト構造にしたり、ＬＤＤ領域の長さを変えたりすることもできるが、その場合は実施者が必要に応じて変更すれば良い。
【０１７２】
ＣＭＯＳ回路の上には有機性樹脂膜でなる層間絶縁膜６１が設けられ、その上にはブラックマスク６２が配置される。なお、本実施例ではブラックマスク６２を画素マトリクス回路の上方のみに設けているが、ＣＭＯＳ回路の上方に設ける構成としても良い。
【０１７３】
ブラックマスク６２上には再び層間絶縁膜６３が設けられ、コンタクトホールを設けて画素電極６４が配置される。画素電極６４は反射型表示装置の場合にはアルミニウム膜の如き反射膜を、透過型表示装置の場合にはＩＴＯの如き透明導電膜を用いれば良い。そして、最上層に配向膜６５を設けてアクティブマトリクス基板を構成する。アクティブマトリクス基板とはＴＦＴが配置された側の基板を指す。
【０１７４】
また、６６は対向基板、６７は透明導電膜でなる対向電極、６８は対向側の配向膜である。この様な構成の対向基板と上述のアクティブマトリクス基板との間に液晶層６９を挟持して図１６に示すアクティブマトリクス型液晶表示装置が構成される。
【０１７５】
また、アクティブマトリクス型液晶表示装置の外観を図１７に簡略化して示す。図１７において、７１はガラス基板、７２は下地膜、７３は画素マトリクス回路、７４はソースドレイバー回路、７５はゲイトドライバー回路、７６はロジック回路である。
【０１７６】
ロジック回路７６は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバー回路と呼ばれている回路と区別するためにそれ以外の回路を指している。
【０１７７】
〔実施例７〕
本実施例では、本発明を適用しうる半導体装置の一例として実施例６で示した様な電気光学装置を用いた応用製品について図１８を用いて説明する。本発明を利用した半導体装置としてはビデオカメラ、スチルカメラ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【０１７８】
図１８（Ａ）はモバイルコンピュータであり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本発明は表示装置２００５に適用することができる。
【０１７９】
図１８（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。本発明は表示装置２１０２に適用することができる。
【０１８０】
図１８（Ｃ）はカーナビゲーションシステムであり、本体２２０１、表示装置２２０２、操作スイッチ２２０３、アンテナ２２０４で構成される。本発明は表示装置２２０２に適用することができる。
【０１８１】
図１８（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５、アンテナ２３０６で構成される。本発明は表示装置２３０４に適用することができる。
【０１８２】
図１８（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６で構成される。本発明は表示装置２４０２に適用することができる。
【０１８３】
以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。
【０１８４】
【発明の効果】
本発明を用いることで結晶化を助長する触媒元素を利用して得た結晶性半導体膜中から触媒元素を効率的に除去または低減することができる。また、本発明のゲッタリング処理はガラスの耐熱温度（歪点）以下の温度で行われるので、従来の低温プロセスを踏襲することができる。
【０１８５】
また、本発明を用いて得られた結晶性半導体膜は触媒元素の効果により結晶性が非常に優れ、かつ、ゲッタリング処理によりその触媒元素が十分低い濃度にまで低減されている。そのため、半導体装置の活性層として利用した場合、優れた電気特性と高い信頼性とを備えた半導体装置を得ることができる。
【図面の簡単な説明】
【図１】Ｐ元素のドーズ量とニッケル濃度の関係を示す図。
【図２】ゲッタリング処理工程を説明するための図。
【図３】ゲッタリング処理の時間依存性を示す写真。
【図４】１６０×２００ μｍのパターンを示す写真の模式図。
【図５】ゲッタリング処理時間と偏析密度の関係を示す図。
【図６】ゲッタリング処理の温度依存性を示す写真。
【図７】ゲッタリング処理温度と偏析密度の関係を示す図。
【図８】ゲッタリング処理のドーズ条件依存性を示す写真。
【図９】ＰおよびＢによるゲッタリング効果を示す写真。
【図１０】ゲッタリング処理工程を説明するための図。
【図１１】ＴＦＴの作製工程を示す図。
【図１２】ＴＦＴの電気特性を説明するための図。
【図１３】ＴＦＴの電気特性を説明するための図。
【図１４】リングオシレータの測定結果を示す図。
【図１５】ＴＦＴの作製工程を示す図。
【図１６】液晶表示装置の断面構造を示す図。
【図１７】アクティブマトリクス基板の構成を示す図。
【図１８】本発明を利用しうる応用製品の一例を示す図。
【符号の説明】
２０１ ガラス基板
２０２ 下地膜
２０３ 非晶質珪素膜
２０４ ニッケル含有層
２０５ 結晶性珪素膜
２０６ 結晶性が改善された結晶性珪素膜
２０７ レジストマスク
２０８、２０９ Ｐ元素を添加した領域（ゲッタリング領域）
２１０ Ｐ元素を添加しない領域（被ゲッタリング領域）
２１１ ゲッタリング処理を施した結晶性珪素膜
２１２ 結晶性珪素膜でなる島状パターン
【発明が属する技術分野】
本発明は半導体薄膜を利用した半導体装置の作製方法に関する技術であり、特に珪素を含む結晶性半導体膜を利用した薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の作製方法に関する。
【０００２】
なお、本明細書において、半導体装置とは半導体を利用して機能する装置全般を指すものであり、ＴＦＴの如き単体素子のみならず、電気光学装置やそれを搭載した応用製品等も半導体装置の範疇に含むものとする。
【０００３】
【従来の技術】
近年、ガラス基板等に上にＴＦＴを形成して半導体回路を構成する技術が急速に進んでいる。その様な半導体回路としてはアクティブマトリクス型液晶表示装置の様な電気光学装置が代表的である。
【０００４】
アクティブマトリクス型液晶表示装置は、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノシリック型表示装置である。また、さらにメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００５】
この様なドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶性珪素膜（ポリシリコン膜）を活性層としたＴＦＴが主流になりつつある。
【０００６】
本発明者らは、ガラス基板上に結晶性珪素膜を得るための技術として特開平７−１３０６５２号公報記載の技術を開示している。同公報記載の技術は、非晶質珪素膜に対して結晶化を助長する触媒元素を添加し、加熱処理を行うことで結晶性珪素膜を形成するものである。
【０００７】
この技術は触媒元素の作用により非晶質珪素膜の結晶化温度を５０〜１００ ℃も引き下げることが可能であり、結晶化に要する時間も １／５〜１／１０にまで低減することができる。また、この技術によって得られる結晶性珪素膜は優れた結晶性を有することが実験的に確かめられている。
【０００８】
【発明が解決しようとする課題】
ところで、上記触媒元素としてはニッケル、コバルトなどの金属元素が用いられる。この様な金属元素は珪素膜中に深い準位を形成してキャリアを捕獲するため、ＴＦＴの電気特性や信頼性に悪影響を及ぼすことが懸念される。
【０００９】
また、ＴＦＴの活性層中に残存した触媒元素は不規則に偏析することが確認されている。本発明者らはその領域が微弱な電流の逃げ道（リークパス）になると考え、オフ電流（ＴＦＴがオフ状態にある時の電流）の突発的な増加を招く原因になっていると考えた。
【００１０】
従って、結晶化後は触媒元素を速やかに除去するか、または電気特性に影響しない程度にまで低減することが望ましい。そのための手段として、本発明者らはハロゲン元素によるゲッタリング効果を利用した出願を既に済ませている。
【００１１】
しかしながら、上記手段を用いる場合には８００℃以上の高温処理が必要となるため耐熱性の低いガラス基板を用いることができない。即ち、触媒元素を用いた低温プロセスの特徴を効果的に生かすことができない。
【００１２】
本発明は上記問題点を鑑みて成されたものであり、低温プロセスの特徴を生かしたまま珪素を含む結晶性半導体膜中から触媒元素を除去または低減するための技術を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本明細書で開示する発明の構成は、絶縁表面を有する基板上に珪素を含む非晶質半導体膜を形成する第１の工程と、前記非晶質半導体膜に対して該非晶質半導体膜の結晶化を助長する触媒元素を添加する第２の工程と、第１の加熱処理により前記非晶質半導体膜を結晶化させる第３の工程と、前記第３の工程で得られた珪素を含む半導体膜に対して周期表の５Ｂ族に属する不純物元素を選択的に添加する第４の工程と、第２の加熱処理により前記不純物元素を添加した領域に前記触媒元素を移動させる第５の工程と、を含むことを特徴とする。
【００１４】
また、他の発明の構成は、絶縁表面を有する基板上に珪素を含む非晶質半導体膜を形成する第１の工程と、前記非晶質半導体膜に対して該非晶質半導体膜の結晶化を助長する触媒元素を選択的に添加する第２の工程と、第１の加熱処理により前記非晶質半導体膜の少なくとも一部を結晶化させる第３の工程と、前記第３の工程により得られた珪素を含む半導体膜に対して周期表の５Ｂ族に属する不純物元素を選択的に添加する第４の工程と、第２の加熱処理により前記不純物元素を添加した領域に前記触媒元素を移動させる第５の工程と、を含むことを特徴とする。
【００１５】
なお、非晶質半導体膜を結晶化させる工程と周期表の５Ｂ族に属する不純物元素を添加する工程との間に、半導体膜に対してレーザー光または強光を照射する工程を設けることもできる。
【００１６】
本発明の基本的な目的は、珪素を含む非晶質半導体膜の結晶化に使用した触媒元素を結晶性半導体膜中から除去することであり、そのための手段として周期表の５Ｂ族に属する元素によるゲッタリング効果を利用する。
【００１７】
上記触媒元素としてはＮｉ（ニッケル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）が代表的である。本発明者らの実験では、ニッケルが最も適した元素であることが判明している。
【００１８】
また、上記触媒元素をゲッタリングする周期表の５Ｂ族に属する元素としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）が挙げられるが、特に顕著な作用効果を示すのはリンである。
【００１９】
典型的な例としては、触媒元素としてニッケル、ゲッタリング元素（周期表の５Ｂ族に属する元素）としてリンを使用した場合、600 ℃前後の加熱処理によってリンとニッケルが安定な結合状態を示す。この時、Ｎｉ３Ｐ、Ｎｉ５Ｐ２ 、Ｎｉ２Ｐ、Ｎｉ３Ｐ２、Ｎｉ２Ｐ３、ＮｉＰ２、ＮｉＰ３という結合状態をとりうる。
【００２０】
以上の様に、珪素を含む非晶質半導体膜の結晶化を助長する触媒元素としてニッケルを使用した場合、周期表の５Ｂ族に属する元素であるリンの作用によってニッケルをゲッタリングすることが可能である。この効果を利用することで結晶性半導体膜中から触媒元素を除去または低減することができる。
【００２１】
なお、通常、上記触媒元素（金属元素）はどれも結晶粒界において安定な状態をとるため、結晶粒界に偏析しやすい性質をもつ。例えば、単結晶シリコン中からの金属元素のゲッタリングに上述の性質を利用する技術がある。
【００２２】
ところが、本発明ではその様な結晶粒界を含む結晶性半導体膜中から触媒元素を除去することを目的としている。この発想は従来の技術にはなかったものであり、本発明の特徴の一つであると言える。
【００２３】
【発明の実施の形態】
ガラス基板上に珪素を含む非晶質半導体膜２０３を形成し、触媒元素（例えばニッケル）を利用した加熱処理により珪素を含む結晶性半導体膜２０５を得る。そして、結晶性半導体膜２０５に対してレーザー照射を行い、結晶性の改善された結晶性半導体膜２０６を得る。
【００２４】
次に、触媒元素の濃度を低減させたい領域（被ゲッタリング領域）をレジストマスク２０７で覆い、図２（Ｄ）に示す様なＰ元素のドーピング工程を行う。この工程によりＰ元素を高濃度に含んだ領域（ゲッタリング領域）２０８、２０９および被ゲッタリング領域２１０が形成される。
【００２５】
そして、レジストマスク２０７を除去した後にゲッタリングのための加熱処理を行い、被ゲッタリング領域２１０中に存在する触媒元素を、ゲッタリング領域２０８、２０９へと移動させる。
【００２６】
最後に、被ゲッタリング領域２１０のみをパターニングによって選択的に残し、触媒元素の濃度が十分に低減された結晶性半導体膜２１１を得る。
【００２７】
【実施例】
〔実施例１〕
本実施例では、触媒元素としてニッケルを用いて結晶化した結晶性珪素膜（ポリシリコン膜）中から、Ｐ（リン）を利用してニッケルをゲッタリングするための手段および効果について説明する。
【００２８】
まず、図２（Ａ）に示すように、ガラス基板２０１上に下地膜として、酸化珪素膜２０２をプラズマＣＶＤ法により ２００ｎｍの厚さに成膜する。次に、減圧熱ＣＶＤ法（またはプラズマＣＶＤ法）により、非晶質珪素膜２０３を５０ｎｍの厚さに成膜する。この膜厚は１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）の厚さであれば良い。
【００２９】
なお、非晶質珪素膜以外にも珪素を含む非晶質半導体膜、例えばＳｉｘＧｅ１−ｘ（０＜Ｘ＜１）を用いることもできる。
【００３０】
次に、非晶質珪素膜２０３の結晶化を行う。詳細な条件は特開平８−１３０６５２号公報の実施例１に記載する内容を参考にすると良い。
【００３１】
まず、酸素雰囲気中においてＵＶ光を照射することにより非晶質珪素膜２０３の表面に図示しない極薄い酸化膜を形成する。この酸化膜は、後に塗布されるニッケルを含んだ溶液の濡れ性を向上させる機能を有する。
【００３２】
次にニッケルを１０ｐｐｍ（重量換算）で含有したニッケル酢酸塩溶液を塗布する。そしてスピンコーターにより、余分な溶液を吹き飛ばして除去し、非晶質珪素膜２０３の表面に極薄いニッケル含有層２０４を形成する。
【００３３】
図２（Ａ）に示す状態を得たら、窒素雰囲気中で６００ ℃、４ｈｒｓの加熱処理を行い、非晶質珪素膜２０３を結晶化する。この結晶化工程により結晶性珪素膜２０５が得られる。（図２（Ｂ）
【００３４】
なお、この結晶化工程に従えば粒界を含む多結晶シリコン膜（ポリシリコン膜）が形成されるが、異なる条件で微結晶状態のシリコン膜を得るのであっても構わない。
【００３５】
また、上記加熱処理は電熱炉において５５０ 〜７００ ℃（好ましくは５５０ 〜６５０ ℃）の温度で行うことができる。この時、加熱温度の上限はガラス基板の耐熱性を考慮して使用するガラス基板のガラス歪点より低くすることが必要である。ガラス歪点を超えるとガラス基板の反り、縮み等が顕在化してしまう。
【００３６】
上記加熱処理はファーネスアニール（電熱炉内での加熱処理）によって行われる。なお、レーザーアニールまたはランプアニール等の加熱手段を用いることも可能である。
【００３７】
次に、得られた結晶性珪素膜２０５に対してレーザー光の照射を行い、結晶性の改善された結晶性珪素膜２０６を得る。本実施例ではＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いるが、ＸｅＣｌエキシマレーザーやＹＡＧレーザー等を用いることもできる。（図２（Ｃ））
【００３８】
本実施例で用いるエキシマレーザーはパルス発振型のレーザーであり、レーザー光が照射されることにより被照射領域において瞬間的に溶融固化が繰り返される。そのため、エキシマレーザー光を照射することにより、一種の非平衡状態が形成され、ニッケルが非常に動きやすい状態となっている。
【００３９】
また、図２（Ｂ）に示す結晶化工程で得られる結晶性珪素膜２０５は非晶質成分が不規則に残存する。しかし、レーザー光の照射によってその様な非晶質成分を完全に結晶化することができるため結晶性は大幅に改善される。なお、このレーザー照射工程を省略することは可能である。
【００４０】
レーザー光の照射が終了したら、結晶性珪素膜２０６の表面の酸化膜を一旦除去し、再び薄い酸化膜（図示せず）を形成する。この酸化膜は酸素雰囲気中でＵＶ光を照射することで得られる。そして、その上にレジストマスク２０７を形成する。前述の酸化膜はレジストマスク２０７の密着性を高める効果がある。
【００４１】
次にＰ（リン）元素のドーピング工程をプラズマドーピング法（またはイオン注入法）で行う。ドーピング条件はＲＦ電力を２０Ｗ 、加速電圧を ５〜３０ｋｅＶ （代表的には１０ｋｅＶ）に設定し、Ｐ元素のドーズ量は １×１０１３ｉｏｎｓ／ｃｍ２以上（好ましくは ５×１０１３〜 ５×１０１４ｉｏｎｓ／ｃｍ２）で行えば良い。
【００４２】
なお、後述するがＰ元素ドーピング注入工程の最適条件は、後に行うゲッタリングのための加熱処理の条件によって変化する。従って、実施者はプロセス的見地および経済的見地から最適条件を決定しなければならない。現状において、本発明者らは加速電圧は １０ｋｅＶとし、ドーズ量は １×１０１４〜 ５×１０１４ｉｏｎｓ／ｃｍ２とすることが好ましいと考えている。
【００４３】
本発明では結晶性珪素膜２０６中に残留するニッケルの濃度に比較して、Ｐ元素の濃度が１桁以上高くなる様な条件を設定してＰ元素ドーピング工程を行うことが好ましい。前述の ５×１０１４ｉｏｎｓ／ｃｍ２というドーズ量は濃度換算すると、約 ４×１０２０ａｔｏｍｓ／ｃｍ３に対応する。
【００４４】
本発明者らの計測によれば、図２（Ｂ）の工程が終了した時点での結晶性珪素膜２０６中において、残留ニッケル濃度の最高値は １×１０１９ａｔｏｍｓ／ｃｍ３程度である。従って、この場合はＰ元素が膜中に最低でも １×１０２０ａｔｏｍｓ／ｃｍ３程度以上残留するようにドーピング条件を設定すれば良い。
【００４５】
このＰ元素のドーピングは図２（Ｄ）の２０８、２０９で示される領域（以下、ゲッタリング領域と呼ぶ）に対して行われる。このドーピングの結果、ゲッタリング領域２０８、２０９はＰ元素を高濃度に含有した領域となる。また、これらの領域はドーピングされるイオンの衝撃によって非晶質化される。
【００４６】
また、２１０で示される領域（以下、被ゲッタリング領域と呼ぶ）は、レジストマスク２０７によって保護されるためＰ元素はドーピングされない。従って、成膜時の状態が維持されたままの結晶性を有した領域となる。
【００４７】
Ｐ元素のドーピング工程が終了したら、レジストマスク２０７を除去した後ゲッタリングのための加熱処理を行い、被ゲッタリング領域２１０の内部に残存するニッケルを、ゲッタリング領域２０８、２０９に移動させる。こうしてニッケル濃度が低減された被ゲッタリング領域２１１を得る。（図２（Ｅ））
【００４８】
この時、加熱処理は電熱炉中において不活性雰囲気、水素雰囲気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲気にいずれかで行えば良い。また、温度は ５００℃以上（好ましくは ５５０〜６５０ ℃）とすれば良い。また、処理時間は ２時間以上（好ましくは ４〜１２時間）とすれば良い。
【００４９】
なお、後述するが、加熱処理の温度および時間によってゲッタリング効率は大きく変化する。即ち、前述のＰ元素のドーピング条件と同様に、実施者がプロセス的見地および経済的見地から最適条件を決定する必要がある。
【００５０】
なお、現状において、本発明者らは 代表的には６００ ℃の温度で、 ８時間程度のファーネスアニール処理を行うことが好ましいと考えている。
【００５１】
以上の様な加熱処理工程によって、被ゲッタリング領域２１０の内部のニッケルはゲッタリング領域２０８、２０９へ（矢印の方向へ）と吸い出される。このニッケルの移動は、前述のレーザー照射によりニッケルが移動し易くなっていること、さらにゲッタリング領域２０８、２０９が非晶質化していることにより助長される。
【００５２】
そして、パターニングによってゲッタリング領域２０８、２０９を除去することで十分にニッケル濃度が低減された島状パターン２１２が得られる。なお、図２（Ｅ）に示す被ゲッタリング領域２１１において、ゲッタリング領域２０８、２０９と隣接する周辺部はニッケル濃度が高い可能性があるので、パターニング時に一緒に除去することが望ましい。（図２（Ｆ））
【００５３】
〔本発明の実施条件に関して〕
本発明の構成要件は、（１）珪素を含む非晶質半導体膜を触媒元素（例えばニッケル）を利用して結晶化する工程、（２）選択的に周期表の５Ｂ族に属する元素（例えばリン）をドーピングしてゲッタリング領域を形成する工程、（３）加熱処理によって被ゲッタリング領域内の触媒元素をゲッタリング領域に移動させる工程である。
【００５４】
特に、（２）と（３）が本発明の最大の目的である「Ｐ元素による触媒元素のゲッタリング」に関わる工程である。これらの工程において、考慮すべき代表的なパラメータとして以下の４つが挙げられる。
（ａ）ゲッタリングのための加熱処理における処理温度
（ｂ）ゲッタリングのための加熱処理における処理時間
（ｃ）Ｐ元素の注入工程におけるドーズ量
（ｄ）Ｐ元素の注入工程における加速電圧
【００５５】
本発明は上記パラメータが相互に関係して成り立っており、どれかパラメータを動かすと他のパラメータの最適値もそれに伴って変化しうる。そこで、本発明者らが行った実験およびそこから得られた知見について以下に述べる。
【００５６】
まずドーピング工程を、加速電圧３０ｋｅＶ 、ドーズ量 ５×１０１４ｉｏｎｓ／ｃｍ２で行い、処理時間を２時間に固定した場合の温度依存性を説明する。図６（Ａ）〜（Ｆ）に示される写真は、それぞれ順にアニールなし、４００ ℃、４５０ ℃、５００ ℃、５５０ ℃、６００ ℃の場合の実験結果である。
【００５７】
本実験では、被ゲッタリング領域に残存したニッケル（おそらくニッケルシリサイドとなっている）を選択的に除去することで発生する孔の数を評価した。この孔はＦＰＭ（ＨＦとＨ２Ｏ２をモル比で０．５：０．５ に混合した薬液）と呼ばれるエッチャント中に試料を室温で１時間浸漬することで生じる。即ち、この孔が発生する度合いが高いほど、高濃度にニッケルが残留していると言える。
【００５８】
なお、本実験では写真内の左中央にある １６０×２００ μｍのパターン（以下、観察パターンと略す）を観察している。この写真を模式的に表すと図４の様になる。図４において、４０１、４０２は被ゲッタリング領域、４０３がゲッタリング領域である。観察したパターンは４０１で示される領域に対応する。
【００５９】
図６（Ａ）〜（Ｆ）の写真を観察すると、温度が高くなるにつれて明らかに観察パターン内の孔の数が減少する傾向が見られる。この事は、ゲッタリングのための温度が高いほどゲッタリング効率が向上することを意味している。
【００６０】
この傾向をグラフにまとめたものが図７である。図７では横軸に処理温度、縦軸に偏析密度をとっている。
【００６１】
なお、ここでいう偏析密度とは単位面積当たりに存在する孔の数であるが、ゲッタリング効率は被ゲッタリング領域の形状毎に異なる傾向を示すので絶対的な値ではない。従って、本実験では単にゲッタリング効率の温度依存性の傾向を知るための指標として用いている。
【００６２】
図７では １６０×２００ μｍのパターンと参考までに２０×１００ のパターンの二つについて調べた結果を示しているが、両者ともに温度が高くなるにつれて偏析密度が減少していくことが確認できる。特に、２０×１００ のパターンでは １６０×２００ μｍのパターンよりも急激に減少する傾向が見られる。
【００６３】
こうして本実験の評価対象である １６０×２００ μｍのパターンの結果より、ドーピング工程を加速電圧３０ｋｅＶ 、ドーズ量 ５×１０１４ｉｏｎｓ／ｃｍ２で行い、ゲッタリングの処理時間を２時間に固定した場合、その処理温度は高いほど良い、即ち現状では６００ ℃以上であることが好ましいという結果が得られた。
【００６４】
ここで、Ｐ元素によるゲッタリング効果はゲッタリング領域と被ゲッタリング領域との距離が問題となる。これはゲッタリング現象が膜面と平行な方向でのニッケルの移動によって進行することによる。
【００６５】
１６０×２００ μｍのパターンの場合、短辺が １６０μｍであるのでこのパターンの中心から端部までの距離がゲッタリング領域と被ゲッタリング領域の距離に相当する。即ち、少なくとも １６０μｍという距離の範囲内では本実験の結果が適用できることを意味している。なお、他の観察パターンの結果から、実際には ２００〜２５０ μｍ程度の距離まで本実験と同様の結果が得られると推測される。
【００６６】
なお、この １６０×２００ μｍというサイズの活性層は、実際にアクティブマトリクス型表示装置を構成するＴＦＴの活性層パターンの一つであり、その中でも特に大きいサイズに相当する。従って、本実験結果から得られる知見は実質的にアクティブマトリクス型表示装置を構成する全てのＴＦＴに適用できる。
【００６７】
また、短辺が ２００μｍ以上となる様なサイズの活性層は、例えばドライバー回路を構成するＴＦＴにしか使用されず、その場合、活性層を複数に分割する等の工夫で容易に回避することができる。また、短辺が細ければ細いほどさらに低い温度で顕著なゲッタリング効果を得られることは、図７の２０×１００ μｍのパターンの結果からも明らかである。
【００６８】
次に、本発明者らはガラス基板の耐熱性を考慮して処理温度の上限を６００ ℃に定め、処理時間依存性について調べた。この実験では、処理温度を６００ ℃に固定し、ドーピング条件は加速電圧３０ｋｅＶ 、ドーズ量 ５×１０１４ｉｏｎｓ／ｃｍ２で固定して行った。
【００６９】
図３（Ａ）〜（Ｆ）に示される写真は、それぞれ順にアニールなし、 １時間、２時間、 ４時間、 ８時間、２４時間の場合の実験結果である。なお、観察対象は温度依存性の実験と同様のパターン（ １６０×２００ μｍ）とし、評価方法は前述の孔の観察および偏析密度で調べた。
【００７０】
図３（Ａ）〜（Ｆ）に示す写真の観察結果からも明らかな様に、処理時間が増加するにつれて被ゲッタリング領域に発生する孔の数は減少する。特に、処理時間が２４時間となると完全に孔は発生しなくなる。
【００７１】
この実験における本発明者らの最終的な目的は、ＦＰＭ処理を施しても孔が発生しない条件の探索である。即ち、ここでは処理時間を２４時間とした場合のみが目的の結晶性珪素膜を得ることのできる条件であった。
【００７２】
また、図３の結果をもとに処理時間と偏析密度との関係を図５に示す。図５では処理時間の増加に伴って偏析密度が減少する傾向を明確に読み取ることができる。なお、フィティングした曲線から１０時間を超えるあたりで孔の発生がなくなると予想される。また、短辺の細い２０×１００ μｍのパターンでは、さらに処理時間が短くて済むことが確認された。
【００７３】
また、ゲッタリング効率の変化をＳＩＭＳ分析（質量二次イオン分析）で調べた結果、加熱処理を行わない時のニッケル濃度が約 ７×１０１８ａｔｏｍｓ／ｃｍ３であったのに対し、 ８時間処理で約 ３×１０１８ａｔｏｍｓ／ｃｍ３にまで低減されていることが確認された。さらに、ＦＰＭ処理で孔の空かなかった２４時間処理の試料はニッケル濃度が検出下限（約 ５×１０１７ａｔｏｍｓ／ｃｍ３以下）にまで低減されていた。
【００７４】
なお、ここで得られたニッケル濃度は １６０×２００ μｍのパターンの中心部３０μｍφの範囲をＳＩＭＳ分析で測定した結果である。また、測定値は試料の深さ方向での中央付近における平均値（本実験では試料が６０ｎｍであるので２０〜３０ｎｍの深さでの平均値）を用いている。
【００７５】
以上の様に、図５の １６０×２００ μｍのパターンの結果より、ドーピング工程を加速電圧３０ｋｅＶ 、ドーズ量 ５×１０１４ｉｏｎｓ／ｃｍ２で行い、ゲッタリングの処理温度を６００℃に固定した場合、その処理時間は１０時間以上であることが好ましいという結果が得られた。
【００７６】
しかしながら、製造工程のスループットを考慮すると、処理時間があまりにも長いことは好ましくない。そのため、本発明者らはガラス基板の耐熱性およびスループットを考慮して、処理時間の上限を１０時間（好ましくは ８時間）に定めることにした。
【００７７】
次に、本発明者らはガラス基板の耐熱性および製造工程のスループットを考慮して、加熱処理条件を６００ ℃ ８時間に固定し、ドーピング条件のパラメータに関する依存性を調べた。
【００７８】
ここでは加速電圧を３０ｋｅＶ に固定し、ドーズ量を １×１０１４ｉｏｎｓ／ｃｍ２、 ５×１０１４ｉｏｎｓ／ｃｍ２、 ２×１０１５ｉｏｎｓ／ｃｍ２で変えた場合の結果について図８（Ａ）〜（Ｃ）に、加速電圧を１０ｋｅＶ に固定し、ドーズ量を １×１０１４ｉｏｎｓ／ｃｍ２、 ５×１０１４ｉｏｎｓ／ｃｍ２、 ２×１０１５ｉｏｎｓ／ｃｍ２で変えた場合の結果について図８（Ｄ）〜（Ｆ）に示す。なお、ゲッタリング効率の評価方法は前述の評価方法と同様である。
【００７９】
図８（Ａ）〜（Ｃ）および（Ｄ）〜（Ｆ）に示す様に、１０ｋｅＶ の場合も３０ｋｅＶ の場合もドーズ量が増加するに伴って孔の数が減少する傾向が確認できる。しかしながら、加速電圧３０ｋｅＶ の条件では ２×１０１５ｉｏｎｓ／ｃｍ２で完全に孔が発生しなくなったのに対し、加速電圧１０ｋｅＶ の条件では ５×１０１４ｉｏｎｓ／ｃｍ２で既に孔が発生しなくなった。
【００８０】
また、孔の空かなくなった条件で処理した試料をＳＩＭＳ分析した結果、やはりニッケル濃度が検出下限まで低減されていることが確認できた。
【００８１】
この結果をまとめて図１のグラフに示す。図１において、横軸はＰ元素のドーズ量であり、縦軸はゲッタリング処理後の被ゲッタリング領域に残留するニッケルの濃度である。ニッケル濃度の測定方法は前述の通りである。
【００８２】
図１に示す様に、現状では３０ｋｅＶ の場合にはＰ元素のドーズ量を ５×１０ １４ ｉｏｎｓ／ｃｍ２としてもまだ約 ３×１０１８ａｔｏｍｓ／ｃｍ３のニッケルが残留しているが、少なくとも ２×１０１５ｉｏｎｓ／ｃｍ２のドーズ量で添加すればＳＩＭＳの検出下限までニッケル濃度を低減できることが確認された。
【００８３】
実際にはもっと低いドーズ量で検出下限までニッケル濃度が低減される可能性がある。図１では明確ではないが、本発明者らはニッケル濃度とドーズ量の関係にある相関関係があると推測している。相関関係があるとすれば、おそらくニッケルおよびリンの珪素膜中における拡散速度等が関与するであろう。
【００８４】
一方、現状では１０ｋｅＶ の場合にはＰ元素のドーズ量を少なくとも ５×１０１４ｉｏｎｓ／ｃｍ２とすればＳＩＭＳの検出下限までニッケル濃度を低減できることが確認された。勿論、実際にはもっと低いドーズ量で検出下限までニッケル濃度が低減される可能性がある。
【００８５】
この様に１０ｋｗＶ と３０ｋｅＶ とで明らかな相違が現れた理由は、Ｐイオンをドーピングした際のイオンプロファイルが異なるためであることがＳＩＭＳ分析で確認されている。即ち、１０ｋｅＶ の加速電圧でドーピングした方が試料中に添加されるＰ元素の濃度は実質的に高く、ゲッタリングに寄与するＰ元素が多いためであると推測される。
【００８６】
以上の様な結果から、ゲッタリングのための加熱処理を６００ ℃ ８時間で行うという条件内で目的の結晶性珪素膜（ＦＰＭ処理で孔が空かない膜）を得るための条件として、加速電圧３０ｋｅＶ でドーズ量を ２×１０１５ｉｏｎｓ／ｃｍ２以上とする、或いは加速電圧１０ｋｅＶ でドーズ量を ５×１０１４ｉｏｎｓ／ｃｍ２以上とすることが好ましいことが確認された。
【００８７】
しかしながら、実際問題として加速電圧が高くなるとドーピング装置への負担が増加し、ドーズ量が増加するとスループットが悪くなることが予想される。従って、現状では加速電圧１０ｋｅＶ でドーズ量を ５×１０１４ｉｏｎｓ／ｃｍ２以上とすることが最も好ましい条件であると言える。
【００８８】
なお前述の様に、加速電圧が１０ｋｅＶ の場合、ドーズ量が ５×１０１４ｉｏｎｓ／ｃｍ２以上であればニッケル濃度が検出下限に達していることを確認した。しかしながら、実際にニッケル濃度が検出下限に達するドーズ量はさらに低い値である可能性がある。
【００８９】
また、本発明者らが、ＴＦＴ特性に影響を与えないレベルと考えているニッケル濃度（ １×１０１８ａｔｏｍｓ／ｃｍ３以下）にまで低減させるためには、さらに低いドーズ量でＰ元素をドーピングすれば良いと予想される。
【００９０】
ところで、本発明者らは比較実験としてリンの代わりに典型的な周期表の３Ｂ族に属する元素であるＢ（ボロン）を用いた場合の効果を調べた。その結果を図９に示す。図９（Ａ）はゲッタリング用不純物としてリンを用いた場合、図９（Ｂ）はボロンを用いた場合の写真である。
【００９１】
なお、ドーピング条件は加速電圧３０ｋｅＶ 、ドーズ量 ５×１０１４ｉｏｎｓ／ｃｍ２とし、ゲッタリングのための加熱処理は６００ ℃、８ 時間とした。また、ゲッタリング効果の評価方法はＦＰＭ処理による孔空きを観察した。
【００９２】
リンをドーピングした図９（Ａ）に示す試料はニッケルが完全にゲッタリングされて 160×200 μｍのパターン内に全く孔が観察されなかった。ところが、ボロンをドーピングした図９（Ｂ）に示す試料では、パターンに関係なく全面に均一に孔が観察された。この傾向は他の周期表の３Ｂ族に属する元素においても同様であった。
【００９３】
以上の様に、本発明が示すゲッタリング効果は周期表の５Ｂ族に属する元素（特にリン）に特有のものであって、周期表の３Ｂ族に属する元素では成しえないことが判明した。
【００９４】
最後に、以上に示した本発明者らによる実験結果をまとめる。リンを用いたニッケルのゲッタリング工程において、ゲッタリングのための加熱処理は処理温度と処理時間の二つのパラメータが重要であり、Ｐ元素のドーピング工程は加速電圧とドーズ量が重要である。
【００９５】
本発明者らの実験では温度は高いほど良いという結果が得られたが、低温プロセスを生かすという本発明の目的を考慮すると、ガラス基板の耐熱性によって上限温度は７００ ℃（好ましくは５５０ 〜６５０ ℃、代表的には６００ ℃）とすることが好ましい。
【００９６】
また、処理時間は長いほど良いという結果となったが、ガラス基板の耐熱性および製造工程のスループットを考慮すると、上限は２４時間（好ましくは ４〜１２時間、代表的には ８時間）とすることが好ましい。
【００９７】
また、６００ ℃ ８時間の加熱処理を前提としてＰ元素のドーピング条件を実験的に調べた結果、加速電圧を１０ｋｅＶ とし、ドーズ量を ５×１０１４ａｔｏｍｓ／ｃｍ３以上とすることでニッケル濃度を検出下限にまで低減できることが確認された。
【００９８】
なお、ニッケル濃度を １×１０１８ａｔｏｍｓ／ｃｍ３以下にするので十分であれば、ドーズ量は １×１０１３ｉｏｎｓ／ｃｍ２以上（好ましくは ５×１０１３ａｔｏｍｓ／ｃｍ３〜 ５×１０１４ａｔｏｍｓ／ｃｍ３）で十分と予想される。
【００９９】
〔実施例２〕
本実施例では実施例１と異なる手段で非晶質半導体膜の結晶化を行う例を図１０を用いて説明する。なお、この結晶化手段に関する詳細は特開平７−１３０６５２号公報記載の実施例２を参考にすると良い。
【０１００】
まず、図１０（Ａ）において、３０１はガラス基板であり、その上に下地膜３０２、膜厚５０ｎｍの非晶質珪素膜３０３を形成する。また、その上に酸化珪素膜でなるマスク絶縁膜３０４を形成し、触媒元素（本実施例もニッケルとする）を選択的に添加するための開口部３０５を設ける。
【０１０１】
この状態で酸素雰囲気中においてＵＶ光を照射し、非晶質珪素膜３０３の露出表面に濡れ性改善のための極薄い酸化膜（図示せず）を形成する。次にニッケルを１００ｐｐｍ（重量換算）で含有したニッケル酢酸塩溶液をスピンコート法により塗布し、非晶質珪素膜３０３の表面に極薄いニッケル含有層３０６を形成する。（図１０（Ａ））
【０１０２】
図１０（Ａ）に示す状態を得たら、窒素雰囲気中で６００ ℃、８ｈｒｓの加熱処理を行い、非晶質珪素膜３０３を結晶化する。非晶質珪素膜３０３の結晶化は、ニッケルを添加した領域から膜面と平行な方向（横方向）に進行する。（図１０（Ｂ））
【０１０３】
なお、この結晶化工程に従えば針状または柱状の結晶の集合体でなる多結晶シリコン膜（ポリシリコン膜）が形成される。本発明者らはこの様に結晶化した領域を横成長領域と呼ぶ。
【０１０４】
また、この時、結晶化後の膜は、（１）ニッケルの添加領域３０７（結晶性珪素膜）、（２）横成長領域３０８（結晶性珪素膜）、（３）横成長が及ばなかった領域３０９（非晶質珪素膜）の三つの領域に分類される。なお、最終的に必要とするのは横成長領域３０８のみであるので、以下の説明において他の領域の説明は略す。
【０１０５】
次に、得られた結晶化後の珪素膜に対してレーザー光の照射を行う。これにより横成長領域３０８は大幅に結晶性が改善された結晶性珪素膜３１０となる。本実施例ではＫｒＦエキシマレーザーを用いる。（図１０（Ｃ））
【０１０６】
レーザー光の照射が終了したら、レジストマスク３１１を形成して、Ｐ（リン）元素のドーピング工程を行う。なお、ドーピング条件は実施例１に従って実施者が適宜決定すれば良い。また、後のゲッタリングのための加熱処理の条件を考慮して決定することが好ましい。（図１０（Ｄ））
【０１０７】
本実施例ではこのドーピング工程をＲＦ電力２０Ｗ 、加速電圧１０ｋｅＶ 、ドーズ量５×１０１４ｉｏｎｓ／ｃｍ３で行う。このＰ元素のドーピング工程によりゲッタリング領域３１２、３１３および被ゲッタリング領域３１４が形成される。
【０１０８】
Ｐ元素のドーピング工程が終了したら、レジストマスク３１１を除去して加熱処理を行い、被ゲッタリング領域３１４の内部に残存するニッケルを、ゲッタリング領域３１２、３１３の方に（矢印の方向に）移動させる。こうしてニッケル濃度の低減された被ゲッタリング領域３１５が得られる。（図１０（Ｅ））
【０１０９】
この時、加熱処理は実施例１に従って実施者が適宜決定すれば良い。ただし、前述の様にガラス基板の耐熱性を考慮して、処理温度および処理時間の上限を設定しなければならない。
【０１１０】
そして、パターニングによってゲッタリング領域３１２、３１３を除去することで十分にニッケル濃度が低減された島状パターン３１６を得る。この時、ゲッタリング領域３１２、３１３と隣接する周辺部も一緒に除去することが好ましい。（図１０（Ｆ））
【０１１１】
本実施例の結晶化手段を用いた場合、図１０（Ｂ）に示す結晶化工程の後に得られる横成長領域３０８は、内部のニッケル濃度が直接ニッケルを添加した領域に比べて低いという特徴がある。
【０１１２】
即ち、実施例１に示した結晶化手段よりも、もともと被ゲッタリング領域に含まれるニッケル濃度が低いため、ゲッタリング処理の処理温度を低くしたり、処理時間を短くしなりするなど、プロセス的なマージンが増す。
【０１１３】
〔実施例３〕
本実施例ではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を作製する工程例について説明する。
【０１１４】
図１１（Ａ）において、１１はガラス基板、１２は下地膜、１３はＮチャネル型ＴＦＴの活性層、１４はＰチャネル型ＴＦＴの活性層である。活性層１３、１４は例えば図２（Ｆ）の島状パターン２１２で形成すれば良い。
【０１１５】
次に、プラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜を１５０ ｎｍの厚さに成膜し、ゲイト絶縁膜１５を形成する。（図１１（Ａ））
【０１１６】
次に、アルミニウムを主成分とする金属膜を成膜し（図示せず）、パターニングによって後のゲイト電極の原型を形成する。次いで、本発明者らによる特開平７−１３５３１８号公報記載の技術を利用する。同公報記載の技術を利用することで多孔質状の陽極酸化膜１６、１７、緻密な陽極酸化膜１８、１９、ゲイト電極２０、２１が形成される。
【０１１７】
次に、ゲイト電極２０、２１、多孔質状の陽極酸化膜１６、１７をマスクとしてゲイト絶縁膜１５をエッチングし、ゲイト絶縁膜２２、２３を形成する。そしてその後、多孔質状の陽極酸化膜１６、１７を除去する。こうしてゲイト絶縁膜２２、２３の端部が露出した状態となる。（図１１（Ｂ））
【０１１８】
次に、Ｎ型を付与する不純物イオンをイオンプランテーション法またはプラズマドーピング法を用いて２回に分けて添加する。本実施例では、まず１回目の不純物添加を高加速電圧で行い、ｎ−領域を形成する。
【０１１９】
この時、加速電圧が高いので不純物イオンは露出した活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。このｎ−領域は後のＬＤＤ領域（不純物濃度は １×１０１８〜 １×１０１９ａｔｏｍｓ／ｃｍ３程度）となる様にドーズ量を設定する。
【０１２０】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ＋領域を形成する。この時は加速電圧が低いのでゲイト絶縁膜がマスクとして機能する。また、このｎ＋領域は後のソース／ドレイン領域となるのでシート抵抗が ５００Ω以下（好ましくは ３００Ω以下）となる様に調節する。
【０１２１】
以上の工程を経て、Ｎチャネル型ＴＦＴのソース領域２４、ドレイン領域２５、低濃度不純物領域２６、チャネル形成領域２７が形成される。なお、この状態ではＰチャネル型ＴＦＴの活性層もＮチャネル型ＴＦＴの活性層と同じ状態となっている。（図１１（Ｃ））
【０１２２】
次に、Ｎチャネル型ＴＦＴを覆ってレジストマスク２８を設け、Ｐ型を付与する不純物イオンの添加を行う。この工程も前述の不純物添加工程と同様に２回に分けて行う。ただし、この場合にはＮ型をＰ型に反転される必要があるので前述のＮチャネル型ＴＦＴの工程よりも２〜３倍程度の不純物イオンを添加しなくてはならない。
【０１２３】
この様にして、Ｐチャネル型ＴＦＴのソース領域２９、ドレイン領域３０、低濃度不純物領域３１、チャネル形成領域３２が形成される。（図１１（Ｄ））
【０１２４】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニールまたはランプアニールにより不純物イオンの活性化およびイオン添加時の損傷の回復を図る。
【０１２５】
次に、層間絶縁膜３３を ５００ｎｍの厚さに形成する。層間絶縁膜３３としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか或いはそれらの積層膜を用いることができる。
【０１２６】
そして、コンタクトホールを形成してソース配線３４、３５、ドレイン配線３６を形成して図１１（Ｅ）に示す状態を得る。最後に、水素雰囲気中で熱処理を行い全体を水素化してＣＭＯＳ回路が完成する。
【０１２７】
本実施例で示すＣＭＯＳ回路はインバータ回路とも呼ばれ、半導体回路を構成する基本回路である。この様なインバータ回路を組み合わせたりすることでＮＡＮＤ回路、ＮＯＲ回路の様な基本論理回路を構成したり、さらに複雑なロジック回路をも構成することができる。
【０１２８】
また、以上の様にして形成したＴＦＴはチャネル形成領域２７、３２やその両端の接合部にニッケル等の触媒元素を殆ど含まないため、その様な触媒元素が電気特性に悪影響を与えることがない。従って、信頼性の高いＴＦＴ、ＣＭＯＳ回路、さらには半導体回路を構成することが可能である。
【０１２９】
次に、本発明を利用したＴＦＴの電気特性（ＴＦＴ特性とも呼ばれる）と本発明を利用しないＴＦＴと電気特性を比較して説明する。ここで示すＴＦＴ特性とは横軸にゲイト電圧（Ｖｇ）、縦軸にドレイン電流（Ｉｄ）の対数をとってプロットしたグラフであり、Ｉｄ−Ｖｇ 特性（Ｉｄ−Ｖｇ 曲線）とも呼ばれる。
【０１３０】
図１２（Ａ）、（Ｂ）はどちらもＮチャネル型ＴＦＴのＴＦＴ特性であり、図１２（Ａ）はゲッタリング処理を施したＴＦＴ、図１２（Ｂ）はゲッタリング処理を施さないＴＦＴの電気特性である。なお、図１２（Ａ）、（Ｂ）はどちらも任意の３０個のＴＦＴについて測定し、その結果を重ね書きによって一つのグラフに表している。
【０１３１】
また、図１２（Ａ）、（Ｂ）はそれぞれ二つの曲線が示されているが、全体的に高い値を示している方がドレイン電圧（Ｖｄ）を１４Ｖとした場合のデータである。また、他方がドレイン電圧を１Ｖとした場合のデータである。また、ゲイト電圧は−２０Ｖ〜２０Ｖ の範囲で連続的に変化する様に与えられ、それに応じてドレイン電流の値が変化する。
【０１３２】
まず、図１２（Ａ）について説明する。図１２（Ａ）に示す様なＮチャネル型ＴＦＴの場合、約−２０Ｖ〜０Ｖの範囲でＴＦＴがオフ状態にあるが、若干のオフ電流８１（Ｖｄ＝１４Ｖ の場合） 、８２（Ｖｄ＝１Ｖの場合） が観測される。この値は小さければ小さいほど良い。
【０１３３】
また、ゲイト電圧が約０Ｖにさしかかるとドレイン電流が急激に増加する。これはＴＦＴがオン状態に切り換わることを意味しており、この時のＩｄ−Ｖｇ 曲線の変化が急峻であるほど高いスイッチング性能を有していることが判る。
【０１３４】
そして、ゲイト電圧が０Ｖ〜２０Ｖ の範囲ではＴＦＴがオン状態にあるため、オン電流８３（Ｖｄ＝１４Ｖ の場合） 、８４（Ｖｄ＝１Ｖの場合） が流れる。このオン電流８３、８４は次第に飽和して殆ど一定の値を示す。
【０１３５】
次に、図１２（Ｂ）においても同様にオフ電流８５（Ｖｄ＝１４Ｖ の場合） 、８６（Ｖｄ＝１Ｖの場合） およびオン電流８７（Ｖｄ＝１４Ｖ の場合） 、８８（Ｖｄ＝１Ｖの場合） が確認される。ここで注目すべきは、オフ電流の挙動が明らかに図１２（Ａ）のオフ電流と異なる点である。
【０１３６】
即ち、図１２（Ａ）ではオフ電流８１、８２ともに比較的揃った特性を示している一方、図１２（Ｂ）では特にオフ電流８５のバラツキが激しいものとなっている。
【０１３７】
本発明者らの知見によれば、ＴＦＴの活性層中にニッケル等の触媒元素が残存すると偏析して電流のリークパスを形成する。そして、それを含む活性層でＴＦＴを構成した場合に上述の様なオフ電流のバラツキが発生すると考えている。
【０１３８】
図１２（Ｂ）に示すＴＦＴの電気特性はまさにその状態を示しており、活性層中の触媒元素によりオフ電流がばらついたものと考えられる。しかしながら、本発明を利用して活性層中の触媒元素をゲッタリングした場合、図１２（Ａ）に示す様にオフ電流のばらつきが明らかに防止されていることが判る。
【０１３９】
なお、図１２ではＮチャネル型ＴＦＴについてのみ説明したが、Ｐチャネル型ＴＦＴにおいても同様の結果が得られている。
【０１４０】
そこで、図１２（Ａ）および図１２（Ｂ）に示した電気特性を数値化したグラフを図１３（Ａ）、（Ｂ）に示す。なお、図１３（Ａ）に示すグラフはモビリティ値（電界効果移動度）の、図１３（Ｂ）に示すグラフはオフ電流値の正規確率分布を表しており、５４０個のＴＦＴについてのデータを集計してある。
【０１４１】
この様なグラフはＴＦＴ特性のバラツキを評価する上で有効である。例えば、図１３（Ｂ）を見ると、ゲッタリングありの場合は殆どのオフ電流値が数ｐＡ〜数十ｐＡ程度のバラツキ内に収まるのに対し、ゲッタリングなしの場合は数ｐＡ〜数ｎＡのバラツキが観察される。
【０１４２】
即ち、データ群を線と見なすと、その線が立っているほどバラツキが小さく、正規分布（ガウシアン分布）に従うと見なせる。逆に、その線が寝ているほどバラツキが大きく、正規分布からはずれていると見なせる。
【０１４３】
従って、図１３（Ｂ）ではゲッタリングありの場合には正規分布に従うが、ゲッタリングなしの場合には正規分布に従わないことが判る。即ち、ゲッタリングなしの場合、５４０個のＴＦＴのうち、約８０％（４３０個程度）は１０ｐＡ程度の値に収まるが、残りの約１１０個のＴＦＴは １〜２ 桁も大きなものとなってしまうことを示している。
【０１４４】
この様な結果は、上述の様な理由により結晶化を助長する触媒元素の偏析によるリークパスの形成が、ゲッタリング処理によって改善されたことを顕著に表していると考えられる。
【０１４５】
また、図１３（Ａ）に示すモビリティ値のデータ群では、明らかにゲッタリング処理を行った方がバラツキが小さいことが判る。なお、ゲッタリングの有無でモビリティ値の最大値は殆ど変わらないが、ゲッタリングなしの場合、極端にモビリティ値の小さいＴＦＴが存在する確率が高いことが判る。
【０１４６】
この事は、ゲッタリングなしの場合、ＴＦＴの活性層（特にチャネル形成領域）においてキャリアの移動を妨げる高いエネルギー障壁が存在することを示唆しているものと推測される。
【０１４７】
この事実について、本発明者らは次の様に考えている。通常、ポリシリコン膜等に含まれる結晶粒界では結晶粒同士の結合の整合性が悪く、高いエネルギー障壁を形成している。これがＴＦＴ動作時のキャリアの移動を妨げ、モビリティ値の低下に反映している。
【０１４８】
実施例１に示した工程の場合、意図的にニッケルの触媒作用を利用しているため、結晶性珪素膜の結晶粒界にはニッケルが偏析していると考えられる。そして、そこではシリコンの不対結合手とニッケルとが結合し、Ｓｉ−Ｎｉ−Ｓｉの如き形態でシリサイド化していると予想される。
【０１４９】
そこで本発明者らは、詳細なメカニズムは不明であるが、ニッケルを除去する過程において何らかの理由により結晶粒界のエネルギー障壁が低下すると考えている。例えば、上述の様にシリサイド化した状態でゲッタリング処理を行うと、ニッケルとシリコンとの結合が切れ、近接したシリコンの不対結合手同士で再結合する様なことが起こっているというモデルも考えうる。
【０１５０】
従って、図１３（Ａ）に示す結果を考慮すると、本発明のゲッタリング処理は単に不純物元素を除去する従来のゲッタリング処理とは異なり、触媒元素の除去と同時に結晶性半導体の結晶性、特に結晶粒界の整合性を改善する効果をもたらす点で全く新しい技術である。
【０１５１】
また、本発明者らは図１１（Ｅ）に示すＣＭＯＳ回路（インバータ回路）を奇数段直列に接続し、リングオシレータを試作した。試作したリングオシレータは図１４に示すその測定結果からも明らかな様に、電源電圧０〜１６Ｖで安定に動作し、１００ＭＨｚ近い動作周波数を実現した。また、本発明を利用したリングオシレータの方が高い動作周波数を得ることができた。
【０１５２】
以上の結果から、本発明がＴＦＴ特性や半導体回路の特性に対して何ら弊害をもたらさないことが確認できた。
【０１５３】
〔実施例４〕
本実施例では実施例３とは異なる構造のＴＦＴを作製する場合の例について説明する。具体的にはボトムゲイト型ＴＦＴの典型的な例である逆スタガ型ＴＦＴを作製する例を示す。
【０１５４】
図１５（Ａ）において、４１はガラス基板、４２は下地膜、４３は導電性材料でなるゲイト電極、４４はゲイト絶縁膜、４５は非晶質珪素膜、４６は実施例１と同様の手段で形成したニッケル含有層である。（図１５（Ａ））
【０１５５】
なお、後にファーネスアニールによって ５００〜７００ ℃の温度でゲッタリング工程が行われるので、その温度に耐えうる材料をゲイト電極４３として使用する必要がある。
【０１５６】
次に、結晶化のための加熱処理を行い、結晶性珪素膜４７を形成する。加熱処理の条件は実施例１に従えば良い。（図１５（Ｂ））
【０１５７】
次に、レジストマスク４８を設けてニッケルをゲッタリングするための元素（本実施例もリンを例にとる）を添加する。この工程よりゲッタリング領域４９、５０および被ゲッタリング領域５１が形成される。（図１５（Ｃ））
【０１５８】
次に、ゲッタリングのための加熱処理を行い、被ゲッタリング領域５１内のニッケルをゲッタリング領域４９、５０に矢印の方向に向かって移動させる。こうしてニッケル濃度の低減された結晶性珪素膜（被ゲッタリング領域）５２が得られる。（図１５（Ｄ））
【０１５９】
次に、ゲッタリング工程によって得られた被ゲッタリング領域５２をパターニングして活性層５３を形成する。そして、活性層５３上に窒化珪素膜をパターニングして形成されるチャネルストッパー（またはエッチングトッパーと呼ばれる）５４を設ける。（図１５（Ｅ））
【０１６０】
図１５（Ｅ）の状態が得られたら、Ｎ型を呈する結晶性珪素膜を形成してパターニングを施し、ソース領域５５およびドレイン領域５６とを形成する。さらに、ソース配線５７、ドレイン配線５８を形成する。そして、最後に全体の水素化を行って図１５（Ｆ）に示す逆スタガ型ＴＦＴが完成する。
【０１６１】
〔実施例５〕
実施例３で説明した様に、本発明はオフ電流のバラツキを低減するという大きな効果を有している。そのことは、ＴＦＴでもって液晶表示装置等の電気光学装置を形成する際に非常に価値のある効果である。
【０１６２】
従来、オフ電流のバラツキ対策としてマルチゲイト構造が提案されている。マルチゲイト構造とは電気的に短絡した複数のゲイト電極を１つの活性層上に配置し、実質的に複数のＴＦＴを直列に配列した様な構造のことである。
【０１６３】
そのため、どれか１つのＴＦＴでオフ電流が異常値を示しても他のＴＦＴが正常に動作すればその値で律速される。即ち、全体としてはオフ電流のバラツキを抑制することができる。なお、ゲイト本数を増やせばその分効果は高まるが、ＴＦＴが大型化するというデメリットがある。
【０１６４】
ところで、液晶表示装置の画像表示領域となる画素マトリクス回路ではできる限りオフ電流のバラツキをなくすことが望まれる。そのため、マルチゲイト構造が多く用いられている。その一方で、透過型液晶表示装置の画素マトリクス回路では高い開口率が要求される。
【０１６５】
従って、従来のマルチゲイト構造では開口率を高くするという要求を満足することは困難であった。
【０１６６】
しかしながら、本発明のＴＦＴは非常にオフ電流のバラツキが小さいため、シングルゲイト構造のＴＦＴでも十分に活用することができる。勿論、マルチゲイト構造においてゲイト本数を減らすのであっても良い。
【０１６７】
従って、本発明を利用することでＴＦＴサイズを小さくしてもオフ電流のバラツキの小さい電気特性が得られる。このことは、画素マトリクス回路の開口率を高くする上で非常に有効である。
【０１６８】
〔実施例６〕
本実施例では本発明を適用したＴＦＴを用いて電気光学装置を構成する場合の例を示す。なお、本実施例ではアクティブマトリクス型液晶表示装置に適用する例を示すが、他にもアクティブマトリクス型のＥＬ表示装置、ＥＣ表示装置等に用いることもできる。
【０１６９】、
図１６に示すのはアクティブマトリクス型液晶表示装置の断面を簡略化した図であり、ドライバー回路やロジック回路を構成する領域にはＣＭＯＳ回路を、画素マトリクス回路を構成する領域には画素ＴＦＴを示している。
【０１７０】
なお、実施例３でＣＭＯＳ回路の構造（ＴＦＴ構造）に関する説明を既に行ったので、本実施例では必要な箇所のみを説明することにする。
【０１７１】
まず、実施例３に示したＣＭＯＳ回路の作製工程に従って、図１６の左側のＣＭＯＳ回路を完成する。この時、画素ＴＦＴの構造はＣＭＯＳ回路を構成するＴＦＴと基本的には同一構造である。勿論、画素ＴＦＴのみマルチゲイト構造にしたり、ＬＤＤ領域の長さを変えたりすることもできるが、その場合は実施者が必要に応じて変更すれば良い。
【０１７２】
ＣＭＯＳ回路の上には有機性樹脂膜でなる層間絶縁膜６１が設けられ、その上にはブラックマスク６２が配置される。なお、本実施例ではブラックマスク６２を画素マトリクス回路の上方のみに設けているが、ＣＭＯＳ回路の上方に設ける構成としても良い。
【０１７３】
ブラックマスク６２上には再び層間絶縁膜６３が設けられ、コンタクトホールを設けて画素電極６４が配置される。画素電極６４は反射型表示装置の場合にはアルミニウム膜の如き反射膜を、透過型表示装置の場合にはＩＴＯの如き透明導電膜を用いれば良い。そして、最上層に配向膜６５を設けてアクティブマトリクス基板を構成する。アクティブマトリクス基板とはＴＦＴが配置された側の基板を指す。
【０１７４】
また、６６は対向基板、６７は透明導電膜でなる対向電極、６８は対向側の配向膜である。この様な構成の対向基板と上述のアクティブマトリクス基板との間に液晶層６９を挟持して図１６に示すアクティブマトリクス型液晶表示装置が構成される。
【０１７５】
また、アクティブマトリクス型液晶表示装置の外観を図１７に簡略化して示す。図１７において、７１はガラス基板、７２は下地膜、７３は画素マトリクス回路、７４はソースドレイバー回路、７５はゲイトドライバー回路、７６はロジック回路である。
【０１７６】
ロジック回路７６は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバー回路と呼ばれている回路と区別するためにそれ以外の回路を指している。
【０１７７】
〔実施例７〕
本実施例では、本発明を適用しうる半導体装置の一例として実施例６で示した様な電気光学装置を用いた応用製品について図１８を用いて説明する。本発明を利用した半導体装置としてはビデオカメラ、スチルカメラ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【０１７８】
図１８（Ａ）はモバイルコンピュータであり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本発明は表示装置２００５に適用することができる。
【０１７９】
図１８（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。本発明は表示装置２１０２に適用することができる。
【０１８０】
図１８（Ｃ）はカーナビゲーションシステムであり、本体２２０１、表示装置２２０２、操作スイッチ２２０３、アンテナ２２０４で構成される。本発明は表示装置２２０２に適用することができる。
【０１８１】
図１８（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５、アンテナ２３０６で構成される。本発明は表示装置２３０４に適用することができる。
【０１８２】
図１８（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６で構成される。本発明は表示装置２４０２に適用することができる。
【０１８３】
以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。
【０１８４】
【発明の効果】
本発明を用いることで結晶化を助長する触媒元素を利用して得た結晶性半導体膜中から触媒元素を効率的に除去または低減することができる。また、本発明のゲッタリング処理はガラスの耐熱温度（歪点）以下の温度で行われるので、従来の低温プロセスを踏襲することができる。
【０１８５】
また、本発明を用いて得られた結晶性半導体膜は触媒元素の効果により結晶性が非常に優れ、かつ、ゲッタリング処理によりその触媒元素が十分低い濃度にまで低減されている。そのため、半導体装置の活性層として利用した場合、優れた電気特性と高い信頼性とを備えた半導体装置を得ることができる。
【図面の簡単な説明】
【図１】Ｐ元素のドーズ量とニッケル濃度の関係を示す図。
【図２】ゲッタリング処理工程を説明するための図。
【図３】ゲッタリング処理の時間依存性を示す写真。
【図４】１６０×２００ μｍのパターンを示す写真の模式図。
【図５】ゲッタリング処理時間と偏析密度の関係を示す図。
【図６】ゲッタリング処理の温度依存性を示す写真。
【図７】ゲッタリング処理温度と偏析密度の関係を示す図。
【図８】ゲッタリング処理のドーズ条件依存性を示す写真。
【図９】ＰおよびＢによるゲッタリング効果を示す写真。
【図１０】ゲッタリング処理工程を説明するための図。
【図１１】ＴＦＴの作製工程を示す図。
【図１２】ＴＦＴの電気特性を説明するための図。
【図１３】ＴＦＴの電気特性を説明するための図。
【図１４】リングオシレータの測定結果を示す図。
【図１５】ＴＦＴの作製工程を示す図。
【図１６】液晶表示装置の断面構造を示す図。
【図１７】アクティブマトリクス基板の構成を示す図。
【図１８】本発明を利用しうる応用製品の一例を示す図。
【符号の説明】
２０１ ガラス基板
２０２ 下地膜
２０３ 非晶質珪素膜
２０４ ニッケル含有層
２０５ 結晶性珪素膜
２０６ 結晶性が改善された結晶性珪素膜
２０７ レジストマスク
２０８、２０９ Ｐ元素を添加した領域（ゲッタリング領域）
２１０ Ｐ元素を添加しない領域（被ゲッタリング領域）
２１１ ゲッタリング処理を施した結晶性珪素膜
２１２ 結晶性珪素膜でなる島状パターン
Claims (20)
- 絶縁表面を有する基板上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜に対して珪素を含む非晶質半導体の結晶化を助長する触媒元素を添加し、
第１の加熱処理により前記非晶質半導体膜を結晶化し、
前記結晶化された半導体膜の所定の領域に対して周期表の５Ｂ族に属する不純物元素を添加して、不純物添加領域を形成し、
第２の加熱処理により前記不純物元素添加領域に向けて、前記結晶化された半導体膜内の前記触媒元素を移動させ、
前記不純物元素添加領域を除去することを含むことを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜に対して珪素を含む非晶質半導体の結晶化を助長する触媒元素を選択的に添加し、
第１の加熱処理により前記非晶質半導体膜を結晶化し、
前記結晶化された半導体膜の所定の領域に対して周期表の５Ｂ族に属する不純物元素を添加して、不純物添加領域を形成し、
第２の加熱処理により前記不純物元素添加領域に向けて、前記結晶化された半導体膜内の前記触媒元素を移動させ、
前記不純物元素添加領域を除去することを含むことを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上に珪素を含む非晶質半導体膜を形成し、
所定の領域に開口部を設けたマスクを前記非晶質半導体膜上に形成し、
前記マスクを用いて、前記非晶質半導体膜に対して珪素を含む非晶質半導体の結晶化を助長する触媒元素を選択的に添加し、
前記マスクを残したまま、第１の加熱処理により前記非晶質半導体膜を結晶化し、
前記マスクを除去した後、前記結晶化された半導体膜の所定の領域に周期表の５Ｂ族に属する不純物元素を添加して、不純物添加領域を形成し、
第２の加熱処理により前記不純物元素添加領域に向けて、前記結晶化された半導体膜内の前記触媒元素を移動させ、
前記不純物元素添加領域を除去することを含むことを特徴とする半導体装置の作製方法。 - 請求項１ないし３のいずれか一において、前記第１の加熱処理により結晶化された半導体膜とは、結晶粒界を有する結晶性半導体膜であることを特徴とする半導体装置の作製方法。
- 請求項１ないし４のいずれか一において、前記第２の加熱処理は前記基板の歪点を超えない温度範囲で行われることを特徴とする半導体装置の作製方法。
- 請求項１ないし４のいずれか一において、前記第２の加熱処理は550 〜650 ℃の温度範囲で行われることを特徴とする半導体装置の作製方法。
- 絶縁表面を有する基板上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜に対して珪素を含む非晶質半導体の結晶化を助長する触媒元素を添加し、
第１の加熱処理により前記非晶質半導体膜を結晶化し、
前記結晶化された半導体膜に対してレーザー光または強光を照射した後に、前記結晶化された半導体膜の所定の領域に対して周期表の５Ｂ族に属する不純物元素を添加して、不純物添加領域を形成し、
第２の加熱処理により前記不純物元素添加領域に向けて、前記結晶化された半導体膜内の前記触媒元素を移動させ、
前記不純物元素添加領域を除去することを含むことを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜に対して珪素を含む非晶質半導体の結晶化を助長する触媒元素を選択的に添加し、
第１の加熱処理により前記非晶質半導体膜を結晶化し、
前記結晶化された半導体膜に対してレーザー光または強光を照射した後に、前記結晶化された半導体膜の所定の領域に対して周期表の５Ｂ族に属する不純物元素を添加して、不純物添加領域を形成し、
第２の加熱処理により前記不純物元素添加領域に向けて、前記結晶化された半導体膜内の前記触媒元素を移動させ、
前記不純物元素添加領域を除去することを含むことを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上に珪素を含む非晶質半導体膜を形成し、
所定の領域に開口部を設けたマスクを前記非晶質半導体膜上に形成し、
該マスクを用いて、前記非晶質半導体膜に対して珪素を含む非晶質半導体の結晶化を助長する触媒元素を選択的に添加し、
前記マスクを残したまま、第１の加熱処理により前記非晶質半導体膜を結晶化し、
前記マスクを除去し、
前記結晶化された半導体膜に対してレーザー光または強光を照射した後、前記結晶化された半導体膜の所定の領域に周期表の５Ｂ族に属する不純物元素を添加し、不純物添加領域を形成し、
第２の加熱処理により前記不純物元素添加領域に向けて、前記結晶化された半導体膜内の前記触媒元素を移動させ、
前記不純物元素添加領域を除去することを含むことを特徴とする半導体装置の作製方法。 - 請求項７ないし９のいずれか一において、前記第１の加熱により結晶化された半導体膜とは、結晶粒界を有する結晶性半導体膜であることを特徴とする半導体装置の作製方法。
- 請求項７ないし１０のいずれか一において、前記第２の加熱処理は前記基板の歪点を超えない温度範囲で行われることを特徴とする半導体装置の作製方法。
- 請求項７ないし１０のいずれか一において、前記第２の加熱処理は550 〜650 ℃の温度範囲で行われることを特徴とする半導体装置の作製方法。
- 請求項１ないし１２のいずれか一において、前記第１の加熱処理及び前記第２の加熱処理はファーネスアニールであることを特徴とする半導体装置の作製方法。
- 請求項１ないし１３のいずれか一において、前記基板とはガラス基板であることを特徴とする半導体装置の作製方法。
- 請求項１ないし１４のいずれか一において、前記珪素を含む非晶質半導体膜は、非晶質珪素膜であることを特徴とする半導体装置の作製方法。
- 請求項１ないし１４のいずれか一において、前記珪素を含む非晶質半導体膜は、非晶質のＳｉｘＧｅ１−ｘ（０＜ｘ＜１）膜であることを特徴とする半導体装置の作製方法。
- 請求項１ないし１６のいずれか一において、前記触媒元素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた元素が用いられることを特徴とする半導体装置の作製方法。
- 請求項１ないし１６のいずれか一において、前記触媒元素としてニッケルが用いられ、
ニッケルを含んだ溶液を塗布することにより、前記非晶質半導体膜にニッケルを添加することを特徴とする半導体装置の作製方法。 - 請求項１ないし１８のいずれか一において、前記周期表の５Ｂ族に属する不純物元素とは、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉから選ばれた元素が用いられることを特徴とする半導体装置の作製方法。
- 請求項１ないし１９のいずれか一において、当該半導体装置が、薄膜トランジスタを含むことを特徴とする半導体装置の作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09460797A JP3544280B2 (ja) | 1997-03-27 | 1997-03-27 | 半導体装置の作製方法 |
| US09/050,182 US6893503B1 (en) | 1997-03-27 | 1998-03-26 | Method of manufacturing a semiconductor device |
| KR1019980011579A KR100530677B1 (ko) | 1997-03-27 | 1998-03-27 | 반도체장치를제조하는방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09460797A JP3544280B2 (ja) | 1997-03-27 | 1997-03-27 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270363A JPH10270363A (ja) | 1998-10-09 |
| JP3544280B2 true JP3544280B2 (ja) | 2004-07-21 |
Family
ID=14114947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09460797A Expired - Fee Related JP3544280B2 (ja) | 1997-03-27 | 1997-03-27 | 半導体装置の作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6893503B1 (ja) |
| JP (1) | JP3544280B2 (ja) |
| KR (1) | KR100530677B1 (ja) |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW386238B (en) | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US7166500B2 (en) * | 1997-10-21 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2000003875A (ja) | 1998-06-12 | 2000-01-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6274887B1 (en) | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6489952B1 (en) | 1998-11-17 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type semiconductor display device |
| US8158980B2 (en) | 2001-04-19 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor |
| JP4202502B2 (ja) | 1998-12-28 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6891236B1 (en) | 1999-01-14 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6535535B1 (en) | 1999-02-12 | 2003-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method, laser irradiation apparatus, and semiconductor device |
| JP4954359B2 (ja) * | 1999-02-12 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW469484B (en) * | 1999-03-26 | 2001-12-21 | Semiconductor Energy Lab | A method for manufacturing an electrooptical device |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| EP2256808A2 (en) | 1999-04-30 | 2010-12-01 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method therof |
| JP4712156B2 (ja) * | 1999-05-10 | 2011-06-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6878968B1 (en) | 1999-05-10 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TW527735B (en) | 1999-06-04 | 2003-04-11 | Semiconductor Energy Lab | Electro-optical device |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| US7288420B1 (en) | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| TW556357B (en) | 1999-06-28 | 2003-10-01 | Semiconductor Energy Lab | Method of manufacturing an electro-optical device |
| TW512543B (en) | 1999-06-28 | 2002-12-01 | Semiconductor Energy Lab | Method of manufacturing an electro-optical device |
| JP4472073B2 (ja) | 1999-09-03 | 2010-06-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| TW516244B (en) | 1999-09-17 | 2003-01-01 | Semiconductor Energy Lab | EL display device and method for manufacturing the same |
| JP2001092413A (ja) | 1999-09-24 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置および電子装置 |
| TW468283B (en) | 1999-10-12 | 2001-12-11 | Semiconductor Energy Lab | EL display device and a method of manufacturing the same |
| US6384427B1 (en) | 1999-10-29 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| US6646287B1 (en) * | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
| US7232742B1 (en) | 1999-11-26 | 2007-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film |
| TW511298B (en) | 1999-12-15 | 2002-11-21 | Semiconductor Energy Lab | EL display device |
| US6821827B2 (en) | 1999-12-28 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7060153B2 (en) | 2000-01-17 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of manufacturing the same |
| TW494447B (en) | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW521303B (en) | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| US7217605B2 (en) | 2000-11-29 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and method of manufacturing a semiconductor device |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| US6809012B2 (en) | 2001-01-18 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor using laser annealing |
| SG114529A1 (en) | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US6830994B2 (en) | 2001-03-09 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a crystallized semiconductor film |
| US6809023B2 (en) | 2001-04-06 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film |
| JP4831885B2 (ja) | 2001-04-27 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6828584B2 (en) | 2001-05-18 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5127101B2 (ja) * | 2001-06-28 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4267266B2 (ja) * | 2001-07-10 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6737302B2 (en) | 2001-10-31 | 2004-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for field-effect transistor |
| JP2003163221A (ja) | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6853052B2 (en) | 2002-03-26 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a buffer layer against stress |
| JP4115158B2 (ja) | 2002-04-24 | 2008-07-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP4115252B2 (ja) | 2002-11-08 | 2008-07-09 | シャープ株式会社 | 半導体膜およびその製造方法ならびに半導体装置およびその製造方法 |
| JP4115283B2 (ja) * | 2003-01-07 | 2008-07-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP4489527B2 (ja) * | 2003-07-31 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 炭素繊維の作製方法 |
| KR101137797B1 (ko) | 2003-12-15 | 2012-04-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전 |
| US7271076B2 (en) * | 2003-12-19 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device |
| US7566010B2 (en) | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| CN100502018C (zh) * | 2004-02-06 | 2009-06-17 | 株式会社半导体能源研究所 | 薄膜集成电路的制造方法和元件基片 |
| KR100675636B1 (ko) * | 2004-05-31 | 2007-02-02 | 엘지.필립스 엘시디 주식회사 | Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치 |
| KR100721555B1 (ko) | 2004-08-13 | 2007-05-23 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| US7416928B2 (en) * | 2004-09-08 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| KR101336455B1 (ko) * | 2007-05-30 | 2013-12-04 | 연세대학교 산학협력단 | 결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법 |
| KR100875432B1 (ko) | 2007-05-31 | 2008-12-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
| KR100889626B1 (ko) * | 2007-08-22 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 |
| KR100889627B1 (ko) * | 2007-08-23 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치 |
| JP5292066B2 (ja) | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4954047B2 (ja) * | 2007-12-17 | 2012-06-13 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP4818288B2 (ja) * | 2008-02-12 | 2011-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100982310B1 (ko) | 2008-03-27 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100989136B1 (ko) * | 2008-04-11 | 2010-10-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101002666B1 (ko) * | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| WO2010105382A1 (en) * | 2009-03-17 | 2010-09-23 | Wuxi Suntech Power Co., Ltd. | Irradiating a plate using multiple co-located radiation sources |
| US8143078B2 (en) | 2009-12-23 | 2012-03-27 | Memc Electronic Materials, Inc. | Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing |
| US10431462B2 (en) * | 2017-02-15 | 2019-10-01 | Lam Research Corporation | Plasma assisted doping on germanium |
Family Cites Families (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109737A (ja) | 1991-10-18 | 1993-04-30 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| US5244819A (en) | 1991-10-22 | 1993-09-14 | Honeywell Inc. | Method to getter contamination in semiconductor devices |
| US5604360A (en) | 1992-12-04 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor |
| TW226478B (en) | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US5843225A (en) | 1993-02-03 | 1998-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| JPH06296023A (ja) | 1993-02-10 | 1994-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| JP3662263B2 (ja) | 1993-02-15 | 2005-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3562588B2 (ja) | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| EP1119053B1 (en) | 1993-02-15 | 2011-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating TFT semiconductor device |
| JP3107941B2 (ja) | 1993-03-05 | 2000-11-13 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよびその作製方法 |
| TW241377B (ja) | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| JP3193803B2 (ja) | 1993-03-12 | 2001-07-30 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| CN1542929B (zh) * | 1993-03-12 | 2012-05-30 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| US5569936A (en) | 1993-03-12 | 1996-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing crystallization catalyst |
| US5624851A (en) | 1993-03-12 | 1997-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized |
| US5501989A (en) * | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| JP3535205B2 (ja) | 1993-03-22 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US5481121A (en) | 1993-05-26 | 1996-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| KR100355938B1 (ko) | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| US5818076A (en) | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
| JPH06349735A (ja) | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3450376B2 (ja) | 1993-06-12 | 2003-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5488000A (en) | 1993-06-22 | 1996-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer |
| TW295703B (ja) | 1993-06-25 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
| US5895933A (en) | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| US5529937A (en) | 1993-07-27 | 1996-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating thin film transistor |
| US5492843A (en) | 1993-07-31 | 1996-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device and method of processing substrate |
| JP2975973B2 (ja) | 1993-08-10 | 1999-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2762215B2 (ja) | 1993-08-12 | 1998-06-04 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよび半導体装置の作製方法 |
| JP2814049B2 (ja) | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP3562590B2 (ja) | 1993-12-01 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| US5612250A (en) | 1993-12-01 | 1997-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device using a catalyst |
| US5869362A (en) | 1993-12-02 | 1999-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP2860869B2 (ja) | 1993-12-02 | 1999-02-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5654203A (en) | 1993-12-02 | 1997-08-05 | Semiconductor Energy Laboratory, Co., Ltd. | Method for manufacturing a thin film transistor using catalyst elements to promote crystallization |
| KR100319332B1 (ko) | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| JP3221473B2 (ja) | 1994-02-03 | 2001-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3378078B2 (ja) | 1994-02-23 | 2003-02-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3150840B2 (ja) | 1994-03-11 | 2001-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3090855B2 (ja) * | 1994-10-06 | 2000-09-25 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3195157B2 (ja) | 1994-03-28 | 2001-08-06 | シャープ株式会社 | 半導体装置の製造方法およびその製造装置 |
| JP3540012B2 (ja) | 1994-06-07 | 2004-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JPH07335906A (ja) | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| JP3067949B2 (ja) | 1994-06-15 | 2000-07-24 | シャープ株式会社 | 電子装置および液晶表示装置 |
| JP3072000B2 (ja) | 1994-06-23 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW273639B (en) | 1994-07-01 | 1996-04-01 | Handotai Energy Kenkyusho Kk | Method for producing semiconductor device |
| JP3107345B2 (ja) * | 1994-07-15 | 2000-11-06 | シャープ株式会社 | 半導体装置の製造方法 |
| TW403993B (en) | 1994-08-29 | 2000-09-01 | Semiconductor Energy Lab | Semiconductor circuit for electro-optical device and method of manufacturing the same |
| JP3442500B2 (ja) | 1994-08-31 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| US5712191A (en) | 1994-09-16 | 1998-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5915174A (en) | 1994-09-30 | 1999-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| JP3942651B2 (ja) | 1994-10-07 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5942768A (en) | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| JP3486240B2 (ja) | 1994-10-20 | 2004-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3535241B2 (ja) * | 1994-11-18 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 半導体デバイス及びその作製方法 |
| US5756364A (en) | 1994-11-29 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device using a catalyst |
| JP3573811B2 (ja) | 1994-12-19 | 2004-10-06 | 株式会社半導体エネルギー研究所 | 線状レーザー光の照射方法 |
| US5929464A (en) | 1995-01-20 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-optical device |
| JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3778456B2 (ja) | 1995-02-21 | 2006-05-24 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型薄膜半導体装置の作製方法 |
| JP3675886B2 (ja) | 1995-03-17 | 2005-07-27 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイスの作製方法 |
| TW447144B (en) * | 1995-03-27 | 2001-07-21 | Semiconductor Energy Lab | Semiconductor device and a method of manufacturing the same |
| KR100265179B1 (ko) | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
| JP3539821B2 (ja) | 1995-03-27 | 2004-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3499327B2 (ja) | 1995-03-27 | 2004-02-23 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP3394646B2 (ja) | 1995-03-27 | 2003-04-07 | 株式会社半導体エネルギー研究所 | 薄膜太陽電池及び薄膜太陽電池の作製方法 |
| JP4056571B2 (ja) | 1995-08-02 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW319912B (ja) | 1995-12-15 | 1997-11-11 | Handotai Energy Kenkyusho Kk | |
| US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6287900B1 (en) | 1996-08-13 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device with catalyst addition and removal |
| US6355509B1 (en) | 1997-01-28 | 2002-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication |
-
1997
- 1997-03-27 JP JP09460797A patent/JP3544280B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-26 US US09/050,182 patent/US6893503B1/en not_active Expired - Fee Related
- 1998-03-27 KR KR1019980011579A patent/KR100530677B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980081004A (ko) | 1998-11-25 |
| KR100530677B1 (ko) | 2006-02-28 |
| US6893503B1 (en) | 2005-05-17 |
| JPH10270363A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3544280B2 (ja) | 半導体装置の作製方法 | |
| JP3032801B2 (ja) | 半導体装置の作製方法 | |
| JP3939399B2 (ja) | 半導体装置の作製方法 | |
| US6323072B1 (en) | Method for forming semiconductor thin film | |
| US6670225B2 (en) | Method of manufacturing a semiconductor device | |
| KR0184615B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3974229B2 (ja) | 半導体装置の作製方法 | |
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| KR100538893B1 (ko) | 반도체디바이스제조방법 | |
| US5804473A (en) | Thin film semiconductor device having a polycrystal active region and a fabrication process thereof | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| US5894137A (en) | Semiconductor device with an active layer having a plurality of columnar crystals | |
| JP4376331B2 (ja) | 半導体装置の作製方法 | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| KR20030084738A (ko) | 반도체 장치 및 그 제조방법 | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| JP3768260B2 (ja) | トランスファゲイト回路 | |
| JP2000114173A (ja) | 半導体装置の作製方法 | |
| JP2000114172A (ja) | 半導体装置の作製方法 | |
| JP3765936B2 (ja) | 半導体装置の作製方法 | |
| JP2000114526A (ja) | 半導体装置及びその作製方法 | |
| JP3696710B2 (ja) | 半導体装置の作製方法 | |
| JP2004179330A (ja) | 半導体装置およびその作製方法 | |
| KR101088449B1 (ko) | 금속 촉매를 이용한 폴리 게이트 전극을 구비하는 반도체 소자 및 그 제조방법 | |
| JPH10214786A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |