JP2622183B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP2622183B2 JP2622183B2 JP9096390A JP9096390A JP2622183B2 JP 2622183 B2 JP2622183 B2 JP 2622183B2 JP 9096390 A JP9096390 A JP 9096390A JP 9096390 A JP9096390 A JP 9096390A JP 2622183 B2 JP2622183 B2 JP 2622183B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- insulating film
- active matrix
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、薄膜トランジスタ（以下では「TFT」と称
す）等のスイッチング素子を有し、液晶等を表示媒体と
して用いたアクティブマトリクス表示装置に関する。
す）等のスイッチング素子を有し、液晶等を表示媒体と
して用いたアクティブマトリクス表示装置に関する。
（従来の技術） 近年、液晶等を表示媒体として用いたアクティブマト
リクス表示装置が、活発に研究されている。中でも液晶
を用いたアクティブマトリクス型の液晶ディスプレイ
（以下では「LCD」と称す）は、平面ディスプレイとし
て研究され、その成果も着実に上がってきている。現在
のマクティブマトリクス型のLCDの研究開発には二つの
流れがある。一つはいわゆる壁掛けテレビの実現を目指
した、表示画面の大面積化である。他の一つの表示画面
の高精細化である。特に、小型で高精細の表示を行うア
クティブマトリクス型のLCDには、ビデオカメラ用のカ
ラービューファインダとして大きな需要が期待されてい
る。
リクス表示装置が、活発に研究されている。中でも液晶
を用いたアクティブマトリクス型の液晶ディスプレイ
（以下では「LCD」と称す）は、平面ディスプレイとし
て研究され、その成果も着実に上がってきている。現在
のマクティブマトリクス型のLCDの研究開発には二つの
流れがある。一つはいわゆる壁掛けテレビの実現を目指
した、表示画面の大面積化である。他の一つの表示画面
の高精細化である。特に、小型で高精細の表示を行うア
クティブマトリクス型のLCDには、ビデオカメラ用のカ
ラービューファインダとして大きな需要が期待されてい
る。
アクティブマトリクス型のLCDには、TFTアレイ部を駆
動するためのICチップが実装される。しかし、小型で高
精細な表示を行うアクティブマトリクス型のLCDでは、
接続端子間の距離が非常に小さくなり、実装が困難とな
る。この点を解決するため、小型高精細のアクティブマ
トリクス型のLCDでは、TFTアレイが形成された基板上に
駆動回路が形成される。
動するためのICチップが実装される。しかし、小型で高
精細な表示を行うアクティブマトリクス型のLCDでは、
接続端子間の距離が非常に小さくなり、実装が困難とな
る。この点を解決するため、小型高精細のアクティブマ
トリクス型のLCDでは、TFTアレイが形成された基板上に
駆動回路が形成される。
駆動回路とTFTアレイとを同一基板上に形成したアク
ティブマトリクス表示装置の基本的構造の模式図を、第
４図に示す。この表示装置では基板50上に、ゲート駆動
回路54、ソース駆動回路55、及びTFTアレイ部53が形成
されている。TFTアレイ部53には、ゲート駆動回路54か
ら延びる多数の並行するゲートバス配線51が配設されて
いる。ソース駆動回路55からは多数のソースバス配線52
が、ゲートバス配線51に直交して配設されている。更
に、ソースバス配線52に並行して、付加容量共通配線59
が配設されている。
ティブマトリクス表示装置の基本的構造の模式図を、第
４図に示す。この表示装置では基板50上に、ゲート駆動
回路54、ソース駆動回路55、及びTFTアレイ部53が形成
されている。TFTアレイ部53には、ゲート駆動回路54か
ら延びる多数の並行するゲートバス配線51が配設されて
いる。ソース駆動回路55からは多数のソースバス配線52
が、ゲートバス配線51に直交して配設されている。更
に、ソースバス配線52に並行して、付加容量共通配線59
が配設されている。
ソースバス配線52と、ゲートバス配線51、51と、付加
容量共通配線59とに囲まれた矩形の領域には、TFT56、
絵素57、及び付加容量58が設けられている。TFT56のゲ
ート電極はゲートバス配線51に接続され、ソース電極は
ソースバス配線52に接続されている。TFT56のドレイン
電極に接続された絵素電極と対向基板上の対向電極との
間に液晶が封入され、絵素57が構成されている。また、
TFT56と付加容量共通配線59との間に付加容量58が形成
されている。付加容量共通配線59は、対向電極と同じ電
位の電極に接続されている。
容量共通配線59とに囲まれた矩形の領域には、TFT56、
絵素57、及び付加容量58が設けられている。TFT56のゲ
ート電極はゲートバス配線51に接続され、ソース電極は
ソースバス配線52に接続されている。TFT56のドレイン
電極に接続された絵素電極と対向基板上の対向電極との
間に液晶が封入され、絵素57が構成されている。また、
TFT56と付加容量共通配線59との間に付加容量58が形成
されている。付加容量共通配線59は、対向電極と同じ電
位の電極に接続されている。
この表示装置ではゲート駆動回路54からの信号によっ
て、ゲートバス配線51上に接続されているTFT56がオン
状態となる。一方、ソース駆動回路55からソースバス配
線52を通じて絵素57に映像信号が送られる。この映像信
号はTFT56がオフ状態となった後も、絵素を構成する絵
素電極及び対向電極の間に保持される。ところが、小型
で高精細なアクティブマトリクル型LCDでは絵素の面積
は非常に小さくなるので、絵素電極及び対向電極との間
で形成されるコンデンサの容量が小さくなる。従って、
映像信号を必要な時間保持することができなくなるとい
う問題点が生じる。一方、絵素電極の電位に対するバス
配線の電域の変動が大きくなるという問題も生じる。そ
こで、絵素電極と対向電極との間のコンデンサの容量不
足を補うために、各絵素57に並列に付加容量58が設けら
れているのである。付加容量58の一方の電極はTFT56の
ドレイン電極に接続されている。付加容量58のもう一方
の電極は対向電極と同じ電位でなければならない。その
ため、この電極は付加容量共通配線59を介して対向電極
と同じ電位の電極に接続されている。
て、ゲートバス配線51上に接続されているTFT56がオン
状態となる。一方、ソース駆動回路55からソースバス配
線52を通じて絵素57に映像信号が送られる。この映像信
号はTFT56がオフ状態となった後も、絵素を構成する絵
素電極及び対向電極の間に保持される。ところが、小型
で高精細なアクティブマトリクル型LCDでは絵素の面積
は非常に小さくなるので、絵素電極及び対向電極との間
で形成されるコンデンサの容量が小さくなる。従って、
映像信号を必要な時間保持することができなくなるとい
う問題点が生じる。一方、絵素電極の電位に対するバス
配線の電域の変動が大きくなるという問題も生じる。そ
こで、絵素電極と対向電極との間のコンデンサの容量不
足を補うために、各絵素57に並列に付加容量58が設けら
れているのである。付加容量58の一方の電極はTFT56の
ドレイン電極に接続されている。付加容量58のもう一方
の電極は対向電極と同じ電位でなければならない。その
ため、この電極は付加容量共通配線59を介して対向電極
と同じ電位の電極に接続されている。
このような駆動回路一体型の多くのアクティブマトリ
クス表示装置では、TFTの半導体層として多結晶シリコ
ンが用いられている。その理由は、電子及びホールの移
動度が大きいこと、ｎ型及びｐ型のTFTが作製し得るの
でCMOSの構成が可能であること等である。
クス表示装置では、TFTの半導体層として多結晶シリコ
ンが用いられている。その理由は、電子及びホールの移
動度が大きいこと、ｎ型及びｐ型のTFTが作製し得るの
でCMOSの構成が可能であること等である。
（発明が解決しようとする課題） このような駆動回路一体型のアクティブマトリクス型
のLCDでは付加容量が設けられているので、絵素電極の
表示に寄与する部分の面積が小さくなり、表示画面の開
口率が低下するという問題点がある。このような開口率
の低下を防止し、同時に信号遅延の生じない付加容量共
通配線構造としたアクティブマトリクス表示装置が、特
願平１−304402号に開示されている。
のLCDでは付加容量が設けられているので、絵素電極の
表示に寄与する部分の面積が小さくなり、表示画面の開
口率が低下するという問題点がある。このような開口率
の低下を防止し、同時に信号遅延の生じない付加容量共
通配線構造としたアクティブマトリクス表示装置が、特
願平１−304402号に開示されている。
第５図に上記表示装置に用いられるTFTアレイの部分
平面図を示す。第６図に第５図のVI−VI線に沿った断面
図を示す。第５図及び第６図を参照しながら、この表示
装置を製造工程に従って説明する。前述のガラス基板11
上の全面に、後に半導体層12及び容量用下部電極５とな
る多結晶シリコン薄膜がCVD法、スパッタリング法等に
よって形成される。多結晶シリコン薄膜のパターニング
を行い、半導体層12及び容量用下部電極５が形成され
る。次に、CVD法、この多結晶シリコン薄膜上面の熱酸
化等により、ゲート絶縁膜13が形成される。次に、容量
用下部電極５の部分にイオン注入法によってドーピング
を行い、低抵抗の容量用下部電極５が得られる。
平面図を示す。第６図に第５図のVI−VI線に沿った断面
図を示す。第５図及び第６図を参照しながら、この表示
装置を製造工程に従って説明する。前述のガラス基板11
上の全面に、後に半導体層12及び容量用下部電極５とな
る多結晶シリコン薄膜がCVD法、スパッタリング法等に
よって形成される。多結晶シリコン薄膜のパターニング
を行い、半導体層12及び容量用下部電極５が形成され
る。次に、CVD法、この多結晶シリコン薄膜上面の熱酸
化等により、ゲート絶縁膜13が形成される。次に、容量
用下部電極５の部分にイオン注入法によってドーピング
を行い、低抵抗の容量用下部電極５が得られる。
次に、n+又はp+型の多結晶シリコンによってゲートバ
ス配線１、ゲート電極3a及び3b、並びに容量用上部電極
６が形成される。容量用上部電極６と前述の容量用下部
電極５との間で、付加容量27が形成される。このゲート
電極3a及び3bをマスクとし、且つ、フォトリソグラフィ
法によって形成されたレジストをマスクとして、半導体
層12のゲート電極3a及び3bの下方以外の部分にイオン注
入が行なわれる。これにより、TFTのソース・ドレイン
領域が自己整合的に形成される。
ス配線１、ゲート電極3a及び3b、並びに容量用上部電極
６が形成される。容量用上部電極６と前述の容量用下部
電極５との間で、付加容量27が形成される。このゲート
電極3a及び3bをマスクとし、且つ、フォトリソグラフィ
法によって形成されたレジストをマスクとして、半導体
層12のゲート電極3a及び3bの下方以外の部分にイオン注
入が行なわれる。これにより、TFTのソース・ドレイン
領域が自己整合的に形成される。
この基板上の全面に絶縁層14が形成される。次に、第
５図に示すように３つのコンタクトホール7a、7b及び7c
が形成される。コンタクトホール7a及び7bは、絶縁層14
及び前述のゲート絶縁膜13を貫いて、半導体層12及び容
量用下部電極５上にそれぞれ形成される。コンタクトホ
ール7cは、絶縁層14を貫いて容量用上部電極６の端部の
上に形成される。
５図に示すように３つのコンタクトホール7a、7b及び7c
が形成される。コンタクトホール7a及び7bは、絶縁層14
及び前述のゲート絶縁膜13を貫いて、半導体層12及び容
量用下部電極５上にそれぞれ形成される。コンタクトホ
ール7cは、絶縁層14を貫いて容量用上部電極６の端部の
上に形成される。
次に、ソースバス配線２及び付加容量共通配線８が、
A1金属等の低抵抗の金属を用いて同時に形成される。第
５図に示すように、ソースバス配線２はコンタクトホー
ル7a上で幅が広くなった形状に形成されている。また、
付加容量共通配線８はコンタクトホール7c上で幅が広く
なった形状に形成されている。従って、ソースバス配線
２はコンタクトホール7aを介して半導体層12に接続さ
れ、付加容量共通配線８はコンタクトホール7cを介して
容量用上部電極６に接続されることになる。付加容量共
通配線８は表示装置として完成した後には、対向基板上
の対向電極と同じ電位の電極に接続される。
A1金属等の低抵抗の金属を用いて同時に形成される。第
５図に示すように、ソースバス配線２はコンタクトホー
ル7a上で幅が広くなった形状に形成されている。また、
付加容量共通配線８はコンタクトホール7c上で幅が広く
なった形状に形成されている。従って、ソースバス配線
２はコンタクトホール7aを介して半導体層12に接続さ
れ、付加容量共通配線８はコンタクトホール7cを介して
容量用上部電極６に接続されることになる。付加容量共
通配線８は表示装置として完成した後には、対向基板上
の対向電極と同じ電位の電極に接続される。
更に、ITOから成る得素電極４がパターン形成され
る。第５図に示すように、絵素電極４の一部はコンタク
トホール7b上に延びている。従って、絵素電極４はコン
タクトホール7bを介して半導体層12に接続される。さら
にこの基板の全面に保護膜15が形成される。
る。第５図に示すように、絵素電極４の一部はコンタク
トホール7b上に延びている。従って、絵素電極４はコン
タクトホール7bを介して半導体層12に接続される。さら
にこの基板の全面に保護膜15が形成される。
このアクティブマトリクス表示装置の付加容量27は、
容量用上部電極６と容量用下部電極５との間に、薄いゲ
ート絶縁膜13を有しているので、付加容量27の単位面積
当りの容量を大きくすることができる。従って、表示画
面上に占める付加容量27の面積を小さくすることがで
き、表示画面の開口率の低下を防止することができる。
容量用上部電極６と容量用下部電極５との間に、薄いゲ
ート絶縁膜13を有しているので、付加容量27の単位面積
当りの容量を大きくすることができる。従って、表示画
面上に占める付加容量27の面積を小さくすることがで
き、表示画面の開口率の低下を防止することができる。
表示画面の高精細化が更に進むと、絵素電極を更に小
さくすることが必要となる。ところが、ある程度以上絵
素電極の面積が小さくなると、絵素電極の大きさに比例
して、ゲートバス配線１及びソースバス配線２の幅、TF
T25a、25bの大きさ等を小さくすることができなくな
る。従って、表示画面の開口部が小さくなり、表示画面
が暗くなるという問題が生じる。
さくすることが必要となる。ところが、ある程度以上絵
素電極の面積が小さくなると、絵素電極の大きさに比例
して、ゲートバス配線１及びソースバス配線２の幅、TF
T25a、25bの大きさ等を小さくすることができなくな
る。従って、表示画面の開口部が小さくなり、表示画面
が暗くなるという問題が生じる。
アクティブマトリクス表示装置の画面の明るさは、ア
クティブマトリクス基板上での絵素電極４の面積に単純
に比例するものではない。絵素電極４上の液晶層には表
示に対応した電界が存在し、液晶分子はこの電界に従っ
て配向している。しかし、絵素電極４上以外の部分の液
晶層には電界が加えられないため、液晶分子の配向が乱
れている。アクティブマトリクス型のLCDに最もよく用
いられているツイスティッドネマティックモードでは、
通常、白を表示した場合に複屈折の影響が小さいノーマ
リホワイト方式が用いられている。このノーマリホワイ
ト方式に於いては、絵素電極４上以外の電界の加えられ
ない部分では白表示となる。そのため、コントラスト比
が低下することとなる。コントラスト比の低下を防ぐた
め、対向基板上の絵素電極に対向する部分以外の部分に
は、遮光膜がしばしば形成される。遮光膜を形成すれば
上述のコントラスト比の低下を防止することができる。
ところが、対向基板とアクティブマトリクス基板との貼
り合わせの誤差を考慮して、遮光膜は絵素電極の周縁部
に重畳されるように形成される。このような重畳部によ
っても開口率が低下し、表示画面が暗くなる。
クティブマトリクス基板上での絵素電極４の面積に単純
に比例するものではない。絵素電極４上の液晶層には表
示に対応した電界が存在し、液晶分子はこの電界に従っ
て配向している。しかし、絵素電極４上以外の部分の液
晶層には電界が加えられないため、液晶分子の配向が乱
れている。アクティブマトリクス型のLCDに最もよく用
いられているツイスティッドネマティックモードでは、
通常、白を表示した場合に複屈折の影響が小さいノーマ
リホワイト方式が用いられている。このノーマリホワイ
ト方式に於いては、絵素電極４上以外の電界の加えられ
ない部分では白表示となる。そのため、コントラスト比
が低下することとなる。コントラスト比の低下を防ぐた
め、対向基板上の絵素電極に対向する部分以外の部分に
は、遮光膜がしばしば形成される。遮光膜を形成すれば
上述のコントラスト比の低下を防止することができる。
ところが、対向基板とアクティブマトリクス基板との貼
り合わせの誤差を考慮して、遮光膜は絵素電極の周縁部
に重畳されるように形成される。このような重畳部によ
っても開口率が低下し、表示画面が暗くなる。
このように、小型高精細のアクティブマトリクス表示
装置に於いては、開口率の低下による表示特性の低下が
問題とされている。また、遮光膜の占める面積が大きい
表示装置を投影型ディスプレイとして用いると、画像に
遮光膜の黒い部分が現れるという問題点もある。
装置に於いては、開口率の低下による表示特性の低下が
問題とされている。また、遮光膜の占める面積が大きい
表示装置を投影型ディスプレイとして用いると、画像に
遮光膜の黒い部分が現れるという問題点もある。
本発明はこのような問題点を解決するものであり、本
発明の目的は、大きな面積の絵素電極を有し、開口率が
大きく、しかも高精細な表示画面を有するアクティブマ
トリクス表示装置を提供することである。
発明の目的は、大きな面積の絵素電極を有し、開口率が
大きく、しかも高精細な表示画面を有するアクティブマ
トリクス表示装置を提供することである。
（課題を解決するための手段） 本発明のアクティブマトリクス表示装置は、一対の絶
縁性基板と、該一対の基板の何れか一方の基板内面にマ
トリクス状に配列された絵素電極と、該絵素電極間に配
線され映像信号を供給する信号線と、該絵素電極の電荷
を保持するための付加容量と、該付加容量の一方の電極
に接続された付加容量共通配線とを備えたアクティブマ
トリクス表示装置であって、該一方の絶縁性基板上に半
導体層及び容量用下部電極が一体形成され、該半導体層
及び容量用下部電極を覆ってゲート絶縁膜が形成され、
該ゲート絶縁膜上にゲート電極及び該ゲート電極と同一
の材料からなる容量用上部電極が夫々形成され、該ゲー
ト電極及び該容量用上部電極を覆って絶縁層が形成さ
れ、該絶縁層上にコンタクトホールを介して該半導体層
に接続されるソース配線及び該ソース配線と同一の材料
からなりコンタクトホールを介して該容量用上部電極に
接続される付加容量共通配線が夫々形成され、該ソース
配線及び該付加容量共通配線を覆って層間絶縁膜がゲー
ト絶縁膜よりも厚い膜厚で形成され、該層間絶縁膜上に
はコンタクトホールを介して該半導体層に接続される絵
素電極が該ソース配線及び該付加容量共通配線の一部に
重畳されて形成されていることを特徴としており、その
ことによって上記目的が達成される。
縁性基板と、該一対の基板の何れか一方の基板内面にマ
トリクス状に配列された絵素電極と、該絵素電極間に配
線され映像信号を供給する信号線と、該絵素電極の電荷
を保持するための付加容量と、該付加容量の一方の電極
に接続された付加容量共通配線とを備えたアクティブマ
トリクス表示装置であって、該一方の絶縁性基板上に半
導体層及び容量用下部電極が一体形成され、該半導体層
及び容量用下部電極を覆ってゲート絶縁膜が形成され、
該ゲート絶縁膜上にゲート電極及び該ゲート電極と同一
の材料からなる容量用上部電極が夫々形成され、該ゲー
ト電極及び該容量用上部電極を覆って絶縁層が形成さ
れ、該絶縁層上にコンタクトホールを介して該半導体層
に接続されるソース配線及び該ソース配線と同一の材料
からなりコンタクトホールを介して該容量用上部電極に
接続される付加容量共通配線が夫々形成され、該ソース
配線及び該付加容量共通配線を覆って層間絶縁膜がゲー
ト絶縁膜よりも厚い膜厚で形成され、該層間絶縁膜上に
はコンタクトホールを介して該半導体層に接続される絵
素電極が該ソース配線及び該付加容量共通配線の一部に
重畳されて形成されていることを特徴としており、その
ことによって上記目的が達成される。
（作用） 従来のアクティブマトリクス表示装置では、信号線又
は付加容量共通配線と絵素電極との間には、絶縁膜が設
けられていないので、信号線又は付加容量共通配線と絵
素電極とは重ならないように形成される必要がある。本
発明のアクティブマトリクス表示装置では、信号線又は
付加容量共通配線上の全面に層間絶縁膜が形成され、更
に層間絶縁膜上に絵素電極が形成されているので、絵素
電極の形成に際して、パターニングの誤差を考慮する必
要がない。従って、絵素電極の面積を大きくすることが
でき、開口率の向上を図ることができる。また、信号線
及び絵素電極の間隙からの光の漏れ、又は付加容量共通
配線及び絵素電極の間隙からの光の漏れが防止されるの
で、これらの間隙に重畳して遮光膜を設ける必要がな
く、そのことによっても開口率の向上を図ることができ
る。
は付加容量共通配線と絵素電極との間には、絶縁膜が設
けられていないので、信号線又は付加容量共通配線と絵
素電極とは重ならないように形成される必要がある。本
発明のアクティブマトリクス表示装置では、信号線又は
付加容量共通配線上の全面に層間絶縁膜が形成され、更
に層間絶縁膜上に絵素電極が形成されているので、絵素
電極の形成に際して、パターニングの誤差を考慮する必
要がない。従って、絵素電極の面積を大きくすることが
でき、開口率の向上を図ることができる。また、信号線
及び絵素電極の間隙からの光の漏れ、又は付加容量共通
配線及び絵素電極の間隙からの光の漏れが防止されるの
で、これらの間隙に重畳して遮光膜を設ける必要がな
く、そのことによっても開口率の向上を図ることができ
る。
（実施例） 本発明を実施例について以下に説明する。
第１図に本発明のアクティブマトリクス表示装置のTF
Tアレイ部22の部分平面図を示す。第２図及び第３図
に、第１図のII−II線及びIII−III線に沿った断面図を
それぞれ示す。第１図、第２図及び第３図を参照しなが
ら、本実施例を製造工程に従って説明する。ガラス、石
英等の透明絶縁性基板11上の全面に、後に半導体層12及
び容量用下部電極５となる多結晶シリコン薄膜をCVD法
によって形成した。本実施例の表示装置にはスタガ型の
TFTが用いられる。次に、CVD法、スパッタリング法、又
はこの多結晶シリコン薄膜上面の熱酸化により、後にゲ
ート絶縁膜13となる絶縁膜を形成した。ゲート絶縁膜13
の厚さは100nmである。次に、上記多結晶シリコン薄膜
及び絶縁膜のパターニングを行い、半導体層12及び容量
用下部電極５を第１図に示す形状で形成した。上述のゲ
ート絶縁膜13の形成を半導体層12及び容量用下部電極５
のパターン形成の後に行ってもよい。また、絶縁膜の形
成前に、多結晶シリコン薄膜の結晶性を高めるため、レ
ーザアニール、窒素雰囲気中でのアニール等の処理を行
うことも可能である。次に、容量用下部電極５の部分に
イオン注入を行い、低抵抗の容量用下部電極５を得た。
Tアレイ部22の部分平面図を示す。第２図及び第３図
に、第１図のII−II線及びIII−III線に沿った断面図を
それぞれ示す。第１図、第２図及び第３図を参照しなが
ら、本実施例を製造工程に従って説明する。ガラス、石
英等の透明絶縁性基板11上の全面に、後に半導体層12及
び容量用下部電極５となる多結晶シリコン薄膜をCVD法
によって形成した。本実施例の表示装置にはスタガ型の
TFTが用いられる。次に、CVD法、スパッタリング法、又
はこの多結晶シリコン薄膜上面の熱酸化により、後にゲ
ート絶縁膜13となる絶縁膜を形成した。ゲート絶縁膜13
の厚さは100nmである。次に、上記多結晶シリコン薄膜
及び絶縁膜のパターニングを行い、半導体層12及び容量
用下部電極５を第１図に示す形状で形成した。上述のゲ
ート絶縁膜13の形成を半導体層12及び容量用下部電極５
のパターン形成の後に行ってもよい。また、絶縁膜の形
成前に、多結晶シリコン薄膜の結晶性を高めるため、レ
ーザアニール、窒素雰囲気中でのアニール等の処理を行
うことも可能である。次に、容量用下部電極５の部分に
イオン注入を行い、低抵抗の容量用下部電極５を得た。
次に、後にゲートバス配線１、ゲート電極3a及び3b、
並びに容量用上部電極６となる多結晶シリコン薄膜をCV
D法によって形成し、ドーピングを行った。これによ
り、低抵抗の多結晶シリコン薄膜が得られた。その後、
低抵抗多結晶シリコン薄膜のパターニングによって、第
１図に示す形状のゲートバス配線１、２のゲート電極3a
及び3b、並びに容量用上部電極６を形成した。容量用上
部電極６と前述の容量用下部電極５との間で、付加容量
27が形成される。このゲート電極3a及び3bをマスクと
し、且つ、フォトリソグラフィ法によって形成されたレ
ジストをマスクとして、ゲート電極3a及び3bの下方以外
の半導体層12の部分にイオン注入を行った。これによ
り、TFT25a及び25bのソース・ドレイン領域が形成され
る。
並びに容量用上部電極６となる多結晶シリコン薄膜をCV
D法によって形成し、ドーピングを行った。これによ
り、低抵抗の多結晶シリコン薄膜が得られた。その後、
低抵抗多結晶シリコン薄膜のパターニングによって、第
１図に示す形状のゲートバス配線１、２のゲート電極3a
及び3b、並びに容量用上部電極６を形成した。容量用上
部電極６と前述の容量用下部電極５との間で、付加容量
27が形成される。このゲート電極3a及び3bをマスクと
し、且つ、フォトリソグラフィ法によって形成されたレ
ジストをマスクとして、ゲート電極3a及び3bの下方以外
の半導体層12の部分にイオン注入を行った。これによ
り、TFT25a及び25bのソース・ドレイン領域が形成され
る。
この基板上の全面に、シリコン酸化膜又はシリコン窒
化膜をCVD法によって700nmの厚さに堆積させて絶縁層14
を形成した。次に、第１図に示すように２つのコンタク
トホール7a及び7cを形成した。絶縁層14として不純物を
トープしたシリコン酸化膜を用いると、この不純物ドー
プシリコン酸化膜の軟化点が低いので、約1000℃に加熱
することにより、絶縁層14の上面を平坦にすることがで
きる。絶縁層14の上面が平坦であると、その上に形成さ
れる金属配線の断線を防止することができる。第２図に
示すように、コンタクトホール7aは絶縁層14及び前述の
ゲート絶縁膜13を貫いて、半導体層12上に形成されてい
る。コンタクトホール7cは、絶縁層14を貫いて容量用上
部電極６の端部の上に形成されている。
化膜をCVD法によって700nmの厚さに堆積させて絶縁層14
を形成した。次に、第１図に示すように２つのコンタク
トホール7a及び7cを形成した。絶縁層14として不純物を
トープしたシリコン酸化膜を用いると、この不純物ドー
プシリコン酸化膜の軟化点が低いので、約1000℃に加熱
することにより、絶縁層14の上面を平坦にすることがで
きる。絶縁層14の上面が平坦であると、その上に形成さ
れる金属配線の断線を防止することができる。第２図に
示すように、コンタクトホール7aは絶縁層14及び前述の
ゲート絶縁膜13を貫いて、半導体層12上に形成されてい
る。コンタクトホール7cは、絶縁層14を貫いて容量用上
部電極６の端部の上に形成されている。
次に、信号線として機能するソースバス配線２と、付
加容量共通配線８とを、A1金属等の低抵抗の金属を用い
て同時に形成した。第１図に示すように、ソースバス配
線２はコンタクトホール7a上を通り、コンタクトホール
7a上で幅が広くなった形状に形成されている。また、付
加容量共通配線８はコンタクトホール7c上を通り、コン
タクトホール7c上で幅が広くなった形状に形成されてい
る。従って、ソースバス配線２はコンタクトホール7aを
介して半導体層12に接続されることになる。付加容量共
通配線８はコンタクトホール7cを介して容量用上部電極
６に接続されることになる。付加容量共通配線８は表示
装置として完成した後には、対向基板上の対向電極と同
じ電位の電極に接続される。
加容量共通配線８とを、A1金属等の低抵抗の金属を用い
て同時に形成した。第１図に示すように、ソースバス配
線２はコンタクトホール7a上を通り、コンタクトホール
7a上で幅が広くなった形状に形成されている。また、付
加容量共通配線８はコンタクトホール7c上を通り、コン
タクトホール7c上で幅が広くなった形状に形成されてい
る。従って、ソースバス配線２はコンタクトホール7aを
介して半導体層12に接続されることになる。付加容量共
通配線８はコンタクトホール7cを介して容量用上部電極
６に接続されることになる。付加容量共通配線８は表示
装置として完成した後には、対向基板上の対向電極と同
じ電位の電極に接続される。
次に、この基板上の全面に、シリコン酸化膜又はシリ
コン窒化膜をCVD法によって堆積させて層間絶縁膜17を
形成した。次に、層間絶縁膜17にコンタクトホール7bを
形成した。第２図に示すように、コンタクトホール7bは
層間絶縁膜17、絶縁層14、及びゲート絶縁膜13を貫い
て、半導体層12及び容量用下部電極５上に形成される。
コン窒化膜をCVD法によって堆積させて層間絶縁膜17を
形成した。次に、層間絶縁膜17にコンタクトホール7bを
形成した。第２図に示すように、コンタクトホール7bは
層間絶縁膜17、絶縁層14、及びゲート絶縁膜13を貫い
て、半導体層12及び容量用下部電極５上に形成される。
更に、ITOから成る絵素電極４をパターン形成した。
第１図に示すように、絵素電極４は、ソースバス配線２
及び付加容量共通配線８上に重なるように形成されてい
る。また、絵素電極４はコンタクトホール7b及び7c上、
並びに付加容量27上にも形成されている。この絵素電極
４はコンタクトホール7bを介して半導体層12に接続され
る。
第１図に示すように、絵素電極４は、ソースバス配線２
及び付加容量共通配線８上に重なるように形成されてい
る。また、絵素電極４はコンタクトホール7b及び7c上、
並びに付加容量27上にも形成されている。この絵素電極
４はコンタクトホール7bを介して半導体層12に接続され
る。
本実施例では、絵素電極４とソースバス配線２、及び
絵素電極４と付加容量共通配線８とが、層間絶縁膜17を
介して重畳されている。従って、絵素電極４をソースバ
ス配線２及び付加容量共通配線８からの距離を考慮する
ことなくパターン形成でき、開口率の高い表示装置が得
られる。また、絵素電極４とソースバス配線２との間、
及び絵素電極４と付加容量共通配線８との間からの光の
漏れは生じないので、遮光膜をこれらの部分に重畳して
形成する必要がなくなる。このことによっても、開口率
の高い表示装置が得られる。本実施例では遮光膜はソー
スバス配線２及び付加容量共通配線８の間の部分に重畳
して形成される。遮光膜の幅は、ソースバス配線２及び
付加容量共通配線８の間の部分の幅に、対向基板とアク
ティブマトリクス基板との間の重ね合わせの誤差を加え
た大きさでよいことになる。
絵素電極４と付加容量共通配線８とが、層間絶縁膜17を
介して重畳されている。従って、絵素電極４をソースバ
ス配線２及び付加容量共通配線８からの距離を考慮する
ことなくパターン形成でき、開口率の高い表示装置が得
られる。また、絵素電極４とソースバス配線２との間、
及び絵素電極４と付加容量共通配線８との間からの光の
漏れは生じないので、遮光膜をこれらの部分に重畳して
形成する必要がなくなる。このことによっても、開口率
の高い表示装置が得られる。本実施例では遮光膜はソー
スバス配線２及び付加容量共通配線８の間の部分に重畳
して形成される。遮光膜の幅は、ソースバス配線２及び
付加容量共通配線８の間の部分の幅に、対向基板とアク
ティブマトリクス基板との間の重ね合わせの誤差を加え
た大きさでよいことになる。
第１図の構成を有する本実施例のアクティブマトリク
ス表示装置について開口率を見積ると、48％となった、
これに対し、第５図の構成を有する従来のアクティブマ
トリクス表示装置では、開口率は32％であった。このよ
うに本実施例では開口率が大幅に改善されていることが
わかる。
ス表示装置について開口率を見積ると、48％となった、
これに対し、第５図の構成を有する従来のアクティブマ
トリクス表示装置では、開口率は32％であった。このよ
うに本実施例では開口率が大幅に改善されていることが
わかる。
本実施例では隣接する絵素電極４の間の幅は、絵素電
極４の形成に用いるプロセスによって決まる最小のぬき
幅以上、即ち、絵素電極４間を電気的に分離し得る最小
の幅以上に設定すればよいことになる。
極４の形成に用いるプロセスによって決まる最小のぬき
幅以上、即ち、絵素電極４間を電気的に分離し得る最小
の幅以上に設定すればよいことになる。
本実施例では絵素電極４とソースバス配線との重なり
幅、及び絵素電極４と付加容量共通配線８との重なり幅
を等しく設定したが、絵素電極４とソースバス配線２と
の重なりを小さくし、絵素電極４と付加容量共通配線８
との重なりを大きくすることもできる。この場合には、
絵素電極４とソースバス配線２との間に形成される寄生
容量が小さくなり、ソースバス配線２の電位の変動に起
因する絵素電極４の電位の変動が小さくなるという利点
がある。また、対向基板上の対向電極の電位を一定に保
って表示装置を駆動する場合には、付加容量共通配線８
の電位は対向基板上の対向電極の電位に等しく設定され
るので、絵素電極４と付加容量共通配線８との間には、
付加容量27と同様の機能を果たす寄生容量が形成される
ことになる。この寄生容量により、絵素電極４に印加さ
れた映像信号の保持特性は、更に改善される。
幅、及び絵素電極４と付加容量共通配線８との重なり幅
を等しく設定したが、絵素電極４とソースバス配線２と
の重なりを小さくし、絵素電極４と付加容量共通配線８
との重なりを大きくすることもできる。この場合には、
絵素電極４とソースバス配線２との間に形成される寄生
容量が小さくなり、ソースバス配線２の電位の変動に起
因する絵素電極４の電位の変動が小さくなるという利点
がある。また、対向基板上の対向電極の電位を一定に保
って表示装置を駆動する場合には、付加容量共通配線８
の電位は対向基板上の対向電極の電位に等しく設定され
るので、絵素電極４と付加容量共通配線８との間には、
付加容量27と同様の機能を果たす寄生容量が形成される
ことになる。この寄生容量により、絵素電極４に印加さ
れた映像信号の保持特性は、更に改善される。
更に、絵素電極４を、その絵素電極４の前段の絵素電
極４に接続されたゲートバス配線１上に重ねた構成とす
ることもできる。この構成により、絵素電極４の面積を
大きくすることができ、開口率を向上させることができ
る。また、絵素電極４とゲートバス配線１との間の光の
漏れが生じないので、遮光膜をこの部分に重畳して形成
する必要がなくなり、遮光膜と絵素電極４との重なりに
起因する開口率の低下が生じなくなる。また、ゲートバ
ス配線１は、絵素電極４に映像信号が入力される間だけ
オン状態となり、それ以外の間は対向電極と同じ電位に
設定されている。従って、この場合にも、絵素電極４と
ゲートバス配線１との間に、付加容量27と同じ機能を果
たす寄生容量が形成される。この寄生容量により、絵素
電極４に印加された映像信号の保持特性は、更に改善さ
れる。
極４に接続されたゲートバス配線１上に重ねた構成とす
ることもできる。この構成により、絵素電極４の面積を
大きくすることができ、開口率を向上させることができ
る。また、絵素電極４とゲートバス配線１との間の光の
漏れが生じないので、遮光膜をこの部分に重畳して形成
する必要がなくなり、遮光膜と絵素電極４との重なりに
起因する開口率の低下が生じなくなる。また、ゲートバ
ス配線１は、絵素電極４に映像信号が入力される間だけ
オン状態となり、それ以外の間は対向電極と同じ電位に
設定されている。従って、この場合にも、絵素電極４と
ゲートバス配線１との間に、付加容量27と同じ機能を果
たす寄生容量が形成される。この寄生容量により、絵素
電極４に印加された映像信号の保持特性は、更に改善さ
れる。
（発明の効果） 本発明のアクティブマトリクス表示装置では、信号線
及び付加容量共通配線上の全面に層間絶縁膜が形成さ
れ、層間絶縁膜の上に絵素電極が形成されているので、
絵素電極の面積を大きく設定することができる。また、
付加容量が絵素電極とは別に設けた一対の電極にて形成
されているため層間絶縁膜の膜厚を十分厚く設定してお
り、この層間絶縁膜の膜厚を厚くして形成していること
により、相互に一部重畳する絵素電極と信号線との間で
の容量結合を減少させ得、クロストーク等の発生を抑制
して表示品位を改善することが可能となる。また、遮光
膜と絵素電極との重畳部を小さくすることができるの
で、開口率を大きくすることができる。更に、本発明の
表示装置は大きな付加容量を有する構成とすることもで
きる。従って、本発明によれば、開口率が大きく、高精
細で、高い画像品位を有するアクティブマトリクス表示
装置が提供され得る。
及び付加容量共通配線上の全面に層間絶縁膜が形成さ
れ、層間絶縁膜の上に絵素電極が形成されているので、
絵素電極の面積を大きく設定することができる。また、
付加容量が絵素電極とは別に設けた一対の電極にて形成
されているため層間絶縁膜の膜厚を十分厚く設定してお
り、この層間絶縁膜の膜厚を厚くして形成していること
により、相互に一部重畳する絵素電極と信号線との間で
の容量結合を減少させ得、クロストーク等の発生を抑制
して表示品位を改善することが可能となる。また、遮光
膜と絵素電極との重畳部を小さくすることができるの
で、開口率を大きくすることができる。更に、本発明の
表示装置は大きな付加容量を有する構成とすることもで
きる。従って、本発明によれば、開口率が大きく、高精
細で、高い画像品位を有するアクティブマトリクス表示
装置が提供され得る。
第１図は本発明のアクティブマトリクス表示装置の１実
施例に用いられるアクティブマトリクス基板のTFTアレ
イ部の平面図、第２図は第１図のII−II線に沿った断面
図、第３図は第１図のIII−III線に沿った断面図、第４
図は従来のアクティブマトリクス装置の平面模式図、第
５図は第４図の表示装置に用いられるアクティブマトリ
クス基板のTFTアレイ部の部分平面図、第６図は第５図
のVI−VI線に沿った断面図である。 １……ゲートバス配線、２……ソースバス配線、3a,3b
……ゲート電極、４……絵素電極、５……容量用下部電
極、６……容量用上部電極、7a,7b,7c……コンタクトホ
ール、８……付加容量共通配線、11……透明絶縁性基
板、12……半導体層、13……ゲート絶縁膜、14……絶縁
層、17……層間絶縁膜、22……TFTアレイ部、25a,25b…
…TFT、27……付加容量。
施例に用いられるアクティブマトリクス基板のTFTアレ
イ部の平面図、第２図は第１図のII−II線に沿った断面
図、第３図は第１図のIII−III線に沿った断面図、第４
図は従来のアクティブマトリクス装置の平面模式図、第
５図は第４図の表示装置に用いられるアクティブマトリ
クス基板のTFTアレイ部の部分平面図、第６図は第５図
のVI−VI線に沿った断面図である。 １……ゲートバス配線、２……ソースバス配線、3a,3b
……ゲート電極、４……絵素電極、５……容量用下部電
極、６……容量用上部電極、7a,7b,7c……コンタクトホ
ール、８……付加容量共通配線、11……透明絶縁性基
板、12……半導体層、13……ゲート絶縁膜、14……絶縁
層、17……層間絶縁膜、22……TFTアレイ部、25a,25b…
…TFT、27……付加容量。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−121886（ＪＰ，Ａ) 特開 平２−44317（ＪＰ，Ａ) 特開 昭64−76035（ＪＰ，Ａ)
Claims (1)
- 【請求項１】一対の絶縁性基板と、該一対の基板の何れ
か一方の基板内面にマトリクス状に配列された絵素電極
と、該絵素電極間に配線され映像信号を供給する信号線
と、該絵素電極の電荷を保持するための付加容量と、該
付加容量の一方の電極に接続された付加容量共通配線と
を備えたアクティブマトリクス表示装置であって、 該一方の絶縁性基板上に半導体層及び容量用下部電極が
一体形成され、該半導体層及び容量用下部電極を覆って
ゲート絶縁膜が形成され、該ゲート絶縁膜上にゲート電
極及び該ゲート電極と同一の材料からなる容量用上部電
極が夫々形成され、該ゲート電極及び該容量用上部電極
を覆って絶縁層が形成され、該絶縁層上にコンタクトホ
ールを介して該半導体層に接続されるソース配線及び該
ソース配線と同一の材料からなりコンタクトホールを介
して該容量用上部電極に接続される付加容量共通配線が
夫々形成され、該ソース配線及び該付加容量共通配線を
覆って層間絶縁膜が該ゲート絶縁膜よりも厚い膜厚で形
成され、該層間絶縁膜上にはコンタクトホールを介して
該半導体層に接続される絵素電極が該ソース配線及び該
付加容量共通配線の一部に重畳されて形成されているこ
とを特徴とするアクティブマトリクス表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9096390A JP2622183B2 (ja) | 1990-04-05 | 1990-04-05 | アクティブマトリクス表示装置 |
| US07/678,077 US5182620A (en) | 1990-04-05 | 1991-04-02 | Active matrix display device |
| EP91302937A EP0450941B1 (en) | 1990-04-05 | 1991-04-03 | An active matrix display device |
| DE69120329T DE69120329T2 (de) | 1990-04-05 | 1991-04-03 | Anzeigevorrichtung mit aktiver Matrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9096390A JP2622183B2 (ja) | 1990-04-05 | 1990-04-05 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03288824A JPH03288824A (ja) | 1991-12-19 |
| JP2622183B2 true JP2622183B2 (ja) | 1997-06-18 |
Family
ID=14013154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9096390A Expired - Lifetime JP2622183B2 (ja) | 1990-04-05 | 1990-04-05 | アクティブマトリクス表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5182620A (ja) |
| EP (1) | EP0450941B1 (ja) |
| JP (1) | JP2622183B2 (ja) |
| DE (1) | DE69120329T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101117436B1 (ko) * | 2007-08-10 | 2012-02-29 | 가시오게산키 가부시키가이샤 | 표시장치 |
Families Citing this family (118)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499979A3 (en) * | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP2800956B2 (ja) * | 1992-03-10 | 1998-09-21 | シャープ株式会社 | アクティブマトリクス基板 |
| US6964890B1 (en) | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| FR2689287B1 (fr) * | 1992-03-30 | 1997-01-03 | France Telecom | Ecran d'affichage a masque optique et procede de realisation de cet ecran. |
| JP2814161B2 (ja) * | 1992-04-28 | 1998-10-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置およびその駆動方法 |
| US6693681B1 (en) | 1992-04-28 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| EP0916992B1 (en) * | 1992-09-18 | 2003-11-26 | Hitachi, Ltd. | A liquid crystal display device |
| KR940015576A (ko) * | 1992-12-10 | 1994-07-21 | 이헌조 | 액정표시장치 제조방법 |
| KR100333153B1 (ko) * | 1993-09-07 | 2002-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| US5719065A (en) * | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| JPH07109573A (ja) * | 1993-10-12 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | ガラス基板および加熱処理方法 |
| JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| JPH07335904A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜半導体集積回路 |
| JPH07131030A (ja) * | 1993-11-05 | 1995-05-19 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
| JP3214202B2 (ja) * | 1993-11-24 | 2001-10-02 | ソニー株式会社 | 表示素子基板用半導体装置 |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| JPH0843860A (ja) * | 1994-04-28 | 1996-02-16 | Xerox Corp | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント |
| US5682211A (en) * | 1994-04-28 | 1997-10-28 | Xerox Corporation | Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines |
| US5491347A (en) * | 1994-04-28 | 1996-02-13 | Xerox Corporation | Thin-film structure with dense array of binary control units for presenting images |
| US6433361B1 (en) | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
| JPH07302912A (ja) | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| CN100477247C (zh) | 1994-06-02 | 2009-04-08 | 株式会社半导体能源研究所 | 有源矩阵显示器和电光元件 |
| JP3312083B2 (ja) * | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3164489B2 (ja) * | 1994-06-15 | 2001-05-08 | シャープ株式会社 | 液晶表示パネル |
| JP3609314B2 (ja) * | 1994-07-30 | 2005-01-12 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及びアクティブマトリクス回路 |
| JP3105408B2 (ja) * | 1994-10-19 | 2000-10-30 | シャープ株式会社 | 液晶表示素子 |
| US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| US5929464A (en) * | 1995-01-20 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-optical device |
| TW345654B (en) | 1995-02-15 | 1998-11-21 | Handotai Energy Kenkyusho Kk | Active matrix display device |
| FR2733342B1 (fr) * | 1995-04-20 | 1997-05-23 | France Telecom | Procede de fabrication d'une plaque d'un ecran d'affichage a cristaux liquides et a matrice active, et plaque obtenue par ce procede |
| JPH0926603A (ja) | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US5994721A (en) * | 1995-06-06 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | High aperture LCD with insulating color filters overlapping bus lines on active substrate |
| US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| US5693567A (en) * | 1995-06-07 | 1997-12-02 | Xerox Corporation | Separately etching insulating layer for contacts within array and for peripheral pads |
| US5648674A (en) * | 1995-06-07 | 1997-07-15 | Xerox Corporation | Array circuitry with conductive lines, contact leads, and storage capacitor electrode all formed in layer that includes highly conductive metal |
| KR100205388B1 (ko) * | 1995-09-12 | 1999-07-01 | 구자홍 | 액정표시장치 및 그 제조방법 |
| US5917563A (en) | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| US5657101A (en) * | 1995-12-15 | 1997-08-12 | Industrial Technology Research Institute | LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode |
| JP3645380B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| JP3645379B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US6288764B1 (en) * | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| JP3126661B2 (ja) * | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3634089B2 (ja) * | 1996-09-04 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6462722B1 (en) * | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| JP3782194B2 (ja) * | 1997-02-28 | 2006-06-07 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
| JP3871764B2 (ja) * | 1997-03-26 | 2007-01-24 | 株式会社半導体エネルギー研究所 | 反射型の表示装置 |
| US6133075A (en) * | 1997-04-25 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JPH1152429A (ja) * | 1997-06-05 | 1999-02-26 | Seiko Epson Corp | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 |
| US6359672B2 (en) | 1997-10-20 | 2002-03-19 | Guardian Industries Corp. | Method of making an LCD or X-ray imaging device with first and second insulating layers |
| US6011274A (en) * | 1997-10-20 | 2000-01-04 | Ois Optical Imaging Systems, Inc. | X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween |
| JP3973787B2 (ja) * | 1997-12-31 | 2007-09-12 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| US6184960B1 (en) * | 1998-01-30 | 2001-02-06 | Sharp Kabushiki Kaisha | Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process |
| JP3941901B2 (ja) * | 1998-04-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6313481B1 (en) | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| TW559683B (en) | 1998-09-21 | 2003-11-01 | Advanced Display Kk | Liquid display device and manufacturing process therefor |
| US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| JP3683463B2 (ja) | 1999-03-11 | 2005-08-17 | シャープ株式会社 | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
| EP1041641B1 (en) * | 1999-03-26 | 2015-11-04 | Semiconductor Energy Laboratory Co., Ltd. | A method for manufacturing an electrooptical device |
| JP3916823B2 (ja) * | 1999-04-07 | 2007-05-23 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ |
| US7122835B1 (en) * | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| US6437839B1 (en) * | 1999-04-23 | 2002-08-20 | National Semiconductor Company | Liquid crystal on silicon (LCOS) display pixel with multiple storage capacitors |
| US6512504B1 (en) * | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| TW478014B (en) * | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
| JP4700156B2 (ja) * | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4193339B2 (ja) * | 1999-09-29 | 2008-12-10 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置並びに液晶装置の製造方法 |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| EP1137055A1 (de) * | 2000-03-24 | 2001-09-26 | Infineon Technologies AG | Verfahren zur Herstellung einer Hochfrequenz-Halbleiterstruktur und Hochfrequenz-Halbleiterstruktur |
| TW513753B (en) * | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| WO2001082273A1 (fr) * | 2000-04-21 | 2001-11-01 | Seiko Epson Corporation | Dispositif electro-optique |
| KR100679512B1 (ko) * | 2000-05-10 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판 제조방법 |
| TW504846B (en) | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US6542205B2 (en) * | 2000-08-04 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6825496B2 (en) | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2002319679A (ja) | 2001-04-20 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN101009322B (zh) * | 2001-11-09 | 2012-06-27 | 株式会社半导体能源研究所 | 发光器件 |
| JP4149168B2 (ja) | 2001-11-09 | 2008-09-10 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP3870897B2 (ja) * | 2002-01-07 | 2007-01-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| TWI270919B (en) * | 2002-04-15 | 2007-01-11 | Semiconductor Energy Lab | Display device and method of fabricating the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| EP1497867A2 (en) * | 2002-04-24 | 2005-01-19 | E Ink Corporation | Electronic displays |
| US7164155B2 (en) | 2002-05-15 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| GB0228269D0 (en) * | 2002-12-04 | 2003-01-08 | Koninkl Philips Electronics Nv | Active matrix display devices |
| US7250720B2 (en) | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2005084104A (ja) * | 2003-09-04 | 2005-03-31 | Seiko Epson Corp | 半導体装置及び電気光学装置 |
| KR100670140B1 (ko) | 2004-08-26 | 2007-01-16 | 삼성에스디아이 주식회사 | 커패시터 |
| KR101073403B1 (ko) * | 2004-09-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| EP2924498A1 (en) | 2006-04-06 | 2015-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Liquid crystal desplay device, semiconductor device, and electronic appliance |
| DE102006060734B4 (de) * | 2006-06-30 | 2014-03-06 | Lg Display Co., Ltd. | Flüssigkristalldisplay und Verfahren zu dessen Herstellung |
| JP2008122504A (ja) * | 2006-11-09 | 2008-05-29 | Mitsubishi Electric Corp | 表示装置とその製造方法 |
| WO2008136158A1 (ja) * | 2007-04-24 | 2008-11-13 | Sharp Kabushiki Kaisha | 表示装置用基板、表示装置及び配線基板 |
| US8294840B2 (en) * | 2008-03-19 | 2012-10-23 | Chimei Innolux Corporation | Liquid crystal display device with fringe field switching mode |
| TW200941107A (en) * | 2008-03-28 | 2009-10-01 | Aussmak Optoelectronic Corp | E-paper apparatus and driving substrate thereof |
| TWI370311B (en) * | 2008-09-05 | 2012-08-11 | Au Optronics Corp | Pixel structure of a display panel |
| TWI412857B (zh) * | 2010-08-05 | 2013-10-21 | Au Optronics Corp | 主動元件陣列基板 |
| JP5299872B2 (ja) * | 2010-11-30 | 2013-09-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN103064224A (zh) * | 2013-01-28 | 2013-04-24 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN103488019B (zh) * | 2013-09-25 | 2016-08-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其驱动方法、显示装置 |
| JP6332019B2 (ja) * | 2014-12-25 | 2018-05-30 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、電子機器 |
| CN105425489B (zh) * | 2016-01-04 | 2018-11-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105679768B (zh) * | 2016-01-25 | 2019-07-12 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
| CN106526992A (zh) * | 2016-12-30 | 2017-03-22 | 深圳市华星光电技术有限公司 | 一种coa基板及液晶面板 |
| JP6488328B2 (ja) * | 2017-06-08 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| WO2023206015A1 (zh) * | 2022-04-25 | 2023-11-02 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4470060A (en) * | 1981-01-09 | 1984-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display with vertical non-single crystal semiconductor field effect transistors |
| JPS58172685A (ja) * | 1982-04-01 | 1983-10-11 | セイコーエプソン株式会社 | 液晶表示体装置 |
| US4704002A (en) * | 1982-06-15 | 1987-11-03 | Matsushita Electric Industrial Co., Ltd. | Dot matrix display panel with a thin film transistor and method of manufacturing same |
| JP2739158B2 (ja) * | 1986-11-11 | 1998-04-08 | セイコーエプソン株式会社 | 液晶表示装置 |
| US4839707A (en) * | 1987-08-27 | 1989-06-13 | Hughes Aircraft Company | LCMOS displays fabricated with implant treated silicon wafers |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JPH0682182B2 (ja) * | 1987-09-17 | 1994-10-19 | カシオ計算機株式会社 | Ｔｆｔパネルの製造方法 |
| GB2213974A (en) * | 1987-12-16 | 1989-08-23 | Philips Electronic Associated | Liquid crystal display devices |
| JPH0244317A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 補助容量を有する液晶表示装置 |
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
-
1990
- 1990-04-05 JP JP9096390A patent/JP2622183B2/ja not_active Expired - Lifetime
-
1991
- 1991-04-02 US US07/678,077 patent/US5182620A/en not_active Expired - Lifetime
- 1991-04-03 EP EP91302937A patent/EP0450941B1/en not_active Expired - Lifetime
- 1991-04-03 DE DE69120329T patent/DE69120329T2/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101117436B1 (ko) * | 2007-08-10 | 2012-02-29 | 가시오게산키 가부시키가이샤 | 표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5182620A (en) | 1993-01-26 |
| DE69120329D1 (de) | 1996-07-25 |
| EP0450941B1 (en) | 1996-06-19 |
| EP0450941A2 (en) | 1991-10-09 |
| EP0450941A3 (en) | 1992-08-05 |
| DE69120329T2 (de) | 1996-11-21 |
| JPH03288824A (ja) | 1991-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2622183B2 (ja) | アクティブマトリクス表示装置 | |
| US6091466A (en) | Liquid crystal display with dummy drain electrode and method of manufacturing same | |
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| US8536577B2 (en) | Display device | |
| US5446562A (en) | Liquid crystal display device with transparent conductive film between pixel electrodes and signal or scanning lines | |
| US5995175A (en) | Liquid crystal display and a method for manufacturing the same | |
| JP3918412B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
| US20010030719A1 (en) | Liquid crystal dlsplay and manufacturing method therefor | |
| JP2004004553A (ja) | 液晶表示パネル及びドライブ回路 | |
| JP3657702B2 (ja) | 液晶表示装置 | |
| JP2000323715A (ja) | 表示用薄膜半導体素子及び表示装置 | |
| JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
| JPH05181159A (ja) | アクティブマトリックス型液晶表示素子 | |
| US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
| JP2906470B2 (ja) | アクティブマトリックス基板 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JPH10111520A (ja) | 液晶表示パネル及びそれを用いた電子機器 | |
| JPH0926600A (ja) | 液晶表示装置 | |
| JP3504993B2 (ja) | アクティブマトリクス回路 | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JPH10253989A (ja) | 表示装置 | |
| JP3456384B2 (ja) | 液晶表示パネル | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3647384B2 (ja) | 薄膜半導体素子およびその製造方法並びに表示パネル | |
| JP3489409B2 (ja) | 液晶表示パネルの製造方法及び液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |