JPH0843860A - 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント - Google Patents
低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメントInfo
- Publication number
- JPH0843860A JPH0843860A JP9522995A JP9522995A JPH0843860A JP H0843860 A JPH0843860 A JP H0843860A JP 9522995 A JP9522995 A JP 9522995A JP 9522995 A JP9522995 A JP 9522995A JP H0843860 A JPH0843860 A JP H0843860A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pixel
- deposited
- metal
- pixel element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 14
- 239000011159 matrix material Substances 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010409 thin film Substances 0.000 claims description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract description 33
- 150000004767 nitrides Chemical class 0.000 abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 5
- 229910001080 W alloy Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910015202 MoCr Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- VNTLIPZTSJSULJ-UHFFFAOYSA-N chromium molybdenum Chemical compound [Cr].[Mo] VNTLIPZTSJSULJ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 低電圧駆動で電気的分離に優れたピクセル・
エレメントを提供する。 【構成】 ゲート・メタル44とパッド・メタル56ａは基
板52の上に堆積し、パターンを形成される。底部窒化物
56、アクティブ・アモルファス・シリコン層58および上
部窒化物60が堆積して、上部窒化物層60にはパターンが
形成される。続いてN+シリコン62が堆積し、最後にTiW
合金層64、アルミニウム層66およびもう一つのTiW 層68
がピクセル構造50の上部金属層を形成する。続いて、金
属層とN+層がマスクされ、エッチングされる。最終のＩ
ＴＯピクセル層38がＴＦＴの上部メタル層68およびパッ
ド・メタル56ａと電気的に接続するように、パシベーシ
ョン層70が堆積し、パターンを形成される。パシベーシ
ョン層70の上にピクセル・エレメント38が堆積している
ので、パシベーション層70による無駄な電圧降下を削減
できる。
エレメントを提供する。 【構成】 ゲート・メタル44とパッド・メタル56ａは基
板52の上に堆積し、パターンを形成される。底部窒化物
56、アクティブ・アモルファス・シリコン層58および上
部窒化物60が堆積して、上部窒化物層60にはパターンが
形成される。続いてN+シリコン62が堆積し、最後にTiW
合金層64、アルミニウム層66およびもう一つのTiW 層68
がピクセル構造50の上部金属層を形成する。続いて、金
属層とN+層がマスクされ、エッチングされる。最終のＩ
ＴＯピクセル層38がＴＦＴの上部メタル層68およびパッ
ド・メタル56ａと電気的に接続するように、パシベーシ
ョン層70が堆積し、パターンを形成される。パシベーシ
ョン層70の上にピクセル・エレメント38が堆積している
ので、パシベーション層70による無駄な電圧降下を削減
できる。
Description
【０００１】
【技術分野】本発明は、一般に、アクティブ・マトリッ
クス液晶ディスプレイ（ＡＭＬＣＤ：Active Matrix Li
quid Crystal Display）のピクセル構造に関し、特に、
低電圧で駆動するＡＭＬＣＤのピクセル構造およびその
製造方法に関する。
クス液晶ディスプレイ（ＡＭＬＣＤ：Active Matrix Li
quid Crystal Display）のピクセル構造に関し、特に、
低電圧で駆動するＡＭＬＣＤのピクセル構造およびその
製造方法に関する。
【０００２】
【発明の背景】コンピュータや他のビデオ・スクリーン
の応用分野において、陰極線管のディスプレイは、液晶
ディスプレイ（ＬＣＤ）にしだいに置き換えられてきて
いる。これは、特に、サイズと重量を最小限にすること
が重要な設計事項であるデバイスにおいて顕著である。
例えば、携帯用コンピュータおよびラップトップ・コン
ピュータでは、ＬＣＤがほとんど排他的に使用されてい
る。ＬＣＤにおいて、パシブ・マトリックス（受動マト
リックス）とアクティブ・マトリックス（能動マトリッ
クス）という二つのタイプの標準アーキテクチャが出現
している。パシブＬＣＤは、一対の電極プレートとそれ
らに挟まれた液晶層を使用する。パシブＬＣＤの各プレ
ートは、その反対プレートのライン（信号線）と直交し
て走るライン（信号線）の集合を有する。一対のライン
の交差する点がピクセルの位置を定め、パシブＬＣＤの
個々のピクセルのアドレシングは、その交差点がピクセ
ルの位置を定める一対のラインに信号を置くことにより
行われる。
の応用分野において、陰極線管のディスプレイは、液晶
ディスプレイ（ＬＣＤ）にしだいに置き換えられてきて
いる。これは、特に、サイズと重量を最小限にすること
が重要な設計事項であるデバイスにおいて顕著である。
例えば、携帯用コンピュータおよびラップトップ・コン
ピュータでは、ＬＣＤがほとんど排他的に使用されてい
る。ＬＣＤにおいて、パシブ・マトリックス（受動マト
リックス）とアクティブ・マトリックス（能動マトリッ
クス）という二つのタイプの標準アーキテクチャが出現
している。パシブＬＣＤは、一対の電極プレートとそれ
らに挟まれた液晶層を使用する。パシブＬＣＤの各プレ
ートは、その反対プレートのライン（信号線）と直交し
て走るライン（信号線）の集合を有する。一対のライン
の交差する点がピクセルの位置を定め、パシブＬＣＤの
個々のピクセルのアドレシングは、その交差点がピクセ
ルの位置を定める一対のラインに信号を置くことにより
行われる。
【０００３】ＡＭＬＣＤは、パシブＬＣＤより多少高価
であるが、パシブＬＣＤよりも広い視角、高いコントラ
ストおよび高い解像度を有することから、高い性能が要
求される応用分野では好ましい。今日、液晶ディスプレ
イには、いくつかの傾向（少数の例を挙げれば、製造コ
ストの減少、ピクセル密度および解像度の増加、スクリ
ーン・リフレッシュ・レートの高速化）がある。これら
の傾向により、両タイプの液晶ディスプレイ（すなわ
ち、アクティブ・マトリックスとパシブ・マトリック
ス）の市場への受入れが促進されている。
であるが、パシブＬＣＤよりも広い視角、高いコントラ
ストおよび高い解像度を有することから、高い性能が要
求される応用分野では好ましい。今日、液晶ディスプレ
イには、いくつかの傾向（少数の例を挙げれば、製造コ
ストの減少、ピクセル密度および解像度の増加、スクリ
ーン・リフレッシュ・レートの高速化）がある。これら
の傾向により、両タイプの液晶ディスプレイ（すなわ
ち、アクティブ・マトリックスとパシブ・マトリック
ス）の市場への受入れが促進されている。
【０００４】ＡＭＬＣＤを用いた携帯用の消費者電子商
品は、一般にバッテリー駆動である。消費者の一つの魅
力的特徴は１回の充電による「平均駆動時間」である。
バッテリーを十分に充電した後の商品の作動時間が長い
ほど、望ましい。したがって、このような携帯用商品の
コンポーネント供給者は、エネルギー効率のよいコンポ
ーネントを有することが望ましい。同様のことは、ＡＭ
ＬＣＤの製造者にも言える。
品は、一般にバッテリー駆動である。消費者の一つの魅
力的特徴は１回の充電による「平均駆動時間」である。
バッテリーを十分に充電した後の商品の作動時間が長い
ほど、望ましい。したがって、このような携帯用商品の
コンポーネント供給者は、エネルギー効率のよいコンポ
ーネントを有することが望ましい。同様のことは、ＡＭ
ＬＣＤの製造者にも言える。
【０００５】一般に、ＡＭＬＣＤは、アクティブ・マト
リックスと共通電極プレートとの間に挟まれた液晶層を
含んでいる。アクティブ・マトリックスはそれ自体、ピ
クセル構造の集ったものを含んでいる。このような各ピ
クセル構造は、薄膜トランジスタ（ＴＦＴ）およびピク
セル・エレメントを含んでいる。ＴＦＴのソース・ライ
ンおよびドレイン・ラインは、データ・ラインおよびピ
クセル・エレメントにそれぞれ接続されている。パシベ
ーション層は、一般に、ＴＦＴおよびピクセル・エレメ
ントの双方の上に堆積し、これらの双方を覆う。また、
パシベーション層はインジウム−スズ酸化物（ＩＴＯ）
から構成される。現在使用されているこのようなＡＭＬ
ＣＤ構造の一つが、ゼロックス社によって製造されてい
る630 万ピクセルの13インチ対角ディスプレイである。
この特定のＡＭＬＣＤ構造は、本特許出願と同一の出願
人により出願された米国特許出願第08/AAA,AAA号、発明
の名称「画像表示用バイナリ制御ユニットの高密度アレ
イを有する薄膜構造」（Thin-Film Structure with Den
se Array of Binary Control Units for Presenting Im
ages）に示されている。この米国特許出願（以下、単に
「アレイ出願」ともいう）は、この特許出願の優先権主
張の基礎となる米国特許出願と同時に出願されたもので
あり、参照のためにここに引用される。
リックスと共通電極プレートとの間に挟まれた液晶層を
含んでいる。アクティブ・マトリックスはそれ自体、ピ
クセル構造の集ったものを含んでいる。このような各ピ
クセル構造は、薄膜トランジスタ（ＴＦＴ）およびピク
セル・エレメントを含んでいる。ＴＦＴのソース・ライ
ンおよびドレイン・ラインは、データ・ラインおよびピ
クセル・エレメントにそれぞれ接続されている。パシベ
ーション層は、一般に、ＴＦＴおよびピクセル・エレメ
ントの双方の上に堆積し、これらの双方を覆う。また、
パシベーション層はインジウム−スズ酸化物（ＩＴＯ）
から構成される。現在使用されているこのようなＡＭＬ
ＣＤ構造の一つが、ゼロックス社によって製造されてい
る630 万ピクセルの13インチ対角ディスプレイである。
この特定のＡＭＬＣＤ構造は、本特許出願と同一の出願
人により出願された米国特許出願第08/AAA,AAA号、発明
の名称「画像表示用バイナリ制御ユニットの高密度アレ
イを有する薄膜構造」（Thin-Film Structure with Den
se Array of Binary Control Units for Presenting Im
ages）に示されている。この米国特許出願（以下、単に
「アレイ出願」ともいう）は、この特許出願の優先権主
張の基礎となる米国特許出願と同時に出願されたもので
あり、参照のためにここに引用される。
【０００６】ＡＭＬＣＤのエネルギー消費量を削減する
一方法は、液晶層を駆動するために必要な電圧値を減少
させることである。液晶を駆動するために、しきい値電
圧がピクセル・エレメントと共通電極プレートとの間に
与えられなければならない。したがって、ピクセル・エ
レメントおよび共通電極プレートがより小さな電荷によ
りしきい値電圧に達することを可能にする設計上の変更
が、エネルギー消費を節約する。より小さな電荷量によ
ってしきい値電圧を達成するための一方法は、不要な電
圧降下がピクセル・エレメントと共通電極プレートとの
間で発生しないようにすることである。
一方法は、液晶層を駆動するために必要な電圧値を減少
させることである。液晶を駆動するために、しきい値電
圧がピクセル・エレメントと共通電極プレートとの間に
与えられなければならない。したがって、ピクセル・エ
レメントおよび共通電極プレートがより小さな電荷によ
りしきい値電圧に達することを可能にする設計上の変更
が、エネルギー消費を節約する。より小さな電荷量によ
ってしきい値電圧を達成するための一方法は、不要な電
圧降下がピクセル・エレメントと共通電極プレートとの
間で発生しないようにすることである。
【０００７】したがって、ピクセル・エレメントと共通
電極プレートとの間の不要な電圧降下を回避するＡＭＬ
ＣＤピクセル構造を設計することが望ましい。
電極プレートとの間の不要な電圧降下を回避するＡＭＬ
ＣＤピクセル構造を設計することが望ましい。
【０００８】
【発明の概要】本発明は、典型的なピクセル構造に伴う
無駄な電圧降下を削減する新規なピクセル構造およびそ
の製造方法である。特許請求の範囲に記載されたピクセ
ル構造は、薄膜トランジスタ（ＴＦＴ：Thin Film Tran
sistor）、関連したピクセル・エレメントおよびパシベ
ーション層の組合せである。ＴＦＴは、まず、適切な基
板の上に堆積し、パターンが形成される。続いて、パシ
ベーション層がＴＦＴの上に堆積する。ピクセル・エレ
メントがＴＦＴと接触する場所にコンタクト・カットが
パシベーション層を通過して形成される。最後にピクセ
ル・エレメントがパシベーション層の上に堆積する。
無駄な電圧降下を削減する新規なピクセル構造およびそ
の製造方法である。特許請求の範囲に記載されたピクセ
ル構造は、薄膜トランジスタ（ＴＦＴ：Thin Film Tran
sistor）、関連したピクセル・エレメントおよびパシベ
ーション層の組合せである。ＴＦＴは、まず、適切な基
板の上に堆積し、パターンが形成される。続いて、パシ
ベーション層がＴＦＴの上に堆積する。ピクセル・エレ
メントがＴＦＴと接触する場所にコンタクト・カットが
パシベーション層を通過して形成される。最後にピクセ
ル・エレメントがパシベーション層の上に堆積する。
【０００９】本発明の一つの利点は、無駄な電圧降下を
削減できることにある。典型的なピクセル構造では、パ
シベーション層はピクセル・エレメントの上に堆積して
いる。パシベーション層という誘電体（絶縁体）が介在
することにより、液晶のギャップに渡って望ましくない
電圧降下が発生する。ピクセル・エレメントを最上部の
層として配置するピクセル構造を採ることにより、この
電圧降下が削減され、全体の構造がよりエネルギー効率
のよいものとなる。
削減できることにある。典型的なピクセル構造では、パ
シベーション層はピクセル・エレメントの上に堆積して
いる。パシベーション層という誘電体（絶縁体）が介在
することにより、液晶のギャップに渡って望ましくない
電圧降下が発生する。ピクセル・エレメントを最上部の
層として配置するピクセル構造を採ることにより、この
電圧降下が削減され、全体の構造がよりエネルギー効率
のよいものとなる。
【００１０】本発明のもう一つの利点は、ピクセル・エ
レメントの電気的分離をより完全にできることにある。
いくつかのピクセル構造の設計においては、ピクセル・
エレメントと金属ラインの間隔が狭いために、短絡が生
じたり、電流漏れが発生したりする。一方、本発明は、
ピクセル・エレメントと金属ラインとの間に垂直方向に
距離を置き、かつ、ピクセル・エレメントと金属ライン
との間にパシベーション層（これ自体は誘電体（絶縁
体）である）を置くことにより、ピクセル・エレメント
の電気的分離を改良している。
レメントの電気的分離をより完全にできることにある。
いくつかのピクセル構造の設計においては、ピクセル・
エレメントと金属ラインの間隔が狭いために、短絡が生
じたり、電流漏れが発生したりする。一方、本発明は、
ピクセル・エレメントと金属ラインとの間に垂直方向に
距離を置き、かつ、ピクセル・エレメントと金属ライン
との間にパシベーション層（これ自体は誘電体（絶縁
体）である）を置くことにより、ピクセル・エレメント
の電気的分離を改良している。
【００１１】
【実施例】本発明の目的および利点は、以下の実施例お
よび図面から当業者（この技術分野の専門家）に明らか
になるであろう。
よび図面から当業者（この技術分野の専門家）に明らか
になるであろう。
【００１２】以下の説明は、任意の当業者が本発明を実
施できるように記載されており、ある特定の応用分野お
よびその要求にしたがって提供されている。この好まし
い実施例に様々な変形を行うことは当業者にとって明ら
かであり、ここに定められる一般原理は、特許請求の範
囲に記載された本発明の精神および範囲から逸脱するこ
となく、他の実施例および応用分野に適用することがで
きる。したがって、本発明は、以下に示す実施例に制限
されるものではなく、ここに開示された原理および特徴
と一致する最も広い範囲となる。
施できるように記載されており、ある特定の応用分野お
よびその要求にしたがって提供されている。この好まし
い実施例に様々な変形を行うことは当業者にとって明ら
かであり、ここに定められる一般原理は、特許請求の範
囲に記載された本発明の精神および範囲から逸脱するこ
となく、他の実施例および応用分野に適用することがで
きる。したがって、本発明は、以下に示す実施例に制限
されるものではなく、ここに開示された原理および特徴
と一致する最も広い範囲となる。
【００１３】図１は、ゼロックス社により製造された63
0 万ピクセルの13インチ対角ディスプレイに現在使用さ
れているＡＭＬＣＤのピクセル構造10を示している。こ
の構造は、ガラス基板12、ゲート・メタル14、底部窒化
物層（代表的にはSiN ）16、アクティブ真性アモルファ
ス・シリコン層18、上部窒化物層（代表的にはSiN ）1
9、ＩＴＯピクセル・エレメント20、N+アモルファス・
シリコン層22、バリア・メタル層24、データ・メタル層
26およびパシベーション層28を備えている。この特定構
造の組立、構成方法および動作のより詳細な記述は、上
述したアレイ出願にある。
0 万ピクセルの13インチ対角ディスプレイに現在使用さ
れているＡＭＬＣＤのピクセル構造10を示している。こ
の構造は、ガラス基板12、ゲート・メタル14、底部窒化
物層（代表的にはSiN ）16、アクティブ真性アモルファ
ス・シリコン層18、上部窒化物層（代表的にはSiN ）1
9、ＩＴＯピクセル・エレメント20、N+アモルファス・
シリコン層22、バリア・メタル層24、データ・メタル層
26およびパシベーション層28を備えている。この特定構
造の組立、構成方法および動作のより詳細な記述は、上
述したアレイ出願にある。
【００１４】図１に関する重要な特徴は、パシベーショ
ン層28に対するＩＴＯピクセル20の配置にある。パシベ
ーション層は、ピクセル・エレメントの上にある。パシ
ベーション層は、液晶内をしきい値電圧にするために効
果的に使用されてきた望ましくない電圧降下を生成す
る。
ン層28に対するＩＴＯピクセル20の配置にある。パシベ
ーション層は、ピクセル・エレメントの上にある。パシ
ベーション層は、液晶内をしきい値電圧にするために効
果的に使用されてきた望ましくない電圧降下を生成す
る。
【００１５】本発明は、パシベーション層の上にピクセ
ル・エレメントを配置し、液晶部材により接近させるこ
とにより、この望ましくない電圧降下を回避する。図２
は、本発明の原理によるピクセル構造の概略的な透視図
を部分的に示している。ピクセル・エレメント30の境界
線は、データ・ライン32およびゲート・ライン34によっ
て概略的に定められる。これらのラインは、画像データ
（電荷の形態）をピクセル・エレメント38に導く電気信
号の経路およびこのデータ流を駆動する電気信号の経路
をそれぞれ提供する。ゲート・ラインとデータ・ライン
はともに、これらのピクセル構造を含むアレイ全体の長
さおよび幅に渡って敷設され、メタル「パッド」56ａお
よび56ａ’を介して外部の電子機器（図示略）に接続さ
れる。
ル・エレメントを配置し、液晶部材により接近させるこ
とにより、この望ましくない電圧降下を回避する。図２
は、本発明の原理によるピクセル構造の概略的な透視図
を部分的に示している。ピクセル・エレメント30の境界
線は、データ・ライン32およびゲート・ライン34によっ
て概略的に定められる。これらのラインは、画像データ
（電荷の形態）をピクセル・エレメント38に導く電気信
号の経路およびこのデータ流を駆動する電気信号の経路
をそれぞれ提供する。ゲート・ラインとデータ・ライン
はともに、これらのピクセル構造を含むアレイ全体の長
さおよび幅に渡って敷設され、メタル「パッド」56ａお
よび56ａ’を介して外部の電子機器（図示略）に接続さ
れる。
【００１６】本発明の薄膜トランジスタ（ＴＦＴ）は、
ラインＡ−Ａ’に沿った構造を有する。ゲート・ライン
34は、電極44が定める領域内に延長していると見ること
ができる。このゲート電極44はＴＦＴの他の全ての層の
下にある底部層となる。ゲート電極の上に、データ・ラ
イン32の延長部分（ＴＦＴのソース・ラインを構成す
る）、およびピクセル・エレメント38をＴＦＴの残りの
部分（ＴＦＴのドレインを構成）に電気的に接続する上
部メタル層40が敷設される。アイランド・チャネル42
は、上部メタル層40をデータ・ライン32に結合する。パ
シベーション層（図示略）は、ＴＦＴの上に堆積する。
パシベーション層を通るカット（切り込み）43および36
は、ピクセル・エレメント38とＴＦＴとの電気的接触を
行うためのものである。最後に、ピクセル・エレメント
38がパシベーション層の上に堆積し、パターンが形成さ
れる。
ラインＡ−Ａ’に沿った構造を有する。ゲート・ライン
34は、電極44が定める領域内に延長していると見ること
ができる。このゲート電極44はＴＦＴの他の全ての層の
下にある底部層となる。ゲート電極の上に、データ・ラ
イン32の延長部分（ＴＦＴのソース・ラインを構成す
る）、およびピクセル・エレメント38をＴＦＴの残りの
部分（ＴＦＴのドレインを構成）に電気的に接続する上
部メタル層40が敷設される。アイランド・チャネル42
は、上部メタル層40をデータ・ライン32に結合する。パ
シベーション層（図示略）は、ＴＦＴの上に堆積する。
パシベーション層を通るカット（切り込み）43および36
は、ピクセル・エレメント38とＴＦＴとの電気的接触を
行うためのものである。最後に、ピクセル・エレメント
38がパシベーション層の上に堆積し、パターンが形成さ
れる。
【００１７】動作時には、ゲート・パッド44に与えられ
た電荷により、誘導チャネルが上部メタル層40とデータ
・ライン32との間に（アクティブ・アモルファス・シリ
コン層を通って）（以下の図３にさらに示す）形成され
る。これにより、画像データ（データ・ライン上に存在
する電荷によって表される）がピクセル・エレメント38
に読み込まれる。電荷がゲートから除去されると、ピク
セル・エレメントとデータ・ラインとの間の電荷流が停
止する。符号35および35’のようなキャパシタは、浪費
により消失したピクセル・エレメントの電荷の補給を保
証するものである。ピクセル構造30の動作およびアーキ
テクチャのより詳細な説明は、上記アレイ出願に記載さ
れている。
た電荷により、誘導チャネルが上部メタル層40とデータ
・ライン32との間に（アクティブ・アモルファス・シリ
コン層を通って）（以下の図３にさらに示す）形成され
る。これにより、画像データ（データ・ライン上に存在
する電荷によって表される）がピクセル・エレメント38
に読み込まれる。電荷がゲートから除去されると、ピク
セル・エレメントとデータ・ラインとの間の電荷流が停
止する。符号35および35’のようなキャパシタは、浪費
により消失したピクセル・エレメントの電荷の補給を保
証するものである。ピクセル構造30の動作およびアーキ
テクチャのより詳細な説明は、上記アレイ出願に記載さ
れている。
【００１８】図３は、図２に示すＡ−Ａ’線に沿った断
面のピクセル構造50を示す。図３は各層の様々な寸法を
一定の縮尺で描いているものではなく、また、長さにお
いて連続しているものでもないことが分かる。断面図に
おける破断面は、半導体層がパッド56ａに延びている箇
所である。
面のピクセル構造50を示す。図３は各層の様々な寸法を
一定の縮尺で描いているものではなく、また、長さにお
いて連続しているものでもないことが分かる。断面図に
おける破断面は、半導体層がパッド56ａに延びている箇
所である。
【００１９】基板52はＡＭＬＣＤの応用に適切な材料
（一般にガラス）から作成される。ゲート・メタル44お
よびパッド・メタル56ａは基板52の上に堆積し、パター
ンが形成される。底部窒化物56（代表的にはSiN ）、ア
クティブ・アモルファス・シリコン層58および上部窒化
物60（代表的にはSiN ）が堆積して、上部窒化物層60に
はパターンが形成される。続いて、Ｎ＋がドープされた
シリコン62が堆積する。最後に、チタン−タングステン
（TiW ）合金層64、アルミニウム層66およびもう一つの
TiW 層68がピクセル構造50の上部金属層を形成する。続
いて、金属層およびN+層がマスクされ、エッチングされ
る。最終のＩＴＯピクセル層38がＴＦＴの上部メタル層
68およびパッド・メタル56ａと電気的に接続するよう
に、パシベーション層70が堆積し、パターンを形成され
る。ピクセル・エレメント38をＴＦＴに広く接続する層
58、62、64、66および68は、ＴＦＴのソース・ラインを
形成する。パッド・カバー72’をＴＦＴに広く接続する
ものに対応する層は、ＴＦＴのドレイン・ラインを形成
する。
（一般にガラス）から作成される。ゲート・メタル44お
よびパッド・メタル56ａは基板52の上に堆積し、パター
ンが形成される。底部窒化物56（代表的にはSiN ）、ア
クティブ・アモルファス・シリコン層58および上部窒化
物60（代表的にはSiN ）が堆積して、上部窒化物層60に
はパターンが形成される。続いて、Ｎ＋がドープされた
シリコン62が堆積する。最後に、チタン−タングステン
（TiW ）合金層64、アルミニウム層66およびもう一つの
TiW 層68がピクセル構造50の上部金属層を形成する。続
いて、金属層およびN+層がマスクされ、エッチングされ
る。最終のＩＴＯピクセル層38がＴＦＴの上部メタル層
68およびパッド・メタル56ａと電気的に接続するよう
に、パシベーション層70が堆積し、パターンを形成され
る。ピクセル・エレメント38をＴＦＴに広く接続する層
58、62、64、66および68は、ＴＦＴのソース・ラインを
形成する。パッド・カバー72’をＴＦＴに広く接続する
ものに対応する層は、ＴＦＴのドレイン・ラインを形成
する。
【００２０】ＴＦＴをオンにスイッチングするために、
電荷がゲート44に与えられる。この電荷は導電性チャネ
ルを誘起し、ソース・ライン（層62’、64’、66’およ
び68’を含む）とドレイン・ライン（層62、64、66、お
よび68）との間に電位差が存在するときに、この導電性
チャネルを通ってアクティブ・アモルファス・シリコン
60に電流が流れる。導電性チャネルの実際の物理的動作
および性質は当業者に周知である。
電荷がゲート44に与えられる。この電荷は導電性チャネ
ルを誘起し、ソース・ライン（層62’、64’、66’およ
び68’を含む）とドレイン・ライン（層62、64、66、お
よび68）との間に電位差が存在するときに、この導電性
チャネルを通ってアクティブ・アモルファス・シリコン
60に電流が流れる。導電性チャネルの実際の物理的動作
および性質は当業者に周知である。
【００２１】図３に示すピクセル構造の利点の一つは、
むだな電圧降下を削減することにある。特許請求の範囲
に記載されたピクセル構造では、ピクセル・エレメント
38がパシベーション層70の上に配置される。これは、パ
シベーション層の下にピクセル・エレメントが配置され
るものとは逆である。上述したように、この配置によ
り、パシベーション層がＡＭＬＣＤのピクセル・エレメ
ントと液晶層との間に介在するときに通常発生する、パ
シベーション絶縁体の両端のむだな電圧降下が除去され
る。
むだな電圧降下を削減することにある。特許請求の範囲
に記載されたピクセル構造では、ピクセル・エレメント
38がパシベーション層70の上に配置される。これは、パ
シベーション層の下にピクセル・エレメントが配置され
るものとは逆である。上述したように、この配置によ
り、パシベーション層がＡＭＬＣＤのピクセル・エレメ
ントと液晶層との間に介在するときに通常発生する、パ
シベーション絶縁体の両端のむだな電圧降下が除去され
る。
【００２２】図３から分かる他の利点は、パシベーショ
ン層70にカットを入れて電気的接続が故意にとられる点
を除き、ピクセル・エレメント38のメタル・ライン68、
66、64および62からの電気的分離が改良されたことであ
る。電気的分離は、２つの方法によって改良される。第
１に、上部層のピクセル・エレメントとこれらのライン
との垂直方向に距離が増大する。第２に、本発明は、ピ
クセル・エレメントとメタル・ラインの間にパシベーシ
ョン層（これ自体は絶縁体である）を配置する。
ン層70にカットを入れて電気的接続が故意にとられる点
を除き、ピクセル・エレメント38のメタル・ライン68、
66、64および62からの電気的分離が改良されたことであ
る。電気的分離は、２つの方法によって改良される。第
１に、上部層のピクセル・エレメントとこれらのライン
との垂直方向に距離が増大する。第２に、本発明は、ピ
クセル・エレメントとメタル・ラインの間にパシベーシ
ョン層（これ自体は絶縁体である）を配置する。
【００２３】図４(A) 〜図４(F) は、特許請求の範囲に
記載されたピクセル構造の製造工程および各工程の結果
の構造を示している。図４(A) は最初のマスク工程の結
果を示している。ゲート・メタル層44およびパッド・メ
タル層56ａは、約1500Åの厚さにそれぞれ堆積する。メ
タル層は、スパッタ堆積したMoCr、AlとTiW の選択層か
らなる多層構造、または二重の絶縁キャップ層を有する
Alからなり、高温ＰＥＣＶＤ（プラズマ・エンハンスド
・ケミカル・ベーパ・デポジション）によるSiN を有す
る低温堆積したSiONを含んでいる。これらは、以下に示
す同一出願人より出願された米国特許出願により詳細に
説明されている。すなわち、これらの出願は、「導電性
モリブデン−クローム・ラインを有する薄膜構造」（Th
in-FilmStructure with Conductive Molybdenum-Chromi
um Line）、「高性能薄膜構造のヒロック・フリー多層
金属ライン」（Hillock-Free Multilayer Metal Lines
for High Performance Thin Film Structures ）、およ
び「薄膜構造のメタル層におけるヒロック抑制のための
二重絶縁キャッピング層」（Dual Dielectric Capping
Layers for Hillock Suppression in Metal Layers in
Thin Film Structures）である。これらの出願の全ては
同時に出願されたものであり、参照のためにここに引用
される。ゲートおよびパッド・メタル・ラインのこれら
の構成方法は、ゲート・ラインの低抵抗を実現するとい
う利点を有する。続いて、分離したマスク／エッチング
工程が、ゲートとパッドの双方の寸法を定めるために行
われる。
記載されたピクセル構造の製造工程および各工程の結果
の構造を示している。図４(A) は最初のマスク工程の結
果を示している。ゲート・メタル層44およびパッド・メ
タル層56ａは、約1500Åの厚さにそれぞれ堆積する。メ
タル層は、スパッタ堆積したMoCr、AlとTiW の選択層か
らなる多層構造、または二重の絶縁キャップ層を有する
Alからなり、高温ＰＥＣＶＤ（プラズマ・エンハンスド
・ケミカル・ベーパ・デポジション）によるSiN を有す
る低温堆積したSiONを含んでいる。これらは、以下に示
す同一出願人より出願された米国特許出願により詳細に
説明されている。すなわち、これらの出願は、「導電性
モリブデン−クローム・ラインを有する薄膜構造」（Th
in-FilmStructure with Conductive Molybdenum-Chromi
um Line）、「高性能薄膜構造のヒロック・フリー多層
金属ライン」（Hillock-Free Multilayer Metal Lines
for High Performance Thin Film Structures ）、およ
び「薄膜構造のメタル層におけるヒロック抑制のための
二重絶縁キャッピング層」（Dual Dielectric Capping
Layers for Hillock Suppression in Metal Layers in
Thin Film Structures）である。これらの出願の全ては
同時に出願されたものであり、参照のためにここに引用
される。ゲートおよびパッド・メタル・ラインのこれら
の構成方法は、ゲート・ラインの低抵抗を実現するとい
う利点を有する。続いて、分離したマスク／エッチング
工程が、ゲートとパッドの双方の寸法を定めるために行
われる。
【００２４】図４(B) は、PECVD 法によって堆積した底
部窒化物層56（代表的にはSiN ）、真性シリコン層58お
よび上部窒化物層60を示している。底部窒化部層は、約
300〜380 ℃で約3000Åの厚さに堆積する。真性シリコ
ン層（５〜12％の水素を含む）は、230 〜300 ℃で約30
0 〜500 Åの厚さに堆積する。上部窒化物層は、200〜2
50 ℃で厚さ約1000〜1500Åでエッチング停止としてま
ず堆積する。続いて、上部窒化物層はフォトマスクおよ
びエッチングされ、その結果「島」構造60になる。
部窒化物層56（代表的にはSiN ）、真性シリコン層58お
よび上部窒化物層60を示している。底部窒化部層は、約
300〜380 ℃で約3000Åの厚さに堆積する。真性シリコ
ン層（５〜12％の水素を含む）は、230 〜300 ℃で約30
0 〜500 Åの厚さに堆積する。上部窒化物層は、200〜2
50 ℃で厚さ約1000〜1500Åでエッチング停止としてま
ず堆積する。続いて、上部窒化物層はフォトマスクおよ
びエッチングされ、その結果「島」構造60になる。
【００２５】図４(C) において、N+シリコン62（0.5 〜
２％のリンと５〜15％の水素を含む）は、200 〜250 ℃
で厚さ約1000Åで堆積する。層56、58および62を通過し
てパッド56ａを露出するマスク／エッチング工程が行わ
れる。
２％のリンと５〜15％の水素を含む）は、200 〜250 ℃
で厚さ約1000Åで堆積する。層56、58および62を通過し
てパッド56ａを露出するマスク／エッチング工程が行わ
れる。
【００２６】図４(D) において、薄いTiW 層64（約500
Å）は、スパッタ堆積し、より厚いAlメタル層66（3000
〜4000Å）がこれに続き、最後にTiW 層68（約500 〜10
00Å）が被せられる。これらの３つのメタル層は、積層
中は真空に維持されたチャンバ内で連続してスパッタ積
層される。マクス処理が施され、エッチング処理が、Ti
W エッチングのためのH2O2、続いて標準的なAlエッチン
グ、最後に底部TiW 層のためのもう一つのH2O2エッチン
グの３つのステップで行われる。10：１のCF4/O2を含む
最後のN+Siエッチングにより、最終的なＴＦＴ構造が生
成される。
Å）は、スパッタ堆積し、より厚いAlメタル層66（3000
〜4000Å）がこれに続き、最後にTiW 層68（約500 〜10
00Å）が被せられる。これらの３つのメタル層は、積層
中は真空に維持されたチャンバ内で連続してスパッタ積
層される。マクス処理が施され、エッチング処理が、Ti
W エッチングのためのH2O2、続いて標準的なAlエッチン
グ、最後に底部TiW 層のためのもう一つのH2O2エッチン
グの３つのステップで行われる。10：１のCF4/O2を含む
最後のN+Siエッチングにより、最終的なＴＦＴ構造が生
成される。
【００２７】続いて、図４(E) に示すように、パシベー
ション層70が積層される。一実施例において使用される
パシベーション層の材質は、厚さ6000ÅのSiONである。
続いて、パシベーション層は、マスクおよびエッチング
され、ＴＦＴとパッド56ａの双方に接続される。最後
に、ＩＴＯは、0.5 〜1.5 ％のO2内で反応性スパッタ処
理により、厚さ約500 〜1000Åに積層される。ＩＴＯに
はマスク処理およびパターン処理が施され、ピクセル・
エレメント38およびパッド保護カバー72’が形成され
る。ピクセル・エレメントは、最後に200 〜230 ℃で約
１時間アニール処理される。
ション層70が積層される。一実施例において使用される
パシベーション層の材質は、厚さ6000ÅのSiONである。
続いて、パシベーション層は、マスクおよびエッチング
され、ＴＦＴとパッド56ａの双方に接続される。最後
に、ＩＴＯは、0.5 〜1.5 ％のO2内で反応性スパッタ処
理により、厚さ約500 〜1000Åに積層される。ＩＴＯに
はマスク処理およびパターン処理が施され、ピクセル・
エレメント38およびパッド保護カバー72’が形成され
る。ピクセル・エレメントは、最後に200 〜230 ℃で約
１時間アニール処理される。
【００２８】上記層の任意のものに選択された材質およ
びプロセス方法は、特許請求の範囲に記載された発明に
とっては付随的なものであることは言うまでもない。本
発明の新規な特徴の一つは、ピクセル・エレメントをア
クティブ・マトリックス構造の上部層として配置するこ
とにある。したがって、本発明は、上述した詳細な製造
工程に限定されるべきではない。
びプロセス方法は、特許請求の範囲に記載された発明に
とっては付随的なものであることは言うまでもない。本
発明の新規な特徴の一つは、ピクセル・エレメントをア
クティブ・マトリックス構造の上部層として配置するこ
とにある。したがって、本発明は、上述した詳細な製造
工程に限定されるべきではない。
【００２９】まとめると、本発明は、ピクセル・エレメ
ントをＡＭＬＣＤピクセル構造の上部層として堆積し、
パターン処理するＡＭＬＣＤデバイスの新規なピクセル
構造である。この設計は、ピクセル・エレメントが任意
の層（このピクセル構造のパシベーション層を含む）の
下に置かれた場合に発生する、不要で望ましくない電圧
降下を削減する。
ントをＡＭＬＣＤピクセル構造の上部層として堆積し、
パターン処理するＡＭＬＣＤデバイスの新規なピクセル
構造である。この設計は、ピクセル・エレメントが任意
の層（このピクセル構造のパシベーション層を含む）の
下に置かれた場合に発生する、不要で望ましくない電圧
降下を削減する。
【図面の簡単な説明】
【図１】ゼロックス社により製造された現在の630 万ピ
クセル、13インチの対角ディスプレイに用いられるＡＭ
ＬＣＤのピクセル構造を示す。
クセル、13インチの対角ディスプレイに用いられるＡＭ
ＬＣＤのピクセル構造を示す。
【図２】本発明の原理により製造されたピクセル構造の
部分的な透視概略図である。
部分的な透視概略図である。
【図３】図２に示すＡ−Ａ’線に沿ったピクセル構造の
断面図である。
断面図である。
【図４】(A) 〜(B) は、特許請求の範囲に記載されたピ
クセル構造の製造工程および各工程後の結果の構造を示
す。
クセル構造の製造工程および各工程後の結果の構造を示
す。
30 ピクセル構造 32 データ・ライン 34 ゲート・ライン 35、35’ キャパシタ 36、43 カット 38 ピクセル・エレメント 40 上部メタル層 44 ゲート電極 56 底部窒化物 58 アクティブ・アモルファス・シリコン層 60 上部窒化物層 62 N+シリコン層 64 チタン−タングステン合金層 66 アルミニウム層 68 チタン−タングステン合金層 70 パシベーション層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年８月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】ゼロックス社により製造された現在の６３０万
ピクセル、１３インチの対角ディスプレイに用いられる
ＡＭＬＣＤのピクセル構造を示す。
ピクセル、１３インチの対角ディスプレイに用いられる
ＡＭＬＣＤのピクセル構造を示す。
【図２】本発明の原理により製造されたピクセル構造の
部分的な透視概略図である。
部分的な透視概略図である。
【図３】図２に示すＡ−Ａ’線に沿ったピクセル構造の
断面図である。
断面図である。
【図４】（Ａ）〜（Ｆ）は、特許請求の範囲に記載され
たピクセル構造の製造工程および各工程後の結果の構造
を示す。
たピクセル構造の製造工程および各工程後の結果の構造
を示す。
【符号の説明】 ３０ ピクセル構造 ３２ データ・ライン ３４ ゲート・ライン ３５、３５’ キャパシタ ３６、４３ カット ３８ ピクセル・エレメント ４０ 上部メタル層 ４４ ゲート電極 ５６ 底部窒化物 ５８ アクティブ・アモルファス・シリコン層 ６０ 上部窒化物層 ６２ Ｎ＋シリコン層 ６４ チタン−タングステン合金層 ６６ アルミニウム層 ６８ チタン−タングステン合金層 ７０ パシベーション層
フロントページの続き (72)発明者 ロナルド ティー フルクス アメリカ合衆国 カリフォルニア州 94040 マウンテン ヴィュー リー ド ライヴ 1672
Claims (2)
- 【請求項１】 アクティブ・マトリックス液晶ディスプ
レイのためのピクセル構造であって、 基板、 複数の半導体、メタルおよび前記基板上に堆積した絶縁
層を含む薄膜トランジスタ、ならびに前記基板上に堆積
した前記層の最後のものに続くように、前記基板上に堆
積されたピクセル・エレメント、 を備えたピクセル構造。 - 【請求項２】 前記ピクセル・エレメントがインジウム
−スズ酸化物を備えている、請求項１に記載のピクセル
構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23500994A | 1994-04-28 | 1994-04-28 | |
| US08/235009 | 1994-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0843860A true JPH0843860A (ja) | 1996-02-16 |
Family
ID=22883679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9522995A Pending JPH0843860A (ja) | 1994-04-28 | 1995-04-20 | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5867242A (ja) |
| EP (1) | EP0679922B1 (ja) |
| JP (1) | JPH0843860A (ja) |
| DE (1) | DE69523807T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027776A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 액정 표시 장치의 제조방법 |
| KR20000027498A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 액정 표시 소자의 제조방법 |
| KR100507343B1 (ko) * | 2001-11-28 | 2005-08-08 | 삼성에스디아이 주식회사 | 박막트랜지스터용 금속배선구조 및 그의 형성방법 |
| US10362797B2 (en) | 2011-02-10 | 2019-07-30 | Purecircle Sdn Bhd | Stevia composition |
| US10480019B2 (en) | 2011-08-10 | 2019-11-19 | Purecircle Sdn Bhd | Process for producing high-purity rubusoside |
| US10485257B2 (en) | 2012-05-22 | 2019-11-26 | Purecircle Sdn Bhd | Method of making steviol glycosides |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190023B1 (ko) * | 1996-02-29 | 1999-06-01 | 윤종용 | 박막트랜지스터-액정표시장치 및 그 제조방법 |
| JPH11340462A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
| JP4240424B2 (ja) * | 1998-10-23 | 2009-03-18 | エルジー ディスプレイ カンパニー リミテッド | エッチング剤及びこれを用いた電子機器用基板の製造方法 |
| US6104042A (en) * | 1999-06-10 | 2000-08-15 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure a method of manufacturing the same |
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US6140701A (en) | 1999-08-31 | 2000-10-31 | Micron Technology, Inc. | Suppression of hillock formation in thin aluminum films |
| TWI253538B (en) * | 2000-09-30 | 2006-04-21 | Au Optronics Corp | Thin film transistor flat display and its manufacturing method |
| US20040169176A1 (en) * | 2003-02-28 | 2004-09-02 | Peterson Paul E. | Methods of forming thin film transistors and related systems |
| JP6300589B2 (ja) | 2013-04-04 | 2018-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68921567T2 (de) * | 1988-11-30 | 1995-07-06 | Nippon Electric Co | Flüssigkristallanzeigetafel mit verminderten Pixeldefekten. |
| JP2538086B2 (ja) * | 1990-01-11 | 1996-09-25 | 松下電器産業株式会社 | 液晶表示デバイスおよびその製造方法 |
| JPH06208132A (ja) * | 1990-03-24 | 1994-07-26 | Sony Corp | 液晶表示装置 |
| JP2622183B2 (ja) * | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JP2616160B2 (ja) * | 1990-06-25 | 1997-06-04 | 日本電気株式会社 | 薄膜電界効果型トランジスタ素子アレイ |
| JP3044762B2 (ja) * | 1990-08-27 | 2000-05-22 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP3124025B2 (ja) * | 1990-11-28 | 2001-01-15 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPH04253342A (ja) * | 1991-01-29 | 1992-09-09 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイ基板 |
| JP2702294B2 (ja) * | 1991-02-21 | 1998-01-21 | シャープ株式会社 | アクティブマトリクス基板 |
| US5518805A (en) * | 1994-04-28 | 1996-05-21 | Xerox Corporation | Hillock-free multilayer metal lines for high performance thin film structures |
| US5486939A (en) * | 1994-04-28 | 1996-01-23 | Xerox Corporation | Thin-film structure with insulating and smoothing layers between crossing conductive lines |
| US5619033A (en) * | 1995-06-07 | 1997-04-08 | Xerox Corporation | Layered solid state photodiode sensor array |
-
1995
- 1995-04-20 JP JP9522995A patent/JPH0843860A/ja active Pending
- 1995-04-26 EP EP95302792A patent/EP0679922B1/en not_active Expired - Lifetime
- 1995-04-26 DE DE69523807T patent/DE69523807T2/de not_active Expired - Lifetime
-
1997
- 1997-04-01 US US08/840,443 patent/US5867242A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027498A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 액정 표시 소자의 제조방법 |
| KR20000027776A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 액정 표시 장치의 제조방법 |
| KR100507343B1 (ko) * | 2001-11-28 | 2005-08-08 | 삼성에스디아이 주식회사 | 박막트랜지스터용 금속배선구조 및 그의 형성방법 |
| US10362797B2 (en) | 2011-02-10 | 2019-07-30 | Purecircle Sdn Bhd | Stevia composition |
| US10480019B2 (en) | 2011-08-10 | 2019-11-19 | Purecircle Sdn Bhd | Process for producing high-purity rubusoside |
| US10485257B2 (en) | 2012-05-22 | 2019-11-26 | Purecircle Sdn Bhd | Method of making steviol glycosides |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0679922B1 (en) | 2001-11-14 |
| DE69523807T2 (de) | 2002-04-04 |
| DE69523807D1 (de) | 2001-12-20 |
| US5867242A (en) | 1999-02-02 |
| EP0679922A1 (en) | 1995-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9640630B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US7420209B2 (en) | Semiconductor device | |
| US6800873B2 (en) | Semiconductor device and electronic device | |
| US8039852B2 (en) | Thin film transistor for a liquid crystal device in which a sealing pattern is electrically connected to a common electrode wiring | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| JPS6045219A (ja) | アクテイブマトリクス型表示装置 | |
| JPH0843860A (ja) | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント | |
| US5739877A (en) | Active matrix liquid crystal display in which the gate and/or drain lines are made of a Cr-Mo alloy | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20000022736A (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
| US20070231974A1 (en) | Thin film transistor having copper line and fabricating method thereof | |
| JP3251401B2 (ja) | 半導体装置 | |
| JPH11271807A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
| US7501652B2 (en) | Thin film transistor structure and manufacturing method thereof | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| US5834344A (en) | Method for forming high performance thin film transistor structure | |
| KR100202224B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100308155B1 (ko) | 액정표시소자및그제조방법 | |
| JPH0854642A (ja) | 液晶表示装置 | |
| JP2770807B2 (ja) | 端子構造 | |
| US20050083477A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| KR19980072230A (ko) | 박막트랜지스터 제조방법 | |
| JP2968141B2 (ja) | アクティブマトリクス基板 | |
| KR20020017438A (ko) | 저저항 배선 액정표시장치 | |
| KR19980015109A (ko) | 박막트랜지스터 어레이기판 및 그 제조방법(A thin film transistor array substrate and method for fabricating thereof) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040310 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040621 |