JP2968141B2 - アクティブマトリクス基板 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスターを
表示絵素のスイッチング素子として用いた表示素子に関
し、特に、携帯用ワードプロセッサーおよびパーソナル
コンピューター等の端末表示装置に利用されるアクティ
ブマトリクス型の表示素子を構成するアクティブマトリ
クス基板に関する。

【０００２】

【従来の技術】マトリクス状に配列された画素で画面が
構成されたフラットパネル状の表示装置の代表的なもの
として、一対の基板の間に封じ込めた液晶層に電圧を印
加し、液晶層に光学的変調を起こさせることにより表示
を行うマトリクス型の液晶表示装置を挙げることができ
る。このマトリクス型の液晶表示装置の内、表示絵素の
選択方式として、個々の絵素を独立した電極で配列し、
この絵素電極のそれぞれにスイッチング素子を接続して
表示駆動するアクティブマトリクス駆動方式がある。

【０００３】図３および図４に、このようなアクティブ
マトリクス駆動方式の液晶表示装置に使用される従来の
アクティブマトリクス基板の一例を示す。

【０００４】このアクティブマトリクス基板はベースと
なるガラス基板５１上に複数の走査線５２、５２…が互
いに平行に配設され、これらの走査線５２、５２…と直
交する方向に複数の信号線５４、５４…が配設されてい
る。

【０００５】各走査線５２と各信号線５４との交差部付
近で、走査線５２からはこの走査線５２に直交する方向
にゲート電極５３が分岐している。また、ゲート電極５
３の上方でこのゲート電極５３に交差してスイッチング
素子としての薄膜トランジスタ７０（以下、ＴＦＴ７０
と略称する）が形成されている。このＴＦＴ７０の形成
位置では、上記信号線５４からソース電極５５が信号線
５４に直交する方向に分岐し、上記ＴＦＴ７０の一部を
構成している。この隣合う２本の信号線５４、５４同士
と隣合う２本の走査線５２、５２同士とが囲む領域のそ
れぞれには、この領域のＴＦＴ７０形成部分を除いた領
域をほぼ埋める形で絵素電極６５が形成されている。

【０００６】ＴＦＴ７０の絵素電極６５側にはＴＦＴ７
０の上にドレイン電極６４の一端が重畳している。この
ドレイン電極６４を絵素電極６５の張り出し部が覆い、
ドレイン電極６４を介して絵素電極６５とＴＦＴ７０と
が電気的に接続されている。また、各領域を形作る両走
査線５２、５２の内、ＴＦＴ７０が接続された走査線５
２とは反対側の走査線５２上にはその領域の絵素電極６
５から分岐した付加容量電極６６が配設されている。こ
の付加容量電極６６と走査線５２は間に絶縁層を挟んで
対向し、この付加容量電極６６と走査線５２との間で付
加容量を形成している。

【０００７】図４は、図３のＢ−Ｂ’線による断面であ
る。図４に従い、このアクティブマトリクス基板のＴＦ
Ｔ７０を含んだ部分の構造を説明する。ベースとなるガ
ラス基板５１上にはゲート電極５３が形成されている。
このゲート電極５３を覆って酸化絶縁膜５６が形成され
ている。この酸化絶縁膜５６で覆われたゲート電極５３
を覆って基板表面全体にゲート絶縁膜５７が形成されて
いる。ゲート絶縁膜５７はゲート電極５３を覆う部分が
上方へ突出しており、ゲート電極５３の各側面に沿って
傾斜している。

【０００８】このゲート絶縁膜５７の上に接して、ゲー
ト電極５３に交差する形で半導体層５８がパターン形成
されている。この半導体層５８はＴＦＴ７０の半導体層
となる。この半導体層５８の上に接して、中央にエッチ
ングストッパー膜５９が形成されている。エッチングス
トッパー膜５９はゲート電極５３の延出方向に長く延び
ている。半導体層５８上のエッチングストッパー膜５９
で仕切られた一方の側が半導体層のソース６０であり、
半導体層５８上のエッチングストッパー膜３０で仕切ら
れたもう一方の側が半導体層のドレイン６１である。半
導体層のソース６０はＴＦＴのソース６２で覆われてい
る。半導体層のドレイン６１はＴＦＴのドレイン６３に
て覆われている。

【０００９】そして、このＴＦＴのソース６２は半導体
層のソース６０を覆い、ゲート絶縁膜５７上に達してい
る。また、ＴＦＴのドレイン６３は半導体層のドレイン
６１を覆い、ゲート絶縁膜５７上に達している。

【００１０】このＴＦＴのソース６２はソース電極５５
で覆われている。ソース電極５５はＴＦＴのソース６２
を覆い、ゲート絶縁膜５７上に達している。

【００１１】また、ＴＦＴのドレイン６３はドレイン電
極６４で覆われている。ドレイン電極６４はＴＦＴのド
レイン６３を覆いゲート絶縁膜５７上に達している。

【００１２】ドレイン電極６４がゲート絶縁膜５７に達
している部分の端部に絵素電極６５の一部が重畳してい
る。この絵素電極６５はゲート絶縁膜５７上で、この絵
素電極６５が形成されている絵素領域に拡張して形成さ
れている。

【００１３】上記の要素すべてを覆って保護膜６７が基
板全面にわたって形成されている。

【００１４】

【発明が解決しようとする課題】以上のような構成のア
クティブマトリクス基板では、ドレイン電極６４の端部
に直接積層される絵素電極６５およびゲート電極５３上
に絶縁膜を介して積層される付加容量電極６６は、すべ
て同様の透明導電膜、例えばＩＴＯ膜等によって形成さ
れている。また、信号線５４、ソース電極５５およびド
レイン電極６４もフォトリソ法等により同様の導電性材
料を用いて同時に形成される。

【００１５】そして、これらの信号線５４、ソース電極
５５およびドレイン電極６４を形成した後、透明導電膜
をガラス基板５１表面全体に積層し、この透明導電膜を
フォトリソ法等によってパターニングし、絵素電極６５
および付加容量電極６６を同時に形成している。

【００１６】このため信号線５４、ソース電極５５およ
びドレイン電極６４は、透明電極膜をエッチングする際
にエッチング液に浸される。それ故、これら信号線５
４、ソース電極５５およびドレイン電極６４にはこのエ
ッチング液に浸食されることを防止するためにチタン
（Ｔｉ）等の耐腐食性の金属材料が使用されている。し
かしながら、このチタン（Ｔｉ）は耐腐食性を有してい
る一方、その電気抵抗が高抵抗である。

【００１７】従って、このような高抵抗の金属材料を信
号線５４、ソース電極５５およびドレイン電極６４とし
て使用すると、信号の遅延が生じるという問題がある。
特に、表示装置の大型化、高精細化が強く要請されてい
る今日、このような信号遅延に基づく表示特性の低下は
大きな問題となる。

【００１８】この信号遅延の問題の対策として、信号線
５４に低抵抗金属材料であるＡｌを用いる方法がある
が、Ａｌを用いて薄膜を形成すると、基板の製造工程中
の加熱工程によりＡｌ原子の移動が活発化し、このこと
によりＡｌ薄膜の表面にヒロックと呼ばれる半球状の突
起や、ウイスカーと呼ばれる針状の突起が発生する。こ
のＡｌ薄膜表面の突起は、そのＡｌ薄膜の近辺に形成さ
れる導電膜に接触したりすると、その導電膜に電流リー
クを生じせしめるという新たな問題が発生する。本発明
はこのような課題を解決するためになされたものであ
り、アクティブマトリクス基板の配線の低抵抗化のため
にＡｌ薄膜で配線を形成する際、基板の作製工程中のＡ
ｌ薄膜表面の突起の発生を抑制し、良好な表面状態のＡ
ｌ薄膜で配線が形成されたアクティブマトリクス基板を
実現する。そして、この信号遅延が抑制されたアクティ
ブマトリクス基板を用いて表示装置の大型、高精細化に
寄与することを目的とする。

【００１９】

【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性の基板と、該基板上に互いに交差
して配設される複数の信号線および複数の走査線と、隣
接する各走査線と各信号線とが囲む領域のそれぞれに形
成される絵素電極と、該領域のそれぞれを形作る一方の
該走査線と該信号線との交差部に近接して両配線および
該絵素電極に接続される薄膜トランジスタとを有するア
クティブマトリクス基板において、該信号線が、該薄膜
トランジスタに直接接続される高融点金属からなる下地
配線上に、該薄膜トランジスタの形成領域を避けてアル
ミニウム薄膜が積層された構造を有しており、そのこと
により上記目的が達成される。

【００２０】

【作用】上記構成のアクティブマトリクス基板によれ
ば、高融点金属の上にアルミニウム薄膜を積層してパタ
ーニングした二層構造の信号線を形成する。このことに
より、基板作製工程の熱処理中にアルミニウム原子の活
発な移動でアルミニウム薄膜表面に生じる突起の発生が
下層の高融点金属で抑制される。

【００２１】

【実施例】以下、本発明の実施例を説明する。図１に本
発明に係るアクティブマトリクス基板の一部を示す。

【００２２】このアクティブマトリクス基板はベースと
なるガラス基板１上に複数の走査線２、２…が互いに平
行に配設され、これらの走査線２、２…と直交して複数
の信号下層配線４ａ、４ａ…が配設されている。この信
号下層配線４ａ上に接して、この信号下層配線４ａより
狭い線幅の信号線４ｂが配設されている。走査線２と信
号下層配線４ａとの交差部付近では走査線２からこの走
査線２に直交する方向にゲート電極３が分岐している。
また、ゲート電極３の上方でこのゲート電極３に交差し
てＴＦＴ２０が形成されている。ＴＦＴ２０の形成位置
では、上記信号下層配線４ａからソース電極５が信号下
層配線４ａに直交する方向に分岐し、上記ＴＦＴ２０の
一部を構成している。

【００２３】隣合う２本の信号下層配線４ａ、４ａ同士
と隣合う２本の走査線２、２同士とが囲む領域のそれぞ
れには、この領域のＴＦＴ２０形成部分を除いた領域を
ほぼ埋める形で絵素電極１５が形成されている。

【００２４】ＴＦＴ２０の絵素電極１５側にはＴＦＴ２
０の上にドレイン電極１４の一端が重畳している。この
ドレイン電極１４の他端には上記絵素電極１５の一部が
重畳し、ドレイン電極１４を介して絵素電極１５とＴＦ
Ｔ２０とが電気的に接続されている。

【００２５】また、各領域を形作る両走査線２、２の
内、ＴＦＴ２０が接続された走査線２とは反対側の走査
線２上にはその領域の絵素電極１５から分岐した付加容
量電極１６が配設されている。この付加容量電極１６と
走査線２とは間に絶縁層を挟んで対向している。この付
加容量電極１６と走査線２とは間に絶縁層を挟んで対向
し、この付加容量電極１６と走査線２との間で付加容量
を形成している。

【００２６】図２は、図１のＡ−Ａ’線による断面であ
る。図２に従い、このアクティブマトリクス基板のＴＦ
Ｔ２０を含んだ部分の構造を説明する。ベースとなるガ
ラス基板１上にタンタル薄膜から成るゲート電極３が形
成されている。このゲート電極３の表層部には、ゲート
電極３の表層部を陽極酸化して得られたＴａＯ_xから成
る陽極酸化膜５が形成されている。

【００２７】ゲート電極３に交差する位置の、このゲー
ト絶縁膜７の両傾斜に接して、真性アモルファスＳｉか
ら成る半導体層８が形成されている。この半導体層８の
上の頂上部にはＳｉＮ_xから成るエッチングストッパー
膜９が形成されている。半導体層８上のエッチングスト
ッパー膜９で仕切られた一方の側が半導体層のソース１
０であり、半導体層８上のエッチングストッパー膜９で
仕切られたもう一方の側が半導体層のドレイン１１であ
る。半導体層のソース１０はＴＦＴのソース１２で覆わ
れている。半導体層のドレイン１１はＴＦＴのドレイン
１３にて覆われている。

【００２８】そして、このＴＦＴのソース１２はｎ⁺に
リンをドープしたｎ⁺アモルファスＳｉ膜から成り、半
導体層のソース１０を覆っている。また、ＴＦＴのドレ
イン１３はｎ⁺にリンをドープしたｎ⁺アモルファスＳｉ
膜から成り、半導体層のドレイン１１を覆っている。こ
のＴＦＴのソース１２はソース電極５で覆われている。
このソース電極５は半導体層８の傾斜面に沿ってこの半
導体層８を覆い、この半導体層８の傾斜面に沿ってゲー
ト絶縁膜７の面方向に延伸している。このソース電極５
のゲート絶縁膜７上への延伸部は、ゲート電極３の絵素
電極１５とは反対側をゲート電極３に平行に走る信号下
層配線４ａにつながっている。この信号下層配線４ａは
Ｔｉ薄膜から成る。信号下層配線４ａ上には、この信号
下層配線４ａに接して信号線４ｂが形成されている。こ
の信号線４ｂはアルミニウム薄膜から成り、信号下層配
線４ａの線幅より狭い幅で、信号下層配線４ａの延伸方
向に沿って配設されている。

【００２９】また、ＴＦＴのドレイン１３はドレイン電
極１４で覆われている。ドレイン電極１４はＴＦＴのド
レイン１３を覆いゲート絶縁膜７上に達している。この
ドレイン電極１４がゲート絶縁膜７に達して、さらにゲ
ート絶縁膜７上に接して少し延伸した部分の端部に絵素
電極１５の一部が重畳している。この絵素電極１５はゲ
ート絶縁膜７上で、この絵素電極１５が形成されている
絵素領域に拡張して形成されている。

【００３０】以上の要素をすべて覆って、基板全面にわ
たってＳｉＮ_xから成る保護膜１７が形成されている。

【００３１】このようなアクティブマトリクス型の表示
素子では、一の走査線２が選択されて、走査信号がこの
走査線４に印加されると、この走査線２に接続されてい
るＴＦＴ２０の全てがオン状態になり、走査信号の印加
時と同時に信号線４ｂに印加されたデータ信号が信号下
層配線４ａ、ソース電極５、半導体層８、ドレイン電極
１４を経て絵素電極１５に印加される。

【００３２】このようなアクティブマトリクス基板は以
下のようにして作製される。

【００３３】まず、ガラス基板１上に全面にわたってス
パッタリング法により高融点金属のＴａを積層し、フォ
トリソ法により走査線２、２…およびこの走査線２、２
から分岐したゲート電極３、３…をパターン形成する。

【００３４】次に、陽極酸化法によりこの走査線２、２
…およびゲート電極３、３…を覆って酸化絶縁膜６を形
成する。

【００３５】続いて、この酸化絶縁膜６で覆われた走査
線２、２…およびゲート電極３、３…を覆って基板表面
全面にプラズマＣＶＤ法により窒化ケイ素（ＳｉＮ_x）
を積層しゲート絶縁膜７を形成する。

【００３６】続いて、このゲート絶縁膜７上、前記ゲー
ト電極３に交差する位置に、半導体層８となるアモルフ
ァスシリコン（ａ−Ｓｉ）を積層し、更に連続してエッ
チングストッパー層９となる窒化ケイ素（ＳｉＮ_x）を
積層する。その後に、この窒化ケイ素（ＳｉＮ_x）をフ
ォトリソグラフィー法でパターニングし、エッチングス
トッパー層９を形成する。

【００３７】続いて、半導体層８となるアモルファスシ
リコン（ａ−Ｓｉ）のエッチングストッパー層９で仕切
られた両側部のそれぞれにｎ⁺−アモルファスシリコン
（ｎ⁺−ａ−Ｓｉ）をプラズマＣＶＤ法により積層す
る。ｎ⁺−アモルファスシリコン（ｎ⁺−ａ−Ｓｉ）の積
層に引続き、このｎ⁺−アモルファスシリコンおよび半
導体層８となるアモルファスシリコンをフォトリソ法に
パターニングしてＴＦＴのソース、ＴＦＴのドレインお
よびＴＦＴの半導体層８を同時に形成する。

【００３８】次に、高融点金属のチタン（Ｔｉ）をスパ
ッタリング法により積層し、フォトリソ法によってパタ
ーニングを行い、信号線の下地となる信号下層配線４
ａ、ソース電極５およびドレイン電極１４を形成する。

【００３９】本実施例ではこの信号下層配線４ａに高融
点金属のチタン（Ｔｉ）を用いたが、高融点金属として
は他にモリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル
（Ｔａ）、タングステン（Ｗ）等を用いることも可能で
ある。この信号下層配線４ａの形成に続いて、この信号
下層配線４ａに接して、低抵抗金属であるＡｌをスパッ
タリング法により積層しフォトリソ法によりパターニン
グして信号線４ｂを形成する。

【００４０】あるいは、チタン（Ｔｉ）とＡｌを連続し
て積層し、フォトリソ法によりまずＡｌをパターニング
して信号線４ｂを形成し、その後にチタン（Ｔｉ）をフ
ォトリソ法によりパターニングし、信号下層配線４ａ、
ソース電極５およびドレイン電極１４を形成してもよ
い。

【００４１】次に、透明導電膜である酸化インジウム
（ＩＴＯ）をスパッタリング法により積層し、フォトリ
ソ法により絵素電極１５および付加容量電極１６を形成
する。最後に、以上の基板要素のすべてを覆って、ガラ
ス基板１表面全面わたって保護膜１７を積層し、本発明
に係るアクティブマトリクス基板を得る。

【００４２】このようにチタン（Ｔｉ）等の高融点金属
の上にＡｌを形成することによりＡｌ薄膜表面の突起の
発生を抑制できるので、低抵抗のＡｌを信号線に用いる
ことができる。従って、信号線の低抵抗化が実現でき、
信号の遅延を確実に低減することができる。更に、信号
線等を形成するのに複数の導電性材料を積層しているの
で、断線不良の発生を抑制することが可能となる。

【００４３】

【発明の効果】以上、本発明によれば、表示基板の信号
配線を低抵抗金属材料であるＡｌを用いてＴｉ等の高融
点金属膜の上に形成する。このことにより、基板作製工
程中の加熱工程におけるアルミニウム薄膜表面の突起の
発生が抑制されるので、アルミニウム薄膜近辺に形成さ
れる導電膜にこの突起が接触し電流リークを起こすこと
が無い。故にアルミニウム薄膜を信号線に用いることが
できるので、信号遅延が抑制された表示基板を得ること
ができる。従って、本発明にかかるアルミニウム薄膜の
信号線が形成された基板を用いれば、大型高精細の表示
素子の実現に寄与できる。

【００４４】また、信号線を複数の導電性材料を積層し
て形成するため断線不良の低減が可能となり、基板の製
造の歩留りが向上するので製造コストの低減化が図れ
る。

【図面の簡単な説明】

【図１】本発明のアクティブマトリクス基板の一部を示
す平面図。

【図２】図１のＡ−Ａ’線による断面図。

【図３】従来のアクティブマトリクス基板の一部を示す
平面図。

【図４】図３のＢ−Ｂ’線による断面図。

【符号の説明】

１ ガラス基板 ２ 走査線 ３ ゲート電極 ４ａ 信号下層配線 ４ｂ 信号線 ５ ソース電極 ６ 酸化絶縁膜 ７ ゲート絶縁膜 ８ 半導体層 ９ エッチングストッパー膜 １０ 半導体のドレイン １１ 半導体のソース １２ ＴＦＴのドレイン １３ ＴＦＴのソース １４ ドレイン電極 １５ 絵素電極 １６ 補助容量電極 １７ 保護膜 ２０ ＴＦＴ

フロントページの続き (56)参考文献 特開 平３−108767（ＪＰ，Ａ) 特開 平１−180523（ＪＰ，Ａ) 特開 平２−62052（ＪＰ，Ａ) 特開 平６−194686（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 1/136 G02F 1/1343 G09F 9/30 H01L 29/78

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁性の基板と、 該基板上に互いに交差して配設される複数の信号線およ
   び複数の走査線と、 隣接する各走査線と各信号線とが囲む領域のそれぞれに
   形成される絵素電極と、該領域のそれぞれを形作る一方
   の該走査線と該信号線との交差部に近接して両配線およ
   び該絵素電極に接続される薄膜トランジスタとを有する
   アクティブマトリクス基板において、 該信号線が、該薄膜トランジスタに直接接続される高融
   点金属からなる下地配線上に、該薄膜トランジスタの形
   成領域を避けてアルミニウム薄膜が積層された構造を有
   するアクティブマトリクス基板。