JP2690404B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2690404B2 JP2690404B2 JP4207591A JP4207591A JP2690404B2 JP 2690404 B2 JP2690404 B2 JP 2690404B2 JP 4207591 A JP4207591 A JP 4207591A JP 4207591 A JP4207591 A JP 4207591A JP 2690404 B2 JP2690404 B2 JP 2690404B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- layer
- bus line
- tft
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子とし
てＴＦＴ（薄膜トランジスタ）を備え、該ＴＦＴを介し
て表示絵素電極に駆動信号を入力して表示動作を行う表
示装置に組み込まれるアクティブマトリクス基板に関す
る。
てＴＦＴ（薄膜トランジスタ）を備え、該ＴＦＴを介し
て表示絵素電極に駆動信号を入力して表示動作を行う表
示装置に組み込まれるアクティブマトリクス基板に関す
る。
【０００２】
【従来の技術】従来より、液晶表示装置、ＥＬ表示装
置、プラズマ表示装置等の表示装置においては、マトリ
クス状に配列された絵素電極を選択駆動することによ
り、画面上に表示パターンが形成される。より具体的に
は、選択された絵素電極とこれに対向する対向電極との
間に電圧を印加し、これらの電極間に介在させた液晶等
の表示媒体を光学的に変調して表示パターンを形成す
る。
置、プラズマ表示装置等の表示装置においては、マトリ
クス状に配列された絵素電極を選択駆動することによ
り、画面上に表示パターンが形成される。より具体的に
は、選択された絵素電極とこれに対向する対向電極との
間に電圧を印加し、これらの電極間に介在させた液晶等
の表示媒体を光学的に変調して表示パターンを形成す
る。
【０００３】絵素電極の駆動方式として、個々の独立し
た絵素電極をマトリクス状に配列すると共に、絵素電極
それぞれにスイッチング素子としてのＴＦＴを接続し、
このＴＦＴを介して絵素電極を駆動するアクティブマト
リクス駆動方式が知られている。このようなアクティブ
マトリクス駆動方式による表示装置は、高コントラスト
の表示が可能であり、液晶テレビジョン、ワードプロセ
ッサ、コンピュータの端末表示装置等に実用化されてい
る。このようなアクティブマトリクス液晶表示装置は、
ＴＦＴが形成されたアクティブマトリクス基板と対向電
極が配設された対向基板とを貼り合わせ、両基板間に液
晶を封入して構成される。
た絵素電極をマトリクス状に配列すると共に、絵素電極
それぞれにスイッチング素子としてのＴＦＴを接続し、
このＴＦＴを介して絵素電極を駆動するアクティブマト
リクス駆動方式が知られている。このようなアクティブ
マトリクス駆動方式による表示装置は、高コントラスト
の表示が可能であり、液晶テレビジョン、ワードプロセ
ッサ、コンピュータの端末表示装置等に実用化されてい
る。このようなアクティブマトリクス液晶表示装置は、
ＴＦＴが形成されたアクティブマトリクス基板と対向電
極が配設された対向基板とを貼り合わせ、両基板間に液
晶を封入して構成される。
【０００４】ところで、この種のアクティブマトリクス
基板においては、製造工程中に各絵素電極にソース信号
を入力（供給）するソースバスラインが何らかの原因に
よって断線してしまう場合がある。このような断線が発
生すると、ソースバスラインの断線発生部の先端側に接
続されている絵素電極には、本来入力されるべき信号が
入力されないため、断線発生部の先の絵素電極を駆動す
ることができず、結果的に、駆動されない部分が表示上
の線欠陥として認識されることになる。このような線欠
陥はアクティブマトリクス表示装置の表示品位を著しく
損なうものであり、製品歩留まりの観点から見て大きな
問題となる。
基板においては、製造工程中に各絵素電極にソース信号
を入力（供給）するソースバスラインが何らかの原因に
よって断線してしまう場合がある。このような断線が発
生すると、ソースバスラインの断線発生部の先端側に接
続されている絵素電極には、本来入力されるべき信号が
入力されないため、断線発生部の先の絵素電極を駆動す
ることができず、結果的に、駆動されない部分が表示上
の線欠陥として認識されることになる。このような線欠
陥はアクティブマトリクス表示装置の表示品位を著しく
損なうものであり、製品歩留まりの観点から見て大きな
問題となる。
【０００５】そこで、このようなソースバスラインの断
線を防止するための技術が従来より種々提案されている
が、その一例としてソースバスラインを２層構造とする
技術がある。これは、図８に示すように、ゲートバスラ
イン100とソースバスライン110で囲まれた領域それぞれ
にマトリクス状に配列された絵素電極120にＴＦＴ130を
接続したアクティブマトリクス基板において、ソースバ
スライン110とＴＦＴ130のソース電極131およびドレイ
ン電極132を、絵素電極120を形成するためのＩＴＯ（Ｉ
ｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜の上にＭｏ等の金
属層を積層した２層構造とし、金属層（上層）110a、13
1a、132aをパターニングする前に、その下にＩＴＯ膜
（下層）110b、131b、132bを残し、しかる後、金属層を
パターニングして形成される。なお、上層の金属層110
a、131a、132aと下層のＩＴＯ膜110b、131b、132bの長
手寸法及び幅寸法は同一に設定されている。
線を防止するための技術が従来より種々提案されている
が、その一例としてソースバスラインを２層構造とする
技術がある。これは、図８に示すように、ゲートバスラ
イン100とソースバスライン110で囲まれた領域それぞれ
にマトリクス状に配列された絵素電極120にＴＦＴ130を
接続したアクティブマトリクス基板において、ソースバ
スライン110とＴＦＴ130のソース電極131およびドレイ
ン電極132を、絵素電極120を形成するためのＩＴＯ（Ｉ
ｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜の上にＭｏ等の金
属層を積層した２層構造とし、金属層（上層）110a、13
1a、132aをパターニングする前に、その下にＩＴＯ膜
（下層）110b、131b、132bを残し、しかる後、金属層を
パターニングして形成される。なお、上層の金属層110
a、131a、132aと下層のＩＴＯ膜110b、131b、132bの長
手寸法及び幅寸法は同一に設定されている。
【０００６】このような２層構造によれば、ソースバス
ラインの製造工程中に金属ソースバスラインに断線が発
生したとしても、その下層にＩＴＯ膜が残存しているの
で、該ＩＴＯ膜を介して絵素電極120にソース信号が入
力されるため、線欠陥を防止できる。
ラインの製造工程中に金属ソースバスラインに断線が発
生したとしても、その下層にＩＴＯ膜が残存しているの
で、該ＩＴＯ膜を介して絵素電極120にソース信号が入
力されるため、線欠陥を防止できる。
【０００７】
【発明が解決しようとする課題】ところで、この種のア
クティブマトリクス基板のＴＦＴ130においては、ソー
ス電極131とドレイン電極132の下層にリンＰをドーピン
グしてなるｎ+ａ-Ｓｉ（アモルファスシリコン）層から
なるコンタクト層160a、160bが形成されるため、金属ソ
ースバスラインとｎ+ａ-Ｓｉ層との間にＩＴＯ膜が介在
することになる。すなわち、ＩＴＯ膜を介して金属ソー
スバスラインとｎ+ａ-Ｓｉ層が全面にわたって間接的に
接続されることになり、金属ソースバスラインとｎ+ａ-
Ｓｉ層との間の直列抵抗が大きくなる。このため、ＴＦ
Ｔ130をスイッチングするために必要なON電流を確保す
る必要上ＴＦＴ130を大きくしなければならず、その分
開口率が低下するため表示画面が暗くなり、表示品位が
低下するという欠点があった。
クティブマトリクス基板のＴＦＴ130においては、ソー
ス電極131とドレイン電極132の下層にリンＰをドーピン
グしてなるｎ+ａ-Ｓｉ（アモルファスシリコン）層から
なるコンタクト層160a、160bが形成されるため、金属ソ
ースバスラインとｎ+ａ-Ｓｉ層との間にＩＴＯ膜が介在
することになる。すなわち、ＩＴＯ膜を介して金属ソー
スバスラインとｎ+ａ-Ｓｉ層が全面にわたって間接的に
接続されることになり、金属ソースバスラインとｎ+ａ-
Ｓｉ層との間の直列抵抗が大きくなる。このため、ＴＦ
Ｔ130をスイッチングするために必要なON電流を確保す
る必要上ＴＦＴ130を大きくしなければならず、その分
開口率が低下するため表示画面が暗くなり、表示品位が
低下するという欠点があった。
【０００８】本発明はこのような従来技術の欠点を解決
するものであり、ＴＦＴのソース電極およびドレイン電
極とコンタクト層との間の直列抵抗を低減でき、結果的
に開口率の向上およびこれに伴う表示品位の向上が図れ
るアクティブマトリクス基板を提供することを目的とす
る。
するものであり、ＴＦＴのソース電極およびドレイン電
極とコンタクト層との間の直列抵抗を低減でき、結果的
に開口率の向上およびこれに伴う表示品位の向上が図れ
るアクティブマトリクス基板を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、透明絶縁性基板上にゲートバスラインお
よびソースバスラインを格子状に配線し、両バスライン
で囲まれた領域に絵素電極をそれぞれ配設すると共に、
該絵素電極と該ゲートバスラインおよびソースバスライ
ンにそれぞれスイッチング素子としてＴＦＴを接続した
アクティブマトリクス基板において、該絵素電極を形成
するための透明導電膜の上に金属層を積層してなる２層
構造で該ソースバスラインと該ＴＦＴのソース電極およ
びドレイン電極をパターン形成して、該ソース電極およ
びドレイン電極の金属層の幅方向及び長手方向の寸法を
該透明導電膜の幅方向及び長手方向の寸法よりも大きく
設定し、該金属層の所定領域を下層のコンタクト層に接
触させてなり、そのことにより上記目的が達成される。
リクス基板は、透明絶縁性基板上にゲートバスラインお
よびソースバスラインを格子状に配線し、両バスライン
で囲まれた領域に絵素電極をそれぞれ配設すると共に、
該絵素電極と該ゲートバスラインおよびソースバスライ
ンにそれぞれスイッチング素子としてＴＦＴを接続した
アクティブマトリクス基板において、該絵素電極を形成
するための透明導電膜の上に金属層を積層してなる２層
構造で該ソースバスラインと該ＴＦＴのソース電極およ
びドレイン電極をパターン形成して、該ソース電極およ
びドレイン電極の金属層の幅方向及び長手方向の寸法を
該透明導電膜の幅方向及び長手方向の寸法よりも大きく
設定し、該金属層の所定領域を下層のコンタクト層に接
触させてなり、そのことにより上記目的が達成される。
【００１０】また、本発明のアクティブマトリクス基板
は、透明絶縁性基板上にゲートバスラインおよびソース
バスラインを格子状に配線し、両バスラインで囲まれた
領域に絵素電極をそれぞれ配設すると共に、該絵素電極
と該ゲートバスラインおよびソースバスラインにそれぞ
れスイッチング素子としてＴＦＴを接続したアクティブ
マトリクス基板において、該絵素電極を形成するための
透明導電膜の上に金属層を積層してなる２層構造で該ソ
ースバスラインと該ＴＦＴのソース電極およびドレイン
電極をパターン形成して、該ソース電極およびドレイン
電極の領域の該透明導電膜に開口又は切り欠きを形成
し、該金属層の所定領域を下層のコンタクト層に接触さ
せてなり、そのことにより上記目的が達成される。ま
た、本発明のアクティブマトリクス基板は、透明絶縁性
基板上にゲートバスラインおよびソースバスラインを格
子状に配線し、両バスラインで囲まれた領域に絵素電極
をそれぞれ配設すると共に、該絵素電極と該ゲートバス
ラインおよびソースバスラインにそれぞれスイッチング
素子としてＴＦＴを接続したアクティブマトリクス基板
において、該絵素電極を形成するための透明導電膜の上
に金属層を積層してなる２層構造で該ソースバスライン
と該ＴＦＴのソース電極およびドレイン電極をパターン
形成して、該ＴＦＴのソース電極およびドレイン電極の
基部から途中までの領域を２層構造とし且つ該ＴＦＴの
コンタクト層の上層となる領域は金属層のみとなるよう
に設定し、該ソース電極および該ドレイン電極の金属層
を下層のコンタクト層に接触させてなり、そのことによ
り上記目的が達成される。
は、透明絶縁性基板上にゲートバスラインおよびソース
バスラインを格子状に配線し、両バスラインで囲まれた
領域に絵素電極をそれぞれ配設すると共に、該絵素電極
と該ゲートバスラインおよびソースバスラインにそれぞ
れスイッチング素子としてＴＦＴを接続したアクティブ
マトリクス基板において、該絵素電極を形成するための
透明導電膜の上に金属層を積層してなる２層構造で該ソ
ースバスラインと該ＴＦＴのソース電極およびドレイン
電極をパターン形成して、該ソース電極およびドレイン
電極の領域の該透明導電膜に開口又は切り欠きを形成
し、該金属層の所定領域を下層のコンタクト層に接触さ
せてなり、そのことにより上記目的が達成される。ま
た、本発明のアクティブマトリクス基板は、透明絶縁性
基板上にゲートバスラインおよびソースバスラインを格
子状に配線し、両バスラインで囲まれた領域に絵素電極
をそれぞれ配設すると共に、該絵素電極と該ゲートバス
ラインおよびソースバスラインにそれぞれスイッチング
素子としてＴＦＴを接続したアクティブマトリクス基板
において、該絵素電極を形成するための透明導電膜の上
に金属層を積層してなる２層構造で該ソースバスライン
と該ＴＦＴのソース電極およびドレイン電極をパターン
形成して、該ＴＦＴのソース電極およびドレイン電極の
基部から途中までの領域を２層構造とし且つ該ＴＦＴの
コンタクト層の上層となる領域は金属層のみとなるよう
に設定し、該ソース電極および該ドレイン電極の金属層
を下層のコンタクト層に接触させてなり、そのことによ
り上記目的が達成される。
【００１１】
【作用】請求項１記載のアクティブマトリクス基板によ
れば、ソースバスラインとＴＦＴのソース電極およびド
レイン電極が透明導電膜の上に金属層を積層した２層構
造とされ、且つソース電極およびドレイン電極における
金属層の幅方向及び長手方向の寸法が透明導電膜の幅方
向及び長手方向の寸法よりも大きく設定されるため、こ
の金属層の所定領域がコンタクト層に接触して直接接触
部が形成される。また、請求項２記載のアクティブマト
リクス基板によれば、ソースバスラインとＴＦＴのソー
ス電極およびドレイン電極が透明導電膜の上に金属層を
積層した２層構造とされ、且つソース電極およびドレイ
ン電極の領域の透明導電膜に開口又は切り欠きが形成さ
れるため、この金属層の所定領域が下層のコンタクト層
に接触して直接接触部が形成される。このため、ソース
バスラインの断線が有効に防止されるのに加えて、接触
部の直列抵抗が格段に低減される。従って、ＴＦＴをス
イッチングするために必要なON電流を得るのに必要なＴ
ＦＴの面積が大幅に低減される。その結果、アクティブ
マトリクス基板の開口率が向上して、表示画面が明るく
なり表示品位が向上する。また、請求項３記載のアクテ
ィブマトリクス基板によれば、ソースバスラインとＴＦ
Ｔのソース電極およびドレイン電極の基部から途中まで
の領域が透明導電膜の上に金属層を積層した２層構造と
され且つＴＦＴのコンタクト層の上層となる領域は金属
層のみとなるように設定されるため、ソース電極および
ドレイン電極の金属層が下層のコンタクト層に接触して
直接接触部が形成される。このため、ソース電極および
ドレイン電極とコンタクト層との間の直列抵抗が最大限
に低減される。従って、ＴＦＴをスイッチングするため
に必要なON電流を得るのに必要なＴＦＴの面積が最小限
となる。その結果、アクティブマトリクス基板の開口率
が大幅に向上して、表示画面が明るくなり表示品位が一
層向上する。
れば、ソースバスラインとＴＦＴのソース電極およびド
レイン電極が透明導電膜の上に金属層を積層した２層構
造とされ、且つソース電極およびドレイン電極における
金属層の幅方向及び長手方向の寸法が透明導電膜の幅方
向及び長手方向の寸法よりも大きく設定されるため、こ
の金属層の所定領域がコンタクト層に接触して直接接触
部が形成される。また、請求項２記載のアクティブマト
リクス基板によれば、ソースバスラインとＴＦＴのソー
ス電極およびドレイン電極が透明導電膜の上に金属層を
積層した２層構造とされ、且つソース電極およびドレイ
ン電極の領域の透明導電膜に開口又は切り欠きが形成さ
れるため、この金属層の所定領域が下層のコンタクト層
に接触して直接接触部が形成される。このため、ソース
バスラインの断線が有効に防止されるのに加えて、接触
部の直列抵抗が格段に低減される。従って、ＴＦＴをス
イッチングするために必要なON電流を得るのに必要なＴ
ＦＴの面積が大幅に低減される。その結果、アクティブ
マトリクス基板の開口率が向上して、表示画面が明るく
なり表示品位が向上する。また、請求項３記載のアクテ
ィブマトリクス基板によれば、ソースバスラインとＴＦ
Ｔのソース電極およびドレイン電極の基部から途中まで
の領域が透明導電膜の上に金属層を積層した２層構造と
され且つＴＦＴのコンタクト層の上層となる領域は金属
層のみとなるように設定されるため、ソース電極および
ドレイン電極の金属層が下層のコンタクト層に接触して
直接接触部が形成される。このため、ソース電極および
ドレイン電極とコンタクト層との間の直列抵抗が最大限
に低減される。従って、ＴＦＴをスイッチングするため
に必要なON電流を得るのに必要なＴＦＴの面積が最小限
となる。その結果、アクティブマトリクス基板の開口率
が大幅に向上して、表示画面が明るくなり表示品位が一
層向上する。
【００１２】
【実施例】本発明の実施例について以下に説明する。
【００１３】図１は本発明のアクティブマトリクス基板
の一実施例を示しており、このアクティブマトリクス基
板は、透明絶縁性基板としてのガラス基板１上に走査線
として機能するゲートバス１０および信号線として機能
するソースバスライン２０を格子上に配線してなる。両
バスライン１０、２０で囲まれた領域それぞれにはＩＴ
Ｏ膜をパターニングしてなる絵素電極４０がマトリクス
状に配列される。
の一実施例を示しており、このアクティブマトリクス基
板は、透明絶縁性基板としてのガラス基板１上に走査線
として機能するゲートバス１０および信号線として機能
するソースバスライン２０を格子上に配線してなる。両
バスライン１０、２０で囲まれた領域それぞれにはＩＴ
Ｏ膜をパターニングしてなる絵素電極４０がマトリクス
状に配列される。
【００１４】ゲートバスライン１０からは絵素電極４０
に向けてゲート電極１１が分岐され、該ゲート電極１１
の先端部には、スイッチング素子として機能するＴＦＴ
３０が形成される。このＴＦＴ３０にはソース電極３１
とドレイン電極３２とが形成される。これらソースバス
ライン２０、ソース電極３１およびドレイン電極３２
は、図中破線で示される下層２０ｂ、３１ｂ、３２ｂの
上にＭｏ等の金属層からなる上層２０ａ、３１ａ、３２
ａ（図中実線部）をそれぞれ積層した２層構造になって
いる。そして、ソース電極３１およびドレイン電極３２
の先端部における下層には、ｎ+ａ-Ｓｉ層からなるコン
タクト層６０ａ、６０ｂが形成される。
に向けてゲート電極１１が分岐され、該ゲート電極１１
の先端部には、スイッチング素子として機能するＴＦＴ
３０が形成される。このＴＦＴ３０にはソース電極３１
とドレイン電極３２とが形成される。これらソースバス
ライン２０、ソース電極３１およびドレイン電極３２
は、図中破線で示される下層２０ｂ、３１ｂ、３２ｂの
上にＭｏ等の金属層からなる上層２０ａ、３１ａ、３２
ａ（図中実線部）をそれぞれ積層した２層構造になって
いる。そして、ソース電極３１およびドレイン電極３２
の先端部における下層には、ｎ+ａ-Ｓｉ層からなるコン
タクト層６０ａ、６０ｂが形成される。
【００１５】次に、図２に従い本実施例のアクティブマ
トリクス基板のＴＦＴ形成部における断面構造を工程順
に説明する。まず、ガラス基板１上にＴａ膜をスパッタ
リング法で積層し、次いで、フォトリソグラフィの手法
によりＴａ膜をパターニングしてゲートバスライン１０
およびゲート電極１１を形成する。なお、Ｔａ単層の膜
に代えてＴｉ、Ａｌ、Ｃｒ等の単層またはＴａ、Ｔｉ、
Ａｌ、Ｃｒの多層構造からなる導電体で形成することに
してもよい。また、ゲートバスライン１０とガラス基板
１との間に、ベースコート膜としてＴａ2Ｏ5等の絶縁膜
を形成することにしてもよい。
トリクス基板のＴＦＴ形成部における断面構造を工程順
に説明する。まず、ガラス基板１上にＴａ膜をスパッタ
リング法で積層し、次いで、フォトリソグラフィの手法
によりＴａ膜をパターニングしてゲートバスライン１０
およびゲート電極１１を形成する。なお、Ｔａ単層の膜
に代えてＴｉ、Ａｌ、Ｃｒ等の単層またはＴａ、Ｔｉ、
Ａｌ、Ｃｒの多層構造からなる導電体で形成することに
してもよい。また、ゲートバスライン１０とガラス基板
１との間に、ベースコート膜としてＴａ2Ｏ5等の絶縁膜
を形成することにしてもよい。
【００１６】次いで、ゲートバスライン１０上にプラズ
マＣＶＤ法により膜厚300ｎｍのＳｉＮx膜からなるゲー
ト絶縁膜５０を積層する。なお、ゲートバスライン１０
を陽極酸化してその表面にＴａ酸化膜を形成することに
してもよい。このようにすれば、２層の絶縁膜が形成さ
れるので、絶縁性をより向上できる利点がある。
マＣＶＤ法により膜厚300ｎｍのＳｉＮx膜からなるゲー
ト絶縁膜５０を積層する。なお、ゲートバスライン１０
を陽極酸化してその表面にＴａ酸化膜を形成することに
してもよい。このようにすれば、２層の絶縁膜が形成さ
れるので、絶縁性をより向上できる利点がある。
【００１７】次に、ゲート絶縁膜５０に連続して、膜厚
30ｎｍのａ-Ｓｉ膜からなる半導体層５２および膜厚200
ｎｍのＳｉＮx膜からなるエッチングストッパー層５３
を、プラズマＣＶＤ法により順次積層する。そして、エ
ッチングストッパー層５３をパターニングすると、その
後、ｎ+ａ-Ｓｉ層をプラズマＣＶＤ法により膜厚80ｎｍ
で積層し、これをパターニングしてコンタクト層６０
ａ、６０ｂを形成する。このコンタクト層６０ａ、６０
ｂは、半導体層５２と次に積層されるソース電極３１お
よびドレイン電極３２とのオーミックコンタクトを良好
にするために形成される。
30ｎｍのａ-Ｓｉ膜からなる半導体層５２および膜厚200
ｎｍのＳｉＮx膜からなるエッチングストッパー層５３
を、プラズマＣＶＤ法により順次積層する。そして、エ
ッチングストッパー層５３をパターニングすると、その
後、ｎ+ａ-Ｓｉ層をプラズマＣＶＤ法により膜厚80ｎｍ
で積層し、これをパターニングしてコンタクト層６０
ａ、６０ｂを形成する。このコンタクト層６０ａ、６０
ｂは、半導体層５２と次に積層されるソース電極３１お
よびドレイン電極３２とのオーミックコンタクトを良好
にするために形成される。
【００１８】コンタクト層６０ａ、６０ｂをパターニン
グすると、その上に絵素電極４０およびソースバスライ
ン２０の下層となるＩＴＯ膜をスパッタリング法により
積層し、これをパターニングして絵素電極４０およびソ
ースバスライン２０、ソース電極３１の下層２０ｂ、３
１ｂを得る。なお、絵素電極４０の図上左端部はドレイ
ン電極３２の下層３２ｂとして利用される。次いで、そ
の上にソース導電体をスパッタリング法により積層す
る。ソース導電体としては、Ｔｉ、Ａｌ、Ｍｏ、Ｃｒ等
を選択し得るが、本実施例ではＭｏを採用した。次い
で、ソース導電体をパターニングし、これにより、ソー
スバスライン２０、ソース電極３１の上層２０ａ、３１
ａおよびドレイン電極３２の上層３２ｂを形成する。従
って、ドレイン電極３２と絵素電極４０とは導通状態に
ある。
グすると、その上に絵素電極４０およびソースバスライ
ン２０の下層となるＩＴＯ膜をスパッタリング法により
積層し、これをパターニングして絵素電極４０およびソ
ースバスライン２０、ソース電極３１の下層２０ｂ、３
１ｂを得る。なお、絵素電極４０の図上左端部はドレイ
ン電極３２の下層３２ｂとして利用される。次いで、そ
の上にソース導電体をスパッタリング法により積層す
る。ソース導電体としては、Ｔｉ、Ａｌ、Ｍｏ、Ｃｒ等
を選択し得るが、本実施例ではＭｏを採用した。次い
で、ソース導電体をパターニングし、これにより、ソー
スバスライン２０、ソース電極３１の上層２０ａ、３１
ａおよびドレイン電極３２の上層３２ｂを形成する。従
って、ドレイン電極３２と絵素電極４０とは導通状態に
ある。
【００１９】上記のようにして形成されるソース電極３
１およびドレイン電極３２は図１および図２に示される
ように、ソースバスライン２０の長手方向に長い平面視
矩形状をなし、いずれも上層３１ａ、３２ａが下層３１
ｂ、３２ｂよりも長手方向および幅方向において広幅に
なっており、広幅部の下方にコンタクト層６０ａ、６０
ｂが接触する構造になっている。すなわち、図１に斜線
で示される部分が直接接触部３３、３４になっており、
該直接接触部３３、３４の存在によりソース電極３１お
よびドレイン電極３２とコンタクト層６０ａ、６０ｂと
の直列抵抗を格段に低減できる構造になっている。従っ
て、ON電流を確保するためにＴＦＴ３０を不必要に大き
くする必要がないので、その分開口率の低下を防止でき
る。
１およびドレイン電極３２は図１および図２に示される
ように、ソースバスライン２０の長手方向に長い平面視
矩形状をなし、いずれも上層３１ａ、３２ａが下層３１
ｂ、３２ｂよりも長手方向および幅方向において広幅に
なっており、広幅部の下方にコンタクト層６０ａ、６０
ｂが接触する構造になっている。すなわち、図１に斜線
で示される部分が直接接触部３３、３４になっており、
該直接接触部３３、３４の存在によりソース電極３１お
よびドレイン電極３２とコンタクト層６０ａ、６０ｂと
の直列抵抗を格段に低減できる構造になっている。従っ
て、ON電流を確保するためにＴＦＴ３０を不必要に大き
くする必要がないので、その分開口率の低下を防止でき
る。
【００２０】上記のようにしてＴＦＴ３０が形成される
と、次に、絵素電極４０上にＳｉＮxからなる保護膜層
７０を積層し、その上に配向膜７１を積層する。この保
護膜層７０は絵素電極４０の中央部を開口させた窓開き
状に形成することもできる。また、配向膜７１はガラス
基板１と、該ガラス基板１に貼り合わせられる対向基板
との間に封入される表示媒体としての液晶の液晶分子を
配向させるために形成され、両基板が貼り合わされてア
クティブマトリクス表示装置が作成される。
と、次に、絵素電極４０上にＳｉＮxからなる保護膜層
７０を積層し、その上に配向膜７１を積層する。この保
護膜層７０は絵素電極４０の中央部を開口させた窓開き
状に形成することもできる。また、配向膜７１はガラス
基板１と、該ガラス基板１に貼り合わせられる対向基板
との間に封入される表示媒体としての液晶の液晶分子を
配向させるために形成され、両基板が貼り合わされてア
クティブマトリクス表示装置が作成される。
【００２１】なお、上記実施例において、半導体層５
２、エッチングストッパー層５３およびコンタクト層６
０ａ、６０ｂを、ゲートバスライン１０およびソースバ
スライン２０との交差部にパターニングして残し、絶縁
性を一層向上させるようにしてもよい。
２、エッチングストッパー層５３およびコンタクト層６
０ａ、６０ｂを、ゲートバスライン１０およびソースバ
スライン２０との交差部にパターニングして残し、絶縁
性を一層向上させるようにしてもよい。
【００２２】図３は本発明の第２実施例を示しており、
この第２実施例では、ソース電極３１およびドレイン電
極３２の上層３１ａ、３２ａの幅方向における幅寸法の
みを下層３１ｂ、３２ｂの幅寸法よりも広幅に設定し、
該広幅部の下方に下層３１ｂ、３２ｂを設けず、広幅部
をコンタクト層６０ａ、６０ｂに直接接触させて直接接
触部３３、３４を確保する構成をとる。この第２実施例
によれば、直接接触部３３、３４の面積を最大にできる
ので、開口率の向上を図る上で最も都合のよいものにな
る。
この第２実施例では、ソース電極３１およびドレイン電
極３２の上層３１ａ、３２ａの幅方向における幅寸法の
みを下層３１ｂ、３２ｂの幅寸法よりも広幅に設定し、
該広幅部の下方に下層３１ｂ、３２ｂを設けず、広幅部
をコンタクト層６０ａ、６０ｂに直接接触させて直接接
触部３３、３４を確保する構成をとる。この第２実施例
によれば、直接接触部３３、３４の面積を最大にできる
ので、開口率の向上を図る上で最も都合のよいものにな
る。
【００２３】図４は本発明の第３実施例を示しており、
この第３実施例では、図２に示されるようにコンタクト
層６０ａ、６０ｂには段差部が存在するため、この段差
部に起因する上層３１ａ、３２ｂの段切れを考慮して下
層を段差部まで残す構成をとる。この第３実施例によれ
ば、図中斜線で示す直接接触部３３、３４が確保され
る。
この第３実施例では、図２に示されるようにコンタクト
層６０ａ、６０ｂには段差部が存在するため、この段差
部に起因する上層３１ａ、３２ｂの段切れを考慮して下
層を段差部まで残す構成をとる。この第３実施例によれ
ば、図中斜線で示す直接接触部３３、３４が確保され
る。
【００２４】図５は本発明の第４実施例を示しており、
この第４実施例では下層３１ｂ、３２ｂに窓状の開口３
７、３７を形成し、この開口３７、３７を通して上層３
１ａ、３２ａとコンタクト層６０ａ、６０ｂとの間に直
接接触部３３、３４を形成する構成をとる。開口３７、
３７の存在により上層３１ａ、３２ａの幅寸法が下層３
１ｂ、３２ｂの幅寸法よりも広幅になっているといえ
る。
この第４実施例では下層３１ｂ、３２ｂに窓状の開口３
７、３７を形成し、この開口３７、３７を通して上層３
１ａ、３２ａとコンタクト層６０ａ、６０ｂとの間に直
接接触部３３、３４を形成する構成をとる。開口３７、
３７の存在により上層３１ａ、３２ａの幅寸法が下層３
１ｂ、３２ｂの幅寸法よりも広幅になっているといえ
る。
【００２５】図６は本発明の第５実施例を示しており、
この第５実施例では下層３１ｂ、３２ｂの先端中央に切
り欠き３８、３８を形成し、該切り欠き３８、３８を通
して直接接触部３３、３４を形成する構成をとる。
この第５実施例では下層３１ｂ、３２ｂの先端中央に切
り欠き３８、３８を形成し、該切り欠き３８、３８を通
して直接接触部３３、３４を形成する構成をとる。
【００２６】図７は本発明の第６実施例を示しており、
この第６実施例では下層３１ｂ、３２ｂの幅方向におけ
る基部から中央寄りの部分を切り欠き、この切り欠き３
９、３９を通して直接接触部３３、３４を形成する構成
をとる。
この第６実施例では下層３１ｂ、３２ｂの幅方向におけ
る基部から中央寄りの部分を切り欠き、この切り欠き３
９、３９を通して直接接触部３３、３４を形成する構成
をとる。
【００２７】
【発明の効果】請求項１記載のアクティブマトリクス基
板によれば、ソースバスラインとＴＦＴのソース電極お
よびドレイン電極を透明導電膜の上に金属層を積層した
２層構造とし、且つソース電極およびドレイン電極にお
ける金属層の幅方向及び長手方向の寸法を透明導電膜の
幅方向及び長手方向の寸法よりも大きく設定し、この金
属層の所定領域をコンタクト層に接触させて直接接触部
を形成する。また、請求項２記載のアクティブマトリク
ス基板によれば、ソースバスラインとＴＦＴのソース電
極およびドレイン電極を透明導電膜の上に金属層を積層
した２層構造とし、且つソース電極およびドレイン電極
の領域の透明導電膜に開口又は切り欠きを形成し、この
金属層の所定領域を下層のコンタクト層に接触させて直
接接触部を形成する。 このため、ソースバスラインの断
線を有効に防止できることはもちろんのこと、接触部の
直列抵抗を上記従来例に比べて格段に低減できる。従っ
て、ＴＦＴをスイッチングするために必要なON電流を得
るのに必要なＴＦＴの面積を従来例に比して大幅に低減
できる。それ故、アクティブマトリクス基板の開口率を
向上でき、表示画面の明るさ、即ち、表示品位を向上で
きる。
板によれば、ソースバスラインとＴＦＴのソース電極お
よびドレイン電極を透明導電膜の上に金属層を積層した
２層構造とし、且つソース電極およびドレイン電極にお
ける金属層の幅方向及び長手方向の寸法を透明導電膜の
幅方向及び長手方向の寸法よりも大きく設定し、この金
属層の所定領域をコンタクト層に接触させて直接接触部
を形成する。また、請求項２記載のアクティブマトリク
ス基板によれば、ソースバスラインとＴＦＴのソース電
極およびドレイン電極を透明導電膜の上に金属層を積層
した２層構造とし、且つソース電極およびドレイン電極
の領域の透明導電膜に開口又は切り欠きを形成し、この
金属層の所定領域を下層のコンタクト層に接触させて直
接接触部を形成する。 このため、ソースバスラインの断
線を有効に防止できることはもちろんのこと、接触部の
直列抵抗を上記従来例に比べて格段に低減できる。従っ
て、ＴＦＴをスイッチングするために必要なON電流を得
るのに必要なＴＦＴの面積を従来例に比して大幅に低減
できる。それ故、アクティブマトリクス基板の開口率を
向上でき、表示画面の明るさ、即ち、表示品位を向上で
きる。
【００２８】また、特に請求項３記載のアクティブマト
リクス基板によれば、ソースバスラインとＴＦＴのソー
ス電極およびドレイン電極の基部から途中までの領域を
透明導電膜の上に金属層を積層した２層構造とし且つＴ
ＦＴのコンタクト層の上層となる領域は金属層のみとな
るように設定して、ソース電極およびドレイン電極の金
属層を下層のコンタクト層に接触させて直接接触部を形
成する。このため、ソース電極およびドレイン電極とコ
ンタクト層との間の直列抵抗を最大限に低減できる。従
って、ＴＦＴをスイッチングするために必要なON電流を
得るのに必要なＴＦＴの面積を最小限にでき、開口率を
最も向上できるので、表示品位の向上を図る上でより一
層都合のよいものになる。
リクス基板によれば、ソースバスラインとＴＦＴのソー
ス電極およびドレイン電極の基部から途中までの領域を
透明導電膜の上に金属層を積層した２層構造とし且つＴ
ＦＴのコンタクト層の上層となる領域は金属層のみとな
るように設定して、ソース電極およびドレイン電極の金
属層を下層のコンタクト層に接触させて直接接触部を形
成する。このため、ソース電極およびドレイン電極とコ
ンタクト層との間の直列抵抗を最大限に低減できる。従
って、ＴＦＴをスイッチングするために必要なON電流を
得るのに必要なＴＦＴの面積を最小限にでき、開口率を
最も向上できるので、表示品位の向上を図る上でより一
層都合のよいものになる。
【図１】本発明のアクティブマトリクス基板の一実施例
を示す平面図。
を示す平面図。
【図２】図１のＡ−Ａ線による断面図。
【図３】本発明の第２実施例を示すアクティブマトリク
ス基板の平面図。
ス基板の平面図。
【図４】本発明の第３実施例を示すアクティブマトリク
ス基板の平面図。
ス基板の平面図。
【図５】本発明の第４実施例を示すアクティブマトリク
ス基板の平面図。
ス基板の平面図。
【図６】本発明の第５実施例を示すアクティブマトリク
ス基板の平面図。
ス基板の平面図。
【図７】本発明の第６実施例を示すアクティブマトリク
ス基板の平面図。
ス基板の平面図。
【図８】従来例を示す平面図。
１ ガラス基板 １０ ゲートバスライン ２０ ソースバスライン ２０ａ 上層 ２０ｂ 下層 ３０ ＴＦＴ ３１ ソース電極 ３１ａ 上層 ３１ｂ 下層 ３２ ドレイン電極 ３２ａ 上層 ３２ｂ 下層 ３３、３４ 直接接触部 ４０ 絵素電極 ５０ ゲート絶縁膜 ５２ 半導体層 ５３ エッチングストッパー層 ６０ａ コンタクト層 ６０ｂ コンタクト層 ７０ 保護膜層 ７１ 配向膜 １００ ゲートバスライン １１０ ソースバスライン １１０ａ 上層 １１０ｂ 下層 １２０ 絵素電極 １３０ ＴＦＴ １３１ ソース電極 １３１ａ 上層 １３１ｂ 下層 １３２ ドレイン電極 １３２ａ 上層 １３２ｂ 下層 １６０ａ コンタクト層 １６０ｂ コンタクト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤木 裕 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (72)発明者 片岡 義晴 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (72)発明者 櫻井 猛久 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (56)参考文献 特開 平１−303760（ＪＰ，Ａ) 特開 平２−156226（ＪＰ，Ａ)
Claims (3)
- 【請求項１】透明絶縁性基板上にゲートバスラインおよ
びソースバスラインを格子状に配線し、両バスラインで
囲まれた領域に絵素電極をそれぞれ配設すると共に、該
絵素電極と該ゲートバスラインおよびソースバスライン
にそれぞれスイッチング素子としてＴＦＴを接続したア
クティブマトリクス基板において、 該絵素電極を形成するための透明導電膜の上に金属層を
積層してなる２層構造で該ソースバスラインと該ＴＦＴ
のソース電極およびドレイン電極をパターン形成して、
該ソース電極およびドレイン電極の金属層の幅方向及び
長手方向の寸法を該透明導電膜の幅方向及び長手方向の
寸法よりも大きく設定し、該金属層の所定領域を下層の
コンタクト層に接触させたアクティブマトリクス基板。 - 【請求項２】透明絶縁性基板上にゲートバスラインおよ
びソースバスラインを格子状に配線し、両バスラインで
囲まれた領域に絵素電極をそれぞれ配設すると共に、該
絵素電極と該ゲートバスラインおよびソースバスライン
にそれぞれスイッチング素子としてＴＦＴを接続したア
クティブマトリクス基板において、 該絵素電極を形成するための透明導電膜の上に金属層を
積層してなる２層構造で該ソースバスラインと該ＴＦＴ
のソース電極およびドレイン電極をパターン形成して、
該ソース電極およびドレイン電極の領域の該透明導電膜
に開口又は切り欠きを形成し、該金属層の所定領域を下
層のコンタクト層に接触させたアクティブマトリクス基
板。 - 【請求項３】透明絶縁性基板上にゲートバスラインおよ
びソースバスラインを格子状に配線し、両バスラインで
囲まれた領域に絵素電極をそれぞれ配設すると共に、該
絵素電極と該ゲートバスラインおよびソースバスライン
にそれぞれスイッチング素子としてＴＦＴを接続したア
クティブマトリクス基板において、 該絵素電極を形成するための透明導電膜の上に金属層を
積層してなる２層構造で該ソースバスラインと該ＴＦＴ
のソース電極およびドレイン電極をパターン形成して、
該ＴＦＴのソース電極およびドレイン電極の基部から途
中までの領域を２層構造とし且つ該ＴＦＴのコンタクト
層の上層となる領域は金属層のみとなるように設定し、
該ソース電極および該ドレイン電極の金属層を下層のコ
ンタクト層に接触させたアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4207591A JP2690404B2 (ja) | 1991-03-07 | 1991-03-07 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4207591A JP2690404B2 (ja) | 1991-03-07 | 1991-03-07 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04278928A JPH04278928A (ja) | 1992-10-05 |
| JP2690404B2 true JP2690404B2 (ja) | 1997-12-10 |
Family
ID=12625944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4207591A Expired - Lifetime JP2690404B2 (ja) | 1991-03-07 | 1991-03-07 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690404B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539551A (en) * | 1992-12-28 | 1996-07-23 | Casio Computer Co., Ltd. | LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making |
| JP3362008B2 (ja) * | 1999-02-23 | 2003-01-07 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| JP2002094064A (ja) * | 2000-09-11 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01303760A (ja) * | 1988-06-01 | 1989-12-07 | Hitachi Ltd | アクティブマトリクス基板およびその製造方法 |
| JP2575052B2 (ja) * | 1988-12-07 | 1997-01-22 | ホシデン株式会社 | 液晶表示素子 |
-
1991
- 1991-03-07 JP JP4207591A patent/JP2690404B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04278928A (ja) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4831716B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3410656B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6078365A (en) | Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film | |
| KR20020034272A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100287666B1 (ko) | 액티브매트릭스기판 | |
| JP2003107523A (ja) | 液晶表示装置 | |
| JPH08201853A (ja) | 電極基板および平面表示装置 | |
| KR100660809B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| KR101715226B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH10268356A (ja) | 液晶表示装置 | |
| KR20000031004A (ko) | 평면 구동 방식의 액정 표시 장치 | |
| JP2669512B2 (ja) | アクティブマトリクス基板 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JPH10268346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2664809B2 (ja) | アクティブマトリクス基板 | |
| KR100333272B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치 | |
| JP2768590B2 (ja) | アクティブマトリクス基板 | |
| JP2731302B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 14 |