JP3279939B2 - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置Info
- Publication number
- JP3279939B2 JP3279939B2 JP30144596A JP30144596A JP3279939B2 JP 3279939 B2 JP3279939 B2 JP 3279939B2 JP 30144596 A JP30144596 A JP 30144596A JP 30144596 A JP30144596 A JP 30144596A JP 3279939 B2 JP3279939 B2 JP 3279939B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- common wiring
- gate
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Description
【０００１】
【発明の属する技術分野】この発明は、アクティブマト
リクス型の液晶ディスプレイ装置に関するものであり、
その薄膜トランジスタに係わるものである。
リクス型の液晶ディスプレイ装置に関するものであり、
その薄膜トランジスタに係わるものである。
【０００２】
【従来の技術】液晶を用いたディスプレイのスイッチン
グ素子として、アモルファスＳｉ半導体を用いた薄膜ト
ランジスタ（以下ＴＦＴと略す）を、ガラス等の絶縁性
基板上にマトリクス状に形成したアクティブマトリクス
表示素子が開発されている。このＴＦＴをスイッチング
素子とする液晶ディスプレイ（以下ＴＦＴ−ＬＣＤと略
す）では、ＴＦＴのゲート電極とソース及びドレイン電
極との重なりで発生する寄生容量（以下Ｃｇｄと略す）
及びチャネル容量（以下Ｃｃｈと略す）が大きい場合、
ゲート信号がオン状態からオフ状態に変化する際に、Ｃ
ｇｄとＣｃｈを介して電荷の流れ込みが発生し、液晶に
加わる電圧が大きく変化する。この電圧の変化は、液晶
の誘電率異方性に伴う容量変化によって変化する。この
ため、液晶にＤＣバイアスが加わってしまう。液晶は交
流駆動する必要があり、ＤＣバイアスが加わると劣化し
たり、フリッカや残像などの表示特性劣化の原因にもな
る。
グ素子として、アモルファスＳｉ半導体を用いた薄膜ト
ランジスタ（以下ＴＦＴと略す）を、ガラス等の絶縁性
基板上にマトリクス状に形成したアクティブマトリクス
表示素子が開発されている。このＴＦＴをスイッチング
素子とする液晶ディスプレイ（以下ＴＦＴ−ＬＣＤと略
す）では、ＴＦＴのゲート電極とソース及びドレイン電
極との重なりで発生する寄生容量（以下Ｃｇｄと略す）
及びチャネル容量（以下Ｃｃｈと略す）が大きい場合、
ゲート信号がオン状態からオフ状態に変化する際に、Ｃ
ｇｄとＣｃｈを介して電荷の流れ込みが発生し、液晶に
加わる電圧が大きく変化する。この電圧の変化は、液晶
の誘電率異方性に伴う容量変化によって変化する。この
ため、液晶にＤＣバイアスが加わってしまう。液晶は交
流駆動する必要があり、ＤＣバイアスが加わると劣化し
たり、フリッカや残像などの表示特性劣化の原因にもな
る。
【０００３】これを防止するために、負荷容量を液晶の
容量に並列に付加してＣｇｄ、Ｃｃｈの影響を小さくす
る必要がある。液晶容量に並列に負荷容量を付加する方
法として、これまでに共通配線を用いる方式（以下、Ｃ
Ｓ共通配線方式と呼ぶ）と、画素電極をその画素の１行
前のゲート配線と重ねる方式（以下、ＣＳオンゲート方
式と呼ぶ）がある。図１２は、例えば平成２年電子情報
通信学会技術報告会（ＥＩＤ９０−１３）で報告され
た、ＣＳオンゲート方式ＴＦＴ−ＬＣＤの１画素を示す
平面図、図１３はその製造方法を示すＡ−Ａ´断面の断
面図である。図において、１はガラス基板（図１２）、
２はガラス基板１上に形成されたゲート電極、４はゲー
ト電極２上を含めてガラス基板１上に形成されたゲート
絶縁膜（図１２）、５はゲート絶縁膜４を介してゲート
電極２上に形成されたアモルファスシリコン、６はアモ
ルファスシリコン５上に形成されたＰＨ3 をドープした
ｎ+ アモルファスシリコン（図１２）で、ソース・ドレ
イン領域を形成する。７はゲート絶縁膜４上に設けら
れ、一部が１行前のゲート電極２上に重なる画素電極、
８はゲート絶縁膜４上に設けられ、ｎ+ アモルファスシ
リコン６上に延在されたソース配線、９は画素電極７と
ｎ+ アモルファスシリコン６及びゲート絶縁膜４上にか
けて設けられたドレイン電極、１０はガラス基板１全面
に設けられた保護膜（図１２）である。
容量に並列に付加してＣｇｄ、Ｃｃｈの影響を小さくす
る必要がある。液晶容量に並列に負荷容量を付加する方
法として、これまでに共通配線を用いる方式（以下、Ｃ
Ｓ共通配線方式と呼ぶ）と、画素電極をその画素の１行
前のゲート配線と重ねる方式（以下、ＣＳオンゲート方
式と呼ぶ）がある。図１２は、例えば平成２年電子情報
通信学会技術報告会（ＥＩＤ９０−１３）で報告され
た、ＣＳオンゲート方式ＴＦＴ−ＬＣＤの１画素を示す
平面図、図１３はその製造方法を示すＡ−Ａ´断面の断
面図である。図において、１はガラス基板（図１２）、
２はガラス基板１上に形成されたゲート電極、４はゲー
ト電極２上を含めてガラス基板１上に形成されたゲート
絶縁膜（図１２）、５はゲート絶縁膜４を介してゲート
電極２上に形成されたアモルファスシリコン、６はアモ
ルファスシリコン５上に形成されたＰＨ3 をドープした
ｎ+ アモルファスシリコン（図１２）で、ソース・ドレ
イン領域を形成する。７はゲート絶縁膜４上に設けら
れ、一部が１行前のゲート電極２上に重なる画素電極、
８はゲート絶縁膜４上に設けられ、ｎ+ アモルファスシ
リコン６上に延在されたソース配線、９は画素電極７と
ｎ+ アモルファスシリコン６及びゲート絶縁膜４上にか
けて設けられたドレイン電極、１０はガラス基板１全面
に設けられた保護膜（図１２）である。
【０００４】次に、このような従来の液晶ディスプレイ
の製造方法について、図１３を用いて説明する。ガラス
基板１上にゲート電極２を形成する（図１３（Ａ））。
次にゲート絶縁膜４、アモルファスシリコン５、Ｐをド
ープしたｎ+ アモルファスシリコン６を連続堆積し、ア
モルファスシリコン５、Ｐをドープしたｎ+ アモルファ
スシリコン６を、必要な部分を残してエッチングにより
除去する（図１３（Ｂ））。次に、画素電極７を１行前
のゲート電極（ｎ−１番目）と重なるように形成する
（図１３（Ｃ））。次に、ソース配線８及びドレイン電
極９を形成し、その後、Ｐをドープしたｎ+ アモルファ
スシリコン６をＴＦＴのソース領域、ドレイン領域を形
成するために必要な部分を残して除去する（図１３
（Ｄ））。最後に、保護膜１０を形成する（図１３
（Ｅ））。
の製造方法について、図１３を用いて説明する。ガラス
基板１上にゲート電極２を形成する（図１３（Ａ））。
次にゲート絶縁膜４、アモルファスシリコン５、Ｐをド
ープしたｎ+ アモルファスシリコン６を連続堆積し、ア
モルファスシリコン５、Ｐをドープしたｎ+ アモルファ
スシリコン６を、必要な部分を残してエッチングにより
除去する（図１３（Ｂ））。次に、画素電極７を１行前
のゲート電極（ｎ−１番目）と重なるように形成する
（図１３（Ｃ））。次に、ソース配線８及びドレイン電
極９を形成し、その後、Ｐをドープしたｎ+ アモルファ
スシリコン６をＴＦＴのソース領域、ドレイン領域を形
成するために必要な部分を残して除去する（図１３
（Ｄ））。最後に、保護膜１０を形成する（図１３
（Ｅ））。
【０００５】また、図１４は同じ文献で報告されたＣＳ
共通配線方式ＴＦＴ−ＬＣＤの１画素を示す平面図、図
１５はその製造方法を示すＡ−Ａ´断面の断面図であ
る。図において、１〜１０は図１２、１３におけるもの
と同一のものである。１１は、隣接するゲート電極の間
に配置された共通配線で、画素電極７は、共通配線１１
を覆うように設けられている。次に、この製造方法を図
１５にしたがって説明する。ガラス基板１上にゲート電
極２と同時に共通配線１１を形成する（図１５
（Ａ））。次に、ゲート絶縁膜４、アモルファスシリコ
ン５、Ｐをドープしたｎ+ アモルファスシリコン６を連
続堆積し、アモルファスシリコン５、Ｐをドープしたｎ
+ アモルファスシリコン６を必要な部分を残してエッチ
ングにより除去する（図１５（Ｂ））。次に、画素電極
７を、共通配線１１を覆うように形成する（図１５
（Ｃ））。以下は、ＣＳオンゲート方式と同様の工程で
あるので省略する。
共通配線方式ＴＦＴ−ＬＣＤの１画素を示す平面図、図
１５はその製造方法を示すＡ−Ａ´断面の断面図であ
る。図において、１〜１０は図１２、１３におけるもの
と同一のものである。１１は、隣接するゲート電極の間
に配置された共通配線で、画素電極７は、共通配線１１
を覆うように設けられている。次に、この製造方法を図
１５にしたがって説明する。ガラス基板１上にゲート電
極２と同時に共通配線１１を形成する（図１５
（Ａ））。次に、ゲート絶縁膜４、アモルファスシリコ
ン５、Ｐをドープしたｎ+ アモルファスシリコン６を連
続堆積し、アモルファスシリコン５、Ｐをドープしたｎ
+ アモルファスシリコン６を必要な部分を残してエッチ
ングにより除去する（図１５（Ｂ））。次に、画素電極
７を、共通配線１１を覆うように形成する（図１５
（Ｃ））。以下は、ＣＳオンゲート方式と同様の工程で
あるので省略する。
【０００６】
【発明が解決しようとする課題】従来のＴＦＴ−ＬＣＤ
は以上のように構成されており、ＣＳオンゲート方式の
場合、画素電極７と１行前のゲート電極２を重ねて容量
を形成している。このため、ゲート電極２の負荷容量が
大きくなる。ゲート電極２は、画面の精細度がＶＧＡで
あれば、５０μｓｅｃ程度の信号を伝達すればよいが、
ＸＧＡになると、１０μｓｅｃ程度まで短くなる。した
がって、伝達される信号の遅延時間が数μｓｅｃ程度以
下が要求される。このため、ＣＳオンゲート方式では、
ゲート電極２の負荷容量が大きいので、ゲート信号の遅
延時間を短くするために、ゲート電極２の幅を広げる必
要があった。ゲート電極２は通常不透明な金属膜、例え
ば、Ｃｒ、Ａｌ、Ｔａ、Ｍｏあるいはこれらを積層、あ
るいは合金化した膜を使用するため、ゲート配線部は光
が通過しない。したがって、ＴＦＴ−ＬＣＤの開口率が
低下する。ＴＦＴ−ＬＣＤでは、開口率が大きいほど光
の利用効率が高く、消費電力の低減が可能である。すな
わち、ＣＳオンゲート方式では、ゲート配線幅が広くな
り、開口率が低下して消費電力が増大するという問題が
あった。
は以上のように構成されており、ＣＳオンゲート方式の
場合、画素電極７と１行前のゲート電極２を重ねて容量
を形成している。このため、ゲート電極２の負荷容量が
大きくなる。ゲート電極２は、画面の精細度がＶＧＡで
あれば、５０μｓｅｃ程度の信号を伝達すればよいが、
ＸＧＡになると、１０μｓｅｃ程度まで短くなる。した
がって、伝達される信号の遅延時間が数μｓｅｃ程度以
下が要求される。このため、ＣＳオンゲート方式では、
ゲート電極２の負荷容量が大きいので、ゲート信号の遅
延時間を短くするために、ゲート電極２の幅を広げる必
要があった。ゲート電極２は通常不透明な金属膜、例え
ば、Ｃｒ、Ａｌ、Ｔａ、Ｍｏあるいはこれらを積層、あ
るいは合金化した膜を使用するため、ゲート配線部は光
が通過しない。したがって、ＴＦＴ−ＬＣＤの開口率が
低下する。ＴＦＴ−ＬＣＤでは、開口率が大きいほど光
の利用効率が高く、消費電力の低減が可能である。すな
わち、ＣＳオンゲート方式では、ゲート配線幅が広くな
り、開口率が低下して消費電力が増大するという問題が
あった。
【０００７】一方、ＣＳ共通配線方式では、画素電極７
とゲート電極２を重ねていないため、ゲート電極２の負
荷容量が小さく、配線幅を細くすることができる。ま
た、共通配線１１に要求されるＣＳ信号の遅延時間は、
ゲート信号に要求される遅延時間に比べて長いために、
ＣＳ共通配線方式の場合のゲート配線幅と共通配線の幅
を足したものは、ＣＳオンゲート方式の場合のゲート配
線幅よりも狭くてよい。しかし、ＣＳ共通配線方式の場
合、画素電極７と１行前のゲート電極２に間隔をあけて
いた。この部分を通過する光は、この部分の液晶が画素
電極７による電界の影響を受けないため、制御されてい
ない。したがって、画素電極７では黒表示をしているに
もかかわらず、画素電極７と１行前のゲート電極２との
間隔から光が漏れる場合があった。
とゲート電極２を重ねていないため、ゲート電極２の負
荷容量が小さく、配線幅を細くすることができる。ま
た、共通配線１１に要求されるＣＳ信号の遅延時間は、
ゲート信号に要求される遅延時間に比べて長いために、
ＣＳ共通配線方式の場合のゲート配線幅と共通配線の幅
を足したものは、ＣＳオンゲート方式の場合のゲート配
線幅よりも狭くてよい。しかし、ＣＳ共通配線方式の場
合、画素電極７と１行前のゲート電極２に間隔をあけて
いた。この部分を通過する光は、この部分の液晶が画素
電極７による電界の影響を受けないため、制御されてい
ない。したがって、画素電極７では黒表示をしているに
もかかわらず、画素電極７と１行前のゲート電極２との
間隔から光が漏れる場合があった。
【０００８】これを防ぐためには、ＴＦＴを形成するガ
ラス基板１と対向して液晶を挟むカラーフィルタ（以下
ＣＦと呼ぶ）基板に、この部分から漏れてくる光を遮光
する膜（以下ブラックマスク（ＢＭ）と呼ぶ）を形成し
ておく必要があった。ＴＦＴを形成するガラス基板１と
ＣＦ基板を重ねあわせる場合の精度は、一般的に５μｍ
から１０μｍ程度であり、画素電極７と１行前のゲート
電極２との間隔からの漏れ光を完全に遮光するには、画
素電極７の端部から、更にこの重ねあわせ精度に相当す
る分だけ内側にＢＭを形成する必要があり、これによ
り、更に開口率が低下し、光の利用効率が低下するため
消費電力が増大するという問題があった。
ラス基板１と対向して液晶を挟むカラーフィルタ（以下
ＣＦと呼ぶ）基板に、この部分から漏れてくる光を遮光
する膜（以下ブラックマスク（ＢＭ）と呼ぶ）を形成し
ておく必要があった。ＴＦＴを形成するガラス基板１と
ＣＦ基板を重ねあわせる場合の精度は、一般的に５μｍ
から１０μｍ程度であり、画素電極７と１行前のゲート
電極２との間隔からの漏れ光を完全に遮光するには、画
素電極７の端部から、更にこの重ねあわせ精度に相当す
る分だけ内側にＢＭを形成する必要があり、これによ
り、更に開口率が低下し、光の利用効率が低下するため
消費電力が増大するという問題があった。
【０００９】この発明は上記のような課題を解決するた
めになされたもので、ゲート信号の遅延時間を短くしつ
つ、開口率を大きくして消費電力を低下させた液晶ディ
スプレイ装置を得ることを目的とする。
めになされたもので、ゲート信号の遅延時間を短くしつ
つ、開口率を大きくして消費電力を低下させた液晶ディ
スプレイ装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係わる液晶デ
ィスプレイ装置は、絶縁性基板、この絶縁性基板上に形
成された複数のゲート電極、上記絶縁性基板上に形成さ
れ、隣接するゲート電極間に配置された補助容量用の不
透明材料からなる共通配線、上記ゲート電極上及び共通
配線上を含む絶縁性基板上に形成されたゲート絶縁膜、
このゲート絶縁膜を介して上記ゲート電極の少なくとも
一部を覆うように形成された少なくとも一層の半導体材
料膜、この半導体材料膜に形成されたソース領域及びド
レイン領域、上記ゲート絶縁膜上に形成され、上記共通
配線を覆うように形成され、かつ、ゲート絶縁膜を介し
て隣接するゲート電極上に一部が重なるように延在して
形成された画素電極、上記ソース領域及びドレイン領域
上にそれぞれ設けられたソース電極及びドレイン電極を
備え、上記共通配線に接して、上記共通配線を覆うよう
に透明電極が設けられ、この透明電極が上記ゲート絶縁
膜を介して上記画素電極と重なっていることを特徴とす
る。
ィスプレイ装置は、絶縁性基板、この絶縁性基板上に形
成された複数のゲート電極、上記絶縁性基板上に形成さ
れ、隣接するゲート電極間に配置された補助容量用の不
透明材料からなる共通配線、上記ゲート電極上及び共通
配線上を含む絶縁性基板上に形成されたゲート絶縁膜、
このゲート絶縁膜を介して上記ゲート電極の少なくとも
一部を覆うように形成された少なくとも一層の半導体材
料膜、この半導体材料膜に形成されたソース領域及びド
レイン領域、上記ゲート絶縁膜上に形成され、上記共通
配線を覆うように形成され、かつ、ゲート絶縁膜を介し
て隣接するゲート電極上に一部が重なるように延在して
形成された画素電極、上記ソース領域及びドレイン領域
上にそれぞれ設けられたソース電極及びドレイン電極を
備え、上記共通配線に接して、上記共通配線を覆うよう
に透明電極が設けられ、この透明電極が上記ゲート絶縁
膜を介して上記画素電極と重なっていることを特徴とす
る。
【００１１】また、この発明に係わる液晶ディスプレイ
装置は、上記透明電極が、上記共通配線を覆うように上
記共通配線よりも幅広く形成されていることを特徴とす
る。
装置は、上記透明電極が、上記共通配線を覆うように上
記共通配線よりも幅広く形成されていることを特徴とす
る。
【００１２】また、この発明に係わる液晶ディスプレイ
装置は、上記透明電極が、可視光に対して透過率が５０
％以上でかつ比抵抗が５００μΩ・ｃｍ以下の材料で形
成されていることを特徴とする。
装置は、上記透明電極が、可視光に対して透過率が５０
％以上でかつ比抵抗が５００μΩ・ｃｍ以下の材料で形
成されていることを特徴とする。
【００１３】また、この発明に係わる液晶ディスプレイ
装置は、上記透明電極が、酸化インジウム錫、酸化錫、
インジウムリンのいずれかの材料で形成されてことを特
徴とする。
装置は、上記透明電極が、酸化インジウム錫、酸化錫、
インジウムリンのいずれかの材料で形成されてことを特
徴とする。
【００１４】また、この発明に係わる液晶ディスプレイ
装置は、上記共通配線が、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃ
ｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるいは
これらの合金、あるいはこれらを積層して形成されてい
ることを特徴とする。
装置は、上記共通配線が、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃ
ｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるいは
これらの合金、あるいはこれらを積層して形成されてい
ることを特徴とする。
【００１５】また、この発明に係わる液晶ディスプレイ
装置は、上記ゲート電極及び共通配線が、Ｃｒ、Ａｌ、
Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔ
ｉ、Ｗあるいはこれらの合金、あるいはこれらを積層し
て形成されていることを特徴とする。
装置は、上記ゲート電極及び共通配線が、Ｃｒ、Ａｌ、
Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔ
ｉ、Ｗあるいはこれらの合金、あるいはこれらを積層し
て形成されていることを特徴とする。
【００１６】また、この発明に係わる液晶ディスプレイ
装置は、上記半導体材料膜が、非晶質シリコン膜または
多結晶シリコン膜であることを特徴とする。
装置は、上記半導体材料膜が、非晶質シリコン膜または
多結晶シリコン膜であることを特徴とする。
【００１７】
【発明の実施の形態】実施の形態１．
図１は、この発明の実施の形態１によるチャネルエッチ
ング型逆スタガ構造のＴＦＴ−ＬＣＤを示す平面図、図
２はその製造方法を示すＡ−Ａ´断面の断面図である。
ング型逆スタガ構造のＴＦＴ−ＬＣＤを示す平面図、図
２はその製造方法を示すＡ−Ａ´断面の断面図である。
【００１８】図において、１〜６、８〜１１は上記従来
装置と同一のものであり、その説明を省略する。１２は
画素電極であり、共通配線１１を覆うと共に、１行前の
ゲート電極２上に一部が重なっている。
装置と同一のものであり、その説明を省略する。１２は
画素電極であり、共通配線１１を覆うと共に、１行前の
ゲート電極２上に一部が重なっている。
【００１９】以下、製造方法について、図２にしたがっ
て説明する。ガラス基板１上にゲート電極２と同時に共
通配線１１を形成する。ゲート電極２及び共通配線１１
は不透明材料、例えばＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、
Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるいはこれ
らの合金、あるいはこれらを積層した構造で、膜厚０．
１μｍから１．０μｍ程度で形成する（図２（Ａ））。
次に、ゲート絶縁膜４、アモルファスシリコン５、Ｐを
ドープしたｎ+ アモルファスシリコン６を連続堆積し、
アモルファスシリコン５、Ｐをドープしたアモルファス
シリコン６を、必要な部分を残してエッチングにより除
去する（図２（Ｂ））。次に、画素電極１２を共通配線
１１を覆うのみならず、１行前のゲート電極２（ｎ−１
番目）とも重なるように形成する（図２（Ｃ））。次
に、ソース配線８及びドレイン電極９を形成し、その
後、Ｐをドープしたｎ+ アモルファスシリコン６をＴＦ
Ｔのソース領域、ドレイン領域を形成するために必要な
部分を残して除去する（図２（Ｄ））。最後に、保護膜
１０を形成する（図２（Ｅ））。
て説明する。ガラス基板１上にゲート電極２と同時に共
通配線１１を形成する。ゲート電極２及び共通配線１１
は不透明材料、例えばＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、
Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるいはこれ
らの合金、あるいはこれらを積層した構造で、膜厚０．
１μｍから１．０μｍ程度で形成する（図２（Ａ））。
次に、ゲート絶縁膜４、アモルファスシリコン５、Ｐを
ドープしたｎ+ アモルファスシリコン６を連続堆積し、
アモルファスシリコン５、Ｐをドープしたアモルファス
シリコン６を、必要な部分を残してエッチングにより除
去する（図２（Ｂ））。次に、画素電極１２を共通配線
１１を覆うのみならず、１行前のゲート電極２（ｎ−１
番目）とも重なるように形成する（図２（Ｃ））。次
に、ソース配線８及びドレイン電極９を形成し、その
後、Ｐをドープしたｎ+ アモルファスシリコン６をＴＦ
Ｔのソース領域、ドレイン領域を形成するために必要な
部分を残して除去する（図２（Ｄ））。最後に、保護膜
１０を形成する（図２（Ｅ））。
【００２０】以上の工程により、実施の形態１による負
荷容量を共通配線１１で形成すると同時に、画素電極１
２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが形
成できる。実施の形態１では、共通配線１１が形成され
ているため、ＴＦＴ−ＬＣＤに必要な負荷容量は、ほと
んど共通配線１１と画素電極１２の重なり部分の容量で
形成できる。したがって、画素電極１２と１行前のゲー
ト電極２は、この部分からの漏れ光を遮光するだけでよ
く、少なくとも重なってさえいればよい。したがって画
素電極１２と１行前のゲート電極２の重なりは、非常に
小さくできるので、ゲート電極２の負荷容量はほとんど
増大しない。よって、ゲート電極の幅は、ＣＳ共通配線
方式の場合とほぼ同じとなり、ゲート電極幅が増加して
開口率が低下することがない。以上により、実施の形態
１のＴＦＴ−ＬＣＤは、ゲート配線の負荷容量を増大さ
せず、また、画素電極１２と１行前のゲート電極２との
間隔をなくすことができるので、開口率が高く、消費電
力の小さいＴＦＴ−ＬＣＤを得ることができる。また、
実施の形態１では、従来の製造プロセスを全く変更しな
いので、コストは変わらずに消費電力の小さいＴＦＴ−
ＬＣＤを得ることができる。また、ＴＦＴ構造として、
チャネルエッチング型逆スタガ構造のＴＦＴの作成例を
示したが、チャネル領域上に保護膜を形成するエッチン
グストッパ型逆スタガ構造ＴＦＴでも同様の効果があ
り、以下の実施の形態においても同じである。
荷容量を共通配線１１で形成すると同時に、画素電極１
２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが形
成できる。実施の形態１では、共通配線１１が形成され
ているため、ＴＦＴ−ＬＣＤに必要な負荷容量は、ほと
んど共通配線１１と画素電極１２の重なり部分の容量で
形成できる。したがって、画素電極１２と１行前のゲー
ト電極２は、この部分からの漏れ光を遮光するだけでよ
く、少なくとも重なってさえいればよい。したがって画
素電極１２と１行前のゲート電極２の重なりは、非常に
小さくできるので、ゲート電極２の負荷容量はほとんど
増大しない。よって、ゲート電極の幅は、ＣＳ共通配線
方式の場合とほぼ同じとなり、ゲート電極幅が増加して
開口率が低下することがない。以上により、実施の形態
１のＴＦＴ−ＬＣＤは、ゲート配線の負荷容量を増大さ
せず、また、画素電極１２と１行前のゲート電極２との
間隔をなくすことができるので、開口率が高く、消費電
力の小さいＴＦＴ−ＬＣＤを得ることができる。また、
実施の形態１では、従来の製造プロセスを全く変更しな
いので、コストは変わらずに消費電力の小さいＴＦＴ−
ＬＣＤを得ることができる。また、ＴＦＴ構造として、
チャネルエッチング型逆スタガ構造のＴＦＴの作成例を
示したが、チャネル領域上に保護膜を形成するエッチン
グストッパ型逆スタガ構造ＴＦＴでも同様の効果があ
り、以下の実施の形態においても同じである。
【００２１】実施の形態２． 図３は、この発明の実施の形態２によるＴＦＴ−ＬＣＤ
を示す平面図、図４はその製造方法を示すＡ−Ａ´断面
の断面図である。図において、１〜６、８〜１０、１２
は実施の形態１におけるものと同一であるので、その説
明を省略する。１３は透明材料で形成した共通配線であ
る。以下、製造方法について、図４にしたがって説明す
る。ガラス基板１上にゲート電極２を形成する。ゲート
電極２は不透明材料、例えばＣｒ、Ａｌ、Ｍｏ、Ｔａ、
Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるい
はこれらの合金、あるいはこれらを積層した構造で、膜
厚０．１μｍから１．０μｍ程度で形成する（図４
（Ａ））。次に、共通配線１３を透明電極、例えばＩＴ
Ｏ（酸化インジウム錫）、酸化錫、インジウムリンなど
の可視光に対して透過率が５０％以上となり、比抵抗が
５００μΩ・ｃｍ以下の材料を用いて形成する（図４
（Ａ´））。以下の製造工程は、実施の形態１と同様で
ある。
を示す平面図、図４はその製造方法を示すＡ−Ａ´断面
の断面図である。図において、１〜６、８〜１０、１２
は実施の形態１におけるものと同一であるので、その説
明を省略する。１３は透明材料で形成した共通配線であ
る。以下、製造方法について、図４にしたがって説明す
る。ガラス基板１上にゲート電極２を形成する。ゲート
電極２は不透明材料、例えばＣｒ、Ａｌ、Ｍｏ、Ｔａ、
Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるい
はこれらの合金、あるいはこれらを積層した構造で、膜
厚０．１μｍから１．０μｍ程度で形成する（図４
（Ａ））。次に、共通配線１３を透明電極、例えばＩＴ
Ｏ（酸化インジウム錫）、酸化錫、インジウムリンなど
の可視光に対して透過率が５０％以上となり、比抵抗が
５００μΩ・ｃｍ以下の材料を用いて形成する（図４
（Ａ´））。以下の製造工程は、実施の形態１と同様で
ある。
【００２２】以上の工程により、実施の形態２における
負荷容量を共通配線１３で形成すると同時に、画素電極
１２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが
形成できる。実施の形態２では、実施の形態１と同様の
形状に共通配線１３が形成されているため、ＴＦＴ−Ｌ
ＣＤに必要な負荷容量は、ほとんど共通配線１３と画素
電極１２の重なり部分の容量で形成できる。したがっ
て、画素電極１２と１行前のゲート電極２は、この部分
からの漏れ光を遮光するだけでよく、少なくとも重なっ
てさえいればよい。従って画素電極１２と１行前のゲー
ト電極２の重なりは非常に小さくできるので、ゲート配
線の負荷容量はほとんど増大しない。よって、ゲート電
極の幅は、ＣＳ共通配線方式の場合とほぼ同じとなり、
ゲート電極幅が増加して開口率が低下することがない。
更に実施の形態２では、共通配線に透明でかつ導電性の
ある材料を用いているため、共通配線部分での開口率低
下がなく、実施の形態１よりも高い開口率が得られる。
なお、実施の形態２では、ゲート電極２を形成した後
に、共通配線１３を形成したが、この順序が逆でも同様
の効果が得られる。
負荷容量を共通配線１３で形成すると同時に、画素電極
１２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが
形成できる。実施の形態２では、実施の形態１と同様の
形状に共通配線１３が形成されているため、ＴＦＴ−Ｌ
ＣＤに必要な負荷容量は、ほとんど共通配線１３と画素
電極１２の重なり部分の容量で形成できる。したがっ
て、画素電極１２と１行前のゲート電極２は、この部分
からの漏れ光を遮光するだけでよく、少なくとも重なっ
てさえいればよい。従って画素電極１２と１行前のゲー
ト電極２の重なりは非常に小さくできるので、ゲート配
線の負荷容量はほとんど増大しない。よって、ゲート電
極の幅は、ＣＳ共通配線方式の場合とほぼ同じとなり、
ゲート電極幅が増加して開口率が低下することがない。
更に実施の形態２では、共通配線に透明でかつ導電性の
ある材料を用いているため、共通配線部分での開口率低
下がなく、実施の形態１よりも高い開口率が得られる。
なお、実施の形態２では、ゲート電極２を形成した後
に、共通配線１３を形成したが、この順序が逆でも同様
の効果が得られる。
【００２３】実施の形態３． 図５は、この発明の実施の形態３によるＴＦＴ−ＬＣＤ
の平面図、図６はその製造方法を示すＡ−Ａ´断面の断
面図である。図において、１〜６、８〜１０、１２は実
施の形態１におけるものと同一であり、その説明を省略
する。１４は不透明材料を用いた共通配線である。１５
は共通配線１４を覆うように形成された透明電極であ
る。以下、製造方法について図６にしたがって説明す
る。ガラス基板１上にゲート電極２及び共通配線１４を
形成する。ゲート電極２及び共通配線１４は、不透明材
料、例えばＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃ
ｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるいはこれらの合
金、あるいはこれらを積層した構造で、膜厚０．１μｍ
から１．０μｍ程度で形成する（図６（Ａ））。次に、
共通配線１４を覆う形で透明電極１５を、例えばＩＴＯ
（酸化インジウム錫）、酸化錫、インジウムリンなどの
可視光に対して透過率が５０％以上となり、比抵抗が５
００μΩ・ｃｍ以下の材料を用いて形成する（図６（Ａ
´））。以下の製造工程は実施の形態１と同様である。
の平面図、図６はその製造方法を示すＡ−Ａ´断面の断
面図である。図において、１〜６、８〜１０、１２は実
施の形態１におけるものと同一であり、その説明を省略
する。１４は不透明材料を用いた共通配線である。１５
は共通配線１４を覆うように形成された透明電極であ
る。以下、製造方法について図６にしたがって説明す
る。ガラス基板１上にゲート電極２及び共通配線１４を
形成する。ゲート電極２及び共通配線１４は、不透明材
料、例えばＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃ
ｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあるいはこれらの合
金、あるいはこれらを積層した構造で、膜厚０．１μｍ
から１．０μｍ程度で形成する（図６（Ａ））。次に、
共通配線１４を覆う形で透明電極１５を、例えばＩＴＯ
（酸化インジウム錫）、酸化錫、インジウムリンなどの
可視光に対して透過率が５０％以上となり、比抵抗が５
００μΩ・ｃｍ以下の材料を用いて形成する（図６（Ａ
´））。以下の製造工程は実施の形態１と同様である。
【００２４】以上の工程により、実施の形態３における
負荷容量を共通配線１４で形成すると同時に、画素電極
１２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが
形成できる。実施の形態３では、実施の形態１と同様
に、共通配線１４が形成されているため、ＴＦＴ−ＬＣ
Ｄに必要な負荷容量は、ほとんど共通配線１４と画素電
極１２の重なり部分の容量で形成できる。したがって、
画素電極１２と１行前のゲート電極２は、この部分から
の漏れ光を遮光するだけでよく、少なくとも重なってさ
えいればよい。従って、画素電極１２と１行前のゲート
電極２の重なりは非常に小さくできるので、ゲート配線
の負荷容量はほとんど増大しない。よってゲート電極２
の幅は、ＣＳ共通配線方式の場合とほぼ同じとなり、ゲ
ート電極幅が増加して開口率が低下することがない。更
に、共通配線１４と透明電極１５とを組み合わせること
により、共通配線１４に要求される抵抗値は、共通配線
１４で得られ、負荷容量として必要な面積は、透明電極
１５で形成でき、共通配線１４の幅を細くしながら、必
要な負荷容量値を確保できるため、開口率の向上が図ら
れる。
負荷容量を共通配線１４で形成すると同時に、画素電極
１２を１行前のゲート電極２と重ねたＴＦＴ−ＬＣＤが
形成できる。実施の形態３では、実施の形態１と同様
に、共通配線１４が形成されているため、ＴＦＴ−ＬＣ
Ｄに必要な負荷容量は、ほとんど共通配線１４と画素電
極１２の重なり部分の容量で形成できる。したがって、
画素電極１２と１行前のゲート電極２は、この部分から
の漏れ光を遮光するだけでよく、少なくとも重なってさ
えいればよい。従って、画素電極１２と１行前のゲート
電極２の重なりは非常に小さくできるので、ゲート配線
の負荷容量はほとんど増大しない。よってゲート電極２
の幅は、ＣＳ共通配線方式の場合とほぼ同じとなり、ゲ
ート電極幅が増加して開口率が低下することがない。更
に、共通配線１４と透明電極１５とを組み合わせること
により、共通配線１４に要求される抵抗値は、共通配線
１４で得られ、負荷容量として必要な面積は、透明電極
１５で形成でき、共通配線１４の幅を細くしながら、必
要な負荷容量値を確保できるため、開口率の向上が図ら
れる。
【００２５】実施の形態４． 図７は、この発明の実施の形態４によるＴＦＴ−ＬＣＤ
を示す平面図、図８はその製造方法を示すＡ−Ａ′断面
の断面図である。図において、１〜６、８〜１２は実施
の形態１におけるものと同一のものであり、その説明を
省略する。１６は共通配線１１を覆うように形成され、
ｎ−１番目のゲート電極とは重なっていない画素電極で
ある。１７は画素電極１６と接続され、ｎ−１番目のゲ
ート電極２と重なるように形成された容量用電極であ
る。
を示す平面図、図８はその製造方法を示すＡ−Ａ′断面
の断面図である。図において、１〜６、８〜１２は実施
の形態１におけるものと同一のものであり、その説明を
省略する。１６は共通配線１１を覆うように形成され、
ｎ−１番目のゲート電極とは重なっていない画素電極で
ある。１７は画素電極１６と接続され、ｎ−１番目のゲ
ート電極２と重なるように形成された容量用電極であ
る。
【００２６】以下、製造方法について図８にしたがって
説明する。図８（Ａ）、図８（Ｂ）の工程は、実施の形
態１と同様であり、その説明を割愛する。図８（Ａ）、
図８（Ｂ）の工程を行った後、画素電極１６を、共通配
線１１を覆うようにのみ形成する（図８（Ｃ））。次
に、ソース配線８及びドレイン電極９を形成するが、こ
のとき、画素電極１６と接続し、ｎ−１番目のゲート電
極配線２と重なるように容量用電極１７を形成する。こ
れにより、ｎ−１番目のゲート電極２と画素電極１６と
の間に容量を形成する。以下の工程（図８（Ｄ））、
（図８（Ｅ））は実施の形態１と同様である。以上の工
程により、本発明による負荷容量を共通配線１１で形成
すると同時に、画素電極１６を１行前のゲート電極２と
重ねたＴＦＴ−ＬＣＤが形成でき、ゲート電極幅を増大
させる必要がない。
説明する。図８（Ａ）、図８（Ｂ）の工程は、実施の形
態１と同様であり、その説明を割愛する。図８（Ａ）、
図８（Ｂ）の工程を行った後、画素電極１６を、共通配
線１１を覆うようにのみ形成する（図８（Ｃ））。次
に、ソース配線８及びドレイン電極９を形成するが、こ
のとき、画素電極１６と接続し、ｎ−１番目のゲート電
極配線２と重なるように容量用電極１７を形成する。こ
れにより、ｎ−１番目のゲート電極２と画素電極１６と
の間に容量を形成する。以下の工程（図８（Ｄ））、
（図８（Ｅ））は実施の形態１と同様である。以上の工
程により、本発明による負荷容量を共通配線１１で形成
すると同時に、画素電極１６を１行前のゲート電極２と
重ねたＴＦＴ−ＬＣＤが形成でき、ゲート電極幅を増大
させる必要がない。
【００２７】実施の形態５． 図９、図１０は、この発明の実施の形態５による正スタ
ガ構造のＴＦＴ−ＬＣＤの製造方法を示す断面図であ
る。実施の形態５は、ゲート電極２がソース・ドレイン
領域６より上に形成されて、上下逆転された構造のもの
で、実施の形態１と同様に共通配線１１と画素電極１２
が重なり、画素電極１２の一部とｎ−１番目のゲート電
極２が重なるように形成されている。図９は、ドレイン
電極９と画素電極１２が接続されている構造、図１０
は、ドレイン電極が画素電極と共用されて形成されてい
る構造のものの製造方法を示している。
ガ構造のＴＦＴ−ＬＣＤの製造方法を示す断面図であ
る。実施の形態５は、ゲート電極２がソース・ドレイン
領域６より上に形成されて、上下逆転された構造のもの
で、実施の形態１と同様に共通配線１１と画素電極１２
が重なり、画素電極１２の一部とｎ−１番目のゲート電
極２が重なるように形成されている。図９は、ドレイン
電極９と画素電極１２が接続されている構造、図１０
は、ドレイン電極が画素電極と共用されて形成されてい
る構造のものの製造方法を示している。
【００２８】次に、図９のＴＦＴ−ＬＣＤの製造方法に
ついて説明する。ガラス基板１上に画素電極２を形成す
る（図９（Ａ））。次いで、ソース配線８及びドレイン
電極９をドレイン電極９の一部が画素電極１２に重なる
ように形成し、この上にｎ+ アモルファスシリコン６を
堆積して、所定の形状にしてソース・ドレイン領域を形
成する（図９（Ｂ））。次いで、ｎ+ アモルファスシリ
コン６上及びガラス基板１上にアモルファスシリコン５
を堆積する（図９（Ｃ））。次いで、ゲート絶縁膜４を
全面に形成した（図９（Ｄ））後、ゲート絶縁膜４を介
して画素電極１２上に共通配線１１を、またゲート電極
２をアモルファスシリコン５上及び画素電極１２と一部
が重なるように形成し、そして、保護膜１０を全面に形
成する（図９（Ｅ））。次に、図１０のＴＦＴ−ＬＣＤ
の製造方法について説明する。ガラス基板１上にソース
配線８を形成する（図１０（Ａ））。次いで、ガラス基
板１上に画素電極１２を形成し、この画素電極１２上及
びソース電極８上にｎ+ アモルファスシリコン６を堆積
して、所定の形状にしてソース・ドレイン領域を形成す
る（図１０（Ｂ））。以下図１０（Ｃ）〜（Ｅ）の工程
は、図９（Ｃ）〜（Ｅ）の工程と同じである。この構造
のＴＦＴ−ＬＣＤにおいても実施の形態１と同様の効果
がある。また、この実施の形態においても実施の形態２
〜４の構造にすることができるのは言うまでもない。
ついて説明する。ガラス基板１上に画素電極２を形成す
る（図９（Ａ））。次いで、ソース配線８及びドレイン
電極９をドレイン電極９の一部が画素電極１２に重なる
ように形成し、この上にｎ+ アモルファスシリコン６を
堆積して、所定の形状にしてソース・ドレイン領域を形
成する（図９（Ｂ））。次いで、ｎ+ アモルファスシリ
コン６上及びガラス基板１上にアモルファスシリコン５
を堆積する（図９（Ｃ））。次いで、ゲート絶縁膜４を
全面に形成した（図９（Ｄ））後、ゲート絶縁膜４を介
して画素電極１２上に共通配線１１を、またゲート電極
２をアモルファスシリコン５上及び画素電極１２と一部
が重なるように形成し、そして、保護膜１０を全面に形
成する（図９（Ｅ））。次に、図１０のＴＦＴ−ＬＣＤ
の製造方法について説明する。ガラス基板１上にソース
配線８を形成する（図１０（Ａ））。次いで、ガラス基
板１上に画素電極１２を形成し、この画素電極１２上及
びソース電極８上にｎ+ アモルファスシリコン６を堆積
して、所定の形状にしてソース・ドレイン領域を形成す
る（図１０（Ｂ））。以下図１０（Ｃ）〜（Ｅ）の工程
は、図９（Ｃ）〜（Ｅ）の工程と同じである。この構造
のＴＦＴ−ＬＣＤにおいても実施の形態１と同様の効果
がある。また、この実施の形態においても実施の形態２
〜４の構造にすることができるのは言うまでもない。
【００２９】実施の形態６． 図１１は、この発明の実施の形態６によるコプレナ型構
造のＴＦＴ−ＬＣＤの製造方法を示す断面図である。１
９はソース・ドレイン領域が一部に形成された多結晶シ
リコン、２０はゲート電極２及び共通配線１１上を含む
全面に堆積された絶縁膜である。実施の形態６は、ゲー
ト電極２をソース・ドレイン領域上に形成し、かつ画素
電極１２を、共通配線１１を覆うと共にゲート電極２上
に一部が重なるように形成したものである。
造のＴＦＴ−ＬＣＤの製造方法を示す断面図である。１
９はソース・ドレイン領域が一部に形成された多結晶シ
リコン、２０はゲート電極２及び共通配線１１上を含む
全面に堆積された絶縁膜である。実施の形態６は、ゲー
ト電極２をソース・ドレイン領域上に形成し、かつ画素
電極１２を、共通配線１１を覆うと共にゲート電極２上
に一部が重なるように形成したものである。
【００３０】次に、製造方法について、図１１により説
明する。ガラス基板１上に多結晶シリコン１９を堆積す
る（図１１（Ａ））。次に多結晶シリコン１９を熱酸化
してゲート絶縁膜４を形成する（図１１（Ｂ））。多結
晶シリコン１９上及びガラス基板１上にゲート電極２及
び共通配線１１を形成する（図１１（Ｃ））。全面に絶
縁膜２０を堆積した後、絶縁膜２０を介して共通配線１
１を覆うと共にゲート電極２に一部が重なるように画素
電極１２を形成する（図１１（Ｄ））。次いで、ソース
配線８及びドレイン電極９を形成した後、全面にわたっ
て保護膜１０を形成する（図１１（Ｅ））。この構造の
ＴＦＴ−ＬＣＤにおいても実施の形態１と同様の効果が
ある。また、この実施の形態においても実施の形態２〜
４の構造にすることができるのは言うまでもない。
明する。ガラス基板１上に多結晶シリコン１９を堆積す
る（図１１（Ａ））。次に多結晶シリコン１９を熱酸化
してゲート絶縁膜４を形成する（図１１（Ｂ））。多結
晶シリコン１９上及びガラス基板１上にゲート電極２及
び共通配線１１を形成する（図１１（Ｃ））。全面に絶
縁膜２０を堆積した後、絶縁膜２０を介して共通配線１
１を覆うと共にゲート電極２に一部が重なるように画素
電極１２を形成する（図１１（Ｄ））。次いで、ソース
配線８及びドレイン電極９を形成した後、全面にわたっ
て保護膜１０を形成する（図１１（Ｅ））。この構造の
ＴＦＴ−ＬＣＤにおいても実施の形態１と同様の効果が
ある。また、この実施の形態においても実施の形態２〜
４の構造にすることができるのは言うまでもない。
【００３１】以上の実施の形態１〜６におけるゲート絶
縁膜としては、ＳｉＮ、ＳｉＯ2 、酸化Ｔａ、酸化Ｔ
ｉ、酸化Ａｌ、酸化Ｃｒあるいはこれらを積層した膜の
いずれを用いてもよい。また、ＴＦＴを形成する半導体
材料としては、アモルファスシリコンだけでなく、多結
晶シリコン、Ｃｄ−Ｓｅでも同様である。
縁膜としては、ＳｉＮ、ＳｉＯ2 、酸化Ｔａ、酸化Ｔ
ｉ、酸化Ａｌ、酸化Ｃｒあるいはこれらを積層した膜の
いずれを用いてもよい。また、ＴＦＴを形成する半導体
材料としては、アモルファスシリコンだけでなく、多結
晶シリコン、Ｃｄ−Ｓｅでも同様である。
【００３２】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。絶縁性
基板上に形成され隣接するゲート電極間に配置された補
助容量用の不透明材料からなる共通配線、絶縁性基板上
に形成されたゲート絶縁膜を介してゲート電極の少なく
とも一部を覆うように形成された少なくとも一層の半導
体材料膜、この半導体材料膜に形成されたソース領域及
びドレイン領域、ゲート絶縁膜上に共通配線を覆うよう
に形成され、ゲート絶縁膜を介して隣接するゲート電極
上に一部が重なるように延在して形成された画素電極、
ソース領域及びドレイン上にそれぞれ設けられたソース
電極及びドレイン電極を備え、共通配線に接して、共通
配線を覆うように透明電極が設けられ、この透明電極が
ゲート絶縁膜を介して画素電極と重なり、この重なりに
よって容量が得られるので、画素電極と隣接するゲート
電極との重なりを小さくすることができ、このためゲー
ト電極の負荷容量を増大させることなく、ゲート信号の
遅延時間を短くできる。 さらに、共通配線に透明でかつ
導電性のある材料を用いているため、共通配線部分での
開口率低下がなく、より高い開口率が得られる。加え
て、共通配線に接して、共通配線を覆うように透明電極
が設けられ、共通配線と透明電極とを組み合わせること
により、透明電極を幅広く、共通配線の幅を細くしなが
ら、必要な負荷容量値を透明電極で確保できるため、開
口率の向上が図られる。
れているので、以下に示すような効果を奏する。絶縁性
基板上に形成され隣接するゲート電極間に配置された補
助容量用の不透明材料からなる共通配線、絶縁性基板上
に形成されたゲート絶縁膜を介してゲート電極の少なく
とも一部を覆うように形成された少なくとも一層の半導
体材料膜、この半導体材料膜に形成されたソース領域及
びドレイン領域、ゲート絶縁膜上に共通配線を覆うよう
に形成され、ゲート絶縁膜を介して隣接するゲート電極
上に一部が重なるように延在して形成された画素電極、
ソース領域及びドレイン上にそれぞれ設けられたソース
電極及びドレイン電極を備え、共通配線に接して、共通
配線を覆うように透明電極が設けられ、この透明電極が
ゲート絶縁膜を介して画素電極と重なり、この重なりに
よって容量が得られるので、画素電極と隣接するゲート
電極との重なりを小さくすることができ、このためゲー
ト電極の負荷容量を増大させることなく、ゲート信号の
遅延時間を短くできる。 さらに、共通配線に透明でかつ
導電性のある材料を用いているため、共通配線部分での
開口率低下がなく、より高い開口率が得られる。加え
て、共通配線に接して、共通配線を覆うように透明電極
が設けられ、共通配線と透明電極とを組み合わせること
により、透明電極を幅広く、共通配線の幅を細くしなが
ら、必要な負荷容量値を透明電極で確保できるため、開
口率の向上が図られる。
【図１】 この発明の実施の形態１によるＴＦＴ−ＬＣ
Ｄを示す平面図である。
Ｄを示す平面図である。
【図２】 この発明の実施の形態１によるＴＦＴ−ＬＣ
Ｄの製造方法を示す断面図である。
Ｄの製造方法を示す断面図である。
【図３】 この発明の実施の形態２によるＴＦＴ−ＬＣ
Ｄを示す平面図である。
Ｄを示す平面図である。
【図４】 この発明の実施の形態２によるＴＦＴ−ＬＣ
Ｄの製造方法を示す断面図である。
Ｄの製造方法を示す断面図である。
【図５】 この発明の実施の形態３によるＴＦＴ−ＬＣ
Ｄを示す平面図である。
Ｄを示す平面図である。
【図６】 この発明の実施の形態３によるＴＦＴ−ＬＣ
Ｄの製造方法を示す断面図である。
Ｄの製造方法を示す断面図である。
【図７】 この発明の実施の形態４によるＴＦＴ−ＬＣ
Ｄを示す平面図である。
Ｄを示す平面図である。
【図８】 この発明の実施の形態４によるＴＦＴ−ＬＣ
Ｄの製造方法を示す断面図である。
Ｄの製造方法を示す断面図である。
【図９】 この発明の実施の形態５によるＴＦＴ−ＬＣ
Ｄの製造方法を示す断面図である。
Ｄの製造方法を示す断面図である。
【図１０】 この発明の実施の形態５によるＴＦＴ−Ｌ
ＣＤの製造方法を示す断面図である。
ＣＤの製造方法を示す断面図である。
【図１１】 この発明の実施の形態６によるＴＦＴ−Ｌ
ＣＤの製造方法を示す断面図である。
ＣＤの製造方法を示す断面図である。
【図１２】 従来のＣＳオンゲート方式ＴＦＴ−ＬＣＤ
を示す平面図である。
を示す平面図である。
【図１３】 従来のＣＳオンゲート方式ＴＦＴ−ＬＣＤ
の製造方法を示す断面図である。
の製造方法を示す断面図である。
【図１４】 従来のＣＳ共通配線方式ＴＦＴ−ＬＣＤを
示す平面図である。
示す平面図である。
【図１５】 従来のＣＳ共通配線方式ＴＦＴ−ＬＣＤの
製造方法を示す断面図である。
製造方法を示す断面図である。
１ ガラス基板、２ ゲート電極、４ ゲート絶縁膜、
５ アモルファスシリコン、６ ｎ+ アモルファスシリ
コン、１２，１６ 画素電極、８ ソース配線、９ ド
レイン電極、１０ 保護膜、１１，１３，１４ 共通配
線、１５ 透明電極、１７ 容量用電極
５ アモルファスシリコン、６ ｎ+ アモルファスシリ
コン、１２，１６ 画素電極、８ ソース配線、９ ド
レイン電極、１０ 保護膜、１１，１３，１４ 共通配
線、１５ 透明電極、１７ 容量用電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−301059（ＪＰ，Ａ) 特開 平５−265036（ＪＰ，Ａ) 特開 平２−250038（ＪＰ，Ａ) 特開 平７−140489（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G09F 9/30 338 H01L 21/336 H01L 29/786
Claims (7)
- 【請求項１】 絶縁性基板、この絶縁性基板上に形成さ
れた複数のゲート電極、上記絶縁性基板上に形成され、
隣接するゲート電極間に配置された補助容量用の不透明
材料からなる共通配線、上記ゲート電極上及び共通配線
上を含む絶縁性基板上に形成されたゲート絶縁膜、この
ゲート絶縁膜を介して上記ゲート電極の少なくとも一部
を覆うように形成された少なくとも一層の半導体材料
膜、この半導体材料膜に形成されたソース領域及びドレ
イン領域、上記ゲート絶縁膜上に形成され、上記共通配
線を覆うように形成され、かつ、ゲート絶縁膜を介して
隣接するゲート電極上に一部が重なるように延在して形
成された画素電極、上記ソース領域及びドレイン領域上
にそれぞれ設けられたソース電極及びドレイン電極を備
え、上記共通配線に接して、上記共通配線を覆うように
透明電極が設けられ、この透明電極が上記ゲート絶縁膜
を介して上記画素電極と重なっていることを特徴とする
液晶ディスプレイ装置。 - 【請求項２】 上記透明電極は、上記共通配線を覆うよ
うに上記共通配線よりも幅広く形成されていることを特
徴とする請求項１記載の液晶ディスプレイ装置。 - 【請求項３】 上記透明電極は、可視光に対して透過率
が５０％以上でかつ比抵抗が５００μΩ・ｃｍ以下の材
料で形成されていることを特徴とする請求項１または２
記載の液晶ディスプレイ装置。 - 【請求項４】 上記透明電極は、酸化インジウム錫、酸
化錫、インジウムリンのいずれかの材料で形成されてい
ることを特徴とする請求項１ないし請求項３のいずれか
一項記載の液晶ディスプレイ装置。 - 【請求項５】 上記共通配線は、Ｃｒ、Ａｌ、Ｍｏ、Ｔ
ａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗあ
るいはこれらの合金、あるいはこれらを積層して形成さ
れていることを特徴とする請求項４記載の液晶ディスプ
レイ装置。 - 【請求項６】 上記ゲート電極及び共通配線は、Ｃｒ、
Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃ
ｕ、Ｔｉ、Ｗあるいはこれらの合金、あるい はこれらを
積層して形成されていることを特徴とする請求項４記載
の液晶ディスプレイ装置。 - 【請求項７】 上記半導体材料膜は、非晶質シリコン膜
または多結晶シリコン膜であることを特徴とする請求項
１ないし請求項５のいずれか一項記載の液晶ディスプレ
イ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144596A JP3279939B2 (ja) | 1996-11-13 | 1996-11-13 | 液晶ディスプレイ装置 |
| TW086104135A TW408244B (en) | 1996-11-13 | 1997-04-01 | Liquid crystal displaying apparatus and manufacturing method therefor |
| KR1019970018494A KR100264391B1 (ko) | 1996-11-13 | 1997-05-13 | 액정디스플레이장치 및 그 제조방법 |
| US08/865,071 US20010045995A1 (en) | 1996-11-13 | 1997-05-29 | Liquid crystal display and manufacturing method therfor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144596A JP3279939B2 (ja) | 1996-11-13 | 1996-11-13 | 液晶ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10142630A JPH10142630A (ja) | 1998-05-29 |
| JP3279939B2 true JP3279939B2 (ja) | 2002-04-30 |
Family
ID=17896985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30144596A Expired - Lifetime JP3279939B2 (ja) | 1996-11-13 | 1996-11-13 | 液晶ディスプレイ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20010045995A1 (ja) |
| JP (1) | JP3279939B2 (ja) |
| KR (1) | KR100264391B1 (ja) |
| TW (1) | TW408244B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569261B1 (ko) * | 1998-08-31 | 2006-08-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정 표시 소자 |
| KR100646778B1 (ko) * | 1998-09-24 | 2007-03-02 | 삼성전자주식회사 | 액정 표시장치 |
| KR100303069B1 (ko) * | 1999-06-03 | 2001-10-29 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| JP4427842B2 (ja) * | 1999-09-24 | 2010-03-10 | ソニー株式会社 | 半導体装置及び表示装置 |
| JP2001242477A (ja) * | 2000-03-01 | 2001-09-07 | Hitachi Ltd | 液晶表示装置 |
| US6624856B2 (en) * | 2000-07-07 | 2003-09-23 | Casio Computer Co., Ltd. | Liquid crystal display device having thin film transistors for reducing leak current |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG179310A1 (en) | 2001-02-28 | 2012-04-27 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| KR100796749B1 (ko) * | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| KR100806891B1 (ko) * | 2001-07-10 | 2008-02-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| KR100881358B1 (ko) * | 2001-12-28 | 2009-02-04 | 엘지디스플레이 주식회사 | 액정 표시장치 |
| KR100463869B1 (ko) * | 2001-12-28 | 2004-12-30 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR100866976B1 (ko) * | 2002-09-03 | 2008-11-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| CN1324389C (zh) * | 2003-03-12 | 2007-07-04 | 统宝光电股份有限公司 | 液晶显示器的制造方法 |
| TWI277935B (en) * | 2004-01-06 | 2007-04-01 | Hannstar Display Corp | Pixel structure and exposure method thereof |
| WO2009081633A1 (ja) * | 2007-12-20 | 2009-07-02 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 |
| KR101385744B1 (ko) | 2007-12-27 | 2014-04-17 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판 |
| KR101540341B1 (ko) * | 2008-10-17 | 2015-07-30 | 삼성전자주식회사 | 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법 |
| WO2011040085A1 (ja) * | 2009-10-02 | 2011-04-07 | シャープ株式会社 | アクティブマトリクス基板、及び表示装置 |
| MY155206A (en) * | 2010-01-29 | 2015-09-30 | Sharp Kk | Liquid crystal display device |
| WO2013014885A1 (ja) * | 2011-07-25 | 2013-01-31 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示パネル |
| KR102371386B1 (ko) * | 2015-11-27 | 2022-03-08 | 엘지디스플레이 주식회사 | 수평 전계형 액정 표시장치 |
| CN108646489A (zh) * | 2018-06-06 | 2018-10-12 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示器及移动终端 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250038A (ja) * | 1989-03-23 | 1990-10-05 | Seiko Instr Inc | 薄膜トランジスタアレイ |
| JPH05265036A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP3529153B2 (ja) * | 1993-03-04 | 2004-05-24 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| JP3423380B2 (ja) * | 1993-11-18 | 2003-07-07 | キヤノン株式会社 | 液晶表示装置 |
-
1996
- 1996-11-13 JP JP30144596A patent/JP3279939B2/ja not_active Expired - Lifetime
-
1997
- 1997-04-01 TW TW086104135A patent/TW408244B/zh not_active IP Right Cessation
- 1997-05-13 KR KR1019970018494A patent/KR100264391B1/ko not_active IP Right Cessation
- 1997-05-29 US US08/865,071 patent/US20010045995A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW408244B (en) | 2000-10-11 |
| KR19980041737A (ko) | 1998-08-17 |
| JPH10142630A (ja) | 1998-05-29 |
| KR100264391B1 (ko) | 2000-08-16 |
| US20010045995A1 (en) | 2001-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3279939B2 (ja) | 液晶ディスプレイ装置 | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100474529B1 (ko) | 반사형액정표시장치및그제조방법 | |
| US7477350B2 (en) | Thin film array panel | |
| JPH10282528A (ja) | 液晶表示装置及びその製造方法 | |
| US20060157705A1 (en) | Thin film transistor array panel | |
| JP5171412B2 (ja) | 液晶表示装置及び電子機器 | |
| JPH1039297A (ja) | 反射型液晶表示装置及びその製造方法 | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JP2000250065A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 | |
| KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JP2968141B2 (ja) | アクティブマトリクス基板 | |
| US20040012023A1 (en) | Thin film transistor liquid crystal display and method of forming the same | |
| JPH052189A (ja) | 液晶表示装置 | |
| KR100697368B1 (ko) | 박막트랜지스터-액정표시패널의 제조방법 | |
| JP3062525B2 (ja) | 液晶表示装置 | |
| JP2895698B2 (ja) | アクティブマトリクス基板 | |
| JPH0527259A (ja) | アクテイブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |