JPH052189A

JPH052189A - 液晶表示装置

Info

Publication number: JPH052189A
Application number: JP15434791A
Authority: JP
Inventors: Meiko Ogawa; 盟子小川; Mitsushi Ikeda; 光志池田; Yoshifumi Ogawa; 吉文小川; Toshiya Kiyota; 敏也清田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-06-26
Filing date: 1991-06-26
Publication date: 1993-01-08

Abstract

(57)【要約】【目的】各画素毎に画質向上のための補助容量を設
け、かつ従来構造の基板で同じ容量の補助容量を設けた
基板と比較した場合に、開口率の高くなる液晶表示装置
を提供すること。【構成】絶縁性透明基板１０上に形成された複数のア
ドレス配線１１と、アドレス配線１１と交差するよう形
成された複数のデータ配線１３と、アドレス配線１１及
びデータ配線１３で囲まれた各画素領域にそれぞれ配置
された表示用透明電極１２と、アドレス配線１１とデー
タ配線１３の交差部に隣接して設けられ、アドレス配線
１１に接続されたゲート１１ａの電圧によりデータ配線
１３と透明電極１２を選択的に接続する薄膜トランジス
タと、各画素領域毎に設けられた補助容量とを備えた液
晶表示装置において、補助容量を、表示用透明電極１２
と、その上下に絶縁膜２１，２２を介して設けた補助電
極１１ｂ，１３ｃとから構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス方式の液晶表示装置に係わり、特に補助容量構成部分
の改良をはかった液晶表示装置に関する。

【０００２】

【従来の技術】液晶ディスプレイ（液晶表示装置）は軽
量，薄形化が可能で、低消費電力であることから、例え
ば携帯用ＴＶ，ラップトップパソコンのディスプレイな
どに応用されており、さらに大画面化，高精細化の研究
開発が各所で行われている。

【０００３】液晶表示装置用の駆動回路基板として、互
いに交差する複数本ずつのアドレス配線とデータ配線と
共に、アモルファスＳｉ（以下ａ−Ｓｉと略記する）或
いはポリＳｉ（以下ｐ−Ｓｉと略記す）により構成した
薄膜トランジスタ（ＴＦＴ）又は、ＭＩＭ素子を基板上
に配列した、アクティブマトリックス基板が知られてい
る。液晶表示装置は、このアクティブマトリックス基板
と対向基板との間に液晶を封入することによって構成さ
れる。

【０００４】ところで、この種の液晶表示装置において
は、画面のちらつきを無くすため、各画素毎に表示用透
明電極に絶縁膜を介して対向する補助容量を設け、該電
極により補助容量を形成している。図７及び図８に、こ
の補助容量を有する従来装置の１画素構成を示す。な
お、図７は平面図であり、図８（ａ）は図７の矢視Ａ−
Ａ断面図、図８（ｂ）は図７の矢視Ｂ−Ｂ断面図であ
る。

【０００５】図において、１０は絶縁性透明基板、１１
はアドレス配線、１１ａは薄膜トランジスタのゲート、
１１ｂは補助電極、１２は透明電極、１３はデータ配
線、１３ａ，１３ｂはソース・ドレイン電極、２１，２
２は絶縁膜を示している。図８（ｂ）に示すように、補
助容量はアドレス配線１１の一部１１ｂを透明電極１２
の下に潜り込ませることにより形成されており、この補
助容量により画面のちらつきを無くしている。

【０００６】しかしながら、この種の装置にあっては次
のような問題があった。即ち、各画素毎に補助電極１１
ｂを設けて補助容量を形成しているので、補助容量形成
部分では光が透過することはできず、透明電極１２は画
素電極としては機能しなくなる。このため、補助容量の
無い構造の基板に比べて、補助容量の占める面積だけ開
口率が低下し、ディスプレイを高精細化していく上で問
題となる。また、ディスプレイが大画面化にするに伴
い、配線抵抗のための信号の遅延による画質の低下が問
題となる。

【０００７】

【発明が解決しようとする課題】このように従来、アク
ティブマトリックス方式の液晶表示装置においては、表
示画質を向上するために各画素毎に補助容量を設ける
と、その補助容量の占める面積分の開口率が低下すると
いう問題があった。また、画面の大型化に伴って、配線
抵抗のための信号の遅延による画質の低下という問題も
あった。

【０００８】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、画質向上のための補助
容量を設けることに起因する開口率の低下を抑制するこ
とができ、高精細化に適した液晶表示装置を提供するこ
とにある。

【０００９】

【発明の構成】

【００１０】

【課題を解決するための手段】本発明の骨子は、透明電
極との重なりにより単位面積当りの補助容量を増大し開
口率を高くするために、透明電極の上下に補助電極を形
成することにある。

【００１１】即ち本発明は、絶縁性透明基板上に形成さ
れた複数のアドレス配線と、これらのアドレス配線に絶
縁膜を介して交差するよう形成された複数のデータ配線
と、アドレス配線及びデータ配線で囲まれた各画素領域
にそれぞれ配置された表示用透明電極と、アドレス配線
とデータ配線との交差部に隣接して設けられ、アドレス
配線に接続されたゲートの電圧によりデータ配線と透明
電極を選択的に接続する薄膜トランジスタと、各画素領
域毎に設けられた補助容量とを備えた液晶表示装置にお
いて、補助容量を、表示用透明電極とその上下に絶縁膜
を介して設けた補助電極とから構成するようにしたもの
である。

【００１２】また、本発明の望ましい実施態様として
は、次に述べる (1)〜(3) が上げられる。 (1) 補助電極は、アドレス配線を透明電極側に延長した
下部補助電極と、これに電気的に接続され透明電極の上
側に位置する上部補助電極とからなること。 (2) 下部補助電極はアドレス配線形成時に同時に形成さ
れ、上部補助電極はデータ配線形成時に同時に形成され
ること。 (3) アドレス配線，データ配線のうち、下層に形成され
た配線が、上層の配線形成時に、その材料で形成された
補助配線と接続することによって、配線抵抗が低下して
いること。

【００１３】

【作用】本発明によれば、表示用透明電極の下側のみな
らず上側にも補助電極を設けているので、同じ面積では
補助容量の大きさを大きく（約２倍に）することができ
る。従って、従来構造のアクティブマトリックス基板と
同じ容量の補助容量を各画素毎に設けた場合、従来構造
の基板よりも開口率の高い基板を得ることができる。つ
まり、各画素毎に画質向上のための補助容量を設けて
も、同じ容量の補助容量を設けた基板と比較して開口率
を高くすることが可能となる。また、本発明によれば、
従来構造のアクティブマトリックス基板と同じ太さの下
層配線を形成した場合、補助ラインに接続することによ
って、より低い配線抵抗を得ることが可能となる。

【００１４】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００１５】図１は本発明の第１の実施例に係わる液晶
表示装置の１画素部分を拡大して示す平面図、図２
（ａ）は図１の矢視Ａ−Ａ断面図、図２（ｂ）は図１の
矢視Ｂ−Ｂ断面図である。

【００１６】絶縁性透明基板１０上に第１の信号配線と
してのアドレス配線１１が複数本形成され、さらにこれ
らのアドレス配線１１に直交するように第２の信号配線
としてのデータ配線１３が複数本形成されている。アド
レス配線１１とデータ配線１３で囲まれた画素領域に
は、表示用透明電極１２が形成されている。また、アド
レス配線１１とデータ配線１３との交差部の近傍には、
後述する薄膜トランジスタが形成されている。

【００１７】ここで、アドレス配線１１を形成する工程
で、ゲート電極１１ａと共に下部補助電極１１ｂが同時
に形成される。透明電極１２は、画素領域内に薄膜トラ
ンジスタ形成領域を除いて形成され、その一部が下部補
助電極１１ｂと重なるように形成される。また、データ
配線１３を形成する工程で、ソース・ドレイン電極１３
ａ，１３ｂと共に上部補助電極１３ｃが同時に形成され
る。上部補助電極１３ｃは、下部補助電極１１ｂ及びそ
れにつながるアドレス配線１１の一部を覆うように形成
される。そして、上部補助電極１３ｃは、コンタクトホ
ール１４を介してアドレス配線１１と接続されるものと
なっている。

【００１８】次に、上記構成のアクティブマトリックス
基板の製造例について、具体的に説明する。まず、絶縁
性透明基板１０としてのガラス基板上に、スパッタリン
グ法で第１の配線材料、例えばＭｏＴａを２５０ｎｍ成
膜する。続いて、これをケミカルドライエッチング（Ch
emical Dry Etching：以下ＣＤＥと略記する）により選
択エッチングし、アドレス配線１１（第１の信号配線
層），ゲート電極１１ａ及び補助容量部分の下部補助電
極１１ｂを形成する。

【００１９】次いで、第１の絶縁膜２１として、例えば
プラズマＣＶＤ法で膜厚１７０ｎｍ程度のＳｉＯ₂膜を
堆積する。その後、第１の絶縁膜２１上にスパッタリン
グ法でＩＴＯ膜を１００ｎｍ成膜し、これを王水系のエ
ッチング溶液で選択的にエッチングして表示用透明電極
１２を形成する。続いて、第２の絶縁膜２２として、第
１の絶縁膜２１と同様にプラズマＣＶＤ法で膜厚１７０
ｎｍ程度のＳｉＯ₂膜を成膜する。

【００２０】次いで、第３の絶縁膜２３として例えば窒
化シリコン（以下、ＳｉＮｘと略記する）を５０ｎｍ、
ａ−Ｓｉ膜２４を５０ｎｍ、第４の絶縁膜２５として例
えばＳｉＮｘ膜を２００ｎｍ、それぞれプラズマＣＶＤ
法で成膜する。その後、第４の絶縁膜２５を弗酸系のエ
ッチング溶液で選択的にエッチングする。次いで、ソー
ス、ドレイン電極とのコンタクトをとるためのｎ⁺ 型の
ａ−Ｓｉ膜２６を、例えばプラズマＣＶＤ法で膜厚５０
ｎｍ成膜する。続いて、ａ−Ｓｉ膜２６，２４及び第３
の絶縁膜２３をＣＤＥで選択エッチングして、薄膜型の
ＭＯＳトランジスタを形成する。

【００２１】次いで、第１の絶縁膜２１及び第２の絶縁
膜２２を弗化アンモニウム溶液で選択エッチングして、
アドレス配線１１と上部補助電極１３ｃとの接続のため
のコンタクトホール１４を形成し、さらに第２の絶縁膜
２２に透明電極１２とソース電極１３ａとの接続のため
のコンタクトホール１５を形成する。

【００２２】次いで、スパッタリング法で第２の配線材
料、例えばＣｒ／Ａｌを５００ｎｍ成膜し、硝酸燐酸酢
酸混合溶液と硝酸セリウムアンモニウム溶液で、Ａｌ，
Ｃｒをそれぞれ選択的にエッチングし、データ配線１３
（第２の信号配線），ソース電極１３ａ及びドレイン電
極１３ｂ、さらに補助容量部の上部補助電極１３ｃを形
成する。そして、ソース電極１３ａとドレイン電極１３
ｂの間に露出したａ−Ｓｉ膜２６を、ソース、ドレイン
電極１３ａ，１３ｂをマスクにして、ＣＤＥでエッチン
グ除去することにより、液晶駆動用アクティブマトリッ
クス基板が完成する。

【００２３】かくして作成された本実施例装置において
は、表示用透明電極１２の端部を下部補助電極１１ｂ及
び上部補助電極１３ｃで挟む構成となり、透明電極１２
の上下に補助容量が形成される。このため、下部補助電
極１１と透明電極１２のみで補助容量を形成する従来装
置に比して、同じ面積では容量の増大をはかることがで
きる。換言すれば、同じ容量の補助容量を得るには、図
８（ｂ）と図２（ｂ）とを比較して分かるように、補助
容量形成のための面積を小さく（約１／２に）すること
ができる。

【００２４】従って、各画素毎に画質向上のための補助
容量を設けても、同じ容量の補助容量を設けた基板と比
較して開口率を高くすることが可能となる。ちなみに、
各画素毎に従来と同じ容量の補助容量を設けた場合、開
口率が約４％程度上昇した。また、本実施例では、上部
補助電極１３ｃが下層配線、つまりアドレス配線１１の
補助配線となっているため、アドレス配線１１が低抵抗
化する利点がある。具体的には本実施例では、対角４イ
ンチのディスプレイにおいて第１の信号配線の抵抗が、
従来の約１４ｋΩから約５ｋΩまで低下した。

【００２５】なお、本実施例におけるアクティブマトリ
ックス基板は、第１の配線材料にスパッタリング法によ
って成膜したＭｏＴａ以外の配線材料、例えばスパッタ
リング法や蒸着法によって成膜したＭｏ，Ｔａ，Ｔａ
Ｎ，Ｃｒ，Ａｌ，Ａｌ−Ｓｉ−Ｃｕ，Ｗ，ＩＴＯ，Ｃｕ
及びそれらを主成分とする合金、又はそれらの積層膜を
使用して、作製することもできる。また、第２の配線材
料としてはスパッタリング法によって成膜したＣｒ／Ａ
ｌ以外にも、スパッタリング法や蒸着法によって成膜し
たＭｏ，Ａｌ，Ｃｒ，Ｃｕ，Ｔｉ，Ｔａ，ＴａＮ，Ａｌ
−Ｓｉ−Ｃｕ，Ｗ，ＩＴＯ、及びそれらの主成分とする
合金、又はそれらの積層膜を使用してもよい。

【００２６】また、第１の絶縁膜２１としてはプラズマ
ＣＶＤ法によるＳｉＯ₂以外にも、第１の配線材料の陽
極酸化膜、スパッタリング法で形成されたＳｉＯｘ，Ｓ
ｉＮｘ，ＴａＯｘ、プラズマＣＶＤ法で形成したＳｉＮ
ｘ、及びそれらの積層膜を使用してもよい。第２の絶縁
膜２２としては、プラズマＣＶＤ法によるＳｉＯ₂以外
にも、スパッタリング法で形成されたＳｉＯｘ，ＳｉＮ
ｘ，ＴａＯｘ、プラズマＣＶＤ法で形成されたＳｉＮｘ
及びそれらの積層膜を使用してもよい。第３の絶縁膜２
３は、プラズマＣＶＤ法で形成されたＳｉＮｘ以外で
も、スパッタリング法で形成されたＳｉＯｘ，ＳｉＮ
ｘ、プラズマＣＶＤ法で形成されたＳｉＯｘ及びそれら
の積層膜を形成してもよい。第３の絶縁膜２３はコンタ
クトホール以外の基板のどの領域に残してもよい。さら
に、第３の絶縁膜２３及び第４の絶縁膜２５は存在しな
い構造でもよい。

【００２７】また、第１の配線として、データ配線を形
成し、第２の配線としてアドレス配線を形成してもよ
い。さらに、ＴＦＴの構造は、チャネル部に保護絶縁膜
のないもの或いは、トップゲート型のものでもよく、ａ
−Ｓｉの変わりにｐ−Ｓｉを使用してもよい。

【００２８】次に、本発明の第２の実施例について説明
する。図３に本実施例における画素構成の平面図を示
し、図４に図３の矢視Ａ−Ａ断面図を示す。なお、図１
及び図２と同一部分には同一符号を付して、その詳しい
説明は省略する。

【００２９】第１の実施例においては、補助容量の配線
はアドレス配線１１と共通の配線１１ｂを使用していた
が、本実施例では独立した補助容量の配線を有してい
る。即ち、アドレス配線１１と平行に補助容量配線３１
が各画素領域を横断するように設けられ、画素領域にお
いては補助容量配線３１の上に上部補助電極３２が形成
されている。そして、補助容量配線３１と上部補助電極
３２とはコンタクトホール３３を介して接続されてい
る。また、アドレス配線１１上には第１の実施例と同様
に上部補助電極１３ｃが設けられ、これらはコンタクト
ホール１４を介して接続されている。

【００３０】製造工程は、第１の実施例と略同じである
が、第１の信号配線を形成するときに、アドレス配線１
１と共に補助容量配線３１を同時に形成し、第２の信号
配線を形成するときに、データ配線１３と共に上部補助
電極１３ｃ及び上部補助電極３２を同時に形成する。

【００３１】このような構成であっても、先の第１の実
施例と同様の効果が得られるのは勿論である。なお、第
１の配線の抵抗が十分に低く、補助配線を使用して抵抗
を下げる必要の無い場合には、この上部補助電極１３ｃ
は省略してもよい。また、補助容量のための配線は、画
素部分では第１の配線材料（補助容量配線３１）と第２
の配線材料（上部補助電極３２）の両方によって形成さ
れているため抵抗の低い配線となる。

【００３２】次に、本発明の第３の実施例について説明
する。図５は、第３の実施例における画素部分の断面図
であり、（ａ）は図１の矢視Ａ−Ａ断面に相当し、
（ｂ）は図１の矢視Ｂ−Ｂ断面に相当している。本実施
例は、画素の部分を拡大して平面的にみた場合には、第
１の実施例と同じ構造であるが、層間絶縁膜として使用
している絶縁膜の構成が異なり、従って第１の実施例と
は製造方法が異なる。

【００３３】本実施例の構造のアクティブマトリックス
基板の製造方法について説明する。まず、第１の実施例
と同様に、絶縁透明基板１０上にスパッタリング法で第
１の配線材料を２５０ｎｍ成膜し、これをパターニング
してアドレス配線１１，ゲート電極１１ａ及び補助容量
部分の下部電極１１ｂを形成する。

【００３４】次いで、第１の絶縁膜２１として、例えば
プラズマＣＶＤ法で膜厚３５０ｎｍ程度のＳｉＯ₂膜を
堆積する。続いて、第３の絶縁膜２３及びａ−Ｓｉ膜２
４を例えばプラズマＣＶＤ法でそれぞれ５０ｎｍ堆積す
る。その後、ａ−Ｓｉ膜２４及び第３の絶縁膜２３を、
ＣＤＥでパターニングする。次いで、第１の実施例と同
様に、第１の絶縁膜２１上にＩＴＯ膜を１００ｎｍ成膜
し、これを選択的にエッチングして表示用透明電極１２
を形成する。

【００３５】次いで、第４の絶縁膜２５を堆積したの
ち、これを選択エッチングする。このとき、第４の絶縁
膜２５を透明電極１２の上にも残すと共に、コンタクト
ホール１５を形成する。続いてｎ⁺ 型ａ−Ｓｉ膜２６を
堆積する。次いで、第１の絶縁膜２１を弗化アンモニウ
ム溶液でエッチングしてコンタクトホール１４を形成す
る。

【００３６】これ以降は、第１の実施例と同様に、スパ
ッタリング法で第２の配線材料を成膜し、これを選択エ
ッチングしてデータ配線１３，ソース電極１３ａ及びド
レイン電極１３ｂ、さらに補助容量部の上部補助電極１
３ｃを形成する。そして、ソース電極１３ａ及びドレイ
ン電極１３ｂの間に露出したａ−Ｓｉ膜２６をＣＤＥで
エッチング除去することにより、液晶駆動用アクティブ
マトリックス基板が完成する。

【００３７】次に、本発明の第４の実施例について説明
する。図６は、第４の実施例における補助容量部分の断
面図であり、図３の矢視Ａ−Ａ断面に相当している。本
実施例は、画素部分を拡大して平面的に見た場合は第２
の実施例に同じであり、具体的な膜構造は第３の実施例
と同じである。従って、本実施例のアクティブマトリッ
クス基板は、第３の実施例の製造方法にて製造をするこ
とができる。

【００３８】なお、本発明は上述した各実施例に限定さ
れるものではない。例えば、前記補助容量を構成するた
めの電極（上部補助電極及び下部補助電極）に使用する
導電膜は、第１の配線材料と第２の配線材料ばかりでな
く、これ以外に光遮蔽用の材料など、アクティブマトリ
ックス基板を製造する上で使用している導電性の任意の
材料を使用してもよい。また、補助容量を構成する絶縁
膜としては、ゲート絶縁膜，チャネル保護膜ばかりでな
く、パッシベーション膜，アンダーコート膜など、アク
ティブマトリックス基板を製造する上で、使用している
任意の絶縁膜を使用してもよい。その他、本発明の要旨
を逸脱しない範囲で、種々変形して実施することができ
る。

【００３９】

【発明の効果】以上詳述したように本発明によれば、透
明電極の上下に補助電極を形成しているので、透明電極
との重なりによって形成する補助容量の増大をはかるこ
とができ、これにより画質向上のための補助容量を設け
ることに起因する開口率の低下を抑制することができ、
高精細化に適した液晶表示装置を実現することが可能と
なる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わる液晶表示装置の
１画素構成を示す平面図、

【図２】図１の矢視Ａ−Ａ断面及び矢視Ｂ−Ｂ断面を示
す図、

【図３】本発明の第２の実施例の１画素構成を示す平面
図、

【図４】図３の矢視Ａ−Ａ断面を示す図、

【図５】本発明の第３の実施例を説明するための断面
図、

【図６】本発明の第４の実施例を説明するための断面
図、

【図７】従来の液晶表示装置の１画素構成を示す平面
図、

【図８】図７の矢視Ａ−Ａ断面及び矢視Ｂ−Ｂ断面を示
す図。

【符号の説明】

１０…透明基板、１１…アドレス配
線、１１ａ…ゲート電極、１１ｂ…下部補助
電極、１２…表示用透明電極、１３…データ配
線、１３ａ…ソース電極、１３ｂ…ドレイン
電極、１３ｃ，３２…上部補助電極、１４，１５，３３
…コンタクトホール、２１…第１の絶縁膜、２２…第２の絶縁
膜、２３…第３の絶縁膜、２４…ａ−Ｓｉ
膜、２５…第４の絶縁膜、２６…ｎ⁺ 型ａ−
Ｓｉ膜、３１…補助容量配線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者清田敏也神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内

Claims

【特許請求の範囲】【請求項１】絶縁性透明基板上に形成された複数のアド
レス配線と、これらのアドレス配線に絶縁膜を介して交
差するよう形成された複数のデータ配線と、前記アドレ
ス配線及びデータ配線で囲まれた各画素領域にそれぞれ
配置された表示用透明電極と、前記アドレス配線とデー
タ配線との交差部に隣接して設けられ、アドレス配線に
接続されたゲートの電圧によりデータ配線と前記透明電
極を選択的に接続する薄膜トランジスタと、前記各画素
領域毎に前記透明電極の上下に絶縁膜を介して設けられ
た補助容量形成のための補助電極とを具備してなること
を特徴とする液晶表示装置。