JPH06163891A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH06163891A JPH06163891A JP5251391A JP5251391A JPH06163891A JP H06163891 A JPH06163891 A JP H06163891A JP 5251391 A JP5251391 A JP 5251391A JP 5251391 A JP5251391 A JP 5251391A JP H06163891 A JPH06163891 A JP H06163891A
- Authority
- JP
- Japan
- Prior art keywords
- signal wiring
- thin film
- film transistor
- control signal
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 絶縁基板上における搭載面積を低減できる薄
膜トランジスタを提供すること。 【構成】 絶縁基板１上に形成することが不可欠な薄膜
トランジスタの信号配線４と信号配線５との交差部に、
薄膜トランジスタ８を構成する半導体膜１４を積層配置
する。 【効果】 他の構成部分、例えば表示素子７を形成可能
な前記絶縁基板１上の面積を増大させることができる。
膜トランジスタを提供すること。 【構成】 絶縁基板１上に形成することが不可欠な薄膜
トランジスタの信号配線４と信号配線５との交差部に、
薄膜トランジスタ８を構成する半導体膜１４を積層配置
する。 【効果】 他の構成部分、例えば表示素子７を形成可能
な前記絶縁基板１上の面積を増大させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス表示装置の画素選択等に用いられる薄膜トランジスタ
に関するものである。
ス表示装置の画素選択等に用いられる薄膜トランジスタ
に関するものである。
【０００２】
【従来の技術】従来、アモルファスシリコン薄膜トラン
ジスタを画素選択用スイッチとして用いたアクティブマ
トリックス駆動のフラットパネルディスプレイが実用化
されている。さらに最近では、ポリシリコン薄膜トラン
ジスタを用いて、前述したアクティブマトリックスの駆
動回路をフラットパネルディスプレイと同一基板上に形
成したアクティブマトリックス表示装置も知られてい
る。
ジスタを画素選択用スイッチとして用いたアクティブマ
トリックス駆動のフラットパネルディスプレイが実用化
されている。さらに最近では、ポリシリコン薄膜トラン
ジスタを用いて、前述したアクティブマトリックスの駆
動回路をフラットパネルディスプレイと同一基板上に形
成したアクティブマトリックス表示装置も知られてい
る。
【０００３】このアクティブマトリックス表示装置の構
成図を図２に示す。図において、１はガラス等からなる
絶縁基板（以下、基板と称する）で、この表面には信号
回路２及び走査回路３が形成され、これらのそれぞれに
接続された複数の制御信号配線４、走査信号配線５が互
いに直交するように形成されている。これにより、基板
１の表面は複数の画素領域６に区分され、各画素領域６
にはそれぞれ、例えばＬＣ等の表示素子７と薄膜トラン
ジスタ８が配設されている。薄膜トランジスタ８のそれ
ぞれのゲ−ト及びドレインは対応する走査信号配線５、
制御信号配線４に接続されている。
成図を図２に示す。図において、１はガラス等からなる
絶縁基板（以下、基板と称する）で、この表面には信号
回路２及び走査回路３が形成され、これらのそれぞれに
接続された複数の制御信号配線４、走査信号配線５が互
いに直交するように形成されている。これにより、基板
１の表面は複数の画素領域６に区分され、各画素領域６
にはそれぞれ、例えばＬＣ等の表示素子７と薄膜トラン
ジスタ８が配設されている。薄膜トランジスタ８のそれ
ぞれのゲ−ト及びドレインは対応する走査信号配線５、
制御信号配線４に接続されている。
【０００４】即ち、図３及び図４に示すように、走査信
号配線５は製造上、制御信号配線４との交差部において
制御信号配線４との接触を避けるために断線して形成さ
れ、制御信号配線４上に絶縁膜（図示せず）を介して形
成されたＬ字形状のゲ−ト電極１１及びこのゲ−ト電極
１１と走査信号配線５とを導通するコンタクト孔１２に
よって電気的に接続されている。また、制御信号配線４
と平行に延びるゲ−ト電極１１の下側には絶縁膜１３を
介して走査信号配線５と平行に延びる所定形状の半導体
膜１４がパタ−ン形成されている。この半導体膜１４の
一端側はコンタクト孔１５によって制御信号配線４に導
通接続され、他端側はコンタクト孔１６によって表示素
子７に導通接続されている。
号配線５は製造上、制御信号配線４との交差部において
制御信号配線４との接触を避けるために断線して形成さ
れ、制御信号配線４上に絶縁膜（図示せず）を介して形
成されたＬ字形状のゲ−ト電極１１及びこのゲ−ト電極
１１と走査信号配線５とを導通するコンタクト孔１２に
よって電気的に接続されている。また、制御信号配線４
と平行に延びるゲ−ト電極１１の下側には絶縁膜１３を
介して走査信号配線５と平行に延びる所定形状の半導体
膜１４がパタ−ン形成されている。この半導体膜１４の
一端側はコンタクト孔１５によって制御信号配線４に導
通接続され、他端側はコンタクト孔１６によって表示素
子７に導通接続されている。
【０００５】ゲ−ト電極１１及び半導体膜１４によって
図５に示す薄膜トランジスタ８が形成され、走査信号配
線５を介して走査回路３からゲ−ト信号が入力されたと
きに、制御信号配線４を介して信号回路２から半導体膜
１４の一端側（ドレイン）に印加されている電圧が他端
側（ソ−ス）に伝達されて表示素子７に印加される。こ
れにより、表示対象の文字、画像等が表示される。
図５に示す薄膜トランジスタ８が形成され、走査信号配
線５を介して走査回路３からゲ−ト信号が入力されたと
きに、制御信号配線４を介して信号回路２から半導体膜
１４の一端側（ドレイン）に印加されている電圧が他端
側（ソ−ス）に伝達されて表示素子７に印加される。こ
れにより、表示対象の文字、画像等が表示される。
【０００６】
【発明が解決しようとする課題】しかしながら、前述し
たアクティブマトリックス表示装置では、薄膜トランジ
スタ８が画素領域６内に形成されているため、表示素子
７を配設する領域が少なくなり、高精細度の表示装置を
作成した場合、制御信号配線４及び走査信号配線５を細
く形成するには限界があるので、画素の開口率が低下
し、表示画面が暗くなるという問題点があった。
たアクティブマトリックス表示装置では、薄膜トランジ
スタ８が画素領域６内に形成されているため、表示素子
７を配設する領域が少なくなり、高精細度の表示装置を
作成した場合、制御信号配線４及び走査信号配線５を細
く形成するには限界があるので、画素の開口率が低下
し、表示画面が暗くなるという問題点があった。
【０００７】本発明の目的は上記の問題点に鑑み、絶縁
基板上における占有面積を低減できる薄膜トランジスタ
を提供することにある。
基板上における占有面積を低減できる薄膜トランジスタ
を提供することにある。
【０００８】
【課題を解決するための手段】本発明は上記の目的を達
成するために、絶縁基板上に形成された、交差する第１
の信号配線及び第２の信号配線、並びにこれらに接続さ
れた半導体膜とを有する薄膜トランジスタにおいて、前
記第１の信号配線と前記第２の信号配線との交差部に前
記半導体膜を積層配置してなる薄膜トランジスタを提案
する。
成するために、絶縁基板上に形成された、交差する第１
の信号配線及び第２の信号配線、並びにこれらに接続さ
れた半導体膜とを有する薄膜トランジスタにおいて、前
記第１の信号配線と前記第２の信号配線との交差部に前
記半導体膜を積層配置してなる薄膜トランジスタを提案
する。
【０００９】
【作用】本発明によれば、絶縁基板上に形成することが
不可欠な第１の信号配線と第２の信号配線との交差部に
半導体膜が積層配置されて、薄膜トランジスタが形成さ
れる。
不可欠な第１の信号配線と第２の信号配線との交差部に
半導体膜が積層配置されて、薄膜トランジスタが形成さ
れる。
【００１０】
【実施例】以下、本発明の薄膜トランジスタを前述した
アクティブマトリックス表示装置に適用した実施例につ
いて説明する。
アクティブマトリックス表示装置に適用した実施例につ
いて説明する。
【００１１】図１は本発明の第１の実施例を示す平面構
成図、図６は図１におけるＢ−Ｂ線矢視方向の断面図で
ある。図において、前述した従来例と同一構成部分は同
一符号をもって表し、その説明を省略する。また、従来
例と第１の実施例との相違点は、半導体膜１４を制御信
号配線４と走査信号配線５との交差部に積層配置して薄
膜トランジスタ８を形成したことにある。
成図、図６は図１におけるＢ−Ｂ線矢視方向の断面図で
ある。図において、前述した従来例と同一構成部分は同
一符号をもって表し、その説明を省略する。また、従来
例と第１の実施例との相違点は、半導体膜１４を制御信
号配線４と走査信号配線５との交差部に積層配置して薄
膜トランジスタ８を形成したことにある。
【００１２】即ち、前記交差部となる所に、走査信号線
５と絶縁され、走査信号線５に対して直交する方向に延
びる略Ｌ字形状の半導体膜１４をポリシリコン膜によっ
て形成する。次いで、半導体膜１４の長手方向の中央部
にＳｉＯ2 等の絶縁膜１３を介してポリシリコンを用い
てゲ−ト電極１１を形成する。このとき、ゲ−ト電極１
１は半導体膜１４を跨いで走査信号配線５に沿うように
延ばして形成する。
５と絶縁され、走査信号線５に対して直交する方向に延
びる略Ｌ字形状の半導体膜１４をポリシリコン膜によっ
て形成する。次いで、半導体膜１４の長手方向の中央部
にＳｉＯ2 等の絶縁膜１３を介してポリシリコンを用い
てゲ−ト電極１１を形成する。このとき、ゲ−ト電極１
１は半導体膜１４を跨いで走査信号配線５に沿うように
延ばして形成する。
【００１３】次に、イオン注入法を用いて、半導体膜１
４の長手方向の両端部にドレイン領域１４ａ及びソ−ス
領域１４ｂを形成した後、この上にＳｉＯ2 等の絶縁膜
１３を着膜すると共に、前記ドレイン領域１４ａ及びソ
−ス領域１４ｂのそれぞれに対応する位置にコンタクト
孔１５，１６を、またゲ−ト電極１１の両端にコンタク
ト孔１２をそれぞれ形成する。このとき、コンタクト孔
１６は、制御信号配線４に対して垂直に延びる一片の先
端部に形成し、制御信号配線４と重ならないようにす
る。
４の長手方向の両端部にドレイン領域１４ａ及びソ−ス
領域１４ｂを形成した後、この上にＳｉＯ2 等の絶縁膜
１３を着膜すると共に、前記ドレイン領域１４ａ及びソ
−ス領域１４ｂのそれぞれに対応する位置にコンタクト
孔１５，１６を、またゲ−ト電極１１の両端にコンタク
ト孔１２をそれぞれ形成する。このとき、コンタクト孔
１６は、制御信号配線４に対して垂直に延びる一片の先
端部に形成し、制御信号配線４と重ならないようにす
る。
【００１４】この後、アルミニウム等によって半導体膜
１４に重なるように制御信号配線４を、またゲ−ト電極
１１に重なるように走査信号線５をそれぞれ形成し、コ
ンタクト孔１５を介して制御信号配線４と半導体膜１４
を接続すると共に、コンタクト孔１２を介して走査信号
線５とゲ−ト電極１１を接続する。さらに、制御信号配
線４と走査信号配線５によって囲まれた画素領域６（図
２参照）に、酸化インジウムスズ（ＩＴＯ）等の透明導
電材で表示素子７の電極を形成し、コンタクト孔１６を
介してソ−ス領域１４ｂと接続する。
１４に重なるように制御信号配線４を、またゲ−ト電極
１１に重なるように走査信号線５をそれぞれ形成し、コ
ンタクト孔１５を介して制御信号配線４と半導体膜１４
を接続すると共に、コンタクト孔１２を介して走査信号
線５とゲ−ト電極１１を接続する。さらに、制御信号配
線４と走査信号配線５によって囲まれた画素領域６（図
２参照）に、酸化インジウムスズ（ＩＴＯ）等の透明導
電材で表示素子７の電極を形成し、コンタクト孔１６を
介してソ−ス領域１４ｂと接続する。
【００１５】前述したように、薄膜トランジスタ８は、
基板１上に形成することが不可欠な制御信号配線４と走
査信号配線５との交差部に積層配置されるので、基板上
における占有面積を低減できる。これにより、画素領域
６のほぼ全域に表示素子７を形成することができるの
で、高精細度の表示装置を作成した場合において、従来
に比べて開口率を大幅に向上させることができ、表示画
面の輝度を高めることができる。
基板１上に形成することが不可欠な制御信号配線４と走
査信号配線５との交差部に積層配置されるので、基板上
における占有面積を低減できる。これにより、画素領域
６のほぼ全域に表示素子７を形成することができるの
で、高精細度の表示装置を作成した場合において、従来
に比べて開口率を大幅に向上させることができ、表示画
面の輝度を高めることができる。
【００１６】次に、本発明の第２の実施例を説明する。
図７は第２の実施例の要部を示す平面構成図、図８は図
７におけるＣ−Ｃ線矢視方向の断面図である。図におい
て第１の実施例と同一構成部分は同一符号をもって表
し、その説明を省略する。
図７は第２の実施例の要部を示す平面構成図、図８は図
７におけるＣ−Ｃ線矢視方向の断面図である。図におい
て第１の実施例と同一構成部分は同一符号をもって表
し、その説明を省略する。
【００１７】また、第１の実施例と第２の実施例との相
違点は、走査信号配線５をチタン（Ｔｉ）或いはモリブ
デン（Ｍｏ）を用いて形成することにより、走査信号配
線５とゲ−ト電極１１とを一体としたことにある。
違点は、走査信号配線５をチタン（Ｔｉ）或いはモリブ
デン（Ｍｏ）を用いて形成することにより、走査信号配
線５とゲ−ト電極１１とを一体としたことにある。
【００１８】即ち、基板１上の制御信号配線４と走査信
号配線５との交差予定位置に第１の実施例と同様の半導
体膜１４を形成する。次いで、半導体膜１４の長手方向
の中央部にＳｉＯ2 等の絶縁膜１３を介してチタン或い
はモリブデンによって走査信号配線５を形成する。この
とき、走査信号配線５は半導体膜１４を跨いで半導体膜
１４と直交するように延ばして形成する。
号配線５との交差予定位置に第１の実施例と同様の半導
体膜１４を形成する。次いで、半導体膜１４の長手方向
の中央部にＳｉＯ2 等の絶縁膜１３を介してチタン或い
はモリブデンによって走査信号配線５を形成する。この
とき、走査信号配線５は半導体膜１４を跨いで半導体膜
１４と直交するように延ばして形成する。
【００１９】次に、イオン注入法を用いて、半導体膜１
４の長手方向の両端部にドレイン領域１４ａ及びソ−ス
領域１４ｂを形成した後、この上にＳｉＯ2 等の絶縁膜
１３を着膜すると共に、前記ドレイン領域１４ａ及びソ
−ス領域１４ｂのそれぞれに対応する位置にコンタクト
孔１５，１６を形成する。このとき、コンタクト孔１６
は、制御信号配線４に対して垂直に延びる一片の先端部
に形成し、制御信号配線４と重ならないようにする。こ
の後、アルミニウム等によって半導体膜１４に重なるよ
うに制御信号配線４を形成し、コンタクト孔１５を介し
て制御信号配線４と半導体膜１４を接続する。さらに、
制御信号配線４と走査信号配線５によって囲まれた画素
領域６に、酸化インジウムスズ（ＩＴＯ）等の透明導電
材で表示素子７の電極を形成し、コンタクト孔１６を介
してソ−ス領域１４ｂと接続する。
４の長手方向の両端部にドレイン領域１４ａ及びソ−ス
領域１４ｂを形成した後、この上にＳｉＯ2 等の絶縁膜
１３を着膜すると共に、前記ドレイン領域１４ａ及びソ
−ス領域１４ｂのそれぞれに対応する位置にコンタクト
孔１５，１６を形成する。このとき、コンタクト孔１６
は、制御信号配線４に対して垂直に延びる一片の先端部
に形成し、制御信号配線４と重ならないようにする。こ
の後、アルミニウム等によって半導体膜１４に重なるよ
うに制御信号配線４を形成し、コンタクト孔１５を介し
て制御信号配線４と半導体膜１４を接続する。さらに、
制御信号配線４と走査信号配線５によって囲まれた画素
領域６に、酸化インジウムスズ（ＩＴＯ）等の透明導電
材で表示素子７の電極を形成し、コンタクト孔１６を介
してソ−ス領域１４ｂと接続する。
【００２０】第２の実施例においても、薄膜トランジス
タ８は、基板１上に形成することが不可欠な制御信号配
線４と走査信号配線５との交差部に積層配置されるの
で、基板１上における占有面積を低減できる。これによ
り、画素領域６のほぼ全域に表示素子７を形成すること
ができるので、高精細度の表示装置を作成した場合にお
いて、従来に比べて開口率を大幅に向上させることがで
き、表示画面の輝度を高めることができる。さらに、製
造工程を短縮することができる。
タ８は、基板１上に形成することが不可欠な制御信号配
線４と走査信号配線５との交差部に積層配置されるの
で、基板１上における占有面積を低減できる。これによ
り、画素領域６のほぼ全域に表示素子７を形成すること
ができるので、高精細度の表示装置を作成した場合にお
いて、従来に比べて開口率を大幅に向上させることがで
き、表示画面の輝度を高めることができる。さらに、製
造工程を短縮することができる。
【００２１】次に、本発明の第３の実施例を説明する。
図９は第３の実施例の要部を示す平面構成図、図１０は
図９におけるＤ−Ｄ線矢視方向の断面図である。図にお
いて第１の実施例と同一構成部分は同一符号をもって表
し、その説明を省略する。
図９は第３の実施例の要部を示す平面構成図、図１０は
図９におけるＤ−Ｄ線矢視方向の断面図である。図にお
いて第１の実施例と同一構成部分は同一符号をもって表
し、その説明を省略する。
【００２２】また、第１の実施例と第３の実施例との相
違点は、薄膜トランジスタ８を、アモルファスシリコン
を用いた逆スタガ−ド構造に形成したことにある。この
薄膜トランジスタ８の形成手順は次の通りである。
違点は、薄膜トランジスタ８を、アモルファスシリコン
を用いた逆スタガ−ド構造に形成したことにある。この
薄膜トランジスタ８の形成手順は次の通りである。
【００２３】即ち、基板１上の所定位置にチタン或いは
モリブデンにより走査信号配線５を形成した後、ＳｉＯ
2 等のゲ−ト絶縁膜２０を着膜する。次に、制御信号配
線４と走査信号配線５との交差予定位置に、走査信号線
５に対して直交する方向に延びる略Ｌ字形状の半導体膜
２１をアモルファスシリコンによって形成する。次い
で、半導体膜２１の長手方向の両端部にｎ+ 層又はｐ+
層からなるドレイン電極２２及びソ−ス電極２３を形成
する。
モリブデンにより走査信号配線５を形成した後、ＳｉＯ
2 等のゲ−ト絶縁膜２０を着膜する。次に、制御信号配
線４と走査信号配線５との交差予定位置に、走査信号線
５に対して直交する方向に延びる略Ｌ字形状の半導体膜
２１をアモルファスシリコンによって形成する。次い
で、半導体膜２１の長手方向の両端部にｎ+ 層又はｐ+
層からなるドレイン電極２２及びソ−ス電極２３を形成
する。
【００２４】次に、この上にＳｉＯ2 等の絶縁膜２４を
着膜すると共に、前記ドレイン電極２２及びソ−ス電極
２３のそれぞれに対応する位置にコンタクト孔２５，２
６を形成する。このとき、コンタクト孔２５は、制御信
号配線４に対して垂直に延びる一片の先端部に形成し、
制御信号配線４と重ならないようにする。この後、アル
ミニウム等によって半導体膜２１に重なるように制御信
号配線４を形成し、コンタクト孔２５を介して制御信号
配線４と半導体膜２１を接続する。さらに、制御信号配
線４と走査信号配線５によって囲まれた画素領域６に、
酸化インジウムスズ（ＩＴＯ）等の透明導電材で表示素
子７の電極を形成し、コンタクト孔２６を介してソ−ス
電極２３と接続する。
着膜すると共に、前記ドレイン電極２２及びソ−ス電極
２３のそれぞれに対応する位置にコンタクト孔２５，２
６を形成する。このとき、コンタクト孔２５は、制御信
号配線４に対して垂直に延びる一片の先端部に形成し、
制御信号配線４と重ならないようにする。この後、アル
ミニウム等によって半導体膜２１に重なるように制御信
号配線４を形成し、コンタクト孔２５を介して制御信号
配線４と半導体膜２１を接続する。さらに、制御信号配
線４と走査信号配線５によって囲まれた画素領域６に、
酸化インジウムスズ（ＩＴＯ）等の透明導電材で表示素
子７の電極を形成し、コンタクト孔２６を介してソ−ス
電極２３と接続する。
【００２５】第３の実施例によっても、薄膜トランジス
タ８は、基板１上に形成することが不可欠な制御信号配
線４と走査信号配線５との交差部に積層配置されるの
で、基板上における占有面積を低減できる。これによ
り、画素領域６のほぼ全域に表示素子７を形成すること
ができるので、高精細度の表示装置を作成した場合にお
いて、従来に比べて開口率を大幅に向上させることがで
き、表示画面を明るくすることができる。
タ８は、基板１上に形成することが不可欠な制御信号配
線４と走査信号配線５との交差部に積層配置されるの
で、基板上における占有面積を低減できる。これによ
り、画素領域６のほぼ全域に表示素子７を形成すること
ができるので、高精細度の表示装置を作成した場合にお
いて、従来に比べて開口率を大幅に向上させることがで
き、表示画面を明るくすることができる。
【００２６】次に、本発明の第４の実施例を説明する。
図１１は第４の実施例の要部を示す平面構成図、図１２
は図１１におけるＥ−Ｅ線矢視方向の断面図である。図
において、第３の実施例と同一構成部分は同一符号をも
って表し、その説明を省略する。
図１１は第４の実施例の要部を示す平面構成図、図１２
は図１１におけるＥ−Ｅ線矢視方向の断面図である。図
において、第３の実施例と同一構成部分は同一符号をも
って表し、その説明を省略する。
【００２７】また、第３の実施例と第４の実施例との相
違点は、薄膜トランジスタ８を、アモルファスシリコン
を用いた順スタガ−ド構造に形成したことにある。この
薄膜トランジスタ８の形成手順は次の通りである。
違点は、薄膜トランジスタ８を、アモルファスシリコン
を用いた順スタガ−ド構造に形成したことにある。この
薄膜トランジスタ８の形成手順は次の通りである。
【００２８】即ち、基板１上の制御信号配線４と走査信
号配線５との交差予定位置に、制御信号配線４の延びる
方向に所定の間隔をあけてｎ+ 層又はｐ+ 層からなるド
レイン電極２２及びソ−ス電極２３を形成する。このと
き、ソ−ス電極２３の一部が制御信号配線４と重ならな
いように形成する。この後、ドレイン電極２２とソ−ス
電極２３に跨がって半導体膜２１を形成する。
号配線５との交差予定位置に、制御信号配線４の延びる
方向に所定の間隔をあけてｎ+ 層又はｐ+ 層からなるド
レイン電極２２及びソ−ス電極２３を形成する。このと
き、ソ−ス電極２３の一部が制御信号配線４と重ならな
いように形成する。この後、ドレイン電極２２とソ−ス
電極２３に跨がって半導体膜２１を形成する。
【００２９】さらに、半導体膜２１の長手方向の中央部
にＳｉＯ2 等の絶縁膜２４を介してチタン或いはモリブ
デンによって走査信号配線５を形成する。このとき、走
査信号配線５は半導体膜２１を跨いで半導体膜２１と直
交するように延ばして形成する。
にＳｉＯ2 等の絶縁膜２４を介してチタン或いはモリブ
デンによって走査信号配線５を形成する。このとき、走
査信号配線５は半導体膜２１を跨いで半導体膜２１と直
交するように延ばして形成する。
【００３０】次に、この上にＳｉＯ2 等の絶縁膜２４を
着膜すると共に、前記ドレイン電極２２及びソ−ス電極
２３のそれぞれに対応する位置にコンタクト孔２５，２
６を形成する。このとき、コンタクト孔２６は、制御信
号配線４と重ならない部分に形成する。この後、アルミ
ニウム等によって半導体膜２１に重なるように制御信号
配線４を形成し、コンタクト孔２４を介して制御信号配
線４と半導体膜２１を接続する。さらに、制御信号配線
４と走査信号配線５によって囲まれた画素領域６に、酸
化インジウムスズ（ＩＴＯ）等の透明導電材で表示素子
７の電極を形成し、コンタクト孔２６を介してソ−ス電
極２３と接続する。
着膜すると共に、前記ドレイン電極２２及びソ−ス電極
２３のそれぞれに対応する位置にコンタクト孔２５，２
６を形成する。このとき、コンタクト孔２６は、制御信
号配線４と重ならない部分に形成する。この後、アルミ
ニウム等によって半導体膜２１に重なるように制御信号
配線４を形成し、コンタクト孔２４を介して制御信号配
線４と半導体膜２１を接続する。さらに、制御信号配線
４と走査信号配線５によって囲まれた画素領域６に、酸
化インジウムスズ（ＩＴＯ）等の透明導電材で表示素子
７の電極を形成し、コンタクト孔２６を介してソ−ス電
極２３と接続する。
【００３１】第４の実施例によっても、薄膜トランジス
タ８は、基板１上に形成することが不可欠な制御信号配
線４と走査信号配線５との交差部に積層配置されるの
で、基板上における占有面積を低減できる。これによ
り、画素領域６のほぼ全域に表示素子７を形成すること
ができるので、高精細度の表示装置を作成した場合にお
いて、従来に比べて開口率を大幅に向上させることがで
き、表示画面の輝度を高めることができる。
タ８は、基板１上に形成することが不可欠な制御信号配
線４と走査信号配線５との交差部に積層配置されるの
で、基板上における占有面積を低減できる。これによ
り、画素領域６のほぼ全域に表示素子７を形成すること
ができるので、高精細度の表示装置を作成した場合にお
いて、従来に比べて開口率を大幅に向上させることがで
き、表示画面の輝度を高めることができる。
【００３２】尚、本実施例では、本発明の薄膜トランジ
スタをアクティブマトリックス表示装置に適用して説明
したが、これに限定されることはなく、他の装置に適用
した場合には、他の構成部分を形成可能な前記絶縁基板
上の面積を増大させることができるので、装置（電子回
路）の集積化をさらに向上させることができる。
スタをアクティブマトリックス表示装置に適用して説明
したが、これに限定されることはなく、他の装置に適用
した場合には、他の構成部分を形成可能な前記絶縁基板
上の面積を増大させることができるので、装置（電子回
路）の集積化をさらに向上させることができる。
【００３３】
【発明の効果】以上説明したように本発明によれば、絶
縁基板上に形成することが不可欠な第１の信号配線と第
２の信号配線との交差部に半導体膜が積層配置されて、
薄膜トランジスタが形成されるので、他の構成部分を形
成可能な前記絶縁基板上の面積を増大させることができ
る。これにより、前記薄膜トランジスタをアクティブマ
トリックス表示装置に用いた場合には、画素の開口率を
大幅に向上させることができ、高精細度の表示装置にお
いても輝度を高めることができる。また、他の装置に用
いた場合には、装置（電子回路）の集積化をさらに向上
させることができるという非常に優れた効果を奏するも
のである。
縁基板上に形成することが不可欠な第１の信号配線と第
２の信号配線との交差部に半導体膜が積層配置されて、
薄膜トランジスタが形成されるので、他の構成部分を形
成可能な前記絶縁基板上の面積を増大させることができ
る。これにより、前記薄膜トランジスタをアクティブマ
トリックス表示装置に用いた場合には、画素の開口率を
大幅に向上させることができ、高精細度の表示装置にお
いても輝度を高めることができる。また、他の装置に用
いた場合には、装置（電子回路）の集積化をさらに向上
させることができるという非常に優れた効果を奏するも
のである。
【図１】 本発明の第１の実施例の薄膜トランジスタ
の平面構成図
の平面構成図
【図２】 アクティブマトリックス表示装置の構成図
【図３】 従来例の薄膜トランジスタの平面構成図
【図４】 図３におけるＡ−Ａ線矢視方向の断面図
【図５】 従来例の薄膜トランジスタの等価回路図
【図６】 図１におけるＢ−Ｂ線矢視方向の断面図
【図７】 本発明の第２の実施例の薄膜トランジスタ
の平面構成図
の平面構成図
【図８】 図７におけるＣ−Ｃ線矢視方向の断面図
【図９】 本発明の第３の実施例の薄膜トランジスタ
の平面構成図
の平面構成図
【図１０】 図９におけるＤ−Ｄ線矢視方向の断面図
【図１１】 本発明の第４の実施例の薄膜トランジスタ
の平面構成図
の平面構成図
【図１２】 図１１におけるＥ−Ｅ線矢視方向の断面図
１…絶縁基板、２…信号回路、３…走査回路、４…制御
信号配線、５…走査信号配線、６…画素領域、７…表示
素子、８…薄膜トランジスタ、１１…ゲ−ト電極、１
２，１５，１６，２５，２６…コンタクト孔、１３，２
４…絶縁膜、１４，２１…半導体膜、１４ａ…ドレイン
領域、１４ｂ…ソ−ス領域、２０…ゲ−ト絶縁膜、２２
…ドレイン電極、２３…ソ−ス電極。
信号配線、５…走査信号配線、６…画素領域、７…表示
素子、８…薄膜トランジスタ、１１…ゲ−ト電極、１
２，１５，１６，２５，２６…コンタクト孔、１３，２
４…絶縁膜、１４，２１…半導体膜、１４ａ…ドレイン
領域、１４ｂ…ソ−ス領域、２０…ゲ−ト絶縁膜、２２
…ドレイン電極、２３…ソ−ス電極。
Claims (1)
- 【請求項１】 絶縁基板上に形成された、交差する第１
の信号配線及び第２の信号配線、並びにこれらに接続さ
れた半導体膜とを有する薄膜トランジスタにおいて、 前記第１の配線と前記第２の配線との交差部に前記半導
体膜を積層配置してなる、 ことを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251391A JPH06163891A (ja) | 1991-03-18 | 1991-03-18 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251391A JPH06163891A (ja) | 1991-03-18 | 1991-03-18 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163891A true JPH06163891A (ja) | 1994-06-10 |
Family
ID=12916820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5251391A Pending JPH06163891A (ja) | 1991-03-18 | 1991-03-18 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163891A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003519394A (ja) * | 1998-12-19 | 2003-06-17 | キネティック リミテッド | 能動半導体バックプレイン |
| US6815718B1 (en) * | 1999-07-16 | 2004-11-09 | Seiko Epson Corporation | Electro-optical device and electronic equipment using the same |
| JP2007011261A (ja) * | 2005-06-30 | 2007-01-18 | Lg Philips Lcd Co Ltd | 薄膜トランジスタ液晶表示パネル及びその製造方法 |
| JP2011150372A (ja) * | 2011-04-20 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | フロント型プロジェクタ |
| JP2012234207A (ja) * | 2000-04-27 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、及び電子装置 |
| JP2015130453A (ja) * | 2014-01-09 | 2015-07-16 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ、表示装置および電子機器 |
| US9954044B2 (en) | 2014-06-12 | 2018-04-24 | Samsung Display Co., Ltd. | Display apparatus |
-
1991
- 1991-03-18 JP JP5251391A patent/JPH06163891A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003519394A (ja) * | 1998-12-19 | 2003-06-17 | キネティック リミテッド | 能動半導体バックプレイン |
| US7391052B2 (en) | 1999-07-16 | 2008-06-24 | Seiko Epson Corporation | TFT structure for suppressing parasitic MOSFET in active display |
| US6815718B1 (en) * | 1999-07-16 | 2004-11-09 | Seiko Epson Corporation | Electro-optical device and electronic equipment using the same |
| US9099361B2 (en) | 2000-04-27 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2012234207A (ja) * | 2000-04-27 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、及び電子装置 |
| US9419026B2 (en) | 2000-04-27 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9780124B2 (en) | 2000-04-27 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel comprising first transistor second transistor and light-emitting element |
| JP4629568B2 (ja) * | 2005-06-30 | 2011-02-09 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ液晶表示パネル及びその製造方法 |
| US8310612B2 (en) | 2005-06-30 | 2012-11-13 | Lg Display Co., Ltd. | Thin film transistor liquid crystal display panel having gate line and data line formed on same layer and method of fabricating the same |
| JP2007011261A (ja) * | 2005-06-30 | 2007-01-18 | Lg Philips Lcd Co Ltd | 薄膜トランジスタ液晶表示パネル及びその製造方法 |
| JP2011150372A (ja) * | 2011-04-20 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | フロント型プロジェクタ |
| JP2015130453A (ja) * | 2014-01-09 | 2015-07-16 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ、表示装置および電子機器 |
| US9954044B2 (en) | 2014-06-12 | 2018-04-24 | Samsung Display Co., Ltd. | Display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5995175A (en) | Liquid crystal display and a method for manufacturing the same | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JPH1020331A (ja) | 液晶表示装置 | |
| US6646694B2 (en) | Method of repairing LCD data lines | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| US5508765A (en) | Matrix-addressed type display device | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JP3286843B2 (ja) | 液晶パネル | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| US20050030464A1 (en) | LCD display of slim frame structure | |
| JPH0820641B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0444014A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2901499B2 (ja) | アクティブマトリクス基板 | |
| JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JPH0572561A (ja) | アクテイブマトリクス基板 | |
| JP5034434B2 (ja) | 電気光学装置 | |
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPS61147573A (ja) | 薄膜トランジスタアレイ |