JPH1031235A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1031235A JPH1031235A JP20537896A JP20537896A JPH1031235A JP H1031235 A JPH1031235 A JP H1031235A JP 20537896 A JP20537896 A JP 20537896A JP 20537896 A JP20537896 A JP 20537896A JP H1031235 A JPH1031235 A JP H1031235A
- Authority
- JP
- Japan
- Prior art keywords
- light
- shielding film
- film
- bus line
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Abstract
(57)【要約】
【課題】 アクティブマトリクス型液晶表示装置におい
て、ＴＦＴ基板上の遮光パターンを提供することを目的
とする。 【解決手段】 ＴＦＴをトップゲイト型とし、半導体層
の下に遮光膜を形成し、前記遮光膜は、ソースバスライ
ンもしくはゲイトバスラインの少なくとも一方と重なる
構造とし、かつ、前記半導体層のうちドレインの一部も
しくは全部と重なることにより容量を形成する。
て、ＴＦＴ基板上の遮光パターンを提供することを目的
とする。 【解決手段】 ＴＦＴをトップゲイト型とし、半導体層
の下に遮光膜を形成し、前記遮光膜は、ソースバスライ
ンもしくはゲイトバスラインの少なくとも一方と重なる
構造とし、かつ、前記半導体層のうちドレインの一部も
しくは全部と重なることにより容量を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に液晶表示装置
に関し、特に液晶パネルを構成する一対の対向基板のう
ち、ＴＦＴ（薄膜トランジスタ）を担持する側の基板の
遮光膜の配置に特色を有するものに関する。
に関し、特に液晶パネルを構成する一対の対向基板のう
ち、ＴＦＴ（薄膜トランジスタ）を担持する側の基板の
遮光膜の配置に特色を有するものに関する。
【０００２】
【従来の技術】液晶表示装置は投射型もしくは直視型の
表示装置として広く使われている。特に、高解像度カラ
ー表示を達成するためには、個々の画素を薄膜トランジ
スタ（ＴＦＴ）により駆動する、いわゆるアクティブマ
トリクス方式の液晶表示装置が適している。アクティブ
マトリクス駆動方式を使うことにより、単純マトリクス
方式において生じる画素間のクロストークを排除するこ
とができ、優れた表示特性が得られる。
表示装置として広く使われている。特に、高解像度カラ
ー表示を達成するためには、個々の画素を薄膜トランジ
スタ（ＴＦＴ）により駆動する、いわゆるアクティブマ
トリクス方式の液晶表示装置が適している。アクティブ
マトリクス駆動方式を使うことにより、単純マトリクス
方式において生じる画素間のクロストークを排除するこ
とができ、優れた表示特性が得られる。
【０００３】かかるアクティブマトリクス駆動方式で
は、液晶パネルを構成するガラス基板の一方にＴＦＴが
配列され、個々のＴＦＴは対応する透明な画素電極への
印加電圧を制御する。ＴＦＴは半導体素子であり、直
接、外部より光が当たると特性が変動する。したがっ
て、外光を妨げる構造とすることが求められる。特に投
射型表示装置では強力な光が照射されるので、遮光は重
要な課題である。
は、液晶パネルを構成するガラス基板の一方にＴＦＴが
配列され、個々のＴＦＴは対応する透明な画素電極への
印加電圧を制御する。ＴＦＴは半導体素子であり、直
接、外部より光が当たると特性が変動する。したがっ
て、外光を妨げる構造とすることが求められる。特に投
射型表示装置では強力な光が照射されるので、遮光は重
要な課題である。
【０００４】一方、液晶表示装置の各画素の境界部では
隣接する画素の電界の影響を受け、光が漏れてしまう。
表示のコントラスト比を向上させるためには、このよう
なＴＦＴ形成部分を通って漏れる光を最小化する必要が
あるので、このような境界部は表示に用いないような構
造が提案されている。このような構造をブラックマトリ
クス（省略して、ＢＭ、ともいう）という。ブラックマ
トリクス自体、遮光効果があるので、上記の遮光の目的
にも用いられる。また、ブラックマトリクスにしても、
あるいは、単なる遮光効果を有する構造も被膜の形態で
あるので遮光膜とも呼ばれる。
隣接する画素の電界の影響を受け、光が漏れてしまう。
表示のコントラスト比を向上させるためには、このよう
なＴＦＴ形成部分を通って漏れる光を最小化する必要が
あるので、このような境界部は表示に用いないような構
造が提案されている。このような構造をブラックマトリ
クス（省略して、ＢＭ、ともいう）という。ブラックマ
トリクス自体、遮光効果があるので、上記の遮光の目的
にも用いられる。また、ブラックマトリクスにしても、
あるいは、単なる遮光効果を有する構造も被膜の形態で
あるので遮光膜とも呼ばれる。
【０００５】従来は、ＴＦＴを担持する基板と対向する
基板上に遮光膜（ブラックマトリクス）を形成してい
た。しかし、かかる構成では、遮光膜が対応するＴＦＴ
を覆うように基板間の精密なアラインメントが必要で、
このため液晶パネルの組立工程に時間を要していた。ア
ラインメント作業を容易にするために遮光パターンを大
きめに形成すると、表示の明るさが減じる等の問題が生
じてしまう。
基板上に遮光膜（ブラックマトリクス）を形成してい
た。しかし、かかる構成では、遮光膜が対応するＴＦＴ
を覆うように基板間の精密なアラインメントが必要で、
このため液晶パネルの組立工程に時間を要していた。ア
ラインメント作業を容易にするために遮光パターンを大
きめに形成すると、表示の明るさが減じる等の問題が生
じてしまう。
【０００６】上記の問題を解決するためには、遮光膜を
ＴＦＴを担持する同じ基板上に形成する構成とすればよ
い。遮光膜は半導体層よりも上の層もしくは下の層に形
成された。すなわち、前者であれば、ＴＦＴ作製プロセ
スでは、遮光膜は終段の工程で形成され、後者であれ
ば、初期の段階で形成される。
ＴＦＴを担持する同じ基板上に形成する構成とすればよ
い。遮光膜は半導体層よりも上の層もしくは下の層に形
成された。すなわち、前者であれば、ＴＦＴ作製プロセ
スでは、遮光膜は終段の工程で形成され、後者であれ
ば、初期の段階で形成される。
【０００７】
【発明が解決しようとする課題】従来の遮光膜は、単に
遮光の目的のみに使用されていた。しかし、そのためだ
けに成膜工程やエッチング・パターニング工程を追加す
ることは、量産性の点で無駄である。本発明人はこのこ
とに鑑み、遮光膜を導電性のものとし、かつ、それを画
素の保持容量にも利用できるような構造を提供すること
を目的とする。
遮光の目的のみに使用されていた。しかし、そのためだ
けに成膜工程やエッチング・パターニング工程を追加す
ることは、量産性の点で無駄である。本発明人はこのこ
とに鑑み、遮光膜を導電性のものとし、かつ、それを画
素の保持容量にも利用できるような構造を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明は、ＴＦＴとして
トップゲイト型構造（基板上に半導体層（活性層）があ
り、その上にゲイト電極がある構造）を用い、遮光膜を
半導体層の下に設けた構造のアクティブマトリクス回路
を特色とする。そして、前記遮光膜によって、ソースバ
スラインもしくはゲイトバスラインの少なくとも一方が
隠される（重なる）構造とする。
トップゲイト型構造（基板上に半導体層（活性層）があ
り、その上にゲイト電極がある構造）を用い、遮光膜を
半導体層の下に設けた構造のアクティブマトリクス回路
を特色とする。そして、前記遮光膜によって、ソースバ
スラインもしくはゲイトバスラインの少なくとも一方が
隠される（重なる）構造とする。
【０００９】そして、主たる光は基板側から入射される
構造とする。また、遮光膜は半導体層のうち、画素電極
に電気的に接続した領域（ドレイン）と、絶縁層を介し
て重なり、遮光膜を適当な電位に保つことにより遮光膜
とドレインとの間に容量を形成する。この容量は画素電
極の容量（画素容量）と並列であるので、補助容量（保
持容量）として使用できる。
構造とする。また、遮光膜は半導体層のうち、画素電極
に電気的に接続した領域（ドレイン）と、絶縁層を介し
て重なり、遮光膜を適当な電位に保つことにより遮光膜
とドレインとの間に容量を形成する。この容量は画素電
極の容量（画素容量）と並列であるので、補助容量（保
持容量）として使用できる。
【００１０】もちろん、上記のように遮光膜と半導体層
との間の容量に加えて、半導体層と他行のゲイトバスラ
インその他の配線との間の容量を組み合わせてもよい。
半導体層と遮光膜の間に存在する絶縁膜の厚さは、ＴＦ
Ｔのゲイト絶縁膜の厚さの２倍以上であることが好まし
い。遮光膜は、ソースバスラインやゲイトバスラインよ
りも太く、これらを遮光できる構造とすることが望まし
い。また遮光膜は適当な電位に固定される。例えば、遮
光膜は液晶パネルの外部端子に接続され、適当な電位を
外部から与えられる構成が採られる。
との間の容量に加えて、半導体層と他行のゲイトバスラ
インその他の配線との間の容量を組み合わせてもよい。
半導体層と遮光膜の間に存在する絶縁膜の厚さは、ＴＦ
Ｔのゲイト絶縁膜の厚さの２倍以上であることが好まし
い。遮光膜は、ソースバスラインやゲイトバスラインよ
りも太く、これらを遮光できる構造とすることが望まし
い。また遮光膜は適当な電位に固定される。例えば、遮
光膜は液晶パネルの外部端子に接続され、適当な電位を
外部から与えられる構成が採られる。
【００１１】さらに、タンタルやチタンのごとき機械的
に強固な材料を用いた場合には、このような遮光膜は外
部の接触端子としても使用できる。上記の補助容量は遮
光膜と重なって形成されるので、回路設計上、開口率を
低下させることがない。本発明においては、遮光膜は半
導体層を全て隠す形状でも、一部が重なる形状でもよ
い。
に強固な材料を用いた場合には、このような遮光膜は外
部の接触端子としても使用できる。上記の補助容量は遮
光膜と重なって形成されるので、回路設計上、開口率を
低下させることがない。本発明においては、遮光膜は半
導体層を全て隠す形状でも、一部が重なる形状でもよ
い。
【００１２】また、上記のような半導体層の下に設ける
遮光膜に加えて、素子の上層にも遮光膜（上層の遮光膜
という）を設けてもよい。特にＴＦＴの部分において上
層の遮光膜を設けると、ＴＦＴに入射する迷光を極限に
まで減らすことができ、ＴＦＴの動作を安定させる上で
効果的である。この場合、上層の遮光膜は導電性でも、
絶縁性でもよい。また、上層の遮光膜を導電性のものと
する場合には、上層の遮光膜と画素電極との間に容量を
形成してもよい。この場合、上層の遮光層と下層の遮光
層が重なるように配置すると、同じ位置に層の異なる２
つの容量が形成でき、素子の集積化の上で有効である。
遮光膜に加えて、素子の上層にも遮光膜（上層の遮光膜
という）を設けてもよい。特にＴＦＴの部分において上
層の遮光膜を設けると、ＴＦＴに入射する迷光を極限に
まで減らすことができ、ＴＦＴの動作を安定させる上で
効果的である。この場合、上層の遮光膜は導電性でも、
絶縁性でもよい。また、上層の遮光膜を導電性のものと
する場合には、上層の遮光膜と画素電極との間に容量を
形成してもよい。この場合、上層の遮光層と下層の遮光
層が重なるように配置すると、同じ位置に層の異なる２
つの容量が形成でき、素子の集積化の上で有効である。
【００１３】
〔実施例１〕 図１に本実施例の作製工程断面図、図２
に本実施例の作製工程平面図をそれぞれ示す。基板１と
しては透明なガラス基板、例えば、本実施例ではコーニ
ング７０５９を用いる。基板１上にはスパッタ法によっ
てタンタル膜を１００〜３０００Å、例えば、１０００
Å形成し、これを公知のフォトリソグラフィー法によっ
て加工して、遮光膜２を得る。この段階で上方より見た
様子を図２（Ａ）に示す。同図に示すように、遮光膜２
のパターンは画素を分離するパターンである。なお遮光
膜２は図示しないコモン電極に延在し、そこには液晶パ
ネル外から適当な電位が与えられる。（図２（Ａ））
に本実施例の作製工程平面図をそれぞれ示す。基板１と
しては透明なガラス基板、例えば、本実施例ではコーニ
ング７０５９を用いる。基板１上にはスパッタ法によっ
てタンタル膜を１００〜３０００Å、例えば、１０００
Å形成し、これを公知のフォトリソグラフィー法によっ
て加工して、遮光膜２を得る。この段階で上方より見た
様子を図２（Ａ）に示す。同図に示すように、遮光膜２
のパターンは画素を分離するパターンである。なお遮光
膜２は図示しないコモン電極に延在し、そこには液晶パ
ネル外から適当な電位が与えられる。（図２（Ａ））
【００１４】次に、公知のプラズマＣＶＤ法によって厚
さ５００〜５０００Å、例えば、２５００Åの酸化珪素
膜３を堆積する。酸化珪素膜３はＴＦＴの下地絶縁膜と
して機能する。（図１（Ａ）） 次いで、公知のプラズマＣＶＤ法もしくは減圧ＣＶＤ法
により厚さ１００〜１５００Å、例えば、５００Åの非
晶質珪素膜を堆積し、公知の熱アニール法もしくはレー
ザーアニール法等の手段によってこれを結晶化させる。
さらに、公知のフォトリソグラフィー法によって、結晶
化した珪素膜を島状に分離し、活性層（島状領域）４を
得る。
さ５００〜５０００Å、例えば、２５００Åの酸化珪素
膜３を堆積する。酸化珪素膜３はＴＦＴの下地絶縁膜と
して機能する。（図１（Ａ）） 次いで、公知のプラズマＣＶＤ法もしくは減圧ＣＶＤ法
により厚さ１００〜１５００Å、例えば、５００Åの非
晶質珪素膜を堆積し、公知の熱アニール法もしくはレー
ザーアニール法等の手段によってこれを結晶化させる。
さらに、公知のフォトリソグラフィー法によって、結晶
化した珪素膜を島状に分離し、活性層（島状領域）４を
得る。
【００１５】次に、公知のプラズマＣＶＤ法により、厚
さ５００〜３０００Åの酸化珪素膜５を堆積する。酸化
珪素膜５はＴＦＴのゲイト絶縁膜として機能する。さら
に、厚さ２０００〜８０００Å、例えば、６０００Åの
アルミニウム（もしくはアルミニウム合金）膜をスパッ
タ法によって堆積し、これを公知のフォトリソグラフィ
ー法によって加工し、ゲイト電極と配線（ゲイトバスラ
イン）６を形成する。（図１（Ｂ））
さ５００〜３０００Åの酸化珪素膜５を堆積する。酸化
珪素膜５はＴＦＴのゲイト絶縁膜として機能する。さら
に、厚さ２０００〜８０００Å、例えば、６０００Åの
アルミニウム（もしくはアルミニウム合金）膜をスパッ
タ法によって堆積し、これを公知のフォトリソグラフィ
ー法によって加工し、ゲイト電極と配線（ゲイトバスラ
イン）６を形成する。（図１（Ｂ））
【００１６】図２（Ｂ）にはこの段階で上方より見た様
子を示す。同図に示されるようにゲイトバスライン６は
平行に複数形成され、それらは先に形成されたタンタル
の遮光膜のパターン２上に存在する。また、活性層４
は、その一部１５が先に形成された遮光膜のパターン２
と重なるように形成される。（図２（Ｂ））
子を示す。同図に示されるようにゲイトバスライン６は
平行に複数形成され、それらは先に形成されたタンタル
の遮光膜のパターン２上に存在する。また、活性層４
は、その一部１５が先に形成された遮光膜のパターン２
と重なるように形成される。（図２（Ｂ））
【００１７】次いで、公知の不純物拡散技術、例えば、
イオンドーピング法によりゲイトバスライン６をマスク
として、活性層４にＮ型の不純物を導入する。ドーピン
グ後は熱アニール法もしくはレーザーアニール法によっ
て、再結晶化をおこなう。かくして、ソース７、ドレイ
ン８が得られる。なお、以下の記述でドレインとは単に
画素電極の接続される方の不純物領域のことを意味す
る。次に公知のプラズマＣＶＤ法により厚さ３０００〜
８０００Å、例えば、５０００Åの窒化珪素膜９を堆積
する。窒化珪素膜９は第１の層間絶縁物として機能す
る。窒化珪素の代わりに酸化珪素を用いてもよい。（図
１（Ｃ））
イオンドーピング法によりゲイトバスライン６をマスク
として、活性層４にＮ型の不純物を導入する。ドーピン
グ後は熱アニール法もしくはレーザーアニール法によっ
て、再結晶化をおこなう。かくして、ソース７、ドレイ
ン８が得られる。なお、以下の記述でドレインとは単に
画素電極の接続される方の不純物領域のことを意味す
る。次に公知のプラズマＣＶＤ法により厚さ３０００〜
８０００Å、例えば、５０００Åの窒化珪素膜９を堆積
する。窒化珪素膜９は第１の層間絶縁物として機能す
る。窒化珪素の代わりに酸化珪素を用いてもよい。（図
１（Ｃ））
【００１８】次いで、窒化珪素膜９にソース７およびド
レイン８に通じるコンタクトホールを形成し、公知のス
パッタ法によりアルミニウム合金膜もしくはアルミニウ
ムとチタンの多層膜を堆積し、これを公知のフォトリソ
グラフィー法により加工し、ソースバスライン１０、ド
レイン電極１１を形成する。図２（Ｃ）にはこの段階で
上方より見た様子を示す。同図に示されるようにソース
バスライン１０は平行に複数形成され、また、個々の活
性層４と各１つのコンタクトを有する。また、ソースバ
スライン１０は先に形成されたタンタルの遮光膜のパタ
ーン２上に存在する。（図２（Ｃ））
レイン８に通じるコンタクトホールを形成し、公知のス
パッタ法によりアルミニウム合金膜もしくはアルミニウ
ムとチタンの多層膜を堆積し、これを公知のフォトリソ
グラフィー法により加工し、ソースバスライン１０、ド
レイン電極１１を形成する。図２（Ｃ）にはこの段階で
上方より見た様子を示す。同図に示されるようにソース
バスライン１０は平行に複数形成され、また、個々の活
性層４と各１つのコンタクトを有する。また、ソースバ
スライン１０は先に形成されたタンタルの遮光膜のパタ
ーン２上に存在する。（図２（Ｃ））
【００１９】その後、公知のプラズマＣＶＤ法により厚
さ３０００〜８０００Å、例えば、５０００Åの酸化珪
素膜１２を堆積する。酸化珪素膜１２は第２の層間絶縁
物として機能する。酸化珪素の代わりに窒化珪素を用い
てもよい。（図１（Ｄ）） 次に、ポリイミド膜を塗布し、表面の平坦化をおこな
う。この工程でポリイミド膜１３が形成される。次い
で、ポリイミド膜１３をエッチングして、ドレイン電極
１１に通じるコンタクトホールを形成する。
さ３０００〜８０００Å、例えば、５０００Åの酸化珪
素膜１２を堆積する。酸化珪素膜１２は第２の層間絶縁
物として機能する。酸化珪素の代わりに窒化珪素を用い
てもよい。（図１（Ｄ）） 次に、ポリイミド膜を塗布し、表面の平坦化をおこな
う。この工程でポリイミド膜１３が形成される。次い
で、ポリイミド膜１３をエッチングして、ドレイン電極
１１に通じるコンタクトホールを形成する。
【００２０】そして、公知のスパッタ法によって、透明
導電性被膜、例えば、インディウム錫酸化物被膜を５０
０〜２０００、例えば、１０００Å堆積し、これを公知
のフォトリソグラフィー法を用いて加工し、画素電極１
４を得る。画素電極は遮光膜２と重なるようにパターン
を形成する。かくすることにより漏光を防止することが
できる。（図１（Ｅ）） かくして、アクティブマトリクス回路が完成する。本実
施例では、ＴＦＴがＮチャネル型であり、かつ、ＴＦＴ
のチャネルの下に遮光膜２が形成されている。ＴＦＴに
印加される電位がいかなる場合にも遮光膜２によってＯ
Ｎ状態とならないためには、遮光膜２にはＴＦＴのソー
スもしくはドレインに印加される可能性のある最低電位
よりも低い電位を付与することが望まれる。
導電性被膜、例えば、インディウム錫酸化物被膜を５０
０〜２０００、例えば、１０００Å堆積し、これを公知
のフォトリソグラフィー法を用いて加工し、画素電極１
４を得る。画素電極は遮光膜２と重なるようにパターン
を形成する。かくすることにより漏光を防止することが
できる。（図１（Ｅ）） かくして、アクティブマトリクス回路が完成する。本実
施例では、ＴＦＴがＮチャネル型であり、かつ、ＴＦＴ
のチャネルの下に遮光膜２が形成されている。ＴＦＴに
印加される電位がいかなる場合にも遮光膜２によってＯ
Ｎ状態とならないためには、遮光膜２にはＴＦＴのソー
スもしくはドレインに印加される可能性のある最低電位
よりも低い電位を付与することが望まれる。
【００２１】かくして、遮光膜２とドレイン８（活性層
４）との間に容量が形成され、かつ、この容量は画素電
極と並列に存在するので、画素容量の補助容量（保持容
量）となる。もちろん、遮光膜２が存在するため、ＴＦ
Ｔのチャネルに光が入射することが防止され、ＴＦＴの
特性が安定する。
４）との間に容量が形成され、かつ、この容量は画素電
極と並列に存在するので、画素容量の補助容量（保持容
量）となる。もちろん、遮光膜２が存在するため、ＴＦ
Ｔのチャネルに光が入射することが防止され、ＴＦＴの
特性が安定する。
【００２２】〔実施例２〕 図３を用いて本実施例を説
明する。本実施例のＴＦＴ作製工程自体は実施例１と同
じであるが、遮光膜、各バスライン、活性層等の配置が
異なる。図３の番号は実施例１のものに対応する。ま
ず、実施例１と同様にタンタルで遮光膜のパターン２を
形成する。これを図３（Ａ）に示す。（図３（Ａ））
明する。本実施例のＴＦＴ作製工程自体は実施例１と同
じであるが、遮光膜、各バスライン、活性層等の配置が
異なる。図３の番号は実施例１のものに対応する。ま
ず、実施例１と同様にタンタルで遮光膜のパターン２を
形成する。これを図３（Ａ）に示す。（図３（Ａ））
【００２３】次いで、活性層４とゲイトバスライン６を
形成する。ここで、ゲイトバスライン６と活性層４は共
に遮光膜２の内側に配置される。（図３（Ｂ）） さらに、データバスライン１０、ドレイン電極１１を形
成する。ここでも、データバスライン１０、ドレイン電
極１１は遮光膜２の内側に配置される。（図３（Ｃ）） かくして、活性層、ゲイトバスライン、データバスライ
ン、ドレイン電極のいずれもが遮光膜２の内側に形成さ
れ、これらは遮光膜２によって遮光される。
形成する。ここで、ゲイトバスライン６と活性層４は共
に遮光膜２の内側に配置される。（図３（Ｂ）） さらに、データバスライン１０、ドレイン電極１１を形
成する。ここでも、データバスライン１０、ドレイン電
極１１は遮光膜２の内側に配置される。（図３（Ｃ）） かくして、活性層、ゲイトバスライン、データバスライ
ン、ドレイン電極のいずれもが遮光膜２の内側に形成さ
れ、これらは遮光膜２によって遮光される。
【００２４】〔実施例３〕 図４に本実施例の作製工程
断面図、図５に本実施例の作製工程平面図をそれぞれ示
す。基板４１としてはコーニング１７３７を用いる。基
板４１上にはスパッタ法によってタンタル膜を２０００
Å形成し、これをフォトリソグラフィー法によって加工
して、遮光膜４２を得る。この段階で上方より見た様子
を図５（Ａ）に示す。同図に示すように、遮光膜４２の
パターンはゲイトバスライン（ゲイト電極を含む）とソ
ースバスラインと重なり、画素を分離するパターンであ
る。（図５（Ａ））
断面図、図５に本実施例の作製工程平面図をそれぞれ示
す。基板４１としてはコーニング１７３７を用いる。基
板４１上にはスパッタ法によってタンタル膜を２０００
Å形成し、これをフォトリソグラフィー法によって加工
して、遮光膜４２を得る。この段階で上方より見た様子
を図５（Ａ）に示す。同図に示すように、遮光膜４２の
パターンはゲイトバスライン（ゲイト電極を含む）とソ
ースバスラインと重なり、画素を分離するパターンであ
る。（図５（Ａ））
【００２５】次に、プラズマＣＶＤ法によって厚さ１５
００Åの酸化珪素膜４３を堆積する。酸化珪素膜４３は
ＴＦＴの下地絶縁膜として機能する。（図４（Ａ）） 次いで、減圧ＣＶＤ法により厚さ８００Åの非晶質珪素
膜を堆積し、熱アニール法によってこれを結晶化させ、
フォトリソグラフィー法によって、これを島状に分離
し、活性層（島状領域）４４を得る。さらに、プラズマ
ＣＶＤ法により、厚さ１０００Åの酸化珪素膜４５を堆
積する。酸化珪素膜４５はＴＦＴのゲイト絶縁膜として
機能する。（図４（Ｂ））
００Åの酸化珪素膜４３を堆積する。酸化珪素膜４３は
ＴＦＴの下地絶縁膜として機能する。（図４（Ａ）） 次いで、減圧ＣＶＤ法により厚さ８００Åの非晶質珪素
膜を堆積し、熱アニール法によってこれを結晶化させ、
フォトリソグラフィー法によって、これを島状に分離
し、活性層（島状領域）４４を得る。さらに、プラズマ
ＣＶＤ法により、厚さ１０００Åの酸化珪素膜４５を堆
積する。酸化珪素膜４５はＴＦＴのゲイト絶縁膜として
機能する。（図４（Ｂ））
【００２６】次に、イオンドーピング法により活性層４
４にＮ型の不純物を選択的に導入する。ドーピング後は
熱アニール法またはレーザーアニール法によって、再結
晶化をおこなう。かくして、ソース４７、ドレイン４８
が得られる。さらに、厚さ５０００Åのアルミニウム−
チタン合金膜をスパッタ法によって堆積し、これをフォ
トリソグラフィー法によって加工し、ゲイトバスライン
４６ａ（当該画素のゲイト電極として機能する部分）お
よびゲイトバスライン４６ｂ（次行のゲイト電極として
機能する部分）を形成する。ゲイトバスライン４６ｂは
当該画素の活性層４４のドレイン４８と重なるように形
成される。
４にＮ型の不純物を選択的に導入する。ドーピング後は
熱アニール法またはレーザーアニール法によって、再結
晶化をおこなう。かくして、ソース４７、ドレイン４８
が得られる。さらに、厚さ５０００Åのアルミニウム−
チタン合金膜をスパッタ法によって堆積し、これをフォ
トリソグラフィー法によって加工し、ゲイトバスライン
４６ａ（当該画素のゲイト電極として機能する部分）お
よびゲイトバスライン４６ｂ（次行のゲイト電極として
機能する部分）を形成する。ゲイトバスライン４６ｂは
当該画素の活性層４４のドレイン４８と重なるように形
成される。
【００２７】図５（Ｂ）にはこの段階で上方より見た様
子を示す。同図に示されるようにゲイトバスライン４６
ａおよび４６ｂは平行に複数形成され、それらは先に形
成されたタンタルの遮光膜のパターン４２上に存在す
る。また、活性層４４は、その一部が先に形成された遮
光膜のパターン４２と重なるように、また、他の部分が
次行のゲイトバスラインと重なるように形成される。
（図５（Ｂ）） 次にプラズマＣＶＤ法により厚さ５０００Åの窒化珪素
膜４９を堆積する。窒化珪素膜４９は第１の層間絶縁物
として機能する。窒化珪素の代わりに酸化珪素を用いて
もよい。（図４（Ｃ））
子を示す。同図に示されるようにゲイトバスライン４６
ａおよび４６ｂは平行に複数形成され、それらは先に形
成されたタンタルの遮光膜のパターン４２上に存在す
る。また、活性層４４は、その一部が先に形成された遮
光膜のパターン４２と重なるように、また、他の部分が
次行のゲイトバスラインと重なるように形成される。
（図５（Ｂ）） 次にプラズマＣＶＤ法により厚さ５０００Åの窒化珪素
膜４９を堆積する。窒化珪素膜４９は第１の層間絶縁物
として機能する。窒化珪素の代わりに酸化珪素を用いて
もよい。（図４（Ｃ））
【００２８】次いで、窒化珪素膜４９にソース４７およ
びドレイン４８に通じるコンタクトホールを形成し、ス
パッタ法によりアルミニウムとチタンの多層膜を堆積
し、これをフォトリソグラフィー法により加工し、ソー
スバスライン５０、ドレイン電極５１を形成する。図５
（Ｃ）にはこの段階で上方より見た様子を示す。同図に
示されるようにソースバスライン５０は平行に複数形成
され、また、個々の活性層４４と各１つのコンタクトを
有する。また、ソースバスライン５０は先に形成された
タンタルの遮光膜のパターン４２上に存在する。（図５
（Ｃ）） その後、プラズマＣＶＤ法により厚さ５０００Åの酸化
珪素膜５２を堆積する。酸化珪素膜５２は第２の層間絶
縁物として機能する。酸化珪素の代わりに窒化珪素を用
いてもよい。（図４（Ｄ））
びドレイン４８に通じるコンタクトホールを形成し、ス
パッタ法によりアルミニウムとチタンの多層膜を堆積
し、これをフォトリソグラフィー法により加工し、ソー
スバスライン５０、ドレイン電極５１を形成する。図５
（Ｃ）にはこの段階で上方より見た様子を示す。同図に
示されるようにソースバスライン５０は平行に複数形成
され、また、個々の活性層４４と各１つのコンタクトを
有する。また、ソースバスライン５０は先に形成された
タンタルの遮光膜のパターン４２上に存在する。（図５
（Ｃ）） その後、プラズマＣＶＤ法により厚さ５０００Åの酸化
珪素膜５２を堆積する。酸化珪素膜５２は第２の層間絶
縁物として機能する。酸化珪素の代わりに窒化珪素を用
いてもよい。（図４（Ｄ））
【００２９】次に、ポリイミド膜の平坦化膜５３を形成
し、これをエッチングして、ドレイン電極５１に通じる
コンタクトホールを形成する。そして、スパッタ法によ
って、インディウム錫酸化物被膜を１５００Å堆積し、
これをフォトリソグラフィー法を用いて加工し、画素電
極５４を得る。画素電極は遮光膜２と重なるようにパタ
ーンを形成する。かくすることにより漏光を防止するこ
とができる。（図４（Ｅ）） かくして、アクティブマトリクス回路が完成する。本実
施例も実施例１と同様にＮチャネル型であり、遮光膜４
２にはＴＦＴのソースもしくはドレインに印加される可
能性のある最低電位よりも低い電位を付与することが望
まれる。
し、これをエッチングして、ドレイン電極５１に通じる
コンタクトホールを形成する。そして、スパッタ法によ
って、インディウム錫酸化物被膜を１５００Å堆積し、
これをフォトリソグラフィー法を用いて加工し、画素電
極５４を得る。画素電極は遮光膜２と重なるようにパタ
ーンを形成する。かくすることにより漏光を防止するこ
とができる。（図４（Ｅ）） かくして、アクティブマトリクス回路が完成する。本実
施例も実施例１と同様にＮチャネル型であり、遮光膜４
２にはＴＦＴのソースもしくはドレインに印加される可
能性のある最低電位よりも低い電位を付与することが望
まれる。
【００３０】本実施例では、実施例１と同様に、遮光膜
４２とドレイン４８（活性層４４）との間に容量５５
（図４（Ｅ）の矢印）が形成される。しかしながら、そ
ればかりではなく、ドレイン４８と次行のゲイトバスラ
インとの間にも容量５６（図４（Ｅ）の矢印）が形成さ
れる。容量５５の一部と容量５６は立体的に形成される
ため、開口率を低下させることなく、実施例１の場合よ
りも、より多くの容量が補助容量として用いられる。
４２とドレイン４８（活性層４４）との間に容量５５
（図４（Ｅ）の矢印）が形成される。しかしながら、そ
ればかりではなく、ドレイン４８と次行のゲイトバスラ
インとの間にも容量５６（図４（Ｅ）の矢印）が形成さ
れる。容量５５の一部と容量５６は立体的に形成される
ため、開口率を低下させることなく、実施例１の場合よ
りも、より多くの容量が補助容量として用いられる。
【００３１】本実施例では、容量５６を形成するため
に、次行のゲイトバスラインを用いたが、回路配置上、
開口率が低下するという問題はあるが、ゲイトバスライ
ンと同じ層内の電位の固定された配線を用いてもよい。
ゲイトバスラインを容量の一方の電極として用いる場合
には、容量がゲイト信号の影響を受け、したがって、マ
トリクスの走査方向が固定されるのに対し、ゲイト信号
と独立した電位に保持された配線を用いると、走査方向
は上からでも下からでも任意に設定できる。
に、次行のゲイトバスラインを用いたが、回路配置上、
開口率が低下するという問題はあるが、ゲイトバスライ
ンと同じ層内の電位の固定された配線を用いてもよい。
ゲイトバスラインを容量の一方の電極として用いる場合
には、容量がゲイト信号の影響を受け、したがって、マ
トリクスの走査方向が固定されるのに対し、ゲイト信号
と独立した電位に保持された配線を用いると、走査方向
は上からでも下からでも任意に設定できる。
【００３２】〔実施例４〕 図６を用いて本実施例を説
明する。本実施例のＴＦＴ作製工程自体は実施例２と同
じであるが、遮光膜、各バスライン、活性層等の配置が
異なる。図６の番号は実施例２のものに対応する。ま
ず、実施例２と同様にタンタルで遮光膜のパターン４２
を形成する。これを図６（Ａ）に示す。（図６（Ａ））
明する。本実施例のＴＦＴ作製工程自体は実施例２と同
じであるが、遮光膜、各バスライン、活性層等の配置が
異なる。図６の番号は実施例２のものに対応する。ま
ず、実施例２と同様にタンタルで遮光膜のパターン４２
を形成する。これを図６（Ａ）に示す。（図６（Ａ））
【００３３】次いで、活性層４４とゲイトバスライン４
６を形成する。ここで、ゲイトバスライン４６と活性層
４４は共に遮光膜４２の内側に配置される。（図６
（Ｂ））さらに、データバスライン５０、ドレイン電極
５１を形成する。ここでも、データバスライン５０、ド
レイン電極５１は遮光膜４２の内側に配置される。（図
６（Ｃ）） かくして、活性層、ゲイトバスライン、データバスライ
ン、ドレイン電極のいずれもが遮光膜４２の内側に形成
され、これらは遮光膜４２によって遮光される。
６を形成する。ここで、ゲイトバスライン４６と活性層
４４は共に遮光膜４２の内側に配置される。（図６
（Ｂ））さらに、データバスライン５０、ドレイン電極
５１を形成する。ここでも、データバスライン５０、ド
レイン電極５１は遮光膜４２の内側に配置される。（図
６（Ｃ）） かくして、活性層、ゲイトバスライン、データバスライ
ン、ドレイン電極のいずれもが遮光膜４２の内側に形成
され、これらは遮光膜４２によって遮光される。
【００３４】〔実施例５〕 図７に本実施例の作製工程
断面図、図８に本実施例の作製工程平面図をそれぞれ示
す。基板７１としてはコーニング１７３７を用いる。基
板７１上にはスパッタ法によってタンタル膜を１０００
Å形成し、これをフォトリソグラフィー法によって加工
して、遮光膜７２を得る。この段階で上方より見た様子
を図８（Ａ）に示す。同図に示すように、遮光膜７２の
パターンはソースバスラインと重なるパターンである。
（図８（Ａ））
断面図、図８に本実施例の作製工程平面図をそれぞれ示
す。基板７１としてはコーニング１７３７を用いる。基
板７１上にはスパッタ法によってタンタル膜を１０００
Å形成し、これをフォトリソグラフィー法によって加工
して、遮光膜７２を得る。この段階で上方より見た様子
を図８（Ａ）に示す。同図に示すように、遮光膜７２の
パターンはソースバスラインと重なるパターンである。
（図８（Ａ））
【００３５】次に、プラズマＣＶＤ法によって厚さ２０
００Åの酸化珪素膜７３を堆積する。酸化珪素膜７３は
ＴＦＴの下地絶縁膜として機能する。（図７（Ａ）） 次いで、減圧ＣＶＤ法により厚さ１０００Åの非晶質珪
素膜を堆積し、レーザーアニール法によってこれを結晶
化させ、フォトリソグラフィー法によって、これを島状
に分離し、活性層（島状領域）７４を得る。さらに、プ
ラズマＣＶＤ法により、厚さ１２００Åの酸化珪素膜７
５を堆積する。酸化珪素膜７５はＴＦＴのゲイト絶縁膜
として機能する。
００Åの酸化珪素膜７３を堆積する。酸化珪素膜７３は
ＴＦＴの下地絶縁膜として機能する。（図７（Ａ）） 次いで、減圧ＣＶＤ法により厚さ１０００Åの非晶質珪
素膜を堆積し、レーザーアニール法によってこれを結晶
化させ、フォトリソグラフィー法によって、これを島状
に分離し、活性層（島状領域）７４を得る。さらに、プ
ラズマＣＶＤ法により、厚さ１２００Åの酸化珪素膜７
５を堆積する。酸化珪素膜７５はＴＦＴのゲイト絶縁膜
として機能する。
【００３６】次に、厚さ５０００Åのアルミニウム−チ
タン合金膜をスパッタ法によって堆積し、これをフォト
リソグラフィー法によって加工し、ゲイトバスライン７
６を形成する。（図７（Ｂ）） 図８（Ｂ）にはこの段階で上方より見た様子を示す。同
図に示されるようにゲイトバスライン７６は平行に複数
形成され、それらは先に形成されたタンタルの遮光膜の
パターン７２と直交する。また、活性層７４は、その一
部が先に形成された遮光膜のパターン７２と重なるよう
に形成される。（図８（Ｂ））
タン合金膜をスパッタ法によって堆積し、これをフォト
リソグラフィー法によって加工し、ゲイトバスライン７
６を形成する。（図７（Ｂ）） 図８（Ｂ）にはこの段階で上方より見た様子を示す。同
図に示されるようにゲイトバスライン７６は平行に複数
形成され、それらは先に形成されたタンタルの遮光膜の
パターン７２と直交する。また、活性層７４は、その一
部が先に形成された遮光膜のパターン７２と重なるよう
に形成される。（図８（Ｂ））
【００３７】さらに、イオンドーピング法により活性層
７４にゲイトバスライン７６をマスクとしてＮ型の不純
物を導入する。ドーピング後はレーザーアニール法によ
って、再結晶化をおこなう。かくして、ソース７７、ド
レイン７８が得られる。次にプラズマＣＶＤ法により厚
さ５０００Åの窒化珪素膜７９を堆積する。窒化珪素膜
７９は第１の層間絶縁物として機能する。窒化珪素の代
わりに酸化珪素を用いてもよい。（図７（Ｃ））
７４にゲイトバスライン７６をマスクとしてＮ型の不純
物を導入する。ドーピング後はレーザーアニール法によ
って、再結晶化をおこなう。かくして、ソース７７、ド
レイン７８が得られる。次にプラズマＣＶＤ法により厚
さ５０００Åの窒化珪素膜７９を堆積する。窒化珪素膜
７９は第１の層間絶縁物として機能する。窒化珪素の代
わりに酸化珪素を用いてもよい。（図７（Ｃ））
【００３８】次いで、窒化珪素膜７９にソース７７およ
びドレイン７８に通じるコンタクトホールを形成し、ス
パッタ法によりアルミニウムとチタンの多層膜を堆積
し、これをフォトリソグラフィー法により加工し、ソー
スバスライン８０、ドレイン電極８１を形成する。図８
（Ｃ）にはこの段階で上方より見た様子を示す。同図に
示されるようにソースバスライン８０は平行に複数形成
され、また、個々の活性層７４と各１つのコンタクトを
有する。また、ソースバスライン８０は先に形成された
タンタルの遮光膜のパターン７２上に存在する。（図８
（Ｃ））
びドレイン７８に通じるコンタクトホールを形成し、ス
パッタ法によりアルミニウムとチタンの多層膜を堆積
し、これをフォトリソグラフィー法により加工し、ソー
スバスライン８０、ドレイン電極８１を形成する。図８
（Ｃ）にはこの段階で上方より見た様子を示す。同図に
示されるようにソースバスライン８０は平行に複数形成
され、また、個々の活性層７４と各１つのコンタクトを
有する。また、ソースバスライン８０は先に形成された
タンタルの遮光膜のパターン７２上に存在する。（図８
（Ｃ））
【００３９】その後、プラズマＣＶＤ法により厚さ５０
００Åの酸化珪素膜８２を堆積する。酸化珪素膜８２は
第２の層間絶縁物として機能する。酸化珪素の代わりに
窒化珪素を用いてもよい。（図７（Ｄ）） 次に、スパッタ法によって厚さ１０００Åのクロム膜を
堆積し、これをパターン形成して上層の遮光膜８５を形
成する。この段階で上方より見た様子を図８（Ｄ）に示
す。同図より明らかなように上層の遮光膜はゲイトバス
ラインを隠すように形成される。
００Åの酸化珪素膜８２を堆積する。酸化珪素膜８２は
第２の層間絶縁物として機能する。酸化珪素の代わりに
窒化珪素を用いてもよい。（図７（Ｄ）） 次に、スパッタ法によって厚さ１０００Åのクロム膜を
堆積し、これをパターン形成して上層の遮光膜８５を形
成する。この段階で上方より見た様子を図８（Ｄ）に示
す。同図より明らかなように上層の遮光膜はゲイトバス
ラインを隠すように形成される。
【００４０】さらに、ポリイミド膜の平坦化膜８３を形
成し、これをエッチングして、ドレイン電極８１に通じ
るコンタクトホールを形成する。遮光膜８５とポリイミ
ド膜８３の間には何らかの無機材料被膜を設けて、密着
性を強化してもよい。そして、スパッタ法によって、イ
ンディウム錫酸化物被膜を１５００Å堆積し、これをフ
ォトリソグラフィー法を用いて加工し、画素電極８４を
得る。画素電極８４と上層の遮光膜８５は一部重なるよ
うに配置する。（図７（Ｅ）） かくして、アクティブマトリクス回路が完成する。本実
施例も実施例１および３と同様にＮチャネル型である
が、遮光膜７２はＴＦＴの活性層のうち、チャネルと重
なっていないので、遮光膜７２の電位がいかなるもので
あれ、ＴＦＴに与える影響はない。この点で他の実施例
のものよりも優れている。
成し、これをエッチングして、ドレイン電極８１に通じ
るコンタクトホールを形成する。遮光膜８５とポリイミ
ド膜８３の間には何らかの無機材料被膜を設けて、密着
性を強化してもよい。そして、スパッタ法によって、イ
ンディウム錫酸化物被膜を１５００Å堆積し、これをフ
ォトリソグラフィー法を用いて加工し、画素電極８４を
得る。画素電極８４と上層の遮光膜８５は一部重なるよ
うに配置する。（図７（Ｅ）） かくして、アクティブマトリクス回路が完成する。本実
施例も実施例１および３と同様にＮチャネル型である
が、遮光膜７２はＴＦＴの活性層のうち、チャネルと重
なっていないので、遮光膜７２の電位がいかなるもので
あれ、ＴＦＴに与える影響はない。この点で他の実施例
のものよりも優れている。
【００４１】本実施例では、実施例１と同様に、遮光膜
７２とドレイン７８（活性層７４）との間に容量が形成
される。そればかりではなく、上層の遮光膜８５にも適
切な電位を付与することにより、画素電極８４との間に
も容量が形成される。画素電極８４は当該画素を駆動す
るゲイトバスライン７６により影響を受けることは避け
なければならないが、本実施例では、ゲイトバスライン
を覆って導電性の遮光膜８５が設けられるので、画素電
極８４とゲイトバスライン７６とのカップリングは十分
に低減される。
７２とドレイン７８（活性層７４）との間に容量が形成
される。そればかりではなく、上層の遮光膜８５にも適
切な電位を付与することにより、画素電極８４との間に
も容量が形成される。画素電極８４は当該画素を駆動す
るゲイトバスライン７６により影響を受けることは避け
なければならないが、本実施例では、ゲイトバスライン
を覆って導電性の遮光膜８５が設けられるので、画素電
極８４とゲイトバスライン７６とのカップリングは十分
に低減される。
【００４２】さらに、本実施例では、下層の遮光膜７２
はソースバスライン８０と、上層の遮光膜８５はゲイト
バスライン７６と、それぞれ重なって配置されるが、各
遮光膜とバスラインの間には十分な絶縁層があるので、
バスラインに対する寄生容量は極限にまで低減できる。
なお、本実施例ではＴＦＴのチャネル部分は上層の遮光
膜８５によってのみ遮光される構造となっているが、下
層の遮光膜７２によっても遮光されるようなパターンと
するとＴＦＴの動作を安定させる上でより効果的であ
る。
はソースバスライン８０と、上層の遮光膜８５はゲイト
バスライン７６と、それぞれ重なって配置されるが、各
遮光膜とバスラインの間には十分な絶縁層があるので、
バスラインに対する寄生容量は極限にまで低減できる。
なお、本実施例ではＴＦＴのチャネル部分は上層の遮光
膜８５によってのみ遮光される構造となっているが、下
層の遮光膜７２によっても遮光されるようなパターンと
するとＴＦＴの動作を安定させる上でより効果的であ
る。
【００４３】〔実施例６〕 図９を用いて本実施例を説
明する。本実施例のＴＦＴ作製工程自体は実施例３と同
じであるが、遮光膜、各バスライン、活性層等の配置が
異なる。図９の番号は実施例３のものに対応する。ま
ず、実施例３と同様にタンタルで遮光膜のパターン７２
を形成する。これを図９（Ａ）に示す。（図９（Ａ））
明する。本実施例のＴＦＴ作製工程自体は実施例３と同
じであるが、遮光膜、各バスライン、活性層等の配置が
異なる。図９の番号は実施例３のものに対応する。ま
ず、実施例３と同様にタンタルで遮光膜のパターン７２
を形成する。これを図９（Ａ）に示す。（図９（Ａ））
【００４４】次いで、活性層７４とゲイトバスライン７
６を形成する。ここで、ゲイトバスライン７６と活性層
７４は共に遮光膜７２の内側に配置される。（図９
（Ｂ）） さらに、データバスライン８０、ドレイン電極８１を形
成する。ここでもドレイン電極８１は遮光膜７２の内側
に配置される。かくして、活性層、ゲイトバスライン、
ドレイン電極のいずれもが遮光膜７２の内側に形成さ
れ、これらは遮光膜７２によって遮光される。（図９
（Ｃ））
６を形成する。ここで、ゲイトバスライン７６と活性層
７４は共に遮光膜７２の内側に配置される。（図９
（Ｂ）） さらに、データバスライン８０、ドレイン電極８１を形
成する。ここでもドレイン電極８１は遮光膜７２の内側
に配置される。かくして、活性層、ゲイトバスライン、
ドレイン電極のいずれもが遮光膜７２の内側に形成さ
れ、これらは遮光膜７２によって遮光される。（図９
（Ｃ））
【００４５】次に、上層の遮光膜８５を形成する。本実
施例では場合は、遮光膜８５は分離して与えられるの
で、導電性である必要はなく、絶縁性のものでもよい。
また、遮光膜８５はデータバスライン８０を隠すように
形成する。かくして、データバスライン８０は遮光膜７
２と上層の遮光膜８５によって覆われる。（図９
（Ｄ）） 本実施例は実施例１〜４と同様に遮光膜７２がＴＦＴの
チャネルと重なるので、その電位はＴＦＴのソース、ド
レインに印加される電位よりも低い（Ｎチャネル型の場
合）もしくは高い（Ｐチャネル型の場合）ことが望まし
い。
施例では場合は、遮光膜８５は分離して与えられるの
で、導電性である必要はなく、絶縁性のものでもよい。
また、遮光膜８５はデータバスライン８０を隠すように
形成する。かくして、データバスライン８０は遮光膜７
２と上層の遮光膜８５によって覆われる。（図９
（Ｄ）） 本実施例は実施例１〜４と同様に遮光膜７２がＴＦＴの
チャネルと重なるので、その電位はＴＦＴのソース、ド
レインに印加される電位よりも低い（Ｎチャネル型の場
合）もしくは高い（Ｐチャネル型の場合）ことが望まし
い。
【００４６】〔実施例７〕 図１０に本実施例の作製工
程断面図を示す。本実施例は、遮光膜として形成される
タンタル膜の一部を外部とのボンディング端子に用いる
例である。基板９１としてはコーニング１７３７を用い
る。基板９１上にはスパッタ法によってタンタル膜を１
０００Å形成し、これをフォトリソグラフィー法によっ
て加工して、遮光膜９２ｂおよびボンディング端子電極
９２ａを得る。ボンディング端子電極９２ａおよび遮光
膜９２ｂはこの段階では電気的に接続されている。そし
て、プラズマＣＶＤ法によって厚さ２０００Åの酸化珪
素膜９３を堆積する。酸化珪素膜９３はＴＦＴの下地絶
縁膜として機能する。（図１０（Ａ））
程断面図を示す。本実施例は、遮光膜として形成される
タンタル膜の一部を外部とのボンディング端子に用いる
例である。基板９１としてはコーニング１７３７を用い
る。基板９１上にはスパッタ法によってタンタル膜を１
０００Å形成し、これをフォトリソグラフィー法によっ
て加工して、遮光膜９２ｂおよびボンディング端子電極
９２ａを得る。ボンディング端子電極９２ａおよび遮光
膜９２ｂはこの段階では電気的に接続されている。そし
て、プラズマＣＶＤ法によって厚さ２０００Åの酸化珪
素膜９３を堆積する。酸化珪素膜９３はＴＦＴの下地絶
縁膜として機能する。（図１０（Ａ））
【００４７】次いで、結晶性珪素膜によって活性層（島
状領域）９４を得る。さらに、プラズマＣＶＤ法によ
り、厚さ１２００Åの酸化珪素膜９５を堆積する。酸化
珪素膜９５はＴＦＴのゲイト絶縁膜として機能する。次
に、酸化珪素膜９４および９５をエッチングして、ボン
ディング端子電極９２ａにコンタクトホール９６ａおよ
び９６ｂを形成する。前者はボンディング箇所であり、
後者はゲイトバスラインとのコンタクトを得る場所であ
る。（図１０（Ｂ））
状領域）９４を得る。さらに、プラズマＣＶＤ法によ
り、厚さ１２００Åの酸化珪素膜９５を堆積する。酸化
珪素膜９５はＴＦＴのゲイト絶縁膜として機能する。次
に、酸化珪素膜９４および９５をエッチングして、ボン
ディング端子電極９２ａにコンタクトホール９６ａおよ
び９６ｂを形成する。前者はボンディング箇所であり、
後者はゲイトバスラインとのコンタクトを得る場所であ
る。（図１０（Ｂ））
【００４８】そして、厚さ５０００Åのアルミニウム−
チタン合金膜によって、ゲイトバスライン９７ａおよび
９７ｂを形成する。この段階では、ゲイトバスライン９
７ａおよび９７ｂは電気的に接続している。そして、ゲ
イトバスライン９７ａがボンディング端子電極９２ａと
接触しているため、ボンディング端子電極９２ａ、遮光
膜９２ｂ、およびゲイトバスライン９７ａおよび９７ｂ
は全て同電位に保たれている。かくすると帯電現象によ
るゲイト絶縁膜の破壊は極力抑えられる。（図１０
（Ｃ））
チタン合金膜によって、ゲイトバスライン９７ａおよび
９７ｂを形成する。この段階では、ゲイトバスライン９
７ａおよび９７ｂは電気的に接続している。そして、ゲ
イトバスライン９７ａがボンディング端子電極９２ａと
接触しているため、ボンディング端子電極９２ａ、遮光
膜９２ｂ、およびゲイトバスライン９７ａおよび９７ｂ
は全て同電位に保たれている。かくすると帯電現象によ
るゲイト絶縁膜の破壊は極力抑えられる。（図１０
（Ｃ））
【００４９】さらに、イオンドーピング法により活性層
９４にゲイトバスライン９７ｂをマスクとしてＮ型の不
純物を導入し、ソース９８、ドレイン９９を得る。そし
て、プラズマＣＶＤ法により厚さ５０００Åの窒化珪素
膜１００（第１の層間絶縁物）を堆積する。次いで、窒
化珪素膜１００にソース９８およびドレイン９９に通じ
るコンタクトホールを形成し、スパッタ法によりアルミ
ニウムとチタンの多層膜を堆積し、これをフォトリソグ
ラフィー法により加工し、ソースバスライン１０１、ド
レイン電極１０２を形成する。そして、この段階でボン
ディング端子電極９２ａと遮光膜９２ｂ、およびゲイト
バスライン９７ａと９７ｂを機械的に切断する。（図１
０（Ｄ））
９４にゲイトバスライン９７ｂをマスクとしてＮ型の不
純物を導入し、ソース９８、ドレイン９９を得る。そし
て、プラズマＣＶＤ法により厚さ５０００Åの窒化珪素
膜１００（第１の層間絶縁物）を堆積する。次いで、窒
化珪素膜１００にソース９８およびドレイン９９に通じ
るコンタクトホールを形成し、スパッタ法によりアルミ
ニウムとチタンの多層膜を堆積し、これをフォトリソグ
ラフィー法により加工し、ソースバスライン１０１、ド
レイン電極１０２を形成する。そして、この段階でボン
ディング端子電極９２ａと遮光膜９２ｂ、およびゲイト
バスライン９７ａと９７ｂを機械的に切断する。（図１
０（Ｄ））
【００５０】その後、プラズマＣＶＤ法により厚さ３０
００Åの窒化珪素膜１０３（第２の層間絶縁物）を堆積
する。（図１０（Ｅ）） さらに、ポリイミド膜の平坦化膜１０４を形成し、これ
と２つの窒化珪素膜１００および１０３をエッチングし
て、ドレイン電極１０２およびボンディング端子電極９
２ａに通じるコンタクトホールを形成する。このエッチ
ング工程においてはドレイン電極１０２がエッチングス
トッパーとして機能せしめてもよい。そして、スパッタ
法によって、インディウム錫酸化物（ＩＴＯ）被膜を１
５００Å堆積し、これをフォトリソグラフィー法を用い
て加工し、ボンディング端子１０５ａおよび画素電極１
０５ｂを得る。（図１０（Ｆ））
００Åの窒化珪素膜１０３（第２の層間絶縁物）を堆積
する。（図１０（Ｅ）） さらに、ポリイミド膜の平坦化膜１０４を形成し、これ
と２つの窒化珪素膜１００および１０３をエッチングし
て、ドレイン電極１０２およびボンディング端子電極９
２ａに通じるコンタクトホールを形成する。このエッチ
ング工程においてはドレイン電極１０２がエッチングス
トッパーとして機能せしめてもよい。そして、スパッタ
法によって、インディウム錫酸化物（ＩＴＯ）被膜を１
５００Å堆積し、これをフォトリソグラフィー法を用い
て加工し、ボンディング端子１０５ａおよび画素電極１
０５ｂを得る。（図１０（Ｆ））
【００５１】このようにして作製したアクティブマトリ
クス回路のＴＦＴとボンディング部分が完成する。ボン
ディングは、ボンディング端子１０５ａにおいて形成さ
れるが、ボンディング端子９２ａの、特にコンタクトホ
ール９６ａにおいておこなうとよい。該部分はタンタル
膜とＩＴＯ膜との多層領域であり、機械的に強固である
ため、ボンディングの目的に適している。例えば、層間
絶縁物上のＩＴＯ膜では、下層の層間絶縁物がさまざま
な応力にさらされているため、例えば、膜の剥離が生じ
たりして、十分な接続が得られない。しかしながら、コ
ンタクトホール９６ａの部分では下地は基板そのもので
あり、機械的に非常に安定している。
クス回路のＴＦＴとボンディング部分が完成する。ボン
ディングは、ボンディング端子１０５ａにおいて形成さ
れるが、ボンディング端子９２ａの、特にコンタクトホ
ール９６ａにおいておこなうとよい。該部分はタンタル
膜とＩＴＯ膜との多層領域であり、機械的に強固である
ため、ボンディングの目的に適している。例えば、層間
絶縁物上のＩＴＯ膜では、下層の層間絶縁物がさまざま
な応力にさらされているため、例えば、膜の剥離が生じ
たりして、十分な接続が得られない。しかしながら、コ
ンタクトホール９６ａの部分では下地は基板そのもので
あり、機械的に非常に安定している。
【００５２】
【発明の効果】本発明によって、遮光膜を補助容量とし
て有効に利用できる。実施例では結晶性珪素を用いたＴ
ＦＴを取り上げたが、非晶質珪素を用いたＴＦＴ、その
他の半導体を用いたＴＦＴであっても同様に実施できる
ことは自明である。また、（下層の）遮光膜もタンタル
以外のものでも、導電性で、かつ、その後のプロセスに
耐えるものであれば何ら問題なく使用できる。このよう
に本発明は工業上有用である。
て有効に利用できる。実施例では結晶性珪素を用いたＴ
ＦＴを取り上げたが、非晶質珪素を用いたＴＦＴ、その
他の半導体を用いたＴＦＴであっても同様に実施できる
ことは自明である。また、（下層の）遮光膜もタンタル
以外のものでも、導電性で、かつ、その後のプロセスに
耐えるものであれば何ら問題なく使用できる。このよう
に本発明は工業上有用である。
【図１】本発明の実施例を説明する工程断面図である。
（実施例１）
（実施例１）
【図２】本発明の実施例を説明する工程平面図である。
（実施例１）
（実施例１）
【図３】本発明の実施例を説明する工程平面図である。
（実施例２）
（実施例２）
【図４】本発明の実施例を説明する工程断面図である。
（実施例３）
（実施例３）
【図５】本発明の実施例を説明する工程平面図である。
（実施例３）
（実施例３）
【図６】本発明の実施例を説明する工程平面図である。
（実施例４）
（実施例４）
【図７】本発明の実施例を説明する工程断面図である。
（実施例５）
（実施例５）
【図８】本発明の実施例を説明する工程平面図である。
（実施例５）
（実施例５）
【図９】本発明の実施例を説明する工程平面図である。
（実施例６）
（実施例６）
【図１０】本発明の実施例を説明する工程平面図であ
る。（実施例７）
る。（実施例７）
１、４１、７１、９１ 基板 ２、４２、７２、９２ （下層の）遮光膜 ３、４３、７３、９３ 下地絶縁膜 ４、４４、７４、９４ 半導体層 ５、４５、７５、９５ ゲイト絶縁膜 ６、４６、７６、９７ ゲイト電極（ゲイトバスラ
イン） ７、４７、７７、９８ ソース ８、４８、７８、９９ ドレイン ９、４９、７９、１００ 第１層間絶縁物 １０、５０、８０、１０１ ソースバスライン １１、５１、８１、１０２ 金属電極 １２、５２、８２、１０３ 第２層間絶縁物 １３、５３、８３、１０４ 平坦化膜 １４、５４、８４、１０５ 画素電極（透明導電膜） １５、５５、５６ 容量 ８５ 上層の遮光膜 ９６ 下層の遮光膜に対するコ
ンタクトホール
イン） ７、４７、７７、９８ ソース ８、４８、７８、９９ ドレイン ９、４９、７９、１００ 第１層間絶縁物 １０、５０、８０、１０１ ソースバスライン １１、５１、８１、１０２ 金属電極 １２、５２、８２、１０３ 第２層間絶縁物 １３、５３、８３、１０４ 平坦化膜 １４、５４、８４、１０５ 画素電極（透明導電膜） １５、５５、５６ 容量 ８５ 上層の遮光膜 ９６ 下層の遮光膜に対するコ
ンタクトホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮本 忠芳 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 芳之内 淳 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (4)
- 【請求項１】 トップゲイト型構造のＴＦＴをスイッチ
ング素子としたアクティブマトリクス回路を有し、該ア
クティブマトリクス回路において、 一定の電位に固定された遮光膜を半導体層の下に有し、 前記遮光膜によって、ソースバスラインもしくはゲイト
バスラインの少なくとも一方が遮光され、 前記遮光膜は半導体層のうち、画素電極に電気的に接続
した領域の少なくとも一部と絶縁層を介して容量を形成
することを特徴とする液晶表示装置。 - 【請求項２】 請求項１において、前記半導体層と他行
のゲイトバスラインとの間の容量をも有することを特徴
とする液晶表示装置。 - 【請求項３】 前記遮光膜は、その幅がソースバスライ
ンもしくはゲイトバスラインよりも太いことを特徴とす
る請求項１の液晶表示装置。 - 【請求項４】 素子の上層に、前記遮光膜とその一部が
重なる別の遮光膜を有することを特徴とする請求項１の
液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20537896A JP3708637B2 (ja) | 1996-07-15 | 1996-07-15 | 液晶表示装置 |
| US08/891,697 US5966193A (en) | 1996-07-15 | 1997-07-11 | LCD device having coupling capacitances and shielding films |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20537896A JP3708637B2 (ja) | 1996-07-15 | 1996-07-15 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1031235A true JPH1031235A (ja) | 1998-02-03 |
| JP3708637B2 JP3708637B2 (ja) | 2005-10-19 |
Family
ID=16505843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20537896A Expired - Lifetime JP3708637B2 (ja) | 1996-07-15 | 1996-07-15 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5966193A (ja) |
| JP (1) | JP3708637B2 (ja) |
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000031714A1 (fr) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Dispositif optronique et son procede de production, et materiel optronique |
| WO2000033285A1 (en) * | 1998-11-30 | 2000-06-08 | Seiko Epson Corporation | Electro-optical device and its manufacturing method |
| EP1022786A2 (en) * | 1999-01-21 | 2000-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| JP2001166338A (ja) * | 1999-09-30 | 2001-06-22 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2001281684A (ja) * | 2000-01-24 | 2001-10-10 | Nec Corp | 液晶表示装置及び液晶プロジェクタ装置 |
| JP2002149087A (ja) * | 2000-08-04 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2002189429A (ja) * | 2000-09-06 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6597413B2 (en) | 2000-04-21 | 2003-07-22 | Seiko Epson Corporation | Electro-optical device having two storage capacitor electrodes overlapping scanning lines |
| KR100501128B1 (ko) * | 2001-03-30 | 2005-07-18 | 산요덴키가부시키가이샤 | 각 화소에 보조 용량을 구비하는 액티브 매트릭스형 표시장치 |
| KR100519205B1 (ko) * | 1998-03-19 | 2005-10-06 | 세이코 엡슨 가부시키가이샤 | 액정장치, 투사형 표시장치 및 전자기기 |
| WO2005114315A1 (en) * | 2004-04-23 | 2005-12-01 | Iljin Display Co., Ltd. | Liquid crystal panel using thin film transistor and manufacturing method of the same |
| KR100535254B1 (ko) * | 1997-03-28 | 2006-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브매트릭스형 표시장치, 반도체장치 및 반도체 표시장치 |
| US7046282B1 (en) | 1997-09-20 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Image sensor and image sensor integrated type active matrix type display device |
| JP2006243261A (ja) * | 2005-03-02 | 2006-09-14 | Sony Corp | 液晶パネル、画像表示装置及び投射型画像表示装置 |
| KR100629734B1 (ko) * | 2002-01-08 | 2006-09-29 | 일진디스플레이(주) | 고온 폴리 실리콘 액정 디스플레이 패널 및 그 제조방법 |
| JP2006309253A (ja) * | 2000-06-28 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7163848B2 (en) | 2000-06-28 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7180092B2 (en) * | 1998-05-15 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2007047829A (ja) * | 1998-11-26 | 2007-02-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7202927B2 (en) | 2001-10-04 | 2007-04-10 | Seiko Epson Corporation | Electrooptic device comprising a silicon nitride film formed directly on the data lines and not existent on a side face of contact holes |
| JP2007102231A (ja) * | 2005-10-07 | 2007-04-19 | Samsung Electronics Co Ltd | 表示板及びその製造方法 |
| US7218361B2 (en) | 2000-03-27 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| KR100773872B1 (ko) * | 1998-10-28 | 2007-11-06 | 소니 가부시끼 가이샤 | 액정 표시 장치 |
| JP2010282216A (ja) * | 1999-08-31 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2011138136A (ja) * | 1999-10-26 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 発光装置および電子機器 |
| JP2011258964A (ja) * | 1999-04-01 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2012022335A (ja) * | 2011-10-03 | 2012-02-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012048266A (ja) * | 1999-12-27 | 2012-03-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2012089839A (ja) * | 2000-09-06 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2013127622A (ja) * | 2012-12-26 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2013157611A (ja) * | 2013-02-27 | 2013-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013214082A (ja) * | 2007-08-09 | 2013-10-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2014078023A (ja) * | 2013-11-29 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014081643A (ja) * | 1999-06-02 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2019134475A1 (zh) * | 2018-01-02 | 2019-07-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法以及阵列基板和显示装置 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI236556B (en) | 1996-10-16 | 2005-07-21 | Seiko Epson Corp | Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment |
| US6088070A (en) | 1997-01-17 | 2000-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode |
| JPH10221704A (ja) * | 1997-02-07 | 1998-08-21 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JP3716580B2 (ja) | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
| US6618100B2 (en) * | 1997-07-23 | 2003-09-09 | Seiko Epson Corporation | Liquid crystal device, liquid crystal device manufacturing method and electronic apparatus |
| JP3973787B2 (ja) * | 1997-12-31 | 2007-09-12 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| JP3980156B2 (ja) * | 1998-02-26 | 2007-09-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JPH11274509A (ja) | 1998-03-26 | 1999-10-08 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び液晶表示装置 |
| JP3433101B2 (ja) | 1998-06-03 | 2003-08-04 | 三洋電機株式会社 | 表示装置 |
| JP3702096B2 (ja) * | 1998-06-08 | 2005-10-05 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
| JP2000075280A (ja) * | 1998-08-28 | 2000-03-14 | Sony Corp | 液晶表示装置 |
| US6617644B1 (en) | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6850292B1 (en) * | 1998-12-28 | 2005-02-01 | Seiko Epson Corporation | Electric-optic device, method of fabricating the same, and electronic apparatus |
| US6576926B1 (en) | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6531993B1 (en) | 1999-03-05 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type display device |
| JP2000258798A (ja) * | 1999-03-05 | 2000-09-22 | Sanyo Electric Co Ltd | 表示装置 |
| US6690434B1 (en) | 1999-03-15 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal display device |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4666723B2 (ja) | 1999-07-06 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW526355B (en) | 1999-07-14 | 2003-04-01 | Sanyo Electric Co | Reflection type liquid crystal display device |
| JP4403329B2 (ja) * | 1999-08-30 | 2010-01-27 | ソニー株式会社 | 液晶表示装置の製造方法 |
| JP3374911B2 (ja) * | 1999-09-30 | 2003-02-10 | 日本電気株式会社 | 透過液晶パネル、画像表示装置、パネル製造方法 |
| US6646287B1 (en) | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
| TW495854B (en) | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US8610645B2 (en) * | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100623989B1 (ko) * | 2000-05-23 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법 |
| US6602765B2 (en) * | 2000-06-12 | 2003-08-05 | Seiko Epson Corporation | Fabrication method of thin-film semiconductor device |
| US6542205B2 (en) * | 2000-08-04 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6636284B2 (en) * | 2000-08-11 | 2003-10-21 | Seiko Epson Corporation | System and method for providing an electro-optical device having light shield layers |
| US6734463B2 (en) * | 2001-05-23 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a window |
| JP3791517B2 (ja) * | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100508001B1 (ko) * | 2002-12-30 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| EP2924498A1 (en) * | 2006-04-06 | 2015-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Liquid crystal desplay device, semiconductor device, and electronic appliance |
| TWI633365B (zh) | 2006-05-16 | 2018-08-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| US7847904B2 (en) | 2006-06-02 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
| JP4197016B2 (ja) * | 2006-07-24 | 2008-12-17 | セイコーエプソン株式会社 | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
| US7952100B2 (en) | 2006-09-22 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI338562B (en) * | 2007-12-27 | 2011-03-01 | Unimicron Technology Corp | Circuit board and process thereof |
| US20090273907A1 (en) * | 2008-04-30 | 2009-11-05 | Unimicron Technology Corp. | Circuit board and process thereof |
| KR101113394B1 (ko) * | 2009-12-17 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 액정표시장치의 어레이 기판 |
| CN104022126B (zh) * | 2014-05-28 | 2017-04-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN104950541B (zh) * | 2015-07-20 | 2018-05-01 | 深圳市华星光电技术有限公司 | Boa型液晶显示面板及其制作方法 |
| CN208622728U (zh) * | 2018-09-07 | 2019-03-19 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| JP2020076951A (ja) * | 2018-09-19 | 2020-05-21 | シャープ株式会社 | 表示装置 |
| TWI693460B (zh) * | 2019-05-24 | 2020-05-11 | 友達光電股份有限公司 | 畫素結構 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045219A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
| JPS60213062A (ja) * | 1984-04-09 | 1985-10-25 | Hosiden Electronics Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0777264B2 (ja) * | 1986-04-02 | 1995-08-16 | 三菱電機株式会社 | 薄膜トランジスタの製造方法 |
| JPH0421823A (ja) * | 1990-05-16 | 1992-01-24 | Hosiden Corp | 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子 |
-
1996
- 1996-07-15 JP JP20537896A patent/JP3708637B2/ja not_active Expired - Lifetime
-
1997
- 1997-07-11 US US08/891,697 patent/US5966193A/en not_active Expired - Lifetime
Cited By (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100535254B1 (ko) * | 1997-03-28 | 2006-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브매트릭스형 표시장치, 반도체장치 및 반도체 표시장치 |
| US7791117B2 (en) | 1997-09-20 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Image sensor and image sensor integrated type active matrix type display device |
| US7046282B1 (en) | 1997-09-20 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Image sensor and image sensor integrated type active matrix type display device |
| US8564035B2 (en) | 1997-09-20 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Image sensor and image sensor integrated type active matrix type display device |
| US7286173B2 (en) | 1997-09-20 | 2007-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Image sensor and image sensor integrated type active matrix type display device |
| KR100519205B1 (ko) * | 1998-03-19 | 2005-10-06 | 세이코 엡슨 가부시키가이샤 | 액정장치, 투사형 표시장치 및 전자기기 |
| US7180092B2 (en) * | 1998-05-15 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR100773872B1 (ko) * | 1998-10-28 | 2007-11-06 | 소니 가부시끼 가이샤 | 액정 표시 장치 |
| US6765230B2 (en) | 1998-11-26 | 2004-07-20 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6521913B1 (en) | 1998-11-26 | 2003-02-18 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| JP2007047829A (ja) * | 1998-11-26 | 2007-02-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| WO2000031714A1 (fr) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Dispositif optronique et son procede de production, et materiel optronique |
| US6872975B2 (en) | 1998-11-26 | 2005-03-29 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6770909B2 (en) | 1998-11-26 | 2004-08-03 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6657230B1 (en) | 1998-11-30 | 2003-12-02 | Seiko Epson Corporation | Electro-optical device having a symmetrically located contact hole and method of producing the same |
| WO2000033285A1 (en) * | 1998-11-30 | 2000-06-08 | Seiko Epson Corporation | Electro-optical device and its manufacturing method |
| US7414267B2 (en) | 1999-01-21 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| KR100652817B1 (ko) * | 1999-01-21 | 2006-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US6890784B2 (en) | 1999-01-21 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| EP1022786A3 (en) * | 1999-01-21 | 2004-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| EP1022786A2 (en) * | 1999-01-21 | 2000-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7208766B2 (en) | 1999-01-21 | 2007-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7727836B2 (en) | 1999-01-21 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| KR100652821B1 (ko) * | 1999-01-21 | 2006-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제작방법 |
| JP2011258964A (ja) * | 1999-04-01 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2014081643A (ja) * | 1999-06-02 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012212936A (ja) * | 1999-08-31 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 表示装置、液晶表示装置及びプロジェクター |
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| US8253140B2 (en) | 1999-08-31 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device having capacitor wiring |
| US8552431B2 (en) | 1999-08-31 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising pixel portion |
| US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
| JP2010282216A (ja) * | 1999-08-31 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2014170952A (ja) * | 1999-08-31 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2001166338A (ja) * | 1999-09-30 | 2001-06-22 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US8933624B2 (en) | 1999-10-26 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9391132B2 (en) | 1999-10-26 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2011138136A (ja) * | 1999-10-26 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 発光装置および電子機器 |
| JP2012048266A (ja) * | 1999-12-27 | 2012-03-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8970576B2 (en) | 1999-12-27 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US9412309B2 (en) | 1999-12-27 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| JP2001281684A (ja) * | 2000-01-24 | 2001-10-10 | Nec Corp | 液晶表示装置及び液晶プロジェクタ装置 |
| US7218361B2 (en) | 2000-03-27 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| US6825891B2 (en) | 2000-04-21 | 2004-11-30 | Seiko Epson Corporation | Electro-optical device having storage capacitor laminated between data line and pixel electrode |
| US6665024B2 (en) | 2000-04-21 | 2003-12-16 | Seiko Epson Corporation | Electro-optical device having storage capacitor laminated between TFT and data line |
| US6597413B2 (en) | 2000-04-21 | 2003-07-22 | Seiko Epson Corporation | Electro-optical device having two storage capacitor electrodes overlapping scanning lines |
| JP4684170B2 (ja) * | 2000-06-28 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7163848B2 (en) | 2000-06-28 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7514302B2 (en) | 2000-06-28 | 2009-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2006309253A (ja) * | 2000-06-28 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2002149087A (ja) * | 2000-08-04 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2002189429A (ja) * | 2000-09-06 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2012089839A (ja) * | 2000-09-06 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR100501128B1 (ko) * | 2001-03-30 | 2005-07-18 | 산요덴키가부시키가이샤 | 각 화소에 보조 용량을 구비하는 액티브 매트릭스형 표시장치 |
| US7202927B2 (en) | 2001-10-04 | 2007-04-10 | Seiko Epson Corporation | Electrooptic device comprising a silicon nitride film formed directly on the data lines and not existent on a side face of contact holes |
| KR100629734B1 (ko) * | 2002-01-08 | 2006-09-29 | 일진디스플레이(주) | 고온 폴리 실리콘 액정 디스플레이 패널 및 그 제조방법 |
| WO2005114315A1 (en) * | 2004-04-23 | 2005-12-01 | Iljin Display Co., Ltd. | Liquid crystal panel using thin film transistor and manufacturing method of the same |
| JP2006243261A (ja) * | 2005-03-02 | 2006-09-14 | Sony Corp | 液晶パネル、画像表示装置及び投射型画像表示装置 |
| JP2007102231A (ja) * | 2005-10-07 | 2007-04-19 | Samsung Electronics Co Ltd | 表示板及びその製造方法 |
| JP2013214082A (ja) * | 2007-08-09 | 2013-10-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2012022335A (ja) * | 2011-10-03 | 2012-02-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013127622A (ja) * | 2012-12-26 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2013157611A (ja) * | 2013-02-27 | 2013-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014078023A (ja) * | 2013-11-29 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2019134475A1 (zh) * | 2018-01-02 | 2019-07-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法以及阵列基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5966193A (en) | 1999-10-12 |
| JP3708637B2 (ja) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US6356318B1 (en) | Active-matrix liquid crystal display having storage capacitors of area smaller than that of pixel electrodes | |
| US6246453B1 (en) | Electro-optical device | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| TWI418038B (zh) | 顯示裝置 | |
| EP1087438A2 (en) | Semiconductor device and method of manufacturing therof | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP4703258B2 (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| JP3657702B2 (ja) | 液晶表示装置 | |
| JP2727562B2 (ja) | 表示装置 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JP2000047254A (ja) | 液晶表示装置 | |
| JPH06160875A (ja) | 液晶表示装置 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3049022B2 (ja) | 液晶表示装置 | |
| JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |