TWI418038B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI418038B
TWI418038B TW099103716A TW99103716A TWI418038B TW I418038 B TWI418038 B TW I418038B TW 099103716 A TW099103716 A TW 099103716A TW 99103716 A TW99103716 A TW 99103716A TW I418038 B TWI418038 B TW I418038B
Authority
TW
Taiwan
Prior art keywords
insulating film
display device
film
semiconductor layer
interlayer insulating
Prior art date
Application number
TW099103716A
Other languages
English (en)
Other versions
TW201044594A (en
Inventor
Yoshiaki Toyota
Mieko Matsumura
Masatoshi Wakagi
Original Assignee
Japan Display Inc
Panasonic Liquid Crystal Displ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc, Panasonic Liquid Crystal Displ filed Critical Japan Display Inc
Publication of TW201044594A publication Critical patent/TW201044594A/zh
Application granted granted Critical
Publication of TWI418038B publication Critical patent/TWI418038B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

顯示裝置
本發明係關於一種顯示裝置，特別係關於一種於形成有顯示部之基板上形成複數之薄膜電晶體之顯示裝置。
於顯示裝置之顯示部中，通常係將多個像素配置形成為矩陣狀，且該等各像素藉由所謂主動矩陣方式驅動。
即，依序選擇包含沿列方向配置之複數之像素的像素群，並與其選擇時序一致地，透過共用連接於沿行方向配置之各像素之汲極信號線而供給影像信號。此時，像素群之各自之選擇係藉由掃描信號使構成該像素群之各像素中所形成之薄膜電晶體導通而進行，該掃描信號係透過共用連接之閘極信號線而供給。
又，此種顯示裝置中，如下所述者已廣為人知：於形成有顯示部之基板上，在該顯示部之周邊形成有用以向各汲極信號線供給影像信號之汲極驅動器、及用以向各閘極信號線供給掃描信號之閘極驅動器，且各個驅動器包含與像素內形成之上述薄膜電晶體並行形成之多個薄膜電晶體。
作為此時之薄膜電晶體，已知有所謂底閘極型者，其係於閘極絕緣膜之上面形成包含開口之層間絕緣膜，且以覆蓋該開口之方式形成多晶矽層(參照下述專利文獻1、2)。以如此之方式所構成之薄膜電晶體中，該多晶矽層中形成於開口之底面的部分發揮通道區域之功能，形成於上述開口之側壁面之部分成為偏移區域，因此汲極端之電場得以緩和，從而發揮出降低斷態電流之效果。
再者，專利文獻1中所記載之薄膜電晶體的詳細構成如下所述。即，於下層形成有閘極電極之閘極絕緣膜的上面形成有層間絕緣膜，且於該層間絕緣膜上，於平面觀察時在與上述閘極電極疊合之區域的大致中央處設置有開口。於層間絕緣膜之上面，夾著上述開口而形成有汲極電極與源極電極。該汲極電極及源極電極之各個係由高濃度非晶矽層與金屬層之依序積層體所形成。而且，以覆蓋層間絕緣膜之上述開口之方式形成有多晶矽層，且其邊緣部疊合於上述汲極電極及源極電極之各自一部分而形成。
又，專利文獻2中所記載之薄膜電晶體之詳細構成如下所述。即，於下層形成有閘極電極之閘極絕緣膜之上面形成有層間絕緣膜，於該層間絕緣膜上，於平面觀察時在與上述閘極電極疊合之區域設置有開口。且形成有多晶矽層，其覆蓋層間絕緣膜之上述開口，並且於上述層間絕緣膜之上面具有形成為汲極區域及源極區域之部分。汲極區域及源極區域係藉由將高濃度雜質以離子形式植入於上述半導體層中而形成。源極電極係形成於閘極絕緣膜與層間絕緣膜之間，該源極電極與上述多晶矽層之源極區域之連接係透過形成於層間絕緣膜之接觸孔而實現。
[先前技術文獻] [專利文獻]
[專利文獻1]　日本專利特開2004-193248號公報
[專利文獻2]　日本專利特開平11-186558號公報
然而，專利文獻1中所記載之薄膜電晶體係構成為其汲極電極及源極電極分別與多晶矽層直接接觸，從而會產生於該接觸部所謂之斷態漏電流增大之缺點。
又，為了確保多晶矽層與高濃度非晶矽層之接觸面積較大，必需於形成汲極電極及源極電極時，使其等之側面蝕刻量增多。因此，產生汲極電極及源極電極之布局範圍必需較大，因而阻礙電路之積體化的缺點。
專利文獻2中所記載之薄膜電晶體係成為必需植入雜質以形成高濃度之多晶矽層之構成，故而產生導致製造工時增大之缺點。
本發明係提供一種包含實現斷態電流之降低及斷態漏電流之降低，且實現電路之積體化而不會導致製造工時增大的薄膜電晶體之顯示裝置。
本發明之構成例如可形成為如下所述者。
(1)　本發明之顯示裝置之特徵在於：其係於形成有顯示部之基板上形成複數之薄膜電晶體者，上述薄膜電晶體係包含如下各部者：閘極電極；閘極絕緣膜，其係覆蓋上述閘極電極而形成；層間絕緣膜，其形成於該閘極絕緣膜之上面，於平面觀察時在上述閘極電極之形成區域內形成有開口；一對高濃度半導體膜，其係夾著上述開口而配置於上述層間絕緣膜之上面；多晶半導體層，其係跨及上述層間絕緣膜之上述開口而形成，於平面觀察時係形成於上述閘極電極之形成區域內並且與上述一對高濃度半導體膜電性連接；及一對電極，其係疊合於上述一對高濃度半導體膜之各個且不疊合於上述多晶半導體膜而形成。
(2)　本發明之顯示裝置如(1)之顯示裝置，其中上述一對高濃度半導體膜之各個與上述多晶半導體膜之電性連接，係藉由將上述多晶半導體膜疊合於上述一對高濃度半導體膜之各自之一部分而實現。
(3)　本發明之顯示裝置如(2)之顯示裝置，其中上述一對高濃度半導體膜之疊合有上述多晶半導體膜之部分的膜厚大於未疊合有上述多晶半導體膜之部分。
(4)　本發明之顯示裝置如(1)之顯示裝置，其中上述一對高濃度半導體膜之各個與上述多晶半導體膜之電性連接，係使上述一對高濃度半導體膜之各自之側壁面與上述多晶半導體層之側壁面抵接而實現。
(5)　本發明之顯示裝置如(4)之顯示裝置，其中上述一對高濃度半導體膜之各自之膜厚，係大於覆蓋上述層間絕緣膜之上述開口而形成之上述多晶半導體膜之厚度。
(6)　本發明之顯示裝置如(1)之顯示裝置，其中上述薄膜電晶體係包括如下者：其一對電極中之一電極透過形成於上述層間絕緣膜及閘極絕緣膜之通孔而電性連接於上述閘極電極。
(7)　本發明之顯示裝置如(1)之顯示裝置，其中於平面觀察時，上述層間絕緣膜之上述開口自上述多晶半導體層之通道長度方向之各邊露出。
(8)　本發明之顯示裝置之特徵在於：其係於形成有顯示部之基板上形成複數之薄膜電晶體者，上述薄膜電晶體係包含如下各部者：閘極電極；層間絕緣膜，其係形成於上述閘極電極上，且於平面觀察時在上述閘極電極之形成區域內形成有開口；島狀之閘極絕緣膜與多晶半導體層，其係跨及上述層間絕緣膜之上述開口而形成，於平面觀察時，於上述閘極電極之形成區域內依序積層而形成；及一對電極，其係夾著上述開口而配置於上述層間絕緣膜之上面；且上述一對電極之各個係包括如下者：包含高濃度非晶質半導體膜與金屬膜之依序積層體，並且其一部分疊合於上述多晶半導體層而形成。
(9)　本發明之顯示裝置如(8)之顯示裝置，其中上述薄膜電晶體係包括如下者：其一對電極中之一電極透過形成於上述層間絕緣膜之通孔而電性連接於上述閘極電極。
(10)　本發明之顯示裝置如(8)之顯示裝置，其中於平面觀察時，上述層間絕緣膜之上述開口自上述閘極絕緣膜與多晶半導體層之依序積層體的通道長度方向之各邊露出。
(11)　本發明之顯示裝置之特徵在於：其係於形成有顯示部之基板上形成複數之薄膜電晶體者，且上述薄膜電晶體係包含如下各部者：閘極電極；層間絕緣膜，其係形成於上述閘極電極上，且於平面觀察時在上述閘極電極之形成區域內形成有開口；島狀之閘極絕緣膜、多晶半導體層及非晶質半導體層，其係跨及上述層間絕緣膜之上述開口而形成，且於平面觀察時，於上述閘極電極之形成區域內依序積層而形成；及一對電極，其係夾著上述開口而配置於上述層間絕緣膜之上面；且上述一對電極之各個係包括如下者：包含高濃度非晶質半導體膜與金屬膜之依序積層體，且其一部分疊合於上述非晶質半導體層而形成。
(12)　本發明之顯示裝置如(11)之顯示裝置，其中上述薄膜電晶體係包括如下者：其一對電極中之一電極透過形成於上述層間絕緣膜之通孔而電性連接於上述閘極電極。
(13)　本發明之顯示裝置如(11)之顯示裝置，其中於平面觀察時，上述層間絕緣膜之上述開口自上述閘極絕緣膜、多晶半導體層及非晶質半導體層之依序積層體的通道長度方向之各邊露出。
(14)　本發明之顯示裝置之特徵在於：其係於形成有顯示部之基板上形成複數之薄膜電晶體者，上述薄膜電晶體包含包括如下者：閘極電極；層間絕緣膜，其係形成於上述閘極電極上，且於平面觀察時在上述閘極電極之形成區域內形成有開口；島狀之閘極絕緣膜、多晶半導體層及無機絕緣膜，其係跨及上述層間絕緣膜之上述開口而形成，於平面觀察時，於上述閘極電極之形成區域內依序積層而形成；及一對電極，其係夾著上述開口而配置於上述層間絕緣膜之上面；且於平面觀察時，上述閘極絕緣膜與多晶半導體層以自上述無機絕緣膜伸出之方式而形成；上述一對電極之各個係包括如下者：包含高濃度非晶質半導體膜與金屬膜之依序積層體，並且其等之對向之端部疊合於上述多晶半導體層且亦疊合於上述無機絕緣膜而形成。
(15)　本發明之顯示裝置如(14)之顯示裝置，其中上述薄膜電晶體係包括如下者：其一對電極中之一電極透過形成於上述層間絕緣膜之通孔而電性連接於上述閘極電極。
(16)　本發明之顯示裝置如(14)之顯示裝置，其中於平面觀察時，上述層間絕緣膜之上述開口自上述閘極絕緣膜、多晶半導體層及無機絕緣膜之依序積層體的通道長度方向之各邊露出。
(17)　本發明之顯示裝置之特徵在於：其係於形成有顯示部之基板上形成複數之薄膜電晶體者，且上述薄膜電晶體係包含如下各部者：閘極電極；層間絕緣膜，其係形成於上述閘極電極上，且於平面觀察時在上述閘極電極之形成區域內形成有開口；閘極絕緣膜，其係覆蓋上述層間絕緣膜而形成；島狀之半導體層與高濃度半導體層，其係跨及上述層間絕緣膜之上述開口而形成，於平面觀察時，於上述閘極電極之形成區域內依序積層而形成；及一對電極，其係夾著上述開口而配置於上述層間絕緣膜之上面；且上述一對電極之各個係包括如下者：其一部分疊合於上述高濃度半導體層而形成。
(18)　本發明之顯示裝置如(17)之顯示裝置，其中上述薄膜電晶體係包括如下者：於上述閘極電極之形成區域內將上述閘極絕緣膜加工成島狀，上述一對電極中之一電極透過形成於上述層間絕緣膜之通孔而電性連接於上述閘極電極。
(19)　本發明之顯示裝置如(17)之顯示裝置，其中於平面觀察時，上述層間絕緣膜之上述開口自上述半導體層之通道長度方向之各邊露出。
(20)　本發明之顯示裝置如(17)之顯示裝置，其中上述一對電極之至少一者亦形成於上述開口之內側，於上述層間絕緣膜之上面，上述島狀之半導體層之側面部與上述一對電極接觸。
再者，上述構成僅為一例，本發明可於不脫離其技術思想之範圍內進行適宜變更。又，由本案說明書全文之記載或圖式可明瞭除上述構成以外的本發明之構成之例。
根據上述顯示裝置，能夠獲得包含實現斷態電流之降低及斷態漏電流之降低，且實現電路之積體化而不會導致製造工時增大的薄膜電晶體者。
本發明之其他效果可根據說明書全文之記載而明瞭。
一面參照圖式，一面說明本發明之實施例。再者，各圖及各實施例中，對相同或相似之構成要素標附相同之符號，且省略說明。
[實施例1]
列舉本發明之顯示裝置之實施例1之液晶顯示裝置為例進行說明。
(等效電路)
圖2係表示本發明之液晶顯示裝置之等效電路的圖。圖2係表示夾持液晶而對向配置之一對基板中的一基板之液晶側之面上所形成之電路。圖2雖為等效電路，但幾何學上與實際之液晶顯示裝置之電路大致相同。
圖2中，有沿圖中x方向延伸且沿y方向並設之閘極信號線GL，及沿圖中y方向延伸且沿x方向並設之汲極信號線DL。閘極信號線GL之各自之例如圖中左端係連接於閘極驅動器GDR，各閘極信號線GL中藉由該閘極驅動器GDR而被供給有掃描信號。汲極信號線DL之各自之例如圖中上端係連接於汲極驅動器DDR，各汲極信號線DL中藉由該汲極驅動器DDR而被供給有影像信號。
由鄰接之一對閘極信號線GL與鄰接之一對汲極信號線DL所包圍之區域為像素區域(圖中虛線框A內之區域)，該區域係包含如下者而形成：藉由來自閘極信號線GL之掃描信號而導通之薄膜電晶體TFT(圖中以符號TFTp表示)；透過導通之薄膜電晶體TFTp而供給有來自汲極信號線DL之影像信號的像素電極PX；及形成於該像素電極PX與共用信號線CL之間之電容C。共用信號線CL係於鄰接之閘極信號線GL之間形成為與該閘極信號線GL平行。電容C係為了使供給至像素電極PX之影像信號可相對長時間地儲存而設置。像素電極PX可在與隔著液晶LC而對向配置之另一基板側上所形成的對向電極(未圖示)之間產生電場，且藉由該電場而使該像素區域之液晶LC之分子發生行為。包含上述像素之液晶顯示裝置係例如稱為縱向電場方式者，本發明亦可適用於例如稱為橫向電場方式者。
再者，此處，閘極驅動器GDR例如包含靴帶式電路，該靴帶式電路包含複數之薄膜電晶體TFT(圖中以符號TFTc表示)。該薄膜電晶體TFTc係與各像素內所形成之薄膜電晶體TFTp形成於同一基板上，且係於形成該薄膜電晶體TFTp時，與該薄膜電晶體TFTp並行形成。
(像素之構成)
圖3係表示上述像素區域(圖2之虛線框A內之區域)之構成的平面圖。又，圖3之IA-IA線之剖面圖示於圖1A。
圖3中，首先具備基板SUB1(參照圖1A)，於該基板SUB1之表面形成有閘極信號線GL，於該閘極信號線GL之一部分，一體地形成有包含突起部之閘極電極GT。又，於基板SUB1之表面，與閘極信號線GL鄰近且與該閘極信號線平行地形成有共用信號線CL。
於基板SUB1之上面，亦覆蓋閘極信號線GL(閘極電極GT)、共用信號線CL而形成有絕緣膜GI(參照圖1A)。該絕緣膜GI係於薄膜電晶體TFTp之形成區域發揮閘極絕緣膜之功能。
於絕緣膜GI之上面形成有層間絕緣膜IN(參照圖1A)。該層間絕緣膜IN具有於上述閘極線GL與下述汲極線DL之交叉部處實現絕緣之功能。又，於平面觀察時，該層間絕緣膜IN於上述閘極電極GT之形成區域內，形成有使絕緣膜GI之表面露出之開口OP。該開口OP係成為其側壁面形成錐形之形狀。
於層間絕緣膜IN之上面(除開口OP之側壁面以外之上面)，形成有以夾著上述開口OP而配置之一對高濃度非晶質半導體膜HAS。該等高濃度非晶質半導體層HAS係於非晶矽等中高濃度地摻雜例如n型之雜質而成者。該等高濃度非晶質半導體膜HAS分別形成為配置於形成有下述汲極電極DT及源極電極ST之側。再者，汲極電極DT及源極電極ST係可藉由偏壓之施加狀態而調換者，但本說明書中為了方便起見，將圖中左側所示之電極設為汲極電極，右側所示之電極設為源極電極而進行說明。上述高濃度非晶質半導體膜HAS係作為將汲極電極DT及源極電極ST之各個與下述多晶半導體膜PS連接時的接觸層而發揮功能。
於層間絕緣膜IN上，跨及上述開口OP、例如覆蓋上述開口OP而形成例如包含多晶矽之島狀之多晶半導體膜PS，該島狀之多晶半導體膜PS係形成為使其邊緣部疊合於上述一對高濃度非晶質半導體膜HAS之各個之一部分，藉此與上述一對高濃度非晶質半導體膜HAS之各個電性連接。如此所形成之多晶半導體層PS係發揮薄膜電晶體TFTp之半導體層之功能。此時，多晶半導體層PS之形成於層間絕緣膜IN之開口OP之側壁面的部分形成為偏移區域OFS，可於汲極端實現電場緩和，從而發揮出降低斷態電流之效果。又，上述多晶半導體膜PS係形成為於平面觀察時不自上述閘極電極GT之形成區域內伸出。如此形成之原因在於，可利用上述閘極電極GT遮蔽來自配置於基板SUB1之背面之背光的光，從而可避免因光之照射而於多晶半導體膜PS中產生漏電流。
而且，於層間絕緣膜IN之上面，形成有連接於汲極線DL之汲極電極DT，以及夾著上述多晶半導體膜PS而與該汲極電極DT對向配置之源極電極ST。汲極電極DT及源極電極ST分別形成為與上述一對高濃度非晶質半導體膜HAS之各個疊合，而與上述多晶半導體膜PS不疊合。因此，成為如下構成：可避免於汲極電極DT及源極電極ST與多晶半導體膜PS之直接接觸部產生之斷態漏電流之增大。
如圖3所示，源極電極ST以與共用信號線CL重疊之方式延伸，其端部與下述之像素電極PX電性連接。於源極電極ST與共用信號線CL之重疊部形成電容C。
於基板SUB1之上面，亦覆蓋汲極信號線DL、汲極電極DT、源極電極ST而形成保護膜(未圖示)，於該保護膜之上面，形成有包含ITO(Indium Tin Oxide，氧化銦錫)等之透明導電膜之像素電極PX。像素電極PX透過預先形成於保護膜上之接觸孔CH1而與薄膜電晶體TFTp之源極電極ST連接。
對於如此構成之薄膜電晶體TFTp，由於以覆蓋層間絕緣膜IN上所形成之開口OP之方式而形成的多晶半導體膜PS中，形成於上述開口OP之側壁面之部分成為偏移區域，故而可進行汲極端之電場之緩和，從而可降低斷態電流。
又，於如此構成之薄膜電晶體TFTp中，由於多晶半導體膜PS與汲極電極DT之連接、及多晶半導體膜PS與源極電極ST連接分別係經由高濃度非晶質半導體膜HAS而實現，可避免多晶半導體膜PS與汲極電極DT及源極電極ST直接接觸，故而可降低斷態漏電流，且可實現液晶顯示裝置之高對比度化。
又，如此構成之薄膜電晶體TFTp中，由於在閘極電極GT與汲極電極DT之間、閘極電極GT與源極電極ST之間形成有膜厚相對較大之層間絕緣膜，故而可減小閘極線GL與汲極線DL之交叉部之寄生電容。
進而，如此構成之薄膜電晶體TFT中，由於可使多晶半導體膜PS之平面觀察時之面積構成為較小，故而可將其容易地配置於閘極電極GT之區域內。因此，可藉由上述閘極電極GT遮蔽透過基板SUB1而照射之來自於背光之光，從而可避免照射至多晶半導體膜PS。故而，可降低光漏電流。
(閘極驅動器GDR之一部分之構成)
圖4係構成上述閘極驅動器GDR之一部分之靴帶式電路之平面圖。圖4係以幾何學方式對應地表示圖2所示之靴帶式電路(等效電路)。圖4之IA-IA線之剖面圖示於圖1A，圖4之IB-IB線之剖面圖示於圖1B。
圖4中，形成有3個薄膜電晶體TFTc(圖中分別以符號TFTc(1)、TFTc(2)、TFTc(3)表示)。該等薄膜電晶體TFTc(1)、TFTc(2)、TFTc(3)係於形成像素內之上述薄膜電晶體TFTp時，與上述薄膜電晶體TFTp並行形成。因此，如圖1A所示，薄膜電晶體TFTc(1)、TFTc(2)、TFTc(3)均構成為底閘極型，其多晶半導體層PS係以覆蓋形成於預先形成之絕緣膜GI上的開口OP之方式而形成，且經由高濃度非晶質半導體膜HAS而與汲極電極DT及源極電極ST之各個連接。
此處，薄膜電晶體TFTc(1)係構成為具有二極體之功能，其汲極電極DT與閘極電極GT形成電性連接。如圖1B所示，於層間絕緣膜IN及其下層之絕緣膜GI形成有接觸孔CH2，閘極GT'(使薄膜電晶體TFTc之閘極電極GT延伸而形成之部分之電極)之一部分自該接觸孔CH2露出。而且，汲極電極DT以覆蓋上述接觸孔CH2之方式形成，藉此與閘極電極GT'實現電性連接。
再者，閘極驅動器GDR中所形成之薄膜電晶體TFTc分別構成為於平面觀察時多晶半導體層PS以不自閘極電極GT伸出之方式形成。其原因在於，可藉由閘極電極GT遮蔽來自配置於基板SUB1之背面之背光的光，從而避免因光之照射而於多晶半導體層PS中產生漏電流。
再者，以上就閘極驅動器GDR內所形成之薄膜電晶體而說明上述薄膜電晶體TFTc。但是，上述薄膜電晶體之構成亦適用於汲極驅動器DDR內所形成之薄膜電晶體。總之，可適用於構成形成於顯示部周邊之電路(周邊電路)的薄膜電晶體。
如此形成之薄膜電晶體TFTc(1)由於構成為其閘極電極GT'與汲極電極DT之連接部係直接連接而不插入其他導電層，故而可使接觸孔CH2之直徑構成為較小，從而可提昇該薄膜電晶體TFTc(1)之積體化。
(製造方法)
圖5至圖7係表示本發明之顯示裝置所包含之薄膜電晶體之製造方法的步驟圖，且係與圖1A、圖1B對應之圖。以下，按流程順序進行說明。
流程1.(圖5A)
準備例如包含玻璃之基板SUB1，於該基板SUB1之表面形成例如包含鋁之金屬膜(膜厚約為150 nm)，利用光微影蝕刻技術進行選擇蝕刻，藉此形成閘極電極GT、GT'。
流程2.(圖5B)
於基板SUB1之表面，亦覆蓋閘極電極GT、GT'而依序形成例如包含氧化矽膜(膜厚約為100 nm)之閘極絕緣膜GI、例如包含氮化矽膜(膜厚約為500 nm)之層間絕緣膜IN、例如包含高濃度非晶矽膜(100 nm)之高濃度非晶質半導體膜HAS。閘極絕緣膜GI、層間絕緣膜IN、以及高濃度非晶質半導體膜HAS例如係使用CVD(Chemical Vapor Deposition，化學氣相沈積)法而連續成膜。
流程3.(圖5C)
於高濃度非晶質半導體層HAS之上面形成光阻膜，使用利用所謂半色調曝光之光微影蝕刻技術，形成具有2種膜厚之光罩PMK1。於平面觀察時，在該光罩PMK1之相當於薄膜電晶體TFT之通道區域之位置、及薄膜電晶體TFT之閘極電極GT與汲極電極DT連接之位置處形成有開口，且於相當於薄膜電晶體TFT之通道區域之位置的周圍，膜厚形成為較厚，於除此以外之部分，膜厚形成為較薄。
流程4.(圖6A)
藉由乾式蝕刻除去自光罩PMK1露出之高濃度非晶質半導體膜HAS。繼而，藉由濕式蝕刻除去自高濃度非晶質半導體膜HAS露出之層間絕緣膜IN。層間絕緣膜IN之藉由上述濕式蝕刻而形成之開口係以其側壁面具有錐形之方式而形成。於該濕式蝕刻中，不會將該層間絕緣膜IN之下層之閘極絕緣膜GI大幅除去。其原因在於，構成閘極絕緣膜GI之氧化矽膜與構成層間絕緣膜IN之氮化矽膜之蝕刻速率互不相同。
流程5.(圖6B)
將上述光罩PMK1半灰化，藉此於平面觀察時僅殘留薄膜電晶體TFT之通道區域周圍之位置的光阻膜。該殘留之光阻膜(以下稱為光罩PMK1')相當於上述流程3中所形成之光罩PMK1中之膜厚形成為較厚之部分。繼而，藉由例如乾式蝕刻法除去自光罩PMK1'露出之高濃度非晶質半導體膜HAS，僅殘留光罩PMK1'下之高濃度非晶質半導體膜HAS。
流程6.(圖6C)
除去上述光罩PMK1'後，藉由例如CVD法形成包含非晶矽膜(膜厚約為50 nm)之非晶質半導體膜。繼而，藉由將該非晶質半導體膜雷射退火而使其結晶化，形成包含多晶矽膜之多晶半導體膜PS。
然後，於多晶半導體膜PS之上面形成光阻膜，藉由光微影蝕刻技術形成光罩PMK2。該光罩PMK2於平面觀察時係形成於相當於薄膜電晶體TFT之通道區域之位置，且與形成於該位置之兩側之各高濃度非晶質半導體膜HAS一部分重疊且圖案化。
繼而，除去自光罩PMK2露出之多晶半導體膜PS，殘留該光罩PMK2下之多晶半導體膜PS。此時，多晶半導體膜PS下之高濃度非晶質半導體膜HAS的表面亦受到若干蝕刻。因此，流程2時所形成之高濃度非晶質半導體膜HAS較好的是將其膜厚設為約50 nm以上。
流程7.(圖7A)
於殘留光罩PMK2之狀態下，於薄膜電晶體TFT之閘極電極GT與源極電極ST之連接部，藉由乾式蝕刻除去自層間絕緣膜IN上所形成之孔露出的閘極絕緣膜GI。藉此，形成使閘極電極GT之一部分露出之接觸孔CH2。
流程8.(圖7B)
除去光罩PMK2。繼而，形成例如包含鋁之金屬膜，利用光微影蝕刻技術選擇蝕刻該金屬膜，形成汲極電極DT及源極電極ST。汲極電極DT及源極電極ST分別形成為於平面觀察時，在薄膜電晶體TFT之通道區域側之端緣處與高濃度非晶質半導體膜HAS重疊，藉此與多晶半導體層PS電性連接。又，汲極電極DT係透過接觸孔CH2而與薄膜電晶體TFT之閘極電極GT'電性連接。
根據如此構成之薄膜電晶體TFT之製造方法，於形成作為閘極電極GT與源極電極ST之連接部之接觸孔CH2時，係兼用作對多晶半導體膜PS進行圖案化時之光罩，因而可避免光學流程之增大。
又，根據如此構成之薄膜電晶體TFT之製造方法，由於接觸孔CH2中之閘極電極GT與汲極電極DT之電性連接係直接連接而未插入例如透明導電膜等其他導電膜，故而發揮出可使接觸孔之平面觀察之面積構成為較小之效果。因此，可減小周邊電路之面積，達成液晶顯示裝置之所謂窄邊緣化。進而，由於無需將汲極電極DT及源極電極ST之側面蝕刻量設為較大，故而可減小周邊電路之面積，達成液晶顯示裝置之所謂窄邊緣化。
[實施例2]
圖8係表示本發明之顯示裝置所包含之薄膜電晶體TFT之實施例2的構成圖，其係與圖1對應之圖。
圖8中與圖1之情形相比較不同之構成在於，發揮接觸層之功能之層為高濃度多晶半導體層HPS，並且多晶半導體層PS與高濃度多晶半導體層HPS之電性連接係藉由使多晶半導體層PS之側壁面與高濃度多晶半導體層HPS之側壁面相互抵接而實現。而且，於如此之構成中，由於其製造方法之特殊性，使得高濃度多晶半導體膜HPS之膜厚構成為大於跨及層間絕緣膜IN之開口OP上所形成之多晶半導體膜PS的厚度。
將圖8所示之薄膜電晶體TFT之製造方法之實施例示於圖9。以下，按流程順序進行說明。
流程1.(圖9A)
關於該流程，係表示實施例1所示之製造方法中至圖6B之流程為止的流程。但是於該實施例2中，使圖6B中所形成之高濃度非晶質半導體膜HAS之膜厚形成為相對較薄(膜厚約為25 nm)。因此，於該流程中所示之圖9A中，將高濃度非晶質半導體膜HAS之膜厚繪製為薄於圖6B所示之高濃度非晶質半導體膜HAS之膜厚。
流程2.(圖9B)
除去圖9A所示之光罩PMK1'。繼而，例如使用CVD法形成包含非晶矽膜(膜厚約為50 nm)之非晶質半導體膜AS。繼而，對該非晶質半導體膜AS進行例如雷射退火而使其結晶化，形成包含多晶矽膜之多晶半導體膜PS。此時，藉由將雷射功率設為較強，可使雜質自上述高濃度非晶質半導體膜HAS向疊合於上述高濃度非晶質半導體膜HAS而形成之多晶半導體層PS中擴散，從而形成包含高濃度多晶矽膜之高濃度多晶半導體膜HPA。
流程3.(圖9C)
藉由利用光微影蝕刻技術之選擇蝕刻法，使以如上方式而形成之多晶半導體膜PS中的形成於層間絕緣膜IN之溝槽內之多晶半導體膜PS、以及形成於該多晶半導體膜PS之外方之高濃度多晶半導體層HAS殘留，而除去該高濃度多晶半導體層HAS之外方之多晶半導體膜PS。
流程4.(圖9D)
形成例如包含鋁之金屬膜，利用光微影蝕刻技術選擇蝕刻該金屬膜，藉此形成汲極電極DT及源極電極ST。汲極電極DT及源極電極ST分別形成為於平面觀察時，在薄膜電晶體TFT之通道區域側之端緣處與高濃度非晶質半導體膜HAS重疊，藉此與多晶半導體層PS電性連接。又，汲極電極DT係透過接觸孔CH2而與薄膜電晶體TFT之閘極電極GT電性連接。
根據如此構成之製造方法，於非晶質半導體膜PS之結晶化之上述流程2中，無需使高濃度非晶質半導體膜HAS之膜厚較厚，便可形成與通道部之多晶半導體膜PS接觸部的高濃度多晶半導體膜HAS。因此，發揮出可減少該高濃度非晶質半導體膜HAS成膜時之氣體使用量，從而實現CVD之生產性提昇之效果。
又，根據如此構成之薄膜電晶體TFT之製造方法，可將多晶半導體膜PS之布局圖案、與汲極電極DT及源極電極ST之布局圖案疊合，從而可減小薄膜電晶體TFT之面積。因此，發揮出可提高像素之開口率，或者減小周邊電路之面積的效果。
[實施例3]
圖10表示本發明之顯示裝置所包含之薄膜電晶體TFT之實施例3的剖面圖，其係與圖1對應之圖。
此時，圖11中像素之構成係與圖3對應而表示，圖12中靴帶式電路之構成係與圖4對應而表示。
圖10中，與圖1相比較不同之構成在於，首先，層間絕緣膜IN係形成於閘極電極GT、GT'之上層，於該層間絕緣膜IN上，以使閘極電極GT、GT'之各自之一部分露出之方式而形成有開口。其次，包含島狀之絕緣膜GI與多晶半導體層PS之依序積層體係形成為覆蓋上述層間絕緣膜IN上所形成之開口中使閘極電極GT露出之側之開口。此時，上述多晶半導體層PS亦於上述開口之底部構成通道區域，於上述開口之側壁面構成偏移區域OFS。又，汲極電極DT及源極電極ST分別包括例如包含高濃度非晶矽之高濃度非晶質半導體層HAS、與例如包含鋁之金屬膜MTL的同圖案依序積層體。因此，圖11所示之薄膜電晶體TFTp及圖12所示之薄膜電晶體TFTc中，分別繪製為上述作為接觸層之高濃度非晶質半導體層HAS不自汲極電極DT及源極電極ST伸出。汲極電極DT係以與形成為自上述層間絕緣膜IN之開口伸出之絕緣膜GI及多晶半導體層PS的一部分疊合之方式而形成，源極電極ST係以與形成為自上述層間絕緣膜IN之開口伸出之絕緣膜GI及多晶半導體層PS的一部分疊合之方式而形成。藉此，汲極電極DT與多晶半導體層PS之電性連接、以及源極電極DT與多晶半導體層PS之電性連接分別係經由作為接觸層之高濃度非晶質半導體層HAS而實現。
又，上述層間絕緣膜IN上所形成之開口中，使閘極電極GT'露出之側之開口構成為通孔CH2，上述源極電極ST與上述閘極電極GT'於該通孔CH2中電性連接。
(製造方法)
圖13A至D係表示圖10所示之薄膜電晶體之製造方法之一實施例的流程圖。以下，按流程順序進行說明。
流程1.(圖13A)
準備例如包含玻璃之基板SUB1，於該基板SUB1之表面形成例如包含鋁之金屬膜(膜厚約為150 nm)，利用光微影蝕刻技術進行選擇蝕刻，形成閘極電極GT、GT'。
流程2.(圖13B)
於基板SUB1之表面，亦覆蓋閘極電極GT、GT'而形成例如包含氧化矽膜(膜厚約為500 nm)之層間絕緣膜IN。繼而，於層間絕緣膜IN上相當於薄膜電晶體TFT之通道區域之部分、以及相當於薄膜電晶體TFT之閘極電極GT'與源極電極ST之連接部之部分形成開口。後者之開口成為接觸孔CH2。
流程3.(圖13C)
於層間絕緣膜IN之表面，例如使用CVD法，跨及上述開口而依序形成包含氧化矽膜(100 nm)之閘極絕緣膜GI、包含非晶矽膜(100 nm)之非晶質半導體膜AS。繼而，藉由例如雷射退火法使非晶質半導體膜AS結晶化，形成多晶半導體膜PS。
然後，使用利用光微影蝕刻技術之選擇蝕刻法，將上述多晶半導體膜PS及其下層之閘極絕緣膜GI以於薄膜電晶體形成區域中殘留之方式而加工成島狀。此時之蝕刻較好的是採用例如乾式蝕刻。又，島狀之閘極絕緣膜GI與多晶半導體膜PS之依序積層膜係形成為覆蓋層間絕緣膜IN上所形成之開口，且其邊緣部到達層間絕緣膜IN之上面。
流程4.(圖13D)
形成包含高濃度非晶矽(膜厚約為25 nm)之高濃度非晶質半導體膜HAS、與例如包含鋁(膜厚約500 nm)之金屬膜MTL之依序積層膜，利用光微影蝕刻技術選擇蝕刻該積層膜，藉此形成汲極電極DT及源極電極ST。藉此，汲極電極DT及源極電極ST均包括高濃度非晶質半導體膜HAS與金屬膜MTL之同圖案之依序積層膜。汲極電極DT及源極電極ST分別係以其一部分疊合於多晶半導體膜PS的形成於層間絕緣膜IN之上面之部分(多晶半導體膜PS之邊緣部)之方式，形成於層間絕緣膜IN上。又，源極電極ST係透過接觸孔CH2而與薄膜電晶體TFT之閘極電極GT電性連接。
再者，由於藉由蝕刻形成汲極電極DT及源極電極ST時，多晶半導體膜PS之表面亦受到若干蝕刻，因此於圖13C所示之流程中，需要使多晶半導體膜PS之膜厚形成為相對較厚(100 nm以上)。
根據如此構成之製造方法，層間絕緣膜IN與閘極絕緣膜GI積層而形成。此時，藉由對層間絕緣膜IN使用與閘極絕緣膜GI相同之氧化矽膜，可減小閘極電極GT與汲極電極DT之疊合部分的寄生電容。其原因在於，氧化矽膜之相對介電常數小於氮化矽膜。
[實施例4]
圖14表示本發明之顯示裝置所包含之薄膜電晶體TFT之實施例4的剖面圖。
圖14係與圖10對應而繪製之圖。圖14中，與圖10相比較不同之構成在於，於多晶半導體膜PS之表面積層有包含非晶矽膜之非晶質半導體膜AS，汲極電極DT及源極電極ST係形成為其一部分疊合於該非晶質半導體膜AS上。
如此構成之薄膜電晶體TFT中，藉由蝕刻而形成汲極電極DT及源極電極ST時，僅會使上述非晶質半導體膜AS的自該汲極電極DT及源極電極ST露出之半導體層受到表面蝕刻，從而可避免對在其下層發揮通道層功能之多晶半導體層PS造成蝕刻損傷。
[實施例5]
圖15表示本發明之顯示裝置所包含之薄膜電晶體TFT之實施例5的剖面圖。
圖15係與圖10對應而繪製之圖。圖15中，與圖10相比較不同之構成在於，於多晶半導體膜PS之表面積層有例如包含氧化矽膜(膜厚約為100 nm)之無機絕緣膜INR。該無機絕緣膜INR係形成為於汲極電極DT及源極電極ST之形成區域，絕緣膜GI及多晶半導體層PS自該無機絕緣膜INR充分伸出。其次，汲極電極DT及源極電極ST疊合於上述多晶半導體層PS，且亦疊合於該氧化矽膜而形成。
如此構成之薄膜電晶體TFT中，上述無機絕緣膜INR具有在藉由蝕刻而形成汲極電極DT及源極電極ST時作為該蝕刻之阻擋層之功能。因此，成為如下構成，即，可避免於該無機絕緣膜INR之下層發揮通道層功能之多晶半導體膜PS受到蝕刻損傷。
[實施例6]
圖16係表示包含應用本發明之液晶顯示面板PNL的液晶顯示裝置之一實施例的分解立體圖。液晶顯示裝置係利用上邊框UVS及下邊框DVS將相互對向配置之液晶顯示面板PNL與背光單元BLU模組化而構成。
圖17表示於形成薄膜電晶體TFTp之位置取液晶顯示面板PNL之剖面所得的剖面圖。圖17中，基板SUB1與基板SUB2夾持液晶LC而對向配置。於基板SUB1之液晶LC側之面，例如形成有圖1所示之構成之薄膜電晶體TFTp，且隔著保護絕緣膜PAS及平坦化膜OC1而形成有包含透明電極之像素電極PX。進而，亦覆蓋該像素電極PX而配置有配向膜ORI1。又，於基板SUB1之與液晶LC相反側之面形成有偏光板POL1。於基板SUB2之液晶LC側之面，形成有黑矩陣(遮光膜)BM、彩色濾光片FIL，且隔著平坦化膜OC2而形成有對向電極CT。進而，亦覆蓋該對向電極CT而形成有配向膜ORI2。又，於基板SUB2之與液晶LC相反側之面形成有偏光板POL2。
再者，圖17中係表示圖1所示之構成之薄膜電晶體TFTp，但亦可為其他實施例中所示之薄膜電晶體TFTp。
[實施例7]
上述實施例均係列舉液晶顯示裝置為例而揭示者。但是，本發明並不限定於液晶顯示裝置，例如亦可適用於有機EL(electroluminescence，電致發光)顯示裝置。
圖18係表示有機EL顯示裝置之顯示區域之等效電路的圖。圖18中，沿圖中x方向延伸之閘極信號線GL形成為沿圖中y方向並設。該等閘極信號線GL於其一端側連接於閘極驅動器GDR，且被依序供給掃描信號。又，沿圖中y方向延伸之電力供給線PWL形成為沿圖中x方向並設。並且，沿圖中y方向延伸之汲極信號線DL形成為沿圖中x方向並設。該等汲極線DL於其一端側連接於汲極驅動器DDR，且被供給影像信號。
將圖中由虛線框B包圍之區域作為像素區域，顯示區域係由呈矩陣狀配置之複數之像素之集合體所構成。像素區域中形成有：開關元件110a、輔助電容111、電流控制元件110b、有機EL元件112。藉由自閘極信號線GL供給掃描信號，開關元件110a導通，電荷儲存於輔助電容111中，該電荷控制電流控制元件110b中流通之電流。繼而，該電流於電力供給線PWL、有機EL元件112、電流控制元件110b中流通，有機EL元件112以對應該電流之值之亮度發光。
圖19係表示基板上所形成之上述像素之構成的平面圖。圖18中所示之開關元件110a、電流控制元件110b分別包含薄膜電晶體，且其構成與液晶顯示裝置之像素(參照圖3)中所形成之薄膜電晶體TFTp相同。
又，雖未圖示，但閘極驅動器GDR內所形成之薄膜電晶體之構成亦與上述各實施例中所示之薄膜電晶體TFTc相同。
圖19中，圖中雖省略表示，但有機EL元件112係在連接於電流控制元件110b之電極(陽極)之表面，積層有機EL層、電極(陰極)而構成。此時，上述各電極中之至少一者包含透明導電膜。其原因在於可使來自有機EL層之發光透過上述透明導電膜而照射。
又，圖20係表示上述像素之構成之其他實施例的圖，與圖19之情形相比不同之構成在於薄膜電晶體TFT，該薄膜電晶體TFT之構成係與圖11中所示之薄膜電晶體TFT相同。
圖21係表示包含應用本發明之有機EL顯示面板PNL'的有機EL顯示裝置之一實施例的分解立體圖。有機EL顯示裝置係利用上邊框UVS及下邊框DVS將有機EL顯示面板PNL'模組化而構成。有機EL顯示面板PNL'由於可利用有機EL元件之發光而進行圖像顯示，故而構成為並不如液晶顯示裝置般包括背光。
圖22表示於形成薄膜電晶體TFT之位置取有機EL顯示面板之剖面所得的剖面圖。圖22中，於基板SUB之主面形成有例如圖1所示之構成之薄膜電晶體TFT，且隔著保護絕緣膜PAS及平坦化膜OC而形成有共用連接於各像素之陽極電極AX。於陽極電極AX上，形成有設有開口OP之障壁絕緣膜BNK，有機EL膜ELL以覆蓋上述開口OP且到達該開口OP之周邊為止之方式而形成。於有機EL膜之上面形成有陰極電極KX，藉此，有機EL膜ELL形成為由上述陽極電極AX及陰極電極KX夾持之構成。如此構成之基板SUB中，於其形成有機EL膜ELL之面側隔著間隔件SP而對向配置有密封基板SSB。而且，於密封基板SSB之有機EL膜ELL側之面配置有乾燥劑DSC，以防止該有機EL膜ELL之特性因濕氣而劣化。有機EL膜ELL藉由經由陽極電極AX及陰極電極KX流通之電流而發光，該發光例如透過密封基板SSB而照射至外部。此時，陰極電極KX係包含透明導電膜。
再者，圖22中，薄膜電晶體TFT係表示圖1所示之構成者，但亦可為其他實施例中所示之薄膜電晶體TFT。
[實施例8]
圖23係表示本發明之例如液晶顯示裝置之實施例8的構成圖，其係表示該液晶顯示裝置之像素之構成的圖。圖23係對應於例如實施例3之圖11而繪製。
圖23與圖11相比較不同之構成在於薄膜電晶體TFTp之形成區域中，形成於層間絕緣膜IN上之開口OP。即，上述開口OP係形成為下述圖案，即，具有較跨及該開口OP而形成之多晶半導體層PS之寬度(與通道寬度同方向之寬度)更大之寬度，於平面觀察時自上述多晶半導體層PS之兩側分別伸出。換言之，係構成為於平面觀察時，層間絕緣膜IN之上述開口OP自多晶半導體層PS之通道長度方向之各邊露出。
同樣，如圖24所示，於構成閘極驅動器GDR(靴帶式電路)之各薄膜電晶體TFTc(1)、TFTc(2)、及TFTc(3)中，層間絕緣膜IN上所形成之開口亦如上所述般，構成為自多晶半導體層PS之通道長度方向之各邊露出。
將圖23之IIXVA-IIXVA線之剖面圖、圖24之IIXVA-IIXVA線之剖面圖示於圖25A，圖24之IIXVB-IIXVB線之剖面圖示於圖25B，進而，將圖23之IIXVC-IIXVC線之剖面圖示於圖25C。其中，圖25C中明示層間絕緣膜IN上所形成之開口OP之寬度形成為大於跨及該開口OP而形成的多晶半導體層OP之寬度(與通道寬度同方向之寬度)。
如上所構成之薄膜電晶體TFT可提高多晶半導體層PS之通道寬度方向之整個區域中閘極電極GT對通道內之載子之控制性。因此，發揮出可進一步降低斷態電流之效果。
再者，該圖23中，絕緣膜GI係形成於層間絕緣膜IN之上層。但是，如例如實施例1之圖1所示般絕緣膜GI形成於層間絕緣膜IN之下層時亦可獲得同樣之效果。
(製造方法)
圖26表示上述薄膜電晶體TFT之製造方法之一實施例的流程圖。以下，按流程順序進行說明。圖26之各流程圖係對應於圖25而繪製。
流程1.(圖26A)
準備例如包含玻璃之基板SUB1，於該基板SUB1之表面形成例如包含鋁之金屬膜(膜厚約為150 nm)，利用光微影蝕刻技術進行選擇蝕刻，藉此形成閘極電極GT、GT'。
流程2.(圖26B)
於基板SUB1之表面，亦覆蓋閘極電極GT、GT'而形成例如包含氧化矽膜(膜厚約500 nm)之層間絕緣膜IN。繼而，於層間絕緣膜IN上相當於薄膜電晶體TFT之通道區域之部分、以及相當於薄膜電晶體TFT之閘極電極GT'與源極電極ST之連接部之部分形成開口。
形成於相當於薄膜電晶體TFT之通道區域之部分的開口OP，係以較後續流程中所形成之多晶半導體層PS之寬度(通道寬度方向上之寬度)更大之寬度而形成。又，相當於薄膜電晶體TFT之閘極電極GT'與源極電極ST之連接部之部分的開口成為接觸孔CH2。
流程3.(圖26C)
於層間絕緣膜IN之表面，例如使用CVD法，跨及上述開口而依序形成包含氧化矽膜(100 nm)之閘極絕緣膜GI、包含非晶矽膜(100 nm)之非晶質半導體膜AS。繼而，藉由例如雷射退火法使非晶質半導體膜AS結晶化而形成多晶半導體膜PS。
然後，使用利用光微影蝕刻技術之選擇蝕刻法，將上述多晶半導體膜PS以於薄膜電晶體形成區域中殘留之方式而加工成島狀。此時之蝕刻較好的是採用例如乾式蝕刻。
流程4.(圖26D)
使用利用光微影蝕刻技術之選擇蝕刻法，除去相當於薄膜電晶體TFT之閘極電極GT'與源極電極ST之連接部之部分的上述閘極絕緣膜，使閘極電極GT'透過上述接觸孔CH2而露出。
之後，如圖25所示，形成包含高濃度非晶矽(膜厚約為25 nm)之高濃度非晶質半導體膜HAS、與例如包含鋁(膜厚約為500 nm)之金屬膜MTL的依序積層膜，利用光微影蝕刻技術選擇蝕刻該積層膜，藉此形成汲極電極DT及源極電極ST。如此，汲極電極DT及源極電極ST均包括高濃度非晶質半導體膜HAS與金屬膜MTL之同圖案之依序積層膜。汲極電極DT及源極電極ST分別係以其一部分疊合於多晶半導體膜PS的形成於層間絕緣膜IN之上面之部分(多晶半導體膜PS之邊緣部)之方式，而形成於層間絕緣膜IN上。又，源極電極ST透過接觸孔CH2而與薄膜電晶體TFT之閘極電極GT電性連接。再者，當藉由蝕刻形成汲極電極DT及源極電極ST時，多晶半導體膜PS之表面亦受到若干蝕刻。
上述薄膜電晶體TFT之構成亦可適用於如下構成者，即，如例如圖1或圖8所示，於平面觀察時多晶半導體層PS與汲極電極DT及源極電極ST之各個之電性連接係經由配置於其等之間之高濃度非晶質半導體膜HAS而進行。又，亦可適用於如圖14所示之藉由多晶半導體層PS與非晶質半導體層AS之積層體構成半導體層的薄膜電晶體TFT。又，還可適用於如圖15之於多晶半導體層PS之上面形成有無機絕緣膜INR之構成的薄膜電晶體TFT。進而，亦可適用於例如有機EL顯示裝置之薄膜電晶體TFT，而並不限定於液晶顯示裝置之薄膜電晶體TFT。
[實施例9]
圖27表示本發明之顯示裝置所包含之薄膜電晶體TFT之實施例9的剖面圖。
圖27係對應於圖25而繪製之圖。圖27與圖25相比較不同之構成在於通道層包含非晶質半導體膜AS之方面，以及高濃度非晶質半導體膜HAS僅形成於非晶質半導體膜AS之上部之方面。因此，像素之平面圖中，圖23中之多晶半導體層PS之部分由非晶質半導體膜AS形成。
如此構成之薄膜電晶體TFT中，可將閘極絕緣膜GI、非晶質半導體膜AS、高濃度非晶質半導體膜HAS連續成膜，故而可減少製造工時。又，如此構成之薄膜電晶體TFT中，由於在閘極電極GT與汲極電極DT之間、閘極電極GT與源極電極ST之間形成有膜厚相對較大之層間絕緣膜，因此不僅可減小閘極線GL與汲極線DL之交叉部的寄生電容，亦可使閘極絕緣膜形成為較薄之例如100 nm左右，從而可提高薄膜電晶體之性能，且可使薄膜電晶體高速地進行動作。
再者，本實施例中，非晶質半導體膜AS係構成為於其側面部與汲極電極DT及源極電極ST直接接觸，於與汲極電極DT及源極電極ST之接觸區域中，非晶質半導體膜AS之膜厚為約200 nm左右，較之與高濃度非晶質半導體膜HAS之接觸區域(1 μm以上)非常小，而且於閘極電極GT與非晶質半導體膜AS之間形成有層間絕緣膜(約500 nm)，非晶質半導體膜AS之側面部與閘極電極GT充分隔開，因此，斷態漏電流不會隨著顯示品質下降而增加。作為使非晶質半導體膜AS之側面部與閘極電極GT之間分開之方法，可考慮使非晶質半導體膜AS形成為較閘極電極GT之形成區域更伸出之方法，但於該方法中，來自於背光之光會照射至非晶質半導體膜AS上，故而會導致斷態電流增加。因此本發明中，藉由使汲極電極DT及源極電極ST在與非晶質半導體膜AS之側面部與非晶質半導體膜AS接觸之構成，而具有可降低斷態漏電流及光照射時之斷態電流兩者的效果。
(製造方法)
圖28表示上述薄膜電晶體TFT之製造方法之一實施例的流程圖。以下，按流程順序進行說明。圖28之各流程圖係對應於圖27而繪製。
流程1.(圖28A)
準備例如包含玻璃之基板SUB1，於該基板SUB1之表面形成例如包含鋁之金屬膜(膜厚約為150 nm)，利用光微影蝕刻技術進行選擇蝕刻，藉此形成閘極電極GT、GT'。
流程2.(圖28B)
於基板SUB1之表面，亦覆蓋閘極電極GT、GT'而形成例如包含氮化矽膜(膜厚約為500 nm)之層間絕緣膜IN。繼而，於層間絕緣膜IN上相當於薄膜電晶體TFT之通道區域之部分、以及相當於薄膜電晶體TFT之閘極電極GT'與源極電極ST之連接部之部分形成開口。
形成於相當於薄膜電晶體TFT之通道區域之部分的開口OP，係以較後續流程中所形成之非晶質半導體膜AS之寬度(通道寬度方向上之寬度)更大之寬度而形成。又，相當於薄膜電晶體TFT之閘極電極GT'與源極電極ST之連接部之部分的開口成為接觸孔CH2。
流程3.(圖28C)
於層間絕緣膜IN之表面，例如使用CVD法，跨及上述開口而依序形成包含氮化矽膜(膜厚約為100 nm)之閘極絕緣膜GI、包含非晶矽(膜厚約為200 nm)之非晶質半導體膜AS、及包含高濃度非晶矽(膜厚約為25 nm)之高濃度非晶質半導體膜HAS。
繼而，使用利用光微影蝕刻技術之選擇蝕刻法，將上述非晶質半導體膜AS及高濃度非晶質半導體膜HAS以於薄膜電晶體形成區域中殘留之方式而加工成島狀。此時之蝕刻較好的是採用例如乾式蝕刻，且較好的是於殘留抗蝕劑之狀態下，利用例如電漿氧化法而將非晶質半導體膜AS之側面部氧化。
流程4.(圖28D)
使用利用光微影蝕刻技術之選擇蝕刻法，除去相當於薄膜電晶體TFT之閘極電極GT'與源極電極ST之連接部之部分的上述閘極絕緣膜，使閘極電極GT'透過上述接觸孔CH2而露出。
之後，如圖27所示，形成例如包含鋁(膜厚約為500 nm)之金屬膜MTL，利用光微影蝕刻技術選擇蝕刻該金屬膜，藉此形成汲極電極DT及源極電極ST。進而，以汲極電極DT及源極電極ST作為遮罩而蝕刻除去高濃度非晶質半導體膜HAS。汲極電極DT及源極電極ST分別係以其一部分疊合於非晶質半導體膜AS的形成於層間絕緣膜IN之上面之部分(非晶質半導體膜AS之邊緣部)之方式，而形成於層間絕緣膜IN上。又，源極電極ST透過接觸孔CH2而與薄膜電晶體TFT之閘極電極GT電性連接。再者，當藉由蝕刻而形成高濃度非晶質半導體膜HAS時，非晶質半導體膜AS之表面亦受到若干蝕刻。
上述連續依序形成閘極絕緣膜GI、非晶質半導體膜AS、高濃度非晶質半導體膜HAS之製造方法，亦可適用於例如圖10所示的將閘極絕緣膜GI加工成與非晶質半導體膜AS相同之島狀之構成者。此時，如圖13所示，可於同一步驟中進行非晶質半導體膜AS之島狀加工、及接觸孔CH2之形成，從而可減少製造工時。又，上述薄膜電晶體TFT之構成亦可適用於由LSI(large-scale integration，大型積體電路)構成閘極驅動器及汲極驅動器的圖像顯示裝置。此時，可削減圖28D所示之形成接觸孔CH2之步驟。進而，上述薄膜電晶體TFT之構成亦可適用於例如有機EL顯示裝置之薄膜電晶體TFT，而並不限定於液晶顯示裝置之薄膜電晶體TFT。
[實施例10]
圖29表示本發明之顯示裝置所包含之薄膜電晶體TFT之實施例10的剖面圖。
圖29係對應於圖27而繪製之圖。圖29與圖27相比較不同之構成在於：源極電極ST亦形成於層間絕緣膜之開口部OP之內側。
上述構成中，亦由於非晶質半導體膜AS之側面部與源極電極ST之接觸部係位於層間絕緣膜IN之上面，與閘極電極GT充分隔開，故而斷態漏電流不會增加。進而，由於非晶質半導體膜AS係形成為不自閘極電極GT伸出，故而亦不會因來自於背光之光照射而使斷態電流增加。又，本實施例中，可使汲極電極DT與源極電極ST之間之距離、即通道長度較小，故而可實現電路之積體化。
再者，汲極電極DT形成於層間絕緣膜之開口部OP之內側之情形亦可獲得相同之效果，尤其是於像素區域之薄膜電晶體TFTp中，宜將連接於電容C之電極形成於層間絕緣膜之開口部OP之內側。其原因在於，因連接於汲極線DL之電極與閘極電極GT之間之電容發揮汲極線DL與閘極線GL間之寄生電容的作用，故若採用上述結構，則可減小汲極線DL與閘極線GL間之寄生電容，從而可高速地驅動液晶。又，亦可將汲極電極DT與源極電極ST兩者形成於層間絕緣膜之開口部OP之內側。此時，薄膜電晶體之性能進一步提高，故而可實現液晶之高速驅動以及電路之高積體化。
[實施例11]
上述各實施例中，係例如使用玻璃作為基板。但是並不限定於此，亦可使用石英玻璃或者樹脂。藉由使用石英玻璃作為基板，可提高製程溫度，可使例如閘極絕緣膜緻密化，藉此可提高薄膜電晶體之特性之可靠性。又，藉由以樹脂作為基板，可獲得輕量且耐衝擊性優異之液晶顯示裝置。
[實施例12]
上述各實施例中，係形成氧化矽膜作為形成於基板表面之基礎膜。但是並不限定於此，亦可為氮化矽膜、或者氧化矽膜與氮化矽膜之積層膜。藉由將氮化矽膜用作基礎膜之一部分或全部，可有效地防止基板內之雜質擴散滲入至閘極絕緣膜中。根據同樣之理由，亦可使閘極絕緣膜例如包含氧化矽膜與氮化矽膜之積層膜。
[實施例13]
上述實施例中，於將非晶矽結晶化之情形時，係藉由雷射退火而進行。但是，並不限定於此，亦可使用利用熱退火之固相成長法，還可組合熱退火與雷射退火而進行結晶化。又，亦可使用不將非晶矽結晶化，而利用反應性熱CVD將多晶矽直接製膜之方法。如此之情形時，可削減結晶化流程，提高產量。作為多晶矽層，可使用粒徑為20 nm至100 nm左右之微晶矽。又，亦可使用矽與鍺之化合物，如此之情形時，可提高薄膜電晶體TFT之性能。
[實施例14]
於上述實施例9及實施例10中，非晶矽膜及高濃度非晶矽膜亦可分別為多晶矽膜及高濃度多晶矽膜。又，多晶矽中，亦可使用粒徑為20 nm至100 nm左右之微晶矽。如此之情形時，不僅可降低通道層之電阻，還可降低通道層與源極電極及汲極電極之接觸電阻，從而可提高薄膜電晶體TFT之性能。
[實施例15]
上述實施例中並未特別明確說明閘極信號線、閘極電極之材料，例如，其等可使用包括Ti、TiW、TiN、W、Cr、Mo、Ta、Nb等之金屬或者該等之合金。
以上，使用實施例對本發明加以說明，但至此為止之各實施例中所說明之構成僅為一例，本發明亦可於不脫離其技術思想之範圍內進行適宜變更。又，只要不互相矛盾，則各實施例中所說明之構成亦可組合使用。
儘管已描述當前被認為係本發明之某些實施例的內容，但應理解可對該等內容進行各種修改，且意欲隨附申請專利範圍涵蓋屬於本發明之精神及範疇內的所有該等修改。
110a．．．開關元件
110b．．．電流控制元件
111．．．輔助電容
112．．．有機EL元件
BLU．．．背光單元
BM．．．黑矩陣
CH1、CH2．．．接觸孔
CL．．．共用信號線
DDR．．．汲極驅動器
DL．．．汲極信號線
DT．．．汲極電極
DVS．．．下邊框
FIL．．．彩色濾光片
GDR．．．閘極驅動器
GI．．．絕緣膜(閘極絕緣膜)
GL．．．閘極信號線
GT、GT'．．．閘極電極
HAS．．．高濃度非晶質半導體層
HPS．．．高濃度多晶半導體層
IN．．．層間絕緣膜
INR．．．無機絕緣膜
LC．．．液晶
MTL．．．金屬層
OC1、OC2、OC．．．平坦化膜
OFS．．．偏移區域
OP．．．開口
ORI1、ORI2．．．平坦化膜
PAS．．．保護膜
PMK1、PMK1'、PMK2．．．光罩
PNL'．．．有機EL顯示面板
PNL．．．液晶顯示面板
POL1、POL2．．．偏光板
PS．．．多晶半導體層
PWL．．．電力供給線
PX．．．像素電極
ST．．．源極電極
SUB1、SUB2、SUB．．．基板
TFT、TFTp、TFTc．．．薄膜電晶體
UVS．．．上邊框
圖1A係表示本發明之顯示裝置之實施例1之要部構成圖，且表示薄膜電晶體；
圖1B係表示本發明之顯示裝置之實施例1之要部構成圖，且表示薄膜電晶體；
圖2係表示本發明之顯示裝置之實施例1之顯示部的等效電路圖；
圖3係表示本發明之顯示裝置之實施例1之像素之平面圖；
圖4係表示本發明之顯示裝置之實施例1之靴帶式電路之平面圖；
圖5A係表示本發明之顯示裝置之製造方法之實施例1的步驟圖，其與圖6、圖7一併表示一連串步驟；
圖5B係表示本發明之顯示裝置之製造方法之實施例1的步驟圖，其與圖6、圖7一併表示一連串步驟；
圖5C係表示本發明之顯示裝置之製造方法之實施例1的步驟圖，其與圖6、圖7一併表示一連串步驟；
圖6A係表示本發明之顯示裝置之製造方法之實施例1的步驟圖，其與圖5、圖7一併表示一連串步驟；
圖6B係表示本發明之顯示裝置之製造方法之實施例1的步驟圖，其與圖5、圖7一併表示一連串步驟；
圖6C係表示本發明之顯示裝置之製造方法之實施例1的步驟圖，其與圖5、圖7一併表示一連串步驟；
圖7A係表示本發明之顯示裝置之製造方法之實施例1的步驟圖，其與圖5、圖6一併表示一連串步驟；
圖7B係表示本發明之顯示裝置之製造方法之實施例1的步驟圖，其與圖5、圖6一併表示一連串步驟；
圖8係表示本發明之顯示裝置之實施例2之要部構成圖，且表示薄膜電晶體；
圖9A係表示本發明之顯示裝置之製造方法之實施例2的步驟圖；
圖9B係表示本發明之顯示裝置之製造方法之實施例2的步驟圖；
圖9C係表示本發明之顯示裝置之製造方法之實施例2的步驟圖；
圖9D係表示本發明之顯示裝置之製造方法之實施例2的步驟圖；
圖10係表示本發明之顯示裝置之實施例3之要部構成圖，且表示薄膜電晶體；
圖11係表示本發明之顯示裝置之實施例3之像素之平面圖；
圖12係表示本發明之顯示裝置之實施例3之靴帶式電路之平面圖；
圖13A係表示本發明之顯示裝置之製造方法之實施例3的步驟圖；
圖13B係表示本發明之顯示裝置之製造方法之實施例3的步驟圖；
圖13C係表示本發明之顯示裝置之製造方法之實施例3的步驟圖；
圖13D係表示本發明之顯示裝置之製造方法之實施例3的步驟圖；
圖14係表示本發明之顯示裝置之實施例4之要部構成圖，且表示薄膜電晶體；
圖15係表示本發明之顯示裝置之實施例5之要部構成圖，且表示薄膜電晶體；
圖16係表示包含應用本發明之液晶顯示面板的液晶顯示裝置之一實施例的分解立體圖；
圖17係於形成薄膜電晶體之位置取液晶顯示面板之剖面所得的圖；
圖18係表示有機EL顯示裝置之顯示區域中之等效電路的圖；
圖19係表示形成於有機EL顯示裝置之基板上之像素的一實施例之構成的平面圖；
圖20係表示形成於有機EL顯示裝置之基板上之像素的其他實施例之構成的平面圖；
圖21係表示包含應用本發明之有機EL顯示面板的有機EL顯示裝置之一實施例的分解立體圖；
圖22係於形成薄膜電晶體之位置取有機EL顯示面板之剖面所得的圖；
圖23係表示本發明之顯示裝置之實施例8之像素之平面圖；
圖24係表示本發明之顯示裝置之實施例8的靴帶式電路之平面圖；
圖25A係表示本發明之顯示裝置之實施例8之薄膜電晶體之剖面的圖；
圖25B係表示本發明之顯示裝置之實施例8之薄膜電晶體之剖面的圖；
圖25C係表示本發明之顯示裝置的實施例8之薄膜電晶體之剖面的圖；
圖26A係表示本發明之顯示裝置之實施例8之製造方法的流程圖；
圖26B係表示本發明之顯示裝置之實施例8之製造方法的流程圖；
圖26C係表示本發明之顯示裝置的實施例8之製造方法的流程圖；
圖26D係表示本發明之顯示裝置之實施例8之製造方法的流程圖；
圖27A係表示本發明之顯示裝置之實施例9之薄膜電晶體之剖面的圖；
圖27B係表示本發明之顯示裝置之實施例9之薄膜電晶體之剖面的圖；
圖27C係表示本發明之顯示裝置之實施例9之薄膜電晶體之剖面的圖；
圖28A係表示本發明之顯示裝置的實施例9之製造方法的流程圖；
圖28B係表示本發明之顯示裝置之實施例9之製造方法的流程圖；
圖28C係表示本發明之顯示裝置之實施例9之製造方法的流程圖；
圖28D係表示本發明之顯示裝置的實施例9之製造方法的流程圖；
圖29A係表示本發明之顯示裝置之實施例10之薄膜電晶體之剖面的圖；
圖29B係表示本發明之顯示裝置之實施例10之薄膜電晶體之剖面的圖；及
圖29C係表示本發明之顯示裝置之實施例10之薄膜電晶體之剖面的圖。
CH2．．．接觸孔
DT．．．汲極電極
GI．．．絕緣膜
GT、GT'．．．閘極電極
HAS．．．高濃度非晶質半導體層
IN．．．層間絕緣膜
OFS．．．偏移區域
OP．．．開口
PS．．．多晶半導體層
ST．．．源極電極
SUB1．．．基板

Claims (24)

  1. 一種顯示裝置，其特徵在於：其係於形成有顯示部之基板上形成複數之薄膜電晶體者，上述薄膜電晶體係包含如下各部者：閘極電極；閘極絕緣膜，其係覆蓋上述閘極電極而形成；層間絕緣膜，其形成於該閘極絕緣膜之上表面，於平面觀察時在上述閘極電極之形成區域內形成有開口；一對高濃度半導體膜，其係夾著上述開口而配置於上述層間絕緣膜之上表面；多晶半導體層，其係跨及上述層間絕緣膜之上述開口而形成，於平面觀察時係形成於上述閘極電極之形成區域內並且與上述一對高濃度半導體膜電性連接；及一對電極，其係疊合於上述一對高濃度半導體膜之各個且不疊合於上述多晶半導體膜而形成。
  2. 如請求項1之顯示裝置，其中上述一對高濃度半導體膜之各個與上述多晶半導體膜之電性連接，係藉由將上述多晶半導體膜疊合於上述一對高濃度半導體膜之各自之一部分而實現。
  3. 如請求項2之顯示裝置，其中上述一對高濃度半導體膜之疊合有上述多晶半導體膜之部分的膜厚大於未疊合有上述多晶半導體膜之部分。
  4. 如請求項1之顯示裝置，其中上述一對高濃度半導體膜之各個與上述多晶半導體膜 之電性連接，係使上述一對高濃度半導體膜之各自之側壁面與上述多晶半導體層之側壁面抵接而實現。
  5. 如請求項4之顯示裝置，其中上述一對高濃度半導體膜之各自之膜厚係大於覆蓋上述層間絕緣膜之上述開口而形成之上述多晶半導體膜之厚度。
  6. 如請求項1之顯示裝置，其中上述薄膜電晶體係包括如下者：其一對電極中之一電極透過形成於上述層間絕緣膜及閘極絕緣膜之通孔而電性連接於上述閘極電極。
  7. 如請求項1之顯示裝置，其中於平面觀察時，上述層間絕緣膜之上述開口自上述多晶半導體層之通道長度方向之各邊露出。
  8. 一種顯示裝置，其特徵在於：其係於形成有顯示部之基板上形成複數之薄膜電晶體者，上述薄膜電晶體係包含如下各部者：閘極電極；層間絕緣膜，其係形成於上述閘極電極上，且於平面觀察時在上述閘極電極之形成區域內形成有開口；閘極絕緣膜，其係覆蓋上述層間絕緣膜而形成；於平面觀察時，於上述閘極電極之形成區域內依序積層而形成之島狀之上述閘極絕緣膜與多晶半導體層，其係跨及上述層間絕緣膜之上述開口而形成；及一對電極，其係夾著上述開口而配置於上述層間絕緣 膜之上表面；且上述一對電極之各個係包括如下者：包含高濃度非晶質半導體膜與金屬膜之依序積層體，並且其一部分疊合於上述多晶半導體層而形成。
  9. 如請求項8之顯示裝置，其中上述薄膜電晶體係包括如下者：於上述閘極電極之形成區域內將上述閘極絕緣膜加工成島狀，且其一對電極中之一電極透過形成於上述層間絕緣膜之通孔而電性連接於上述閘極電極。
  10. 如請求項8之顯示裝置，其中於平面觀察時，上述層間絕緣膜之上述開口自上述多晶半導體層之通道長度方向之各邊露出。
  11. 如請求項8之顯示裝置，其中上述多晶半導體層係多晶半導體層與非晶質半導體層之積層體。
  12. 如請求項8之顯示裝置，其中於上述多晶半導體層之上表面包含無機絕緣膜，上述一對電極之各個係包括如下者：其等之對向之端部疊合於上述多晶半導體層並且亦疊合於上述無機絕緣膜而形成。
  13. 一種顯示裝置，其特徵在於：其係於形成有顯示部之基板上形成複數之薄膜電晶體者，上述薄膜電晶體係包含如下各部者：閘極電極； 層間絕緣膜，其係形成於上述閘極電極上，且於平面觀察時在上述閘極電極之形成區域內形成有開口；閘極絕緣膜，其係覆蓋上述層間絕緣膜而形成；於平面觀察時，於上述閘極電極之形成區域內依序積層而形成之島狀之半導體層與高濃度半導體層，其係跨及上述層間絕緣膜之上述開口而形成；及一對電極，其係夾著上述開口而配置於上述層間絕緣膜之上表面；且上述一對電極之各個係形成為一部分與上述高濃度半導體層重疊且一部份與上述閘極電極重疊，使得於平面觀察時，上述層間絕緣膜係介於上述一對電極之各個之一部份與上述閘極電極之間，且其中上述層間絕緣膜之厚度係大於上述閘極絕緣膜之厚度，藉此降低連接至上述閘極電極之閘極信號線與連接至上述一對電極之一者的汲極信號線之間的寄生電容。
  14. 如請求項13之顯示裝置，其中上述薄膜電晶體係包括如下者：於上述閘極電極之形成區域內將上述閘極絕緣膜加工成島狀，上述一對電極中之一電極透過形成於上述層間絕緣膜之通孔而電性連接於上述閘極電極。
  15. 如請求項13之顯示裝置，其中於平面觀察時，上述層間絕緣膜之上述開口自上述半導體層之通道長度方向之各邊露出。
  16. 如請求項13之顯示裝置，其中 上述一對電極之至少一者亦形成於上述開口之內側，於上述層間絕緣膜之上面，上述島狀之半導體層之側面部與上述一對電極接觸。
  17. 如請求項13之顯示裝置，其中上述半導體層包含非晶質半導體層。
  18. 如請求項13或17之顯示裝置，其中上述高濃度半導體層包含高濃度非晶質半導體層。
  19. 如請求項13之顯示裝置，其中上述半導體層包含複數側面，該等側面係形成為分別與上述一對電極之數個側面直接接觸；其中上述高濃度半導體層係介於上述半導體層之上表面與上述一對電極之下表面之間。
  20. 如請求項13之顯示裝置，其中上述層間絕緣膜具有至少上述閘極絕緣膜之厚度3倍以上的厚度。
  21. 如請求項13之顯示裝置，其中上述層間絕緣膜具有至少上述閘極絕緣膜之厚度5倍以上的厚度。
  22. 如請求項21之顯示裝置，其中上述閘極絕緣膜具有大致100nm的厚度，且上述層間絕緣膜具有大致500nm的厚度。
  23. 如請求項19之顯示裝置，其中上述半導體層之上述側面與上述一對電極之各個之上述數個側面間之上述接觸的各區域係分別小於上述一對 電極之各個之上述下表面與上述高濃度半導體層之上表面間之接觸之區域。
  24. 如請求項22或23之顯示裝置，其中上述半導體層之與上述一對電極之上述側面分別接觸的上述側面各個之厚度係大致200nm。
TW099103716A 2009-02-09 2010-02-08 顯示裝置 TWI418038B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009027189 2009-02-09
JP2009107252A JP2010206154A (ja) 2009-02-09 2009-04-27 表示装置

Publications (2)

Publication Number Publication Date
TW201044594A TW201044594A (en) 2010-12-16
TWI418038B true TWI418038B (zh) 2013-12-01

Family

ID=42154337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103716A TWI418038B (zh) 2009-02-09 2010-02-08 顯示裝置

Country Status (6)

Country Link
US (1) US8309960B2 (zh)
EP (1) EP2216816B1 (zh)
JP (1) JP2010206154A (zh)
KR (1) KR101138624B1 (zh)
CN (1) CN101800229B (zh)
TW (1) TWI418038B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
EP2685505B1 (en) 2011-03-11 2016-12-21 Sharp Kabushiki Kaisha Thin-film transistor and display device
CN102651316B (zh) * 2011-05-09 2014-08-13 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
KR101925540B1 (ko) * 2011-08-04 2019-02-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
DE112011105995B4 (de) 2011-12-23 2020-08-06 Intel Corporation Herstellungsverfahren für eine nicht-planare Rundum-Gate-Schaltung
US9437745B2 (en) * 2012-01-26 2016-09-06 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR101942489B1 (ko) * 2012-10-17 2019-01-28 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR102086422B1 (ko) * 2013-03-28 2020-03-10 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
CN104765893A (zh) * 2014-01-06 2015-07-08 北京华大九天软件有限公司 一种生成截面图的方法
CN103824866A (zh) * 2014-03-03 2014-05-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法、液晶显示面板
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same
CN105990332B (zh) * 2015-02-17 2019-11-05 群创光电股份有限公司 薄膜晶体管基板及其显示面板
TWI604089B (zh) * 2015-08-28 2017-11-01 Nippon Steel & Sumitomo Metal Corp Fuel tank with surface treatment of steel
JP2017102333A (ja) * 2015-12-03 2017-06-08 凸版印刷株式会社 表示装置および表示装置の製造方法
US11024656B2 (en) * 2016-06-28 2021-06-01 Sharp Kabushiki Kaisha Active matrix substrate, optical shutter substrate, display device, and method for manufacturing active matrix substrate
WO2019012630A1 (ja) * 2017-07-12 2019-01-17 堺ディスプレイプロダクト株式会社 半導体装置およびその製造方法
JP2019102674A (ja) * 2017-12-05 2019-06-24 株式会社ジャパンディスプレイ 半導体素子、半導体装置、およびこれらの作製方法
CN110741428B (zh) * 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
CN110931426B (zh) * 2019-11-27 2022-03-08 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
US6444505B1 (en) * 2000-10-04 2002-09-03 Industrial Technology Research Institute Thin film transistor (TFT) structure with planarized gate electrode
US20040113214A1 (en) * 2002-09-20 2004-06-17 Seiko Epson Corporation Semiconductor device, electro-optical device, electronic apparatus, and method for manufacturing semiconductor device
US7022536B2 (en) * 1995-02-11 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor-liquid crystal display and manufacturing method therefor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736229A (en) * 1983-05-11 1988-04-05 Alphasil Incorporated Method of manufacturing flat panel backplanes, display transistors and displays made thereby
JP2653092B2 (ja) * 1988-03-25 1997-09-10 セイコーエプソン株式会社 相補型薄膜トランジスタ及びその製造方法
JPH01300567A (ja) * 1988-05-30 1989-12-05 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタおよびその製造方法
JPH0251128A (ja) * 1988-08-12 1990-02-21 Seikosha Co Ltd シリコン薄膜トランジスタアレイの保持容量
JPH0513439A (ja) * 1991-07-03 1993-01-22 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3173058B2 (ja) * 1991-08-30 2001-06-04 ソニー株式会社 半導体薄膜の形成方法
JP2953201B2 (ja) * 1992-07-02 1999-09-27 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH0637283A (ja) * 1992-07-17 1994-02-10 Sony Corp 半導体記憶装置
JP3221251B2 (ja) * 1994-09-09 2001-10-22 ソニー株式会社 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JPH08236775A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP3931359B2 (ja) * 1996-07-17 2007-06-13 ソニー株式会社 半導体装置の製造方法
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
JPH11186558A (ja) * 1997-12-24 1999-07-09 Sharp Corp 薄膜トランジスタおよびその製造方法
JP4369109B2 (ja) * 2001-11-14 2009-11-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4984369B2 (ja) * 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
KR101216688B1 (ko) * 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR20070071412A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 스위칭 소자의 제조 방법 및 표시 기판
CN101375406B (zh) * 2006-01-30 2010-09-29 夏普株式会社 薄膜晶体管和具备该薄膜晶体管的有源矩阵基板以及显示装置
JP4584332B2 (ja) * 2006-02-24 2010-11-17 シャープ株式会社 アクティブマトリクス基板、表示装置、テレビジョン受像機

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
US7022536B2 (en) * 1995-02-11 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor-liquid crystal display and manufacturing method therefor
US6444505B1 (en) * 2000-10-04 2002-09-03 Industrial Technology Research Institute Thin film transistor (TFT) structure with planarized gate electrode
US20040113214A1 (en) * 2002-09-20 2004-06-17 Seiko Epson Corporation Semiconductor device, electro-optical device, electronic apparatus, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2010206154A (ja) 2010-09-16
CN101800229B (zh) 2012-05-30
EP2216816A3 (en) 2011-09-28
EP2216816B1 (en) 2017-12-27
KR20100091123A (ko) 2010-08-18
US20100200858A1 (en) 2010-08-12
TW201044594A (en) 2010-12-16
CN101800229A (zh) 2010-08-11
KR101138624B1 (ko) 2012-05-16
EP2216816A2 (en) 2010-08-11
US8309960B2 (en) 2012-11-13

Similar Documents

Publication Publication Date Title
TWI418038B (zh) 顯示裝置
JP5044273B2 (ja) 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP5384088B2 (ja) 表示装置
US20080083927A1 (en) Display device and method of manufacturing the same
US20040257489A1 (en) Active matrix substrate and display device
JPH1031235A (ja) 液晶表示装置
JP2001339072A (ja) 液晶表示装置
JP5138276B2 (ja) 表示装置の製造方法
WO2012117695A1 (ja) 半導体装置及びその製造方法並びに表示装置
US8530899B2 (en) Thin film transistor, display device, and manufacturing method for thin film transistor and display device
TW201022814A (en) Display device
KR20050014060A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US10629622B2 (en) Display device and manufacturing method thereof
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
JP5032077B2 (ja) 表示装置及びその製造方法
JP5221082B2 (ja) Ｔｆｔ基板
JP2008305860A (ja) 薄膜トランジスタ、表示装置、およびその製造方法
US8441016B2 (en) Thin-film transistor, display device, and manufacturing method for thin-film transistors
JP5507159B2 (ja) 表示装置およびその製造方法
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
KR100645036B1 (ko) 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법
JP2011171437A (ja) 表示装置
JP4204654B2 (ja) 半導体装置及びその製造方法
JP2009210681A (ja) 表示装置及びその製造方法
JP5032160B2 (ja) 表示装置及びその製造方法