JP3173058B2 - 半導体薄膜の形成方法 - Google Patents
半導体薄膜の形成方法Info
- Publication number
- JP3173058B2 JP3173058B2 JP24679891A JP24679891A JP3173058B2 JP 3173058 B2 JP3173058 B2 JP 3173058B2 JP 24679891 A JP24679891 A JP 24679891A JP 24679891 A JP24679891 A JP 24679891A JP 3173058 B2 JP3173058 B2 JP 3173058B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- source region
- drain region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体薄膜の形成方
法に関し、特に、水素化アモルファス半導体薄膜の形成
に適用して好適なものである。
法に関し、特に、水素化アモルファス半導体薄膜の形成
に適用して好適なものである。
【０００２】
【従来の技術】水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）薄膜は、高光伝導度、低暗伝導度、広バンドギ
ャップなどの優れた特性を有するため、太陽電池や薄膜
トランジスタ（ＴＦＴ）などに広く用いられている。こ
のａ−Ｓｉ：Ｈ薄膜は通常、プラズマＣＶＤ法を用いて
シラン（ＳｉＨ4 ）などの原料ガスを分解することによ
り形成されるが、基板温度が３００℃程度の低温で良質
のａ−Ｓｉ：Ｈ薄膜が得られるのが大きな特徴である。
ｉ：Ｈ）薄膜は、高光伝導度、低暗伝導度、広バンドギ
ャップなどの優れた特性を有するため、太陽電池や薄膜
トランジスタ（ＴＦＴ）などに広く用いられている。こ
のａ−Ｓｉ：Ｈ薄膜は通常、プラズマＣＶＤ法を用いて
シラン（ＳｉＨ4 ）などの原料ガスを分解することによ
り形成されるが、基板温度が３００℃程度の低温で良質
のａ−Ｓｉ：Ｈ薄膜が得られるのが大きな特徴である。
【０００３】一方、現在、大画面の液晶ディスプレイに
おいては、画素スイッチング素子としてＴＦＴを用いる
ために、ガラス基板のような、耐熱性は低いが安価な基
板上に３００℃以下の低温で良質のａ−Ｓｉ：Ｈ薄膜を
形成することが求められている。
おいては、画素スイッチング素子としてＴＦＴを用いる
ために、ガラス基板のような、耐熱性は低いが安価な基
板上に３００℃以下の低温で良質のａ−Ｓｉ：Ｈ薄膜を
形成することが求められている。
【０００４】
【発明が解決しようとする課題】しかし、通常のプラズ
マＣＶＤ法により３００℃以下の低温でａ−Ｓｉ：Ｈ薄
膜を形成すると、膜中にダングリングボンドが多数発生
してバンドギャップ内の局在準位密度が大きくなり、良
質のａ−Ｓｉ：Ｈ薄膜が得られないという問題があっ
た。従って、この発明の目的は、良質の水素化アモルフ
ァス半導体薄膜を３００℃以下の低温で形成することが
できる半導体薄膜の形成方法を提供することにある。
マＣＶＤ法により３００℃以下の低温でａ−Ｓｉ：Ｈ薄
膜を形成すると、膜中にダングリングボンドが多数発生
してバンドギャップ内の局在準位密度が大きくなり、良
質のａ−Ｓｉ：Ｈ薄膜が得られないという問題があっ
た。従って、この発明の目的は、良質の水素化アモルフ
ァス半導体薄膜を３００℃以下の低温で形成することが
できる半導体薄膜の形成方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、半導体薄膜の形成方法において、IV族
元素を主成分とする第１の半導体薄膜（８）にエネルギ
ービーム（Ｌ）を照射して溶融し、その後固化すること
によりアモルファスの第２の半導体薄膜（９）を形成す
る工程と、第２の半導体薄膜（９）を水素化処理する工
程とを具備するものである。
に、この発明は、半導体薄膜の形成方法において、IV族
元素を主成分とする第１の半導体薄膜（８）にエネルギ
ービーム（Ｌ）を照射して溶融し、その後固化すること
によりアモルファスの第２の半導体薄膜（９）を形成す
る工程と、第２の半導体薄膜（９）を水素化処理する工
程とを具備するものである。
【０００６】ここで、第１の半導体薄膜としては、Ｓｉ
薄膜やゲルマニウム（Ｇｅ）薄膜のほか、ＳｉとＧｅと
の化合物から成る半導体薄膜などを用いることができ
る。また、エネルギービームとしては、レーザ光をはじ
めとする光のほか、イオンビームや電子ビームなどを用
いることができる。
薄膜やゲルマニウム（Ｇｅ）薄膜のほか、ＳｉとＧｅと
の化合物から成る半導体薄膜などを用いることができ
る。また、エネルギービームとしては、レーザ光をはじ
めとする光のほか、イオンビームや電子ビームなどを用
いることができる。
【０００７】
【作用】上述のように構成されたこの発明による半導体
薄膜の形成方法によれば、アモルファスの第２の半導体
薄膜（９）を水素化処理することにより、そのバンドギ
ャップ内の局在準位密度を大幅に減少させることができ
る。また、この第２の半導体薄膜（９）は、エネルギー
ビーム（Ｌ）の照射による溶融固化により形成している
ことから、３００℃以下の低温で形成することができ
る。同様に、第２の半導体薄膜（９）の水素化処理も、
水素プラズマ処理などにより３００℃以下の低温で行う
ことができる。以上により、良質の水素化アモルファス
半導体薄膜を３００℃以下の低温で形成することができ
る。
薄膜の形成方法によれば、アモルファスの第２の半導体
薄膜（９）を水素化処理することにより、そのバンドギ
ャップ内の局在準位密度を大幅に減少させることができ
る。また、この第２の半導体薄膜（９）は、エネルギー
ビーム（Ｌ）の照射による溶融固化により形成している
ことから、３００℃以下の低温で形成することができ
る。同様に、第２の半導体薄膜（９）の水素化処理も、
水素プラズマ処理などにより３００℃以下の低温で行う
ことができる。以上により、良質の水素化アモルファス
半導体薄膜を３００℃以下の低温で形成することができ
る。
【０００８】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。最初に、レーザ光による溶融固化
及びその後の水素化処理により、良質のａ−Ｓｉ：Ｈ薄
膜を形成する方法について説明する。
照しながら説明する。最初に、レーザ光による溶融固化
及びその後の水素化処理により、良質のａ−Ｓｉ：Ｈ薄
膜を形成する方法について説明する。
【０００９】すなわち、まず、プラズマＣＶＤ法により
例えば膜厚が１２ｎｍのａ−Ｓｉ：Ｈ薄膜をガラス基板
上に堆積する。次に、例えば常温でこのａ−Ｓｉ：Ｈ薄
膜に紫外から青色の波長域のレーザ光、例えばＸｅＣｌ
エキシマレーザによるパルスレーザ光（波長３０８ｎ
ｍ）を照射して溶融し、その後固化することによりａ−
Ｓｉ：Ｈ薄膜を形成する。なお、このパルスレーザ光の
パルス幅は例えば３０ｎｓとする。このようにして形成
されたａ−Ｓｉ：Ｈ薄膜中には、ダングリングボンドが
多数存在することから、そのバンドギャップ内の局在準
位密度が多く、電気伝導度が高い。
例えば膜厚が１２ｎｍのａ−Ｓｉ：Ｈ薄膜をガラス基板
上に堆積する。次に、例えば常温でこのａ−Ｓｉ：Ｈ薄
膜に紫外から青色の波長域のレーザ光、例えばＸｅＣｌ
エキシマレーザによるパルスレーザ光（波長３０８ｎ
ｍ）を照射して溶融し、その後固化することによりａ−
Ｓｉ：Ｈ薄膜を形成する。なお、このパルスレーザ光の
パルス幅は例えば３０ｎｓとする。このようにして形成
されたａ−Ｓｉ：Ｈ薄膜中には、ダングリングボンドが
多数存在することから、そのバンドギャップ内の局在準
位密度が多く、電気伝導度が高い。
【００１０】次に、このａ−Ｓｉ：Ｈ薄膜を例えばＨ2
ガス流量１００ＳＣＣＭ、ＲＦ（２００ｋＨｚ）電力３
０Ｗ、１分の条件でＨ2 プラズマ処理する。このＨ2 プ
ラズマ処理の際の基板温度を変えた時のａ−Ｓｉ：Ｈ薄
膜の暗伝導度及び光伝導度の変化を図２に示す。図２か
らわかるように、基板温度が１７０〜２５０℃の範囲で
は、暗伝導率は１×１０-9Ｓ／ｃｍ以下、光伝導率は１
×１０-5Ｓ／ｃｍ以上となり、これらの値は３００℃以
上の温度で形成されたａ−Ｓｉ：Ｈ薄膜と同等の良好な
値である。このように、レーザ光の照射による溶融固化
及びその後の水素化処理により、優れた電気的特性を有
する良質のａ−Ｓｉ：Ｈ薄膜を形成することができるこ
とがわかる。
ガス流量１００ＳＣＣＭ、ＲＦ（２００ｋＨｚ）電力３
０Ｗ、１分の条件でＨ2 プラズマ処理する。このＨ2 プ
ラズマ処理の際の基板温度を変えた時のａ−Ｓｉ：Ｈ薄
膜の暗伝導度及び光伝導度の変化を図２に示す。図２か
らわかるように、基板温度が１７０〜２５０℃の範囲で
は、暗伝導率は１×１０-9Ｓ／ｃｍ以下、光伝導率は１
×１０-5Ｓ／ｃｍ以上となり、これらの値は３００℃以
上の温度で形成されたａ−Ｓｉ：Ｈ薄膜と同等の良好な
値である。このように、レーザ光の照射による溶融固化
及びその後の水素化処理により、優れた電気的特性を有
する良質のａ−Ｓｉ：Ｈ薄膜を形成することができるこ
とがわかる。
【００１１】次に、以上のようなａ−Ｓｉ：Ｈ薄膜の形
成方法をボトムゲート型のＴＦＴの製造に適用した一実
施例について図１を参照しながら説明する（以下、この
ａ−Ｓｉ：Ｈ薄膜を用いたＴＦＴを「ａ−Ｓｉ：Ｈ Ｔ
ＦＴ」という）。この実施例においては、図１Ａに示す
ように、まず、例えばガラス基板１上にゲート電極２を
形成する。このゲート電極２は、例えば膜厚が５０ｎｍ
程度のアルミニウム（Ａｌ）膜により形成される。この
Ａｌ膜は、スパッタ法などにより３００℃以下の低温で
形成することができる。
成方法をボトムゲート型のＴＦＴの製造に適用した一実
施例について図１を参照しながら説明する（以下、この
ａ−Ｓｉ：Ｈ薄膜を用いたＴＦＴを「ａ−Ｓｉ：Ｈ Ｔ
ＦＴ」という）。この実施例においては、図１Ａに示す
ように、まず、例えばガラス基板１上にゲート電極２を
形成する。このゲート電極２は、例えば膜厚が５０ｎｍ
程度のアルミニウム（Ａｌ）膜により形成される。この
Ａｌ膜は、スパッタ法などにより３００℃以下の低温で
形成することができる。
【００１２】次に、プラズマＣＶＤ法により３００℃以
下の低温で全面にゲート絶縁膜３を形成する。このゲー
ト絶縁膜３としては、例えば膜厚が２００ｎｍ程度の二
酸化シリコン（ＳｉＯ2 ）膜を用いる。なお、このゲー
ト絶縁膜３としては、窒化シリコン（Ｓｉ3 Ｎ4 ）膜を
用いることも可能である。次に、プラズマＣＶＤ法によ
り３００℃以下の低温で、リン（Ｐ）が例えば２％の濃
度にドープされたａ−Ｓｉ：Ｈ薄膜４をゲート絶縁膜３
上に形成する。このａ−Ｓｉ：Ｈ薄膜４の膜厚は例えば
８０ｎｍ程度とする。
下の低温で全面にゲート絶縁膜３を形成する。このゲー
ト絶縁膜３としては、例えば膜厚が２００ｎｍ程度の二
酸化シリコン（ＳｉＯ2 ）膜を用いる。なお、このゲー
ト絶縁膜３としては、窒化シリコン（Ｓｉ3 Ｎ4 ）膜を
用いることも可能である。次に、プラズマＣＶＤ法によ
り３００℃以下の低温で、リン（Ｐ）が例えば２％の濃
度にドープされたａ−Ｓｉ：Ｈ薄膜４をゲート絶縁膜３
上に形成する。このａ−Ｓｉ：Ｈ薄膜４の膜厚は例えば
８０ｎｍ程度とする。
【００１３】次に、このＰがドープされたａ−Ｓｉ：Ｈ
薄膜４に例えばＸｅＣｌエキシマレーザによるパルスレ
ーザ光Ｌを照射して溶融し、その後固化して結晶化す
る。これによって、図１Ｂに示すように、Ｐがドープさ
れた多結晶Ｓｉ薄膜５が形成される。この多結晶Ｓｉ薄
膜５の電気伝導度を測定したところ、１×１０3 Ｓ／ｃ
ｍ以上の高い値を示し、極めて低抵抗であることがわか
った。なお、パルスレーザ光Ｌとして、ＸｅＣｌエキシ
マレーザ以外の各種のエキシマレーザによるパルスレー
ザ光を用いることも可能である。
薄膜４に例えばＸｅＣｌエキシマレーザによるパルスレ
ーザ光Ｌを照射して溶融し、その後固化して結晶化す
る。これによって、図１Ｂに示すように、Ｐがドープさ
れた多結晶Ｓｉ薄膜５が形成される。この多結晶Ｓｉ薄
膜５の電気伝導度を測定したところ、１×１０3 Ｓ／ｃ
ｍ以上の高い値を示し、極めて低抵抗であることがわか
った。なお、パルスレーザ光Ｌとして、ＸｅＣｌエキシ
マレーザ以外の各種のエキシマレーザによるパルスレー
ザ光を用いることも可能である。
【００１４】次に、図１Ｃに示すように、Ｐがドープさ
れた多結晶Ｓｉ薄膜５をエッチングによりパターニング
して例えばｎ+ 型のソース領域６及びドレイン領域７を
形成する。次に、プラズマＣＶＤ法により３００℃以下
の低温で全面にノンドープのａ−Ｓｉ：Ｈ薄膜８を形成
する。このａ−Ｓｉ：Ｈ薄膜８の膜厚は例えば２０ｎｍ
程度とする。
れた多結晶Ｓｉ薄膜５をエッチングによりパターニング
して例えばｎ+ 型のソース領域６及びドレイン領域７を
形成する。次に、プラズマＣＶＤ法により３００℃以下
の低温で全面にノンドープのａ−Ｓｉ：Ｈ薄膜８を形成
する。このａ−Ｓｉ：Ｈ薄膜８の膜厚は例えば２０ｎｍ
程度とする。
【００１５】次に、このａ−Ｓｉ：Ｈ薄膜８に例えばＸ
ｅＣｌエキシマレーザによるパルスレーザ光Ｌを照射し
て溶融し、その後固化してアモルファス化する。この場
合、後述の理由により、このアモルファス化は、ソース
領域６とドレイン領域７との間の部分におけるゲート絶
縁膜３上でのみ起こる。この結果、図１Ｄに示すよう
に、ソース領域６とドレイン領域７との間の部分におけ
るゲート絶縁膜３上にのみａ−Ｓｉ：Ｈ薄膜９が形成さ
れ、このａ−Ｓｉ：Ｈ薄膜９がチャネル領域として用い
られる。一方、ソース領域６及びドレイン領域７の上に
は、パルスレーザ光Ｌの照射による溶融固化により多結
晶Ｓｉ薄膜が形成される。そして、この多結晶Ｓｉ薄膜
には、このパルスレーザ光Ｌの照射時に下地のソース領
域６及びドレイン領域７からＰが拡散することから、こ
の多結晶Ｓｉ薄膜もこれらのソース領域６及びドレイン
領域７の一部となる。
ｅＣｌエキシマレーザによるパルスレーザ光Ｌを照射し
て溶融し、その後固化してアモルファス化する。この場
合、後述の理由により、このアモルファス化は、ソース
領域６とドレイン領域７との間の部分におけるゲート絶
縁膜３上でのみ起こる。この結果、図１Ｄに示すよう
に、ソース領域６とドレイン領域７との間の部分におけ
るゲート絶縁膜３上にのみａ−Ｓｉ：Ｈ薄膜９が形成さ
れ、このａ−Ｓｉ：Ｈ薄膜９がチャネル領域として用い
られる。一方、ソース領域６及びドレイン領域７の上に
は、パルスレーザ光Ｌの照射による溶融固化により多結
晶Ｓｉ薄膜が形成される。そして、この多結晶Ｓｉ薄膜
には、このパルスレーザ光Ｌの照射時に下地のソース領
域６及びドレイン領域７からＰが拡散することから、こ
の多結晶Ｓｉ薄膜もこれらのソース領域６及びドレイン
領域７の一部となる。
【００１６】次に、ソース領域６及びドレイン領域７の
上にそれぞれ例えばＡｌから成る電極１０、１１を形成
する。この後、３００℃以下の低温でＨ2 プラズマ処理
を行うことによりａ−Ｓｉ：Ｈ薄膜９を水素化処理す
る。これによって、目的とするａ−Ｓｉ：Ｈ ＴＦＴが
完成する。ここで、上述のパルスレーザ光Ｌの照射によ
る溶融固化により、ソース領域６とドレイン領域７との
間の部分におけるゲート絶縁膜３上でのみアモルファス
化が起こり、この部分にのみａ−Ｓｉ：Ｈ薄膜９が形成
される理由について説明する。
上にそれぞれ例えばＡｌから成る電極１０、１１を形成
する。この後、３００℃以下の低温でＨ2 プラズマ処理
を行うことによりａ−Ｓｉ：Ｈ薄膜９を水素化処理す
る。これによって、目的とするａ−Ｓｉ：Ｈ ＴＦＴが
完成する。ここで、上述のパルスレーザ光Ｌの照射によ
る溶融固化により、ソース領域６とドレイン領域７との
間の部分におけるゲート絶縁膜３上でのみアモルファス
化が起こり、この部分にのみａ−Ｓｉ：Ｈ薄膜９が形成
される理由について説明する。
【００１７】図３は、石英基板上に形成されたＳｉ薄膜
にＸｅＣｌエキシマレーザによるパルスレーザ光を照射
して溶融し、その後固化した場合における結晶−アモル
ファス相変化図を示す。図３中、横軸はＳｉ薄膜の膜
厚、縦軸はパルスレーザ光のエネルギー密度である。
にＸｅＣｌエキシマレーザによるパルスレーザ光を照射
して溶融し、その後固化した場合における結晶−アモル
ファス相変化図を示す。図３中、横軸はＳｉ薄膜の膜
厚、縦軸はパルスレーザ光のエネルギー密度である。
【００１８】図３より、アモルファス化は、Ｓｉ薄膜の
膜厚が５０ｎｍ以下の場合にしか起こらないことがわか
る。ところで、上述の実施例において、ソース領域６と
ドレイン領域７との間の部分におけるゲート絶縁膜３上
のＳｉ薄膜の膜厚は、ａ−Ｓｉ：Ｈ薄膜８の膜厚、すな
わち２０ｎｍである。これに対して、ソース領域６及び
ドレイン領域７の部分におけるゲート絶縁膜３上のＳｉ
薄膜の膜厚は、これらのソース領域６及びドレイン領域
７を構成する多結晶Ｓｉ薄膜の膜厚、すなわち８０ｎｍ
と、これらのソース領域６及びドレイン領域７の上のａ
−Ｓｉ：Ｈ薄膜８の膜厚、すなわち２０ｎｍとの合計、
従って１００ｎｍである。すなわち、ソース領域６とド
レイン領域７との間の部分におけるゲート絶縁膜３上で
はＳｉ薄膜の膜厚は５０ｎｍよりも小さいが、ソース領
域６及びドレイン領域７の部分におけるゲート絶縁膜３
上ではＳｉ薄膜の膜厚は５０ｎｍよりも大きい。これ
が、ソース領域６とドレイン領域７との間の部分におけ
るゲート絶縁膜３上でのみアモルファス化が起こり、従
ってこの部分にのみａ−Ｓｉ：Ｈ薄膜９が形成される理
由である。
膜厚が５０ｎｍ以下の場合にしか起こらないことがわか
る。ところで、上述の実施例において、ソース領域６と
ドレイン領域７との間の部分におけるゲート絶縁膜３上
のＳｉ薄膜の膜厚は、ａ−Ｓｉ：Ｈ薄膜８の膜厚、すな
わち２０ｎｍである。これに対して、ソース領域６及び
ドレイン領域７の部分におけるゲート絶縁膜３上のＳｉ
薄膜の膜厚は、これらのソース領域６及びドレイン領域
７を構成する多結晶Ｓｉ薄膜の膜厚、すなわち８０ｎｍ
と、これらのソース領域６及びドレイン領域７の上のａ
−Ｓｉ：Ｈ薄膜８の膜厚、すなわち２０ｎｍとの合計、
従って１００ｎｍである。すなわち、ソース領域６とド
レイン領域７との間の部分におけるゲート絶縁膜３上で
はＳｉ薄膜の膜厚は５０ｎｍよりも小さいが、ソース領
域６及びドレイン領域７の部分におけるゲート絶縁膜３
上ではＳｉ薄膜の膜厚は５０ｎｍよりも大きい。これ
が、ソース領域６とドレイン領域７との間の部分におけ
るゲート絶縁膜３上でのみアモルファス化が起こり、従
ってこの部分にのみａ−Ｓｉ：Ｈ薄膜９が形成される理
由である。
【００１９】図４は、上述の実施例により製造されたａ
−Ｓｉ：Ｈ ＴＦＴのＨ2 プラズマ処理の前後における
ドレイン電流−ゲート電圧特性を示す。ただし、ａ−Ｓ
ｉ：Ｈ薄膜８をプラズマＣＶＤ法により形成する際の基
板温度は２５０℃である。また、Ｈ2 プラズマ処理は、
基板温度２５０℃で３分行った。図４からわかるよう
に、Ｈ2 プラズマ処理前は、ゲート電圧によるドレイン
電流の変化は全く生じないが、Ｈ2 プラズマ処理後に
は、ゲート電圧によりドレイン電流を大きく変化させる
ことができ、良好なスイッチング特性を得ることができ
る。
−Ｓｉ：Ｈ ＴＦＴのＨ2 プラズマ処理の前後における
ドレイン電流−ゲート電圧特性を示す。ただし、ａ−Ｓ
ｉ：Ｈ薄膜８をプラズマＣＶＤ法により形成する際の基
板温度は２５０℃である。また、Ｈ2 プラズマ処理は、
基板温度２５０℃で３分行った。図４からわかるよう
に、Ｈ2 プラズマ処理前は、ゲート電圧によるドレイン
電流の変化は全く生じないが、Ｈ2 プラズマ処理後に
は、ゲート電圧によりドレイン電流を大きく変化させる
ことができ、良好なスイッチング特性を得ることができ
る。
【００２０】以上のように、この実施例によれば、特性
の良好なａ−Ｓｉ：Ｈ ＴＦＴを３００℃以下の低温プ
ロセスで製造することができる。この実施例によるａ−
Ｓｉ：Ｈ ＴＦＴの製造方法は、例えばアクティブマト
リクス方式の液晶ディスプレイにおける画素スイッチン
グ素子としてのＴＦＴの製造に適用して好適なものであ
る。特に、チャネル領域としてのａ−Ｓｉ：Ｈ薄膜９
は、パルスレーザ光Ｌの照射により形成しているので、
液晶ディスプレイの大画面化にも容易に対応することが
できる。
の良好なａ−Ｓｉ：Ｈ ＴＦＴを３００℃以下の低温プ
ロセスで製造することができる。この実施例によるａ−
Ｓｉ：Ｈ ＴＦＴの製造方法は、例えばアクティブマト
リクス方式の液晶ディスプレイにおける画素スイッチン
グ素子としてのＴＦＴの製造に適用して好適なものであ
る。特に、チャネル領域としてのａ−Ｓｉ：Ｈ薄膜９
は、パルスレーザ光Ｌの照射により形成しているので、
液晶ディスプレイの大画面化にも容易に対応することが
できる。
【００２１】以上、この発明の一実施例につき具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。例えば、上述の実施例におけるａ−Ｓ
ｉ：Ｈ薄膜４の代わりに多結晶Ｓｉ薄膜を用いることも
可能である。また、ソース領域およびドレイン領域形成
用のｎ型不純物としては、例えばヒ素（Ａｓ）を用いる
ことも可能である。さらに、ガラス基板１の代わりに他
の絶縁体基板を用いることも可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。例えば、上述の実施例におけるａ−Ｓ
ｉ：Ｈ薄膜４の代わりに多結晶Ｓｉ薄膜を用いることも
可能である。また、ソース領域およびドレイン領域形成
用のｎ型不純物としては、例えばヒ素（Ａｓ）を用いる
ことも可能である。さらに、ガラス基板１の代わりに他
の絶縁体基板を用いることも可能である。
【００２２】また、上述の実施例においては、ボトムゲ
ート型のａ−Ｓｉ：Ｈ ＴＦＴを製造する場合について
説明したが、この発明は、トップゲート型のａ−Ｓｉ：
ＨＴＦＴの製造に適用することも可能である。さらに、
上述の実施例においては、この発明をｎチャネルのａ−
Ｓｉ：Ｈ ＴＦＴの製造に適用した場合について説明し
たが、この発明は、ｐチャネルのａ−Ｓｉ：Ｈ ＴＦＴ
の製造に適用することも可能である。この場合、ソース
領域およびドレイン領域形成用の不純物としては、例え
ばホウ素（Ｂ）のようなｐ型不純物が用いられる。
ート型のａ−Ｓｉ：Ｈ ＴＦＴを製造する場合について
説明したが、この発明は、トップゲート型のａ−Ｓｉ：
ＨＴＦＴの製造に適用することも可能である。さらに、
上述の実施例においては、この発明をｎチャネルのａ−
Ｓｉ：Ｈ ＴＦＴの製造に適用した場合について説明し
たが、この発明は、ｐチャネルのａ−Ｓｉ：Ｈ ＴＦＴ
の製造に適用することも可能である。この場合、ソース
領域およびドレイン領域形成用の不純物としては、例え
ばホウ素（Ｂ）のようなｐ型不純物が用いられる。
【００２３】
【発明の効果】以上述べたように、この発明によれば、
良質のアモルファス半導体薄膜を３００℃以下の低温で
形成することができる。
良質のアモルファス半導体薄膜を３００℃以下の低温で
形成することができる。
【図１】この発明の一実施例によるボトムゲート型のａ
−Ｓｉ：Ｈ ＴＦＴの製造方法を工程順に説明するため
の断面図である。
−Ｓｉ：Ｈ ＴＦＴの製造方法を工程順に説明するため
の断面図である。
【図２】ＸｅＣｌエキシマレーザによるパルスレーザ光
の照射による溶融固化により形成されたａ−Ｓｉ：Ｈ薄
膜の電気伝導度とＨ2 プラズマ処理の温度との関係を示
すグラフである。
の照射による溶融固化により形成されたａ−Ｓｉ：Ｈ薄
膜の電気伝導度とＨ2 プラズマ処理の温度との関係を示
すグラフである。
【図３】Ｓｉ薄膜にＸｅＣｌエキシマレーザによるパル
スレーザ光を照射して溶融し、その後固化した場合にお
ける結晶−アモルファス相変化図である。
スレーザ光を照射して溶融し、その後固化した場合にお
ける結晶−アモルファス相変化図である。
【図４】図１に示す製造方法により製造されたａ−Ｓ
ｉ：Ｈ ＴＦＴのＨ2プラズマ処理の前後におけるドレ
イン電流−ゲート電圧特性を示すグラフである。
ｉ：Ｈ ＴＦＴのＨ2プラズマ処理の前後におけるドレ
イン電流−ゲート電圧特性を示すグラフである。
【符号の説明】 １ ガラス基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ Ｐがドープされたａ−Ｓｉ：Ｈ薄膜 ６ ソース領域 ７ ドレイン領域 ８、９ ノンドープのａ−Ｓｉ：Ｈ薄膜 Ｌ パルスレーザ光
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリストフ・シラ 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 碓井 節夫 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭60−245124（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20
Claims (1)
- 【請求項１】 IV族元素を主成分とする第１の半導体薄
膜にエネルギービームを照射して溶融し、その後固化す
ることによりアモルファスの第２の半導体薄膜を形成す
る工程と、 上記第２の半導体薄膜を水素化処理する工程とを有する
半導体薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24679891A JP3173058B2 (ja) | 1991-08-30 | 1991-08-30 | 半導体薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24679891A JP3173058B2 (ja) | 1991-08-30 | 1991-08-30 | 半導体薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0562899A JPH0562899A (ja) | 1993-03-12 |
| JP3173058B2 true JP3173058B2 (ja) | 2001-06-04 |
Family
ID=17153837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24679891A Expired - Fee Related JP3173058B2 (ja) | 1991-08-30 | 1991-08-30 | 半導体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3173058B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2789417B2 (ja) * | 1993-07-27 | 1998-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW369686B (en) * | 1993-07-27 | 1999-09-11 | Semiconductor Energy Lab Corp | Semiconductor device and process for fabricating the same |
| JPH088256A (ja) * | 1994-06-22 | 1996-01-12 | Sony Corp | 半導体装置の配線構造および表示素子用トランジスタアレイ |
| JP5091536B2 (ja) * | 2007-05-07 | 2012-12-05 | 株式会社アルバック | ポリシリコン層の改質方法、ポリシリコン太陽電池の製造方法及びポリシリコン型薄膜トランジスタの製造方法並びにポリシリコン層の改質装置 |
| JP2010206154A (ja) * | 2009-02-09 | 2010-09-16 | Hitachi Displays Ltd | 表示装置 |
-
1991
- 1991-08-30 JP JP24679891A patent/JP3173058B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0562899A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
| US6987283B2 (en) | Semiconductor device structure | |
| JP3389022B2 (ja) | 半導体装置 | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3173058B2 (ja) | 半導体薄膜の形成方法 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0832077A (ja) | 薄膜トランジスタの水素化方法 | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| JP3238581B2 (ja) | 半導体回路 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP2764425B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JP2000114173A (ja) | 半導体装置の作製方法 | |
| JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000114526A (ja) | 半導体装置及びその作製方法 | |
| JPH09139502A (ja) | 半導体装置およびその製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JPH11186552A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07321335A (ja) | 半導体装置の作成方法 | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JP3430743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3238684B2 (ja) | 半導体回路の作製方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |